JPS58121090A

JPS58121090A - Indication controller for display

Info

Publication number: JPS58121090A
Application number: JP336082A
Authority: JP
Inventors: 右近　清隆; 彰展岩子
Original assignee: Yaskawa Electric Manufacturing Co Ltd
Current assignee: Yaskawa Electric Corp
Priority date: 1982-01-14
Filing date: 1982-01-14
Publication date: 1983-07-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

[Detailed description of the invention]

本発明は、文字等のキャラクタを表示するディスプレイ
の表示制御装置、とくにキャラクタ表示用の陰極線管（
ＣＲＴ）を用いたディスプレイの表示制御装置に関し、
表示画面の任意の一部分の文字、あるいは全部の文字を
拡大して表示すること等を目的に開発されたものである
。従来、キャラクタ表示用ＣＲＴディスプレイ装置におい
て、表示画面の部分拡大あるいは全部拡大を行なう場合
、制御方法として、画面全体を同一のモードで制御した
り、複雑な外付けの専用回路によって制御していた。具
体的には、キャラクタジェネレータを２種以上、配設し
ていた。言い換えると、従来の制御方法では、簡単な外付回路を
配設する場合、画面全体を同一の拡大モードで制御する
ことしかできない欠点があり、また画面の各部分を個別
のモードで制御するためには、外付の回路が複雑で、か
つ膨大になるという欠点があった。本発明は、上述の諸欠点を解消するもので、キャラクタ
表示用のＣＲＴディスプレイ装置において、表示画面の
一部分あるいは全部の拡大制御を行なう方法として、−
個の拡大表示キャラクタに対し、キャラクタコードと拡
大制御コードとを１対１にして、表示用のリフレッシュ
メモリに格納し、それらを同時に読み出して処理するこ
とにより、表示の拡大制御をするものに関する。言い換えると、本発明は、表示用のキャラクタコードと
同時に、拡大制御用のコードを、表示用のメモリから読
み出し、拡大制御用のカウンタを制御すると共に、標準
サイズの文字と拡大文字との切り換えを制御するように
して、一画面に２種以上のサイズの文字表示を可能にす
ること等を目的とする。ここで、本発明による具体的な実施例を、添付の図面に
もとづいて説明する。第１図の右の（１）は、文字等のキャラクタを表示する
ディスプレイ装置で、たとえばラスタスキャン方式のＣ
ＲＴ（陰極線管〕からなり、第２図の如（、ビデオ信号
（ｖｄｓ）による走査線（ＳＬ）で、順次にディスプレ
イ装置（１）のラスタをスキャンして、たとえば数字文
字Ｉｔ／″のパターンを表示する。なお、走査線（ＳＬ）は、該走査線を水平方向のもとの
位置にもどすためなどの水平帰線信号（ＨＲＴＣ）なら
びに該走査線を垂直方向のもとの位置にもどすためなど
の垂直帰線信号（ＶＲＴＣ）　　によって、制御される
。さらにまた、第２図から明らかな如（、たとえば／文
字は、横ｇドツト、縦７２ドツトの合計９６ドツトのマ
トリックス構成で表示される。つぎに第１図の左下の（２）は、パルス発生器で、この
発生器は、たとえば第３図に示される如く、第２図の表
示文字の水平方向の／ドツト期間、たとえば、期間Ｔ。、Ｔ、〜Ｔ７を規定するクロックパルス（ＤＯＴＣＫ）
を発生する。（３）はカウンタで、このカウンタはクロ
ックパルス（ＤＯＴＣＫ）を入力計数して、第３図の如
く、／文字の表示期間、すなわち横ｇビットの期間（’
ｒｏ　−Ｔ？　）に対応するキャラクタクロック（ＣＣ
ＬＫ）　　を出力すると共に、横ｇビット期間（’ｒｎ
　−’ｒ’ｒ　）′の第ｇ番目のビット期間（Ｔ７）を
示すタイミング信号（Ｔ、）を出力する。第１図の中央左の（４）は、表示用のリフレッシュ可能
なメモリで、後記するキャラクタコードならびに拡大制
御コードを、たとえばディスプレイ装置（１１の７画面
分、すなわち／ラスタ分を、後記する処理装置（５）か
ら取り入れ格納して、２入力のそれぞれでアクセスされ
る、いわゆる２−　ｐｏｒｔＲＡＭ　”である。キャラクタコード（ＣＣＯｄｅ）と拡大制御コード（Ｅ
ｃｏｄｅ）とを総称して、データコードと呼ぶことにし
、該データコードのフォーマットを、第９図に示す。図
示の如く、／キャラクタすなわち／文字に対し、／乙ビ
ットのデータコードが割り当てられ、下位ｇビットが、
特定の／キャラクタを選択するキャラクタコード（Ｃｃ
ｏｄｅ　）で、上位ｇビットが、該キャラクタコードに
関する拡大制御コード（Ｅｃｏｄｅ　）である。第７図
の上位のコビット（ＭＨＯ，ＭＨＩ）は、キャラクタ（
文字）の水平方向の倍率を制御する水平倍率コード（Ｍ
Ｈ）で、その倍率はたとえば第Ｓ図の如く定められてい
る。第９図の上位の２ビツト（ＭＶＯ、ＭＶ　Ｉ　）は
、キャラクタ（文字）の垂直方向の倍率を制御する垂直
倍率コード（ＭＶ）で、その倍率はたとえば第３図の如
く定められている。第９図の上位の／ピット（′ＫｘＸ
Ｒ）は、後記するラスタカウンタのクリアコードである
。ここで、表示用のリフレッシュメモ１月４）の内容すな
わち該メモリに記憶されているデータコードの内容と、
それに対応するＣＲＴディスプレイ装置ｆ１１の画面状
態とを、具体的に例示したのが、第６図である。なお、
例示していないが、水平方向、垂直方向ともに拡大でき
ることは、勿論である。第１図の下の（５）は、ＣＲＴディスプレイ装置ｔ＋１
の画面に表示する文字などのデータを処理する情報信号
の処理装置で、メモリ（４）ならびに後記するコントロ
ーラ（６）とそれぞれ、データを交換する。ＣＲＴディスプレイ装置（１）のコントローラ（６）は
、情報信号の処理装置（５）と、諸信号のやり取りをし
、これら諸信号を処理して、主として、水平帰線信号（
ＨＲＴＣ）、垂直帰線信号（ＶＲＴＣ）などＣＲＴ（７
）ディスプレイ装置（１）用の諸信号を出力する。さら
に具体的に説明すると、コントローラ（６）は、処理装
置（５）から水平同期、垂直同期、ドツトマトリックス
等のデータを入力すると共に、カウンタ（３）から／文
字の表示期間（Ｔｎ　−Ｔ？　）を規定する駆動用のキ
ャラクタクロック（ＣＣＬＫ虐号を入力して、後記のキ
ャラクタアドレス（ＣＡ）信号、ならびにラスタアドレ
ス（ＲＡ）信号をそれぞれ出力する。キャラクタアドレス（ＣＡ）信号は、コントローラ（６
）内部でキャラクタクロック（ＣＣＬＫ入水平帰線信号
（ＨＲＣＣ）　　のカウントを考慮して、ディスプレイ
装置＋１１画面のキャラクタ位置に対応するアドレスを
、言い換えると、画面上の何行目の何文字目かを示すア
ドレスを該コントローラ（６）から表示用リフレッシュ
メモ１月４）に与えて、該メモリから画面のキャラクタ
位置に該当するデータコード、すなわちキャラクタコー
ド（ｃｃｏｄｅ　）ならびに拡大制御コード（Ｅｃｏｄ
ｅ　）を、該メモ１月４）からそれぞれ出力させる。一方、コントローラ（６）は、上述の如く、ＣＲＴディ
スプレイ装置（１）へ、水平帰線信号（ＨＲＴＣ）なら
びに垂直帰線信号（ＶＲＴＣ）を、それぞれ出力し、そ
して該コントローラ（６）は、内部の図示省略のカウン
タで、上記の水平帰線信号（ＨＲＴＣ）を計数して、／
文字内のラスタアドレス（ＲＡ）信号を出力する。言い換えると、第２図、第９図の如く、走査線（ＳＬ）
カ／文字の７．２のラスタアドレス（ＲＡ）のθ〜／／
に対応するように、走査線（ＳＬ）すなわち水平帰線信
号（ＨＲＴＣ）の計数が、／２ごとに繰り返えされて、
その計数値が、キャラクタクロック（ＣＣＬＫ）信号に
より、コントローラ（６）の外へ出力される。第１図の右上の（７）は、キャラクタジェネレータで、
キャラクタコード（ｃｃｏｄｅ）信号ならびにラスタア
ドレス信号（ＲＡ”）をそれぞれ入力して、該当するキ
ャラクタ中のラスタアドレス（ＲＡ）のドツトパターン
を出力する。このドツトパターンは、たとえば並列ｇビ
ットのデータで、第２図に具体的に示される。さらに第
２図にもとづいて説明すると、キャラクタジェネレータ
（７）は、キャラクタコード（Ｃｃｏｄｅ　）信号で、
キャラクタｌｌ／鍔のデータが記憶されている先頭アド
レスが指定され、つぎにラスタアドレス信号（ＲＡＭ）
で、キャラクタｎｕｎのデータのラスタアドレス（ＲＡ
）〔θ〜／／〕のうちのThe present invention relates to a display control device for a display displaying characters such as letters, and in particular to a cathode ray tube (
Regarding display control devices for displays using CRTs,
It was developed for the purpose of enlarging and displaying any part of the characters on the display screen, or all the characters. Conventionally, in a CRT display device for displaying characters, when enlarging a portion or the entire display screen, the control method has been to control the entire screen in the same mode or to use a complicated external dedicated circuit. Specifically, two or more types of character generators were provided. In other words, with conventional control methods, when a simple external circuit is installed, the entire screen can only be controlled in the same magnification mode, and each part of the screen can be controlled in an individual mode. had the disadvantage that the external circuitry was complex and enormous. The present invention solves the above-mentioned drawbacks, and provides a method for controlling the enlargement of part or all of the display screen in a CRT display device for displaying characters.
The present invention relates to a system for controlling display enlargement by storing a character code and an enlargement control code on a one-to-one basis in a display refresh memory for each enlarged display character, and reading and processing them at the same time. In other words, the present invention reads the enlargement control code from the display memory at the same time as the display character code, controls the enlargement control counter, and switches between standard size characters and enlarged characters. The purpose is to make it possible to display characters of two or more sizes on one screen by controlling the display. Here, specific embodiments according to the present invention will be described based on the accompanying drawings. (1) on the right side of Figure 1 is a display device that displays characters such as letters.
The raster of the display device (1) is sequentially scanned using a scanning line (SL) based on a video signal (VDS) as shown in FIG. The scanning line (SL) is used to control the horizontal retrace signal (HRTC) for returning the scanning line to its original position in the horizontal direction, as well as the horizontal retrace signal (HRTC) for returning the scanning line to its original position in the vertical direction. Furthermore, as is clear from FIG. Next, (2) at the lower left of FIG. 1 is a pulse generator, which generates the horizontal/dot period of the displayed characters in FIG. 2, for example, as shown in FIG. Clock pulse (DOTCK) defining the period T., T, ~T7
occurs. (3) is a counter, and this counter inputs and counts clock pulses (DOTCK), and as shown in FIG.
ro-T? ) corresponding to the character clock (CC
LK) and outputs the horizontal g bit period ('rn
A timing signal (T, ) indicating the g-th bit period (T7) of -'r'r )' is output. (4) on the left of the center in FIG. 1 is a refreshable memory for display, which stores character codes and enlargement control codes, which will be described later, for example, on a display device (7 screens of 11, i.e., / raster). It is a so-called 2-port RAM that is read from the device (5), stored, and accessed by each of the two inputs.Character code (CCOde) and enlarged control code (E
The data code) will be collectively referred to as the data code, and the format of the data code is shown in FIG. As shown in the figure, a data code of /B bits is assigned to the / character, that is, the / character, and the lower g bits are
Character code (Cc) to select a specific/character
ode), and the upper g bits are an extended control code (Ecode) regarding the character code. The upper cobits (MHO, MHI) in Figure 7 are the characters (
Horizontal magnification code (M
H), and its magnification is determined as shown in Figure S, for example. The upper two bits (MVO, MVI) in FIG. 9 are a vertical magnification code (MV) that controls the vertical magnification of a character, and the magnification is determined as shown in FIG. 3, for example. Upper / pit ('KxX
R) is a raster counter clear code which will be described later. Here, the contents of the refresh memo for display (January 4), that is, the contents of the data code stored in the memory,
FIG. 6 specifically illustrates the corresponding screen state of the CRT display device f11. In addition,
Although not illustrated, it is of course possible to expand in both the horizontal and vertical directions. (5) at the bottom of FIG. 1 is the CRT display device t+1
It is an information signal processing device that processes data such as characters to be displayed on a screen, and exchanges data with a memory (4) and a controller (6) to be described later. The controller (6) of the CRT display device (1) exchanges various signals with the information signal processing device (5), processes these signals, and mainly generates a horizontal retrace signal (
HRTC), vertical retrace signal (VRTC), etc.
) Outputs various signals for the display device (1). To explain more specifically, the controller (6) inputs data such as horizontal synchronization, vertical synchronization, dot matrix, etc. from the processing device (5), and also inputs data such as the character display period (Tn - T?) from the counter (3). ), and outputs a character address (CA) signal and a raster address (RA) signal, which will be described later.The character address (CA) signal is transmitted to the controller (6
) internally takes into consideration the count of the character clock (CCLK input horizontal retrace signal (HRCC)) and calculates the address corresponding to the character position on the display device + 11 screen, in other words, the address corresponding to the character position on the screen on the screen. The address indicated by the controller (6) is given to the display refresh memo (January 4), and the data code corresponding to the character position on the screen, that is, the character code (ccode) and the enlargement control code (Ecod.
e) are respectively output from the memo January 4). On the other hand, the controller (6) outputs a horizontal retrace signal (HRTC) and a vertical retrace signal (VRTC) to the CRT display device (1), as described above, and the controller (6) A counter (not shown) counts the horizontal retrace signal (HRTC) and calculates /
Outputs a raster address (RA) signal within a character. In other words, as shown in FIGS. 2 and 9, the scanning line (SL)
/ character 7.2 raster address (RA) θ~//
The counting of the scanning line (SL) or horizontal retrace signal (HRTC) is repeated every /2 to correspond to
The count value is output to the outside of the controller (6) by a character clock (CCLK) signal. (7) in the upper right of Figure 1 is a character generator.
A character code (ccode) signal and a raster address signal (RA") are each input, and a dot pattern of the raster address (RA) in the corresponding character is output. This dot pattern is, for example, parallel g-bit data, This is specifically shown in Fig. 2.To further explain based on Fig. 2, the character generator (7) generates a character code (Ccode) signal.
The start address where the character ll/tsuba data is stored is specified, and then the raster address signal (RAM)
Then, the raster address (RA
) [θ~//] of

〔０〕が指定され、このアドレ
スのドツトデータ″００００１０００”　を、ｇビット
並列のドラトル吹−ン信号として出力する。第１図の中央の（８）は、拡大制御回路で、表示用リフ
レッシュメモリ（４）から拡大制御コード（Ｅｃｏｄｅ
）信号ならびにコントローラ（６）からラスタアドレス
（ＲＡ）信号をそれぞれ入力し、このコードの内容にし
たがって、水平倍率コード（ＭＨ）信号、垂直倍率コー
ド（ＭＶ）信号、ラスタカウンタのクリアコ−Ｆ　（Ｒ
ＣＣＬＲ）のパルス、ならびに、後記するマルチプレク
サ０２用の選択指令信号（ＭＰＸ）を、それぞれ出力す
る。なお、拡大制御回路（８）は、クロックパルス（ＤＯＴ
ＣＫ）、タイミング信号（Ｔ７）、水平帰線信号（ＨＲ
ＴＣ）を、それぞれ入力して制御される。拡大制御回路（８）の動作を、第９図を参照してのべる
と、ラスタカウンタＩのクリアパルス（ＲＣＣＩ、Ｒ）
は、ＲＣＣＬＲ＝／の制御コードが入力されるとき、そ
のデータコードに対応するＣＣＬＫ中のＴ、のタイミン
グで、かつＣＲＴのコントローラ（６）のＲＡ出出御−
０条件で、第９図の如く出力される。なお、選択指令信
号（ＭＰＸ）　は、垂直倍率（Ｍｖ）が指定された場合
に出力される。第１図の（９）は分集器で、水平倍率コード（Ｍ）（）
信号を入力すると共に、クロックパルス（ＤＯＴＣＫ）
ならびにタイミング信号（Ｔ、）を入力して、第７居の
如く、水平倍率コード（ＭＨ）の値に応じ、クロックパ
ルス（ＤＯＴＣＫ）を間引いたシフトクロック（ＳＨＦ
ＴＣＫ）信号、そしてロード信号（ＬＯＡＤ）をそれぞ
れ出力する。なお、第７図は、ＭＨ＝／（Ｊ倍）の場合
のタイムチャートを示す。第１図の０１は並直変換器で、キャラクタジェネレータ
（７）からのｇビット並列出力のデータを入力すると共
に、ロード信号（ＬＯＡＤ　’）ならびにシフトクロッ
ク（ＳＨＦＴＣＫ）信号をそれぞれ入力して、第７図な
らびに第ｇ図に示される如く、ｇピット並列出力のデー
タを、ロード信号（ＬＯＡＤ　）Ｋよってロードし、シ
フトクロック（ＳＨＦＴＣＫ）によって、ビットシフト
を行ない、直列信号すなわちビデオ信号（ｖｄｓ　）を
出力する。第１図のαＤはラスタカウンタで、クリアコード（ＲＣ
ＣＬＲ）のパルス、垂直倍率コ−Ｆ　（ＭＶ）信号、水
平帰線信号（ＨＲＴＣ）をそれぞれ入力して、第９図に
示される如く、垂直倍率（ＭＶ）の値に応じて、水平帰
線信号（ＨＲＴＣ）を間引いてカウントし、その値をラ
スタアドレス信号（ＲＡ”）として出力する。なお、第７図は、ＭＶ＝／（，２倍）の場合のタイムチ
ャートを示し、該ラスタカウンタ０υは、初めにクリア
コード（ＲＣＣＬＲ）のパルスによってゼロにクリアさ
れる。第１図の０４はマルチプレクサで、コントローラ（６）
からのラスタアドレス（ＲＡ）信号を入力すると共に、
ラスタカウンタ（１１）からのラスタアドレス信号（Ｒ
Ａｌ）を入力して、通常は、コントローラ（６）からの
ラスタアドレス（ＲＡ）信号を、キャラクタジェネレー
タ（７）へのラスタアドレス信号（ＲＡ”）として出力
し、垂直倍率（ＭＶ）の指定にもとづく選択指令信号（
ＭＰＸ）　　があると、ラスタカウンタαυからのラス
タアドレス信号（ＲＡ’）を、キャラクタジェネレータ
（７）へのラスタアドレス信号（ＲＡ”）として出力す
る。以上の構成からなる本発明は、ＣＲＴディスプレイ装置
ｔｌ）の表示用のキャラクタコード（ｃｃｏｄｅ　）と
同時に、拡大制御コード（ｒｅｃｏｄｅ）を、表示用の
メモ１月４）から読み出し、拡大制御回路（８）等によ
って、たとえば、第６図に示される如く、該ディスプレ
イ装置（１ンの一画面に、２種以上のサイズの文字の表
示を可能にすることができる。[0] is specified, and the dot data "00001000" at this address is output as a g-bit parallel dolatle blow signal. (8) in the center of FIG. 1 is an enlargement control circuit, which receives an enlargement control code (Ecode) from the display refresh memory (4).
) signal and the raster address (RA) signal from the controller (6), and according to the contents of these codes, the horizontal magnification code (MH) signal, the vertical magnification code (MV) signal, and the raster counter clear code F (R
CCLR) and a selection command signal (MPX) for multiplexer 02, which will be described later, are output. Note that the expansion control circuit (8) uses a clock pulse (DOT
CK), timing signal (T7), horizontal retrace signal (HR
TC), respectively. The operation of the enlargement control circuit (8) is described with reference to FIG. 9. The clear pulse (RCCI, R) of the raster counter I
When the control code of RCCLR=/ is input, the RA output signal of the CRT controller (6) is activated at the timing of T in CCLK corresponding to the data code.
Under the zero condition, the output is as shown in FIG. Note that the selection command signal (MPX) is output when the vertical magnification (Mv) is specified. (9) in Figure 1 is the separator, and the horizontal magnification code (M) ()
In addition to inputting the signal, the clock pulse (DOTCK)
In addition, the timing signal (T,) is input to generate a shift clock (SHF) in which clock pulses (DOTCK) are thinned out according to the value of the horizontal magnification code (MH), as shown in the seventh case.
TCK) signal and load signal (LOAD), respectively. Note that FIG. 7 shows a time chart when MH=/(J times). 01 in Fig. 1 is a parallel-to-serial converter, which inputs the g-bit parallel output data from the character generator (7), and also inputs the load signal (LOAD') and shift clock (SHFTCK) signals. As shown in Fig. 7 and Fig. g, the data of the g pit parallel output is loaded by the load signal (LOAD) K, bit shifted by the shift clock (SHFTCK), and the serial signal, that is, the video signal (vds) is generated. Output. αD in Figure 1 is a raster counter, and the clear code (RC
CLR) pulse, vertical magnification co-F (MV) signal, and horizontal retrace signal (HRTC), the horizontal retrace signal is adjusted according to the value of the vertical magnification (MV), as shown in Figure 9. The signal (HRTC) is thinned out and counted, and the value is output as a raster address signal (RA"). FIG. 7 shows a time chart when MV=/(,2 times), and the raster counter 0υ is first cleared to zero by a pulse of the clear code (RCCLR). 04 in Figure 1 is a multiplexer, which is connected to the controller (6).
In addition to inputting the raster address (RA) signal from
Raster address signal (R
Normally, the raster address (RA) signal from the controller (6) is output as the raster address signal (RA") to the character generator (7), and is used to specify the vertical magnification (MV). Based selection command signal (
MPX), the raster address signal (RA') from the raster counter αυ is output as a raster address signal (RA'') to the character generator (7). At the same time as the display character code (ccode) of tl), the enlargement control code (recode) is read out from the display memo (January 4), and the enlargement control circuit (8) etc. Thus, characters of two or more sizes can be displayed on one screen of the display device.

[Brief explanation of the drawing]

第１図は、本発明の実施例を示すブロック回路図、第２
図、第９図、第Ｓ図、第６図はそれぞれ同上の実施例を
説明する図面、第３図、第７図、第Ｓ図、第９図はそれ
ぞれ、第７図の実施例を説明するタイミングチャートで
ある。／　：　（ＣＲＴ）　　ディスプレイ装置、１ｌ−＝（
表示用リフレッシュ）メモリ（手段）。ラスクマト・レス（Ｒ＾）ｌｌ１２図第　　３　　図第　　４　　図第　　５　　図メモーリ（＋）＊ｆ鴫Ｉ　　　　　　　　　　ＣＲＴ〒
λス７ルイ哨（直（１）自るめ（＋）　　　１　９　（
ｌ１ｔｔ−ト−）ｅ＝　４４’（３）争直１勾け＋ム大
の１し怪第　　６　　図第　　７　　図ＤＯＴＣＫ　　　　　　　　　　　　ｌ５ａｌｔ第　　９　　図FIG. 1 is a block circuit diagram showing an embodiment of the present invention, and FIG.
9, FIG. S, and FIG. 6 are drawings for explaining the same embodiment as above, and FIG. 3, FIG. 7, FIG. S, and FIG. 9 are drawings for explaining the embodiment of FIG. 7, respectively. This is a timing chart. / : (CRT) display device, 1l-=(
display refresh) memory (means). Raskumat Res (R^) ll12 Figure 3 Figure 4 Figure 5 Memory (+) * f 紫I CRT〒
λsu7 Rui Sen (Direct (1) Jirume (+) 1 9 (
l1tt-t-) e=44' (3) 1 inclination + 1 chance of Mudai Figure 6 Figure 7 DOTCK l5alt Figure 9

Claims

[Claims]

In a display that displays content such as characters, a memory means is provided that can store a code for the content to be displayed on the display and a control code for enlarging the display of the display content and read them out simultaneously. A display control device for a display, characterized in that the display is enlarged and controlled by the control code.