JPS6333782A - Controller for graphic display - Google Patents

Controller for graphic display

Info

Publication number
JPS6333782A
JPS6333782A JP61176718A JP17671886A JPS6333782A JP S6333782 A JPS6333782 A JP S6333782A JP 61176718 A JP61176718 A JP 61176718A JP 17671886 A JP17671886 A JP 17671886A JP S6333782 A JPS6333782 A JP S6333782A
Authority
JP
Japan
Prior art keywords
address
font
dot
screen memory
side address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61176718A
Other languages
Japanese (ja)
Inventor
富安 哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61176718A priority Critical patent/JPS6333782A/en
Publication of JPS6333782A publication Critical patent/JPS6333782A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、表示画面に文字、図形等を表示するラスジ
スキャン形のグラフィック・ディスプレイの制御装置、
特にその文字描画方式に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a control device for a graphic display of a laser diagonal type that displays characters, figures, etc. on a display screen;
In particular, it relates to the character drawing method.

〔従来の技術〕[Conventional technology]

第2図は従来のグラフィック・ディスプレイ装置のフォ
ント制御部の構成を示す図であり、図において(1)は
主制御部、(2)はフォント・アドレス・カウンタ、(
3)はフォント・アドレスレジスタ、(4)はフォント
データが格納されているフォント・ROM、(5)はフ
ォント・ROM (4)から読み出された数ビットから
所定の1ビツトを選択するセレクタ、(6)は展開ドツ
ト、(7)は展開ドツト(6)とフォント情報のAND
をとって、後述の画面メモリに書き込むデータを性成す
るAND @路、(8)は画面メモリ・X側アドレス、
(9)は画面メモリ・X側アドレス、(10)はX側ア
ドレス(8)とX側アドレス(9)から、1対1に対応
する物理アドレスを生成する画面メモリ・アドレス制御
部、(N)は画面メモリである。
FIG. 2 is a diagram showing the configuration of the font control section of a conventional graphic display device. In the figure, (1) is the main control section, (2) is the font address counter, (
3) is a font address register, (4) is a font ROM in which font data is stored, (5) is a selector that selects one predetermined bit from the several bits read from the font ROM (4), (6) is an expanded dot, (7) is an AND of expanded dot (6) and font information.
AND @ path, (8) is the screen memory/X side address,
(9) is the screen memory/X side address; (10) is the screen memory/address control unit that generates a physical address in one-to-one correspondence from the X-side address (8) and the X-side address (9); (N ) is screen memory.

次に動作lこついて説明する。説明の都合上、フォント
は16X16ドツト構成の場合を例に説明する。主制御
部(1)はフォント・ROM (4)に対し描画する文
字のフォントデータが格納されている先頭アドレスを出
力し、同時にドツトの展開を展開ドツト(6)を1”に
することにより指示する。フォント・アドレス・レジス
タ(3)は、例えば8ビツトで構成されており、上位4
ビツトがフォント・ROM(4)に対して与えられ、こ
れEこより16ビツトのフォントデータがセレクタ(5
)のデータ入力となる。またフォント・アドレス・レジ
スタ(6)の下位4ビツトはセレクタ(5)のセレクト
信号となり、16ビツトの中から1ビツトのフォントデ
ータがセレクトされる。モしてIJD回路(7)で、こ
れと展開ドツト(6)とのANDがとられ、これが画面
メモ!J(11)への書き込みデータとなる。一方、フ
ォント・アドレス・カウンタ(2)では、フォント・ア
ドレス・レジスタ(3)の出力であるフォントアドレス
と展開ドツト(6)の1”が加算され、次のドツト展開
の指示があった時に、フォント・アドレス・レジスタ(
3)にセットする。
Next, the details of the operation will be explained. For convenience of explanation, the case where the font has a 16×16 dot configuration will be explained as an example. The main control unit (1) outputs the start address where the font data of the character to be drawn is stored to the font/ROM (4), and at the same time instructs dot expansion by setting the expansion dot (6) to 1". The font address register (3) consists of, for example, 8 bits, and the upper 4
Bits are given to the font ROM (4), and from this E 16-bit font data is sent to the selector (5).
) data input. The lower 4 bits of the font address register (6) serve as a select signal for the selector (5), and 1 bit of font data is selected from 16 bits. This is then ANDed with the expanded dot (6) in the IJD circuit (7), and this is the screen memo! This becomes the data to be written to J(11). On the other hand, in the font address counter (2), the font address output from the font address register (3) and 1" of the expansion dot (6) are added, and when the next dot expansion is instructed, Font address register (
3).

すなわち、アドレス・カウンタ(2)の内容は初期値は
0″である。これは1文字毎Iこリセットされる。展開
ドツト(6)は1ドツトずつ出力される。最初の16ビ
ツトはフォント・アドレス・レジスタ(3)の上位4ビ
ツトは′″0000″である。この16ドツト(1行分
)のうちのどのドツトをセレクトするかをフォント・ア
ドレス・レジスタ(3)の下位4ビツトで制御する。ま
た、主制御部(1)力)らフォント・ROM (4)へ
は、描画したい文字の先頭アドレスのみが出力される。
That is, the initial value of the address counter (2) is 0''. This is reset for each character. Expanded dots (6) are output one dot at a time. The first 16 bits are the font The upper 4 bits of the address register (3) are ``0000''. The lower 4 bits of the font address register (3) control which dot out of these 16 dots (one line) is selected. Further, only the start address of the character to be drawn is output from the main control unit (1) to the font ROM (4).

これらのことを図示すると、第6図ないし第5図のよう
になる。第3図において、(&)は先頭アドレスであり
、縦方向すなわち行方向のアドレスはフォント・アドレ
ス・レジスタ(3)の上位4ビツトで定められる。そし
て、これによって定められた16ビツトのフォントデー
タ(4a)がフォント・ROM (4)の出力としてセ
レクタ(5)に送られる。セレクタ(5)では、フォン
ト・アドレス・レジスタ(3)の下位4ビツトによって
、16ビツト(1行分)の中から1ビツトが定められ、
ここでは例えばアドレス″’0110’のものがセレク
トされている。そして、AND回路(7)で、これと展
開ドツト(6)とのANDがとられ、これが画面メモリ
(11)への書き込みデータとなる。また第4図は、こ
れらの動作の一例を示すタイミングチャート図である。
These matters are illustrated in FIGS. 6 to 5. In FIG. 3, (&) is the start address, and the address in the vertical direction, that is, the row direction, is determined by the upper 4 bits of the font address register (3). The 16-bit font data (4a) thus determined is sent to the selector (5) as the output of the font ROM (4). In the selector (5), one bit out of 16 bits (for one line) is determined by the lower four bits of the font address register (3).
Here, for example, the address "0110" is selected.The AND circuit (7) then ANDs this and the expanded dot (6), and this is the data to be written to the screen memory (11). FIG. 4 is a timing chart showing an example of these operations.

展開ドツト(6)の出力のパルスの立ち上がりが、フォ
ント・アドレス・レジスタ(3)のセットのタイミング
、立ち下がりが、フォント・アドレス・カウンタ(2)
のカウントアツプのタイミングになっている。そして、
AND回路(7)の出力の2つのパルスはその下に示し
た時間軸を縮小したものの、13”を相癌する4ビツト
の3ビツト目、4ビツト目に轟たる。また、第5図には
16ドツト・文字フォント・データの一例を示した。
The rising edge of the output pulse of the expanded dot (6) is the timing for setting the font address register (3), and the falling edge is the timing for setting the font address register (2).
It's time for the count up. and,
Although the two pulses output from the AND circuit (7) have shortened the time axis shown below, they resonate at the 3rd and 4th bits of the 4 bits that correspond to 13". shows an example of 16-dot character font data.

第2図に戻って画面メモ!J (11)に画面メモリ書
き込みデータを書き込む際の画面メモリアドレスは、主
制御部(1)より1ドツト展開のたびに、画面メモリ・
X側アドレス(8)と画面メモリ・X側アドレス(9)
が出力され、画面メモリ・アドレス制御部(10)で画
面メモリの物理アドレスを生成する。このアドレスによ
り、画面メモリ(11)に所定のドツトの書き込みを行
う。
Return to Figure 2 and take a note of the screen! The screen memory address when writing screen memory write data to J (11) is determined by the main control unit (1) every time one dot is developed.
X-side address (8) and screen memory/X-side address (9)
is output, and the screen memory address control unit (10) generates a physical address of the screen memory. Based on this address, a predetermined dot is written in the screen memory (11).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のデイスプレィの制御装置は以上のように構成され
ているので、主制御部は画面メモリ・アドレスを1ドツ
ト展開毎に生成しなければならず、1文字を書くために
、16×16回のアドレスを生成することが必要で、主
制御部の負荷が重く、処理が遅くなり、主制御部以降の
回路を待たせる等の問題点があった。
Since the conventional display control device is configured as described above, the main control section must generate a screen memory address for each dot development, and in order to write one character, it must be executed 16 x 16 times. Since it is necessary to generate an address, there are problems such as a heavy load on the main control section, slow processing, and making circuits after the main control section wait.

この発明は上記のような問題点を解消するためになされ
たもので、主制御部が画面メモリ・アドレスを生成する
負荷を軽減することにより、処理速度を高めた制御装置
を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and aims to provide a control device with increased processing speed by reducing the load on the main control unit to generate screen memory addresses. do.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るグラフィック・ディスプレイの制御装置
は、従来のものに文字を描画する時専用の、画面メモリ
のX側アドレスとX側アドレスを制御する画面メモリ・
アドレス制御回路を付加したものである。
The graphic display control device according to the present invention has a screen memory for controlling the X-side address of the screen memory and the X-side address, which is dedicated to drawing characters on a conventional display.
It has an additional address control circuit.

〔作用〕[Effect]

字に対して1回だけ、画面メモリのX側アドレス、X側
アドレスの出力を行い、フォントの1ドツト展開毎の画
面メモリのX側アドレスおよびX側アドレスは、付加し
た文字描画専用の画面メモリ・アドレス制御回路が生成
する。
The X-side address and X-side address of the screen memory are output only once for each character, and the X-side address and・Generated by the address control circuit.

〔実施例〕〔Example〕

以下この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図において、(1)〜(11)は第2図に示した従
来の制御装置と同一またはこれに相当する部分である。
In FIG. 1, parts (1) to (11) are the same as or correspond to the conventional control device shown in FIG.

(+00)は付加された画面メモリ・アドレス制御回路
であり、(’2)は画面メモリの第1のX側アドレスセ
レクタ、(ta)は1”加算回路、(14)は16”減
算回路、(15)は画面メモリの第2のX側アドレスセ
レクタ、(16)は画面メモリの第1のX側アドレスセ
レクタ、(17)は”1″加算回路、(18)は画面メ
モリの第2のX側アドレスセレクタ、(19)はX側ア
ドレスレジスタ、(20)はX側アドレスレジスタであ
る。
(+00) is the added screen memory address control circuit, ('2) is the first X side address selector of the screen memory, (ta) is the 1" addition circuit, (14) is the 16" subtraction circuit, (15) is the second X-side address selector of the screen memory, (16) is the first X-side address selector of the screen memory, (17) is the "1" addition circuit, and (18) is the second X-side address selector of the screen memory. The X-side address selector, (19) is the X-side address register, and (20) is the X-side address register.

次に動作について説明する。第2図ないし第5図に示し
た従来の制御装置と同様に、主制御部(1)はフォント
・ROM(4)に対して描画する文字のフォントデータ
が格納されている先頭アドレスを出力し、同時にドツト
の展開を展開ドツト(6)を′1″にすることにより指
示する。フォント・アドレス・レジスタ(3)は8ビツ
トで構成されており、上位4ビツトがフォント・ROM
 (4)に対して出力され、16ビツトのフォントデー
タがセレクタ(5)のデータ入力となる。また、フォン
ト・アドレス・レジスタ(6)の下位4ビツトはセレク
タ(5)のセレクト信号となり、16ビツトの中から1
ビツトのフォントデータがセレクトされる。そしてAN
D回路(7)でこれと展開ドツト(6)とのANDがと
られ、これが画面メモリ(11)の書き込みデータとな
る。一方フォント・アドレス・カウンタ(2)では、フ
ォント・アドレス・レジスタ(3)の出力であるフォン
トアドレスと展開ドツト(6)のII、IIが加算され
、次のドツト展開の指示があった時、フォント・アドレ
ス・レジスタ(6)にセットする。
Next, the operation will be explained. Similar to the conventional control device shown in Figures 2 to 5, the main control unit (1) outputs the start address where the font data of the character to be drawn is stored to the font ROM (4). At the same time, dot expansion is instructed by setting the expansion dot (6) to ``1''.The font address register (3) consists of 8 bits, and the upper 4 bits are used for the font ROM.
(4), and the 16-bit font data becomes data input to selector (5). Additionally, the lower 4 bits of the font address register (6) serve as a select signal for the selector (5), which selects 1 out of 16 bits.
Bit font data is selected. And AN
This is ANDed with the developed dot (6) in the D circuit (7), and this becomes the data to be written in the screen memory (11). On the other hand, in the font address counter (2), the font address output from the font address register (3) and II, II of the expansion dot (6) are added, and when the next dot expansion is instructed, Set in font address register (6).

画面メモIJ(11)に画面メモリ書き込みデータを書
き込む際の画面メモリアドレスは、主制御部(1)から
は1文字の最初のドツト展開時に1回、画面メモリ・X
側アドレス(8)、画面メモリ・X側アドレス(9)が
出力され、この時第1のX側アドレスセレクタ(12)
、第1のX側アドレスセレクタ(16)でそれぞれX側
アドレス(8)、X側アドレス(9)が入力端子B側を
セレクトする。第1のXll1右よぴX側アドレスセレ
クタ(12)、(16)で入力端子B側がセレクトされ
るのは、最初の1ドツト目の描画時だけで、通常は入力
端子A側がセレクトされる。第1のX側およびY@アド
レスセレクタ(12)、(16)でセレクトされたX側
詔よびX側アドレス(8)、(9)は、画面メモリ・ア
ドレス制御部(10)で画面メモリの物理アドレスを生
成し、1ドツト目のデータを省き込む。2ドツ[・目以
降の描画については、画面メモリ書き込みデータは上記
と同様である。一方、画面メモリ書き込みアドレスの生
成は、2ドツト目はX側アドレスレジスタ(19)に画
面メモリ・X@アドレス(8)が予め格納されており、
この出力が”1″加算回路(16)および”16”減算
回路(14)を介してそれぞれ第2のX側アドレスセレ
クタ(15)のデータ人力A、Bとなる。また、X側ア
ドレスレジスタ(20)にX側アドレス(9)が予め格
納されており、この出力が直接、第2のX側アドレスセ
レクタ(18)のデータ入力人となり、また′1”加算
回路(17)を介して、データ人力Bとなる。第2のX
側およびX側アドレスセレクタ(15)、(113:)
は、フォント・アドレス・カウンタ(2)において16
カウントされる毎に入力端子B側をセレクトし、通常は
入力端子のA側がセレクトされるように制御されている
。従って、2ドツト目では入力端子のA側がセレクトさ
れるので、X側アドレス(8)は”1″加算され、X側
アドレス(9)はそのままの値でそれぞれ第1のX側ア
°ドレスセレクタ(12) 、第1のX側アドレスセレ
クタ(16)を介して画面メモリ・アドレス制御部(1
0)の入力となる。そしてここで、2ドツト目の画面メ
モリの物理アドレスを生成し、2ドツト目を画面メモリ
(N)へ書き込む。16ドツトまでは上記のようにX側
のアドレスが″+、n加算されて描画される。16ドン
ト描画を終了すると、第2のX側およびX側アドレスセ
レクタ(1S)、(1a)は入力端子のB側をセレクト
する。従って、17ドツト目のX側アドレス(8)は1
ドツト目と同じになり、また、X側アドレス(9)は″
1″加算される。
The screen memory address when writing screen memory write data to the screen memo IJ (11) is determined from the main control unit (1) once when the first dot of one character is expanded.
side address (8), screen memory/X side address (9) are output, and at this time the first X side address selector (12)
, and a first X-side address selector (16), the X-side address (8) and the X-side address (9) select the input terminal B side, respectively. The input terminal B side is selected by the first Xll1 right side X side address selectors (12) and (16) only when drawing the first dot, and normally the input terminal A side is selected. The X side edict and X side addresses (8) and (9) selected by the first X side and Y@ address selectors (12) and (16) are stored in the screen memory by the screen memory address control unit (10). Generate a physical address and omit the first dot data. Regarding the drawing after the second dot, the data written to the screen memory is the same as above. On the other hand, to generate the screen memory write address, the second dot has the screen memory X@address (8) stored in the X side address register (19) in advance.
These outputs become data inputs A and B of the second X-side address selector (15) through the "1" addition circuit (16) and the "16" subtraction circuit (14), respectively. In addition, the X-side address (9) is stored in advance in the X-side address register (20), and this output directly becomes the data input of the second X-side address selector (18). Through (17), it becomes data human power B. Second X
side and X side address selectors (15), (113:)
is 16 in font address counter (2)
Control is such that the input terminal B side is selected each time it is counted, and the input terminal A side is normally selected. Therefore, since the A side of the input terminal is selected at the second dot, "1" is added to the X side address (8), and the X side address (9) is sent to the first X side address selector with the same value. (12), the screen memory address control unit (1) via the first X side address selector (16).
0) is input. Then, the physical address of the screen memory for the second dot is generated, and the second dot is written to the screen memory (N). Up to 16 dots are drawn by adding "+, n" to the X side address as described above. When the 16 dot drawing is completed, the second X side and X side address selectors (1S) and (1a) are input. Select the B side of the terminal. Therefore, the X side address (8) of the 17th dot is 1.
It will be the same as the dot, and the X side address (9) will be "
1" is added.

以下62ドツト目までは再びX側アドレス(8)が1ド
ツト毎に”1”加算され、X側アドレス(9)は保持さ
れる。33ドツト目以降は、17ドツト目から32ドツ
ト目までの画面アドレス生成の動作を14回くり返し実
行し、16x16ドツト1文字分の画面メモリ書き込み
データが、画面メモリ(11)にすべて書き込まれる。
From then on, up to the 62nd dot, the X-side address (8) is again incremented by 1 for each dot, and the X-side address (9) is held. From the 33rd dot onward, the screen address generation operation from the 17th dot to the 32nd dot is repeated 14 times, and all screen memory write data for one 16x16 dot character is written into the screen memory (11).

1文字分のデータを書き終えると、次の文字あるいは図
形の開始アドレスは、主制御部(1)力)らのX側アド
レス(8)およびX側アドレス(9)が直接送られて、
第1のX側アドレスセレクタ(12)および第1のX側
アドレスセレクタ(16)において入力端子のB側をセ
レクトするように制御される。
When one character's worth of data is written, the start address of the next character or figure is determined by directly sending the X side address (8) and X side address (9) from the main control unit (1).
The first X-side address selector (12) and the first X-side address selector (16) are controlled to select the B side of the input terminal.

なお、上記実施例では16x16ドツトフオントの場合
を示したが、フォントのドツト数はこれに限られるもの
ではなく、何ドツトのものでもよい。
In the above embodiment, a 16x16 dot font is used, but the number of dots in the font is not limited to this, and any number of dots may be used.

また画面メモリには1ドツトづつ書き込む場合を示した
が、これはフォント・ROMから数ドツトずつ読み出し
、展開ドツト数、アドレスのカウント数、を数ドツト単
位に変更することにより、書き込みデータを複数ドツト
とすることが可能であり、上記実施例と同様の効果を奏
する。
In addition, although we have shown the case where one dot at a time is written to the screen memory, this is possible by reading out several dots at a time from the font/ROM and changing the number of expanded dots and address count in units of several dots to write data in multiple dots. It is possible to do this, and the same effects as in the above embodiment can be achieved.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、画面メモリのX側ア
ドレス、X側アドレスを主制御部によって制御するので
はなく、専用の画面メモリ・アドレス制御回路を付加し
て、これによって制御するように構成したので、主制御
部が従来16x16回の画面メモリのX側アドレス、X
側アドレスを生成していたが、1文字の最初の1回だけ
の生成でよく、従って主制御部の負荷が軽減され、これ
によってフォント描画の処理速度を高めるという効果が
得られる。
As described above, according to the present invention, instead of controlling the X-side address of the screen memory and the X-side address by the main control unit, a dedicated screen memory address control circuit is added and the X-side address is controlled by this Since the main control unit is configured to
The side address is generated only once at the beginning of each character, so the load on the main control unit is reduced, and this has the effect of increasing the processing speed of font drawing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるグラフィック・ディ
スプレイのフォント制御部を示す構成図、第2図は従来
のグラフィック・ディスプレイのフォント制御部を示す
構成図、第3図ないし第5図は第1図および第2図の制
御部の動作を説明するための共通の動作説明図である。 図において、(1)は主11tlJ 御部、(2)はフ
ォント・アドレス・カウンタ、(3)はフォント・アド
レス・レジスタ、(4)はフォント・ROM、(5)は
セレクタ、(6)は展開ドツト、(7)はAND回路、
(8)は画面メモリ・X側アドレス、(9)は画面メモ
リ・X側アドレス、(10)は画面メモリ・アドレス制
御部、(11)は画面メモリ、(12)は第1のX側ア
ドレスセレクタ、(15)は”1”加算回路、(14)
は″”16’減算回路、(15)は第2のX側アドレス
セレクタ、(16)?[1のX側アドレスセレクタ、(
17)は11″加算回路、(18)は第2のX側アドレ
スセレクタ、(19)ハX側アドレスレジスタ、(20
)はX側アドレスレジスタ。 なお、図中、同一符号は同一、又は相当部分を代理人 
 曽 我 道 照、野パ(: ・1八r) 昂1図
FIG. 1 is a block diagram showing a font control section of a graphic display according to an embodiment of the present invention, FIG. 2 is a block diagram showing a font control section of a conventional graphic display, and FIGS. FIG. 2 is a common operation explanatory diagram for explaining the operation of the control section in FIGS. 1 and 2; In the figure, (1) is the main 11tlJ controller, (2) is the font address counter, (3) is the font address register, (4) is the font ROM, (5) is the selector, and (6) is the Expanded dot, (7) is an AND circuit,
(8) is the screen memory/X side address, (9) is the screen memory/X side address, (10) is the screen memory/address control section, (11) is the screen memory, (12) is the first X side address Selector, (15) is "1" addition circuit, (14)
is ""16' subtraction circuit, (15) is the second X-side address selector, (16)? [X side address selector of 1, (
17) is the 11″ addition circuit, (18) is the second X-side address selector, (19) is the X-side address register, and (20) is the second X-side address selector.
) is the X side address register. In addition, the same reference numerals in the diagram indicate the same or equivalent parts.
Soga Michi Teru, Nopa (: ・18r) Ngō 1 diagram

Claims (1)

【特許請求の範囲】[Claims] 表示画面に文字、図形等を表示するグラフィック・ディ
スプレイの制御装置であって、それぞれ主制御部と画面
メモリとの間に接続された、表示文字1文字の1ドット
毎にアドレスが1づつ加算され、1文字の1行分のドッ
ト数に達するともとに戻りこれを繰り返すX側アドレス
を発生するX側アドレス制御部、上記表示文字1文字の
1行毎にアドレスが1づつ加算されるY側アドレスを発
生するY側アドレス制御部からなる、文字描画専用の画
面メモリ・アドレス制御回路を設け、上記主制御部が上
記X側アドレス制御部およびY側アドレス制御部に、各
表示文字の最初のドット展開時のみアドレス信号を供給
することを特徴とするグラフィック・ディスプレイの制
御装置。
This is a control device for a graphic display that displays characters, figures, etc. on a display screen, and is connected between the main control unit and the screen memory, and an address is added by 1 for each dot of each displayed character. , an X-side address control unit that generates an X-side address that returns and repeats this when the number of dots for one line of one character is reached, and a Y-side address that is incremented by 1 for each line of one display character. A screen memory/address control circuit dedicated to character drawing is provided, consisting of a Y-side address control section that generates an address, and the main control section controls the X-side address control section and the Y-side address control section to A graphic display control device characterized by supplying an address signal only when dots are developed.
JP61176718A 1986-07-29 1986-07-29 Controller for graphic display Pending JPS6333782A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61176718A JPS6333782A (en) 1986-07-29 1986-07-29 Controller for graphic display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61176718A JPS6333782A (en) 1986-07-29 1986-07-29 Controller for graphic display

Publications (1)

Publication Number Publication Date
JPS6333782A true JPS6333782A (en) 1988-02-13

Family

ID=16018553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61176718A Pending JPS6333782A (en) 1986-07-29 1986-07-29 Controller for graphic display

Country Status (1)

Country Link
JP (1) JPS6333782A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0587291A (en) * 1991-09-30 1993-04-06 Asahi Chem Ind Co Ltd Heat insulator for keeping pipe warm or cool
JPH0699534A (en) * 1992-09-17 1994-04-12 Nippon Tokushu Toryo Co Ltd Molding interior material
JP2008523463A (en) * 2004-12-07 2008-07-03 ニューナム リサーチ リミテッド Address-based graphics protocol

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0587291A (en) * 1991-09-30 1993-04-06 Asahi Chem Ind Co Ltd Heat insulator for keeping pipe warm or cool
JPH0699534A (en) * 1992-09-17 1994-04-12 Nippon Tokushu Toryo Co Ltd Molding interior material
JP2008523463A (en) * 2004-12-07 2008-07-03 ニューナム リサーチ リミテッド Address-based graphics protocol
JP4839322B2 (en) * 2004-12-07 2011-12-21 ディスプレイリンク (ユーケー) リミテッド Address-based graphics protocol

Similar Documents

Publication Publication Date Title
US3988728A (en) Graphic display device
JPS59214079A (en) Video display control circuit
US4011556A (en) Graphic display device
US6005537A (en) Liquid-crystal display control apparatus
JPS6333782A (en) Controller for graphic display
JPS58159578A (en) Display
JPS649635B2 (en)
JPS60144789A (en) Character/graphic display controller
JPS632117B2 (en)
JPS58176686A (en) Display unit
RU1793458C (en) Device for displaying information on gas-discharge indication ac board
JP2824708B2 (en) Graphic drawing device
JPS648337B2 (en)
JPS60173588A (en) Multiwindow display processing system
RU2230364C2 (en) Method and device for shaping arbitrary graphic objects
JPS6352195A (en) Display control system
JPS60101590A (en) Display unit
JPS58159574A (en) Display
JPH08115072A (en) Dot display device
JPS58121090A (en) Indication controller for display
JPS5851268B2 (en) character display device
JPS60257490A (en) Multiwindow display controller
JPH0125074B2 (en)
JPS62150290A (en) Character display unit
JPS62218991A (en) Phase pattern generator for image display unit