JPS63122365A - Automatic adjusting circuit for vertical screen width in crt monitor - Google Patents

Automatic adjusting circuit for vertical screen width in crt monitor

Info

Publication number
JPS63122365A
JPS63122365A JP26893386A JP26893386A JPS63122365A JP S63122365 A JPS63122365 A JP S63122365A JP 26893386 A JP26893386 A JP 26893386A JP 26893386 A JP26893386 A JP 26893386A JP S63122365 A JPS63122365 A JP S63122365A
Authority
JP
Japan
Prior art keywords
screen width
vertical screen
vertical
counter
latch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26893386A
Other languages
Japanese (ja)
Inventor
Hideki Tanizoe
秀樹 谷添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26893386A priority Critical patent/JPS63122365A/en
Publication of JPS63122365A publication Critical patent/JPS63122365A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To cope with a change in the software of the vertical synchronizing frequency of a using signal source by feeding a latch pulse, a reset pulse respectively to a latch circuit, a counter by a one shot multivibrator operated by a vertical synchronizing signal. CONSTITUTION:When the vertical synchronizing signal A is inputted to the one shot multivibrators 41, 42, the latch pulse C is outputted to the latch circuit 2 from an output terminal 4d in the timing of a leading edge and the counted output of a horizontal synchronizing signal B by the counter 1 is latched by the latch circuit 2. Then, the reset pulse D is outputted to the counter 1 from an output terminal 4c in the timing of the trailing edge of the vertical synchronizing signal A, the counter 1 is reset and the counting of the horizontal synchronizing signal B is started from zero again. Only when the level of the latch pulse C is changed from a low level to a high level, the latch circuit 2 fetches data and only when the counted result of the counter 1 changes, the output of the latch circuit 2 is changed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はCRTモニタの偏向回路、特にその垂直画面
幅自動調整回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a deflection circuit for a CRT monitor, and particularly to a vertical screen width automatic adjustment circuit thereof.

〔従来の技術〕[Conventional technology]

第3図は従来のCRTモニタの垂直画面幅調整回路を示
す回路図であり、図において、5は半導体集積回路(以
下、ICという)による垂直偏向回路、9は垂直画面幅
調整用ボリューム、12はこの垂直画面幅調整用ボリュ
ーム9に直列に接続された電流制限用抵抗であり、この
電流制限用抵抗12は垂直偏向回路5の垂直画面幅調整
用端子5aに接続されている。
FIG. 3 is a circuit diagram showing a conventional vertical screen width adjustment circuit of a CRT monitor. is a current limiting resistor connected in series to this vertical screen width adjusting volume 9, and this current limiting resistor 12 is connected to the vertical screen width adjusting terminal 5a of the vertical deflection circuit 5.

次に動作について説明する。Next, the operation will be explained.

垂直偏向回路5の垂直画面幅調整端子に接続された電流
制限用抵抗12及び垂直画面幅調整用ボリューム9の抵
抗値の和によってここを流れる電流値が決定され、その
電流値によって垂直画面幅が決定される。垂直画面幅の
調整は垂直画面幅調整用ボリューム9の抵抗値をマニュ
アルで調整することにより行なわれる。
The current value flowing there is determined by the sum of the resistance values of the current limiting resistor 12 connected to the vertical screen width adjustment terminal of the vertical deflection circuit 5 and the resistance value of the vertical screen width adjustment volume 9, and the vertical screen width is determined by the current value. It is determined. The vertical screen width is adjusted by manually adjusting the resistance value of the vertical screen width adjustment volume 9.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のCRTモニタの垂直画面幅調整回路は以上のよう
に構成されているので、使用信号源の垂直同期周波数が
変化した時、例えば、水平同期周波数一定のままで走査
線数のみが変化した場合に垂直両面幅のマニュアルによ
る再調整が必要であり、信号源における垂直同期周波数
のソフトウェア的変更に対応することが不可能であると
いう問題点があった。
The vertical screen width adjustment circuit of a conventional CRT monitor is configured as described above, so when the vertical synchronization frequency of the signal source used changes, for example, when only the number of scanning lines changes while the horizontal synchronization frequency remains constant. This requires manual readjustment of the vertical double-sided width, and there is a problem in that it is impossible to respond to software changes in the vertical synchronization frequency in the signal source.

この発明は上記のような問題を解消するためになされた
もので、使用信号源の垂直同期周波数のソフトウェア的
な変更にも対応可能なCRTモニタの垂直画面幅自動調
整装置を得ることを目的とする。
This invention was made in order to solve the above-mentioned problems, and its purpose is to provide an automatic vertical screen width adjustment device for a CRT monitor that can also be adapted to software-based changes in the vertical synchronization frequency of the signal source used. do.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るCRTモニタの垂直画面幅自動調整装置
は、カウンタ、ワンショットマルチバイブレータを用い
て垂直同期信号が入力されるごとに水平同期信号を計数
し、その結果をラッチ回路を用いてラッチし、ラッチ回
路の出力を論理ゲートに入力し、論理ゲートにより、垂
直偏向回路に接続された垂直画面幅調整用抵抗を切り換
えるようにしたものである。
The automatic vertical screen width adjustment device for a CRT monitor according to the present invention uses a counter and a one-shot multivibrator to count horizontal synchronization signals every time a vertical synchronization signal is input, and latches the result using a latch circuit. The output of the latch circuit is input to a logic gate, and the logic gate switches a vertical screen width adjustment resistor connected to a vertical deflection circuit.

〔作用〕[Effect]

この発明におけるワンショットマルチバイブレータは、
垂直同期信号の前縁のタイミングでラッチ回路にラッチ
パルスを送り、後縁のタイミングでカウンタにリセット
パルスを送ることにより、ラッチ回路の出力に基づいて
垂直同期周波数の変化を常時検出可能とする。
The one-shot multivibrator in this invention is
By sending a latch pulse to the latch circuit at the timing of the leading edge of the vertical synchronization signal and sending a reset pulse to the counter at the timing of the trailing edge, it is possible to constantly detect changes in the vertical synchronization frequency based on the output of the latch circuit.

(実施例〕 以下、この発明の一実施例を図について説明する。(Example〕 An embodiment of the present invention will be described below with reference to the drawings.

第1図において、1はカウンタであってそのクロック端
子1aにCRTモニタの水平、同期信号が加えられ、そ
の計数を行なっている。2はこのカウンタ1に接続され
たラッチ回路、3はラッチ回路2と接続された論理ゲー
トであり、これら各回路にはICが用いられている。ま
た、4は2個のワンショットマルチバイブレータ41.
42を内蔵したICで両ワンショットマルチバイブレー
タ41.42の入力端子4a、4bには垂直同期信号が
加えられており、一方のワンショットマルチバイブレー
タ41の出力端子4Cはカウンタ1のリセット端子1b
に、他方のワンショットマルチバイブレータ42の出力
端子4dはラッチ回路2のクロック端子2aに接続され
ている。さらに、5は垂直偏向回路で、6〜8は論理ゲ
ート3の出力に接続されたスイッチ用トランジスタ、9
〜11はこのスイッチ用トランジスタ6〜8に接続され
た垂直画面幅調整用抵抗、12はこれら垂直画面幅調整
用抵抗9〜11の接続点と垂直偏向回路5の垂直画面幅
調整用端子5aの間に配された電流制限用抵抗、13〜
15はワンショットマルチバイブレータ41.42のプ
ルアップ抵抗、16はワンショットマルチバイブレータ
41.42の入力端子4a、4bに接続されたノイズ対
策用のセラミックコンデンサである。
In FIG. 1, reference numeral 1 denotes a counter to which horizontal and synchronizing signals from a CRT monitor are applied to its clock terminal 1a to perform counting. 2 is a latch circuit connected to this counter 1, 3 is a logic gate connected to the latch circuit 2, and each of these circuits uses an IC. In addition, 4 is two one-shot multivibrators 41.
A vertical synchronizing signal is applied to the input terminals 4a and 4b of both one-shot multivibrators 41 and 42, and the output terminal 4C of one shot multivibrator 41 is connected to the reset terminal 1b of the counter 1.
The output terminal 4d of the other one-shot multivibrator 42 is connected to the clock terminal 2a of the latch circuit 2. Further, 5 is a vertical deflection circuit, 6 to 8 are switching transistors connected to the output of the logic gate 3, and 9
- 11 are vertical screen width adjustment resistors connected to the switching transistors 6 - 8, and 12 are connection points between these vertical screen width adjustment resistors 9 - 11 and the vertical screen width adjustment terminal 5a of the vertical deflection circuit 5. Current limiting resistor arranged between 13~
15 is a pull-up resistor of the one-shot multivibrator 41.42, and 16 is a ceramic capacitor for noise countermeasures connected to the input terminals 4a, 4b of the one-shot multivibrator 41.42.

次に動作について説明する。第2図は各種信号の時間関
係を示すタイミングチャートであり、図において、Aは
垂直同期信号、Bは水平同期信号、Cはう7チパルス、
Dはリセットパルスを示している。垂直同期信号Aが、
ワンショットマルチバイブレータ41.42に入力され
ると、その前縁(立ち上がり)のタイミングで、ワンシ
ョットマルチバイブレータ42の出力端子4dからラッ
チ回路2ヘラツチバルスCが出力され、このときのカウ
ンタ1による水平同期信号Bの計数出力がラッチ回路2
によりラッチされる。次に垂直同期信号Aの後縁(立ち
下がり)のタイミングでワンショットマルチバイブレー
タ41の出力端子4Cからカウンタ1ヘリセツトパルス
Dが出力され、カウンタ1はリセットされ、再度零から
水平同期信号Bの計数を開始する。ここで前記ラッチパ
ルスC及びリセットパルスDの幅は水平同期信号Bの周
期と比較して充分短く設定されている。ラッチ回路2は
、ラッチパルスCのレベルがローレベルからハイレベル
へと変化するときのみデーターを取り込むようになって
おり、従って上記の動作を繰り返すことで、水平同期信
号Bの周波数及び垂直同期信号Aの周波数の変化に応じ
てカウンタ1の計数結果が変化したときのみラッチ回路
2の出力が変化する。
Next, the operation will be explained. FIG. 2 is a timing chart showing the time relationship of various signals. In the figure, A is a vertical synchronization signal, B is a horizontal synchronization signal, C is a seven-channel pulse,
D indicates a reset pulse. Vertical synchronization signal A is
When input to the one-shot multivibrator 41, 42, the latch circuit 2 clock pulse C is output from the output terminal 4d of the one-shot multivibrator 42 at the timing of its leading edge (rise), and the horizontal synchronization by the counter 1 at this time The count output of signal B is the latch circuit 2
latched by Next, the counter 1 reset pulse D is output from the output terminal 4C of the one-shot multivibrator 41 at the timing of the trailing edge (falling edge) of the vertical synchronizing signal A, the counter 1 is reset, and the horizontal synchronizing signal B is reset from zero again. Start counting. Here, the widths of the latch pulse C and the reset pulse D are set to be sufficiently short compared to the period of the horizontal synchronizing signal B. The latch circuit 2 is configured to capture data only when the level of the latch pulse C changes from low level to high level. Therefore, by repeating the above operation, the frequency of the horizontal synchronizing signal B and the vertical synchronizing signal The output of the latch circuit 2 changes only when the count result of the counter 1 changes in accordance with a change in the frequency of A.

ラッチ回路2の出力は論理ゲート3に加えられ、目的の
出力に変換され、スイッチ用トランジスタ6〜8の内の
そのときの水平同期周波数と垂直同期周波数との関係(
走査線の数)に応じたトランジスタを導通させることに
より、垂直画面幅調整用抵抗9〜11の対応する1つに
通電して垂直画面幅を一定に保つ。尚、垂直画面幅調整
用抵抗9〜11は、それぞれ目的の水平及び垂直同期周
波数の状態にした上であらかじめ調整されている。
The output of the latch circuit 2 is applied to the logic gate 3 and converted to the desired output, and the relationship between the horizontal synchronous frequency and vertical synchronous frequency of the switching transistors 6 to 8 at that time (
By energizing the transistors corresponding to the number of scanning lines, the corresponding one of the vertical screen width adjustment resistors 9 to 11 is energized to keep the vertical screen width constant. Note that the vertical screen width adjustment resistors 9 to 11 are adjusted in advance to achieve desired horizontal and vertical synchronization frequencies, respectively.

上記実施例では論理ゲート3にディスクリートのスイッ
チ用トランジスタを接続したものを示したが、論理ゲー
ト用のICとしてオープンコレクタ出力を持つICを使
用した場合、垂直画面幅調整用抵抗9〜11をそのIC
の出力に直接接続すれば、スイッチ用トランジスタ6〜
8を削除してもよく、上記実施例と同様の効果を奏する
In the above embodiment, a discrete switching transistor is connected to the logic gate 3, but if an IC with an open collector output is used as the logic gate IC, the vertical screen width adjustment resistors 9 to 11 are connected to the logic gate 3. IC
If connected directly to the output of switch transistor 6~
8 may be deleted, and the same effect as in the above embodiment can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば垂直同期信号で作動す
るワンショットマルチバイブレータによりラッチ回路、
カウンタへそれぞれラッチパルス、リセットパルスを送
る構成としたので、使用信号源に於けるソフトウェア的
な垂直同期周波数の変化に対応できるCRTモニタが実
現できる効果がある。
As described above, according to the present invention, the latch circuit is
Since the configuration is such that a latch pulse and a reset pulse are sent to the counters, a CRT monitor can be realized that can respond to software-based changes in the vertical synchronization frequency of the signal source used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるCRTモニタの垂直
画面幅自動調整回路を示す回路図、第2図はその回路の
動作を示すタイミングチャート、第3図は従来のCRT
モニタの垂直画面幅調整回路を示す回路図である。 1はカウンタ、2はラッチ回路、3は論理ゲート、41
.42はワンショットマルチバイブレータ、5は垂直偏
向回路、5aは垂直画面幅調整端子、9〜11は垂直画
面幅調整用抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。 (外2名) 第2図 (A) Vsync     ++++−「]−(B)
 Hsync      −−−−−−−T■■■第3
図 手続補正書(自発)
FIG. 1 is a circuit diagram showing a vertical screen width automatic adjustment circuit of a CRT monitor according to an embodiment of the present invention, FIG. 2 is a timing chart showing the operation of the circuit, and FIG. 3 is a circuit diagram of a conventional CRT monitor.
FIG. 2 is a circuit diagram showing a vertical screen width adjustment circuit of the monitor. 1 is a counter, 2 is a latch circuit, 3 is a logic gate, 41
.. 42 is a one-shot multivibrator, 5 is a vertical deflection circuit, 5a is a vertical screen width adjustment terminal, and 9 to 11 are resistors for vertical screen width adjustment. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. (2 others) Figure 2 (A) Vsync +++++-”]-(B)
Hsync -------T■■■3rd
Illustration procedure amendment (voluntary)

Claims (1)

【特許請求の範囲】[Claims] 入力信号の水平同期信号及び垂直同期信号の周波数の変
化を判別し、それに対応して垂直偏向回路の垂直画面幅
調整端子に接続された垂直画面幅調整用抵抗を調整して
垂直画面幅の調整を行うCRTモニタの垂直画面幅調整
回路において、前記水平同期信号を計数するカウンタと
、このカウンタの計数出力を前記垂直同期信号の周期で
ラッチするラッチ回路と、このラッチ回路にラッチパル
スを供給し、また前記カウンタにリセットパルスを供給
するワンショットマルチバイブレータと、前記ラッチ回
路の出力を目的の出力に変換する論理ゲートとを備え、
前記垂直同期信号に基づいて前記水平同期信号の計数を
行ってその計数結果をラッチし、これに基づく前記論理
ゲートの出力によって前記垂直偏向回路の垂直画面幅調
整端子に接続されている垂直画面幅調整用抵抗の切り換
え、垂直画面幅の自動調整を行うことを特徴とするCR
Tモニタの垂直画面幅自動調整回路。
The vertical screen width is adjusted by determining the frequency change of the horizontal synchronization signal and vertical synchronization signal of the input signal, and adjusting the vertical screen width adjustment resistor connected to the vertical screen width adjustment terminal of the vertical deflection circuit accordingly. In the vertical screen width adjustment circuit of a CRT monitor that performs , further comprising a one-shot multivibrator that supplies a reset pulse to the counter, and a logic gate that converts the output of the latch circuit to a desired output,
The horizontal synchronization signal is counted based on the vertical synchronization signal, the counting result is latched, and the output of the logic gate based on this is used to determine the vertical screen width connected to the vertical screen width adjustment terminal of the vertical deflection circuit. A CR characterized by switching the adjustment resistor and automatically adjusting the vertical screen width.
T monitor vertical screen width automatic adjustment circuit.
JP26893386A 1986-11-12 1986-11-12 Automatic adjusting circuit for vertical screen width in crt monitor Pending JPS63122365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26893386A JPS63122365A (en) 1986-11-12 1986-11-12 Automatic adjusting circuit for vertical screen width in crt monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26893386A JPS63122365A (en) 1986-11-12 1986-11-12 Automatic adjusting circuit for vertical screen width in crt monitor

Publications (1)

Publication Number Publication Date
JPS63122365A true JPS63122365A (en) 1988-05-26

Family

ID=17465299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26893386A Pending JPS63122365A (en) 1986-11-12 1986-11-12 Automatic adjusting circuit for vertical screen width in crt monitor

Country Status (1)

Country Link
JP (1) JPS63122365A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145388B2 (en) 2004-11-09 2012-03-27 Nissan Motor Co., Ltd. Automatic driving position adjustment control system and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145388B2 (en) 2004-11-09 2012-03-27 Nissan Motor Co., Ltd. Automatic driving position adjustment control system and method

Similar Documents

Publication Publication Date Title
JP3399945B2 (en) Data slicer
JPS63122365A (en) Automatic adjusting circuit for vertical screen width in crt monitor
JPS63226115A (en) Zero cross counter
KR0164538B1 (en) Circuit for generating dummy synchronization signal
US6064704A (en) Digital pulse filtering circuit
JPH0755856A (en) Cycle measuring apparatus
US4954784A (en) Phase adjustment circuit
KR960004470B1 (en) Apparatus and method for controlling oscillation
JP2598902B2 (en) Synchronous signal noise eliminator
JP2936800B2 (en) Signal generator
JPH0659091B2 (en) Sync signal generator
JPS61269595A (en) Video signal processing device
US5357545A (en) Synchronizing signal detecting circuit
JP3116706B2 (en) Trigger input circuit
KR100338331B1 (en) Method and apparatus for controlling horizontal position in a monitor
KR930004087B1 (en) Digital signal transition detection circuit
JPS60111577A (en) Vertical synchronizing device
US5751367A (en) Video signal detecting apparatus
JPH05181445A (en) Horizontal synchronizing signal polarity discriminating circuit
JPH01146420A (en) Monostable multivibrator
GB778289A (en) Improvements in or relating to apparatus for automatic counting
JPH0250521A (en) Contactless switch
JPH08265599A (en) Signal polarity unifying circuit
JPH01109267A (en) Narrow pulse width detecting circuit
JPS62213488A (en) Muting circuit