JPS61134795A - Horizontal deflection circuit - Google Patents

Horizontal deflection circuit

Info

Publication number
JPS61134795A
JPS61134795A JP25826784A JP25826784A JPS61134795A JP S61134795 A JPS61134795 A JP S61134795A JP 25826784 A JP25826784 A JP 25826784A JP 25826784 A JP25826784 A JP 25826784A JP S61134795 A JPS61134795 A JP S61134795A
Authority
JP
Japan
Prior art keywords
pulse
horizontal
circuit
supplied
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25826784A
Other languages
Japanese (ja)
Inventor
小山 邦嘉
啓司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25826784A priority Critical patent/JPS61134795A/en
Publication of JPS61134795A publication Critical patent/JPS61134795A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野) この発明は、CRTディスプレイなどの水平偏向回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] This invention relates to horizontal deflection circuits for CRT displays and the like.

〔従来の技術〕[Conventional technology]

パーソナルコンピュータの出力は、一般に、専用のCR
Tディスプレイやモニタ受像機あるいはテレビ受像機に
表示するようにされている(それらの表示装置をCRT
ディスプレイと総称する)。
The output of a personal computer is generally a dedicated CR.
It is designed to be displayed on a T display, monitor receiver, or television receiver (these display devices are
(collectively referred to as display).

そして、この場合、第3図に示すように、受像管のスク
リーン5CRNに対してパソコンの出力の表示範囲前S
Pは小さくされて周辺が欠けないようにされている。
In this case, as shown in FIG. 3, S
P is made small to prevent the periphery from being chipped.

しかし、CRTディスプレイとパソコンとの組み合わせ
によっては、同図に破線でボすように、表示範囲前SP
の水平位置がずれてしまうことがある。
However, depending on the combination of CRT display and personal computer, the front SP of the display range may
The horizontal position of the camera may shift.

そこで、この水平位置を調整できるようにしたCRTデ
ィスプレイが勇えられている。
Therefore, CRT displays that can adjust the horizontal position are being developed.

第4111Iは、そのようなCRTディスプレイの水平
偏向回路を示す、すなわち、水平出力回路(5)の出力
が水平出力H路(6)に供給されて第5図Aに示ずよう
な水平偏向パルスP6が形成され、このパルスP6が水
平偏向コイルDYに供給されて水平偏向が行われると共
に、(ザf相比較回(烙(4)に供給される。
No. 4111I shows the horizontal deflection circuit of such a CRT display, i.e. the output of the horizontal output circuit (5) is supplied to the horizontal output H path (6) to generate horizontal deflection pulses as shown in FIG. 5A. A pulse P6 is formed, and this pulse P6 is supplied to the horizontal deflection coil DY to perform horizontal deflection, and is also supplied to the f-phase comparison circuit (4).

また、同期分離回路+11から同図Bに示すように水平
同期パルスphが取り出され、このパルスphが、可変
移相用の単安定マルチバイブレータ(2)。
Further, a horizontal synchronization pulse ph is taken out from the synchronization separation circuit +11 as shown in FIG.

(3)に順次供給されてマルチバイブレータ(2)から
は同図Cに丞すようにパルスphの前縁により立ち上が
り、かつ、所定のパルス幅Tを有するパルスP2が取り
出され、マルチバイブレータ(3)からは同図りに示す
ようにパルスP2の後縁により立ち上がり、かつ、所定
のパルス幅を有するパルスP3が取り出される。そして
、このパルスP3が、比較回路(4)に供給されてパル
スP3とP6とが位相比較され、その比較出力が発振間
173 (51に制御信号として供給されてパルスP6
はパルスP3に同期させられる。
(3) is sequentially supplied to the multivibrator (2), as shown in FIG. ), as shown in the figure, a pulse P3 that rises at the trailing edge of the pulse P2 and has a predetermined pulse width is taken out. Then, this pulse P3 is supplied to a comparator circuit (4) to compare the phases of pulses P3 and P6, and the comparison output is supplied as a control signal to the oscillation circuit 173 (51) to pulse P6.
is synchronized to pulse P3.

そして、この場合、定常時には、同図A、Dに示すよう
に、パルスP@の中心とパルスP3の中心とが一致する
ようにAFCが行われているので、同図A、Hに示すよ
うに、水平偏向パルスPεに対して水平同期パルスph
及びビデオ信号syの位相が進むことになり、従って、
同図Eに示すように表7rX範囲nrspはスクリーン
SC1?IJに対して左方向にシフトされることになる
。そして、このとき、マルチバイブレータ(2)におい
てパルスP2のパルス幅Tを変更することにより、パル
スP6に対するパルスphの位相が変化するので、これ
により表示範囲I′1ISPの水平位置を調整できる。
In this case, during steady state, AFC is performed so that the center of pulse P@ and the center of pulse P3 coincide, as shown in A and D in the same figure, so as shown in A and H in the same figure, , the horizontal synchronizing pulse ph is applied to the horizontal deflection pulse Pε.
and the phase of the video signal sy will advance, so that
As shown in Figure E, Table 7rX range nrsp is screen SC1? It will be shifted to the left with respect to IJ. At this time, by changing the pulse width T of the pulse P2 in the multivibrator (2), the phase of the pulse ph with respect to the pulse P6 changes, so that the horizontal position of the display range I'1ISP can be adjusted.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、この偏向回路では、上述の説明からも明らかな
ように、パルスP6に対してパルスphの位相を進める
ことしかできないので、たとえT=0にしても、表示範
囲前spの水平位置を右方向に′フトさせることはでき
なむ゛・               1そして、右
方向にシフトさせるためには、出力回路(6)と比較回
路(4)との間のパルスP6の信号ラインにも同様の単
安定マルチバイブレータを設けなければならない。
However, as is clear from the above explanation, this deflection circuit can only advance the phase of the pulse ph with respect to the pulse P6, so even if T=0, the horizontal position of the sp in front of the display range is shifted to the right. It is not possible to shift the pulse P6 in the right direction. In order to shift it in the right direction, a similar monostable multi-channel signal is connected to the signal line of the pulse P6 between the output circuit (6) and the comparator circuit (4). A vibrator must be provided.

しかし、そのようにいくつもの単安定マルチバイブレー
タを設けるのでは、コストアップとなってしまう、また
、そのような構成では、表示範囲11TsPの水平位置
を左方向にシフトさせる調整と、右方向にシフトさせる
調整とが別個になり、しかも、互いに影響するので、調
整がめんどうでもある。
However, providing such a number of monostable multivibrators increases the cost, and in such a configuration, it is necessary to adjust the horizontal position of the display range 11TsP to the left and shift it to the right. Adjustment is also troublesome because the adjustments made are separate and affect each other.

この発明は、このような問題点を解決しようとするもの
である。
This invention attempts to solve these problems.

〔問題点を解決するための手段〕[Means for solving problems]

今、トランジスタの動作について考えると、トランジス
タの動作には蓄積効果があり、ベース電圧をカットオフ
値にしても、そのコレクタ電流は同時にはカットオフに
ならず、蓄積時間Tsだけ遅れた時点にカットオフにな
る。
Now, if we think about the operation of a transistor, there is an accumulation effect in the operation of a transistor, and even if the base voltage is set to the cutoff value, its collector current will not be cut off at the same time, but will be cut off after a delay of accumulation time Ts. It turns off.

この発明は、このような点に着目し、1組の移相角の単
安定マルチバイブレータ[7)、(8)だけで表 ゛示
範囲1)ISPの水平位置を左方向及び右方向にシフト
できるようにしたものである。
This invention focuses on these points, and uses only one set of phase shift angle monostable multivibrators [7) and (8). It has been made possible.

〔作用〕[Effect]

水平出力トランジスタQの蓄積時間Tsが水平パルスP
6に対する遅相回路として働き、1組の単安定マルチバ
イブレータ(71,(81だけで水平偏向パルスP6と
水平同期パルスphとの相対位置を自由に変更できる。
The accumulation time Ts of the horizontal output transistor Q is equal to the horizontal pulse P.
The relative position of the horizontal deflection pulse P6 and the horizontal synchronizing pulse ph can be freely changed using only one set of monostable multivibrators (71, (81).

また、1つの調整個所だけで表示範囲DISPの水平位
置を左方向及び右方向にシフトできる。
Furthermore, the horizontal position of the display range DISP can be shifted leftward and rightward with only one adjustment point.

〔実施例〕〔Example〕

第1図において、Qは水平出力用のトランジスタを示し
、このトランジスタQのベースに水平発振回路(5)か
ら水平発振パルスP5が供給されると共に、そのコレク
タに水平偏向コイルDY、!:共振用コンデンサC1と
ダンパーダイオードDとが接続されて水平出力回路(6
)が構成される。なお、C2は8字補正用のコンデンサ
である。また、ドライブパルスP6は、第2図Aに示す
ように、水平周期で、かつ、所定のパルス幅を有する信
号であり、これらパルスP5及び出力回路(6)は一般
的なものである。
In FIG. 1, Q indicates a transistor for horizontal output, and the horizontal oscillation pulse P5 is supplied from the horizontal oscillation circuit (5) to the base of this transistor Q, and the horizontal deflection coil DY, ! is supplied to the collector of the transistor Q. : Resonant capacitor C1 and damper diode D are connected to form a horizontal output circuit (6
) is configured. Note that C2 is a capacitor for character 8 correction. Further, as shown in FIG. 2A, the drive pulse P6 is a signal having a horizontal period and a predetermined pulse width, and these pulses P5 and the output circuit (6) are of a general type.

そして、パルスP5がトランジスタQのベースに供給さ
れることによりトランジスタQのコレクタには同図Bに
示すように水平走査期間の後半に鋸歯状の電流Tcが流
れるが、上述のようにトランジスタQには蓄積効果があ
るので、電流1cは、パルスP5が立ち下がってからV
W積時間Tsの経過後に0 (カットオフ)となる、ま
た、このとき、偏向コイルDYには、1司図Cに示すよ
うに、電流Tcのカットオフ時点に立ち一ヒがろ水平偏
向パルスP6がイJ(給されている。
When the pulse P5 is supplied to the base of the transistor Q, a sawtooth current Tc flows to the collector of the transistor Q in the latter half of the horizontal scanning period as shown in FIG. has an accumulation effect, so the current 1c decreases to V after the pulse P5 falls.
W becomes 0 (cutoff) after the elapse of the product time Ts. At this time, the horizontal deflection pulse is applied to the deflection coil DY at the cutoff point of the current Tc, as shown in diagram C. P6 is being paid.

さらに、パルスP5が可変移相用の単安定マルチバイブ
レータ(71、(81に順次供給されてマルチバイブレ
ータ(7)からは同図りに示すようにパルスP5の後縁
により立ち上がり、かつ、所定のパルス幅Tを有するパ
ルスP7が砲り出され、マルチバイブレータ(8)から
は同図Eに承すようにパルスP7の後縁により立ち上が
り、かつ、所定のパルス幅を有するパルスP8が取り出
される。そして、このパルスP@が、位相比較回路(4
)に供給されると共に、同期分離回路+11からの水平
同期パルスphが移相されることなく比較回路(4)に
供給されてパルスphとP8とが位相比較され、その比
較出力が発振回路(5)に制御信号として供給されてパ
ルスP5はパルスphに同期させられる。
Furthermore, the pulse P5 is sequentially supplied to the monostable multivibrator (71, (81) for variable phase shifting, and from the multivibrator (7), as shown in the figure, the pulse P5 rises at the trailing edge of the pulse P5, and the predetermined pulse A pulse P7 having a width T is emitted, and a pulse P8 rising from the trailing edge of the pulse P7 and having a predetermined pulse width is taken out from the multivibrator (8) as shown in FIG. , this pulse P@ is sent to the phase comparator circuit (4
), and the horizontal synchronization pulse ph from the synchronization separation circuit +11 is also supplied to the comparator circuit (4) without phase shifting, the pulse ph and P8 are phase-compared, and the comparison output is sent to the oscillation circuit ( 5) as a control signal so that the pulse P5 is synchronized with the pulse ph.

そして、この場合、定常時には、同図E、Fに示すよう
に、パルスP8の中心とパルスphの中心とが一致する
ようにAFCが行われているので、パルスP7のパルス
幅Tが小さいときには、同図C,Fの左側に示すように
、水平偏向パルスP6に対して水平同期パルスph及び
ビデオ信号Sνの位相が進むことになり、従って、同図
Gの左側に不すように表示範囲口SPはスクリーン5C
RNに対して左方向にシフトされることになる。
In this case, during steady state, AFC is performed so that the center of pulse P8 and the center of pulse ph coincide, as shown in E and F of the figure, so when the pulse width T of pulse P7 is small, , as shown on the left side of C and F in the same figure, the phase of the horizontal synchronizing pulse ph and the video signal Sν advances with respect to the horizontal deflection pulse P6, and therefore the display range as shown on the left side of G in the figure Mouth SP is screen 5C
It will be shifted to the left relative to the RN.

また、パルス2丁のパルス@Tが大きいときには、同図
C,Fの右側に示すように、水平偏向パルスP6に対し
て水平同期パルスPh及びビデオ信号Syの位相が遅れ
ることになり、従って、同       1図Gの右側
に示すように表示範囲口SPはスクリーン5CRNに対
して右方向にシフトされることになる。
Furthermore, when the two pulses @T are large, the phases of the horizontal synchronizing pulse Ph and the video signal Sy are delayed with respect to the horizontal deflection pulse P6, as shown on the right side of C and F in the same figure. As shown on the right side of FIG. 1G, the display range opening SP is shifted to the right with respect to the screen 5CRN.

こうして、この発明によれば、表示範囲+)TSPの水
平位置を、左方向及び右方向にシフトできる。
Thus, according to the present invention, the horizontal position of the display range +) TSP can be shifted leftward and rightward.

しかも、その場合、特にこの発明によれば、トランジス
タQの蓄積時間Tsを利用して水平偏向パルスP6を遅
相させているので、移相用のロー安定マルチバイブレー
タ171.181は1組でよく、従って、ローコストで
ある。
Moreover, in that case, especially according to the present invention, since the phase of the horizontal deflection pulse P6 is delayed using the accumulation time Ts of the transistor Q, only one set of low-stable multivibrators 171 and 181 for phase shifting is sufficient. , therefore, low cost.

また、パルスP7のパルス幅Tを変更するだけで、すな
わち、1つの調整個所だけで表示範囲口ISPの水平位
置を左方向及び右方向にシフトできるので、調整が簡単
である。実験によれば、表示範囲[ll5Pの水平位置
を、±6μ秒、すなわち、195強(−±6μ秒/1水
平期間)の範囲にわたって調整できた。
Further, the adjustment is easy because the horizontal position of the display range opening ISP can be shifted to the left and right by simply changing the pulse width T of the pulse P7, that is, by just changing one adjustment point. According to experiments, the horizontal position of the display range [ll5P could be adjusted over a range of ±6 μsec, that is, over 195 (−±6 μsec/1 horizontal period).

なお、このCRTディスプレイをテレビ放送の表示にも
使用できるようにするときには、パルスP8に代えパル
スP5を比較回路(4)に供給すればよい。
If this CRT display is to be used for displaying television broadcasts, pulse P5 may be supplied to the comparator circuit (4) instead of pulse P8.

(発明の効果〕 この発明によれば、表示範囲o■spの水平位置を、左
方向及び右方向にシフトできる。しかも、その場合、特
にこの発明によれば、トランジスタQの蓄積時間Tsを
利用して水平偏向パルスP6を連相さ廿ているので、移
相用の単安定マルチバイブレータ(71,(81は1組
でよく、従って、ローコストである。
(Effects of the Invention) According to this invention, the horizontal position of the display range osp can be shifted to the left and right.Moreover, in this case, especially according to this invention, the storage time Ts of the transistor Q can be used. Since the horizontal deflection pulse P6 is connected in phase, only one set of monostable multivibrators (71, (81) for phase shifting is required, and therefore, the cost is low.

また、パルスP7のパルス幅Tを変更するだけで、すな
わち、1つの調整個所だけで表示範囲ntspの水平位
置を左方向及び右方向にシフトできるので、調整が簡単
である。実験によれば、表示範囲DISPの水平位置を
、±6μ秒、すなわち、195強(−±6μ秒/1水平
期間)の範囲にわたって調整できた。
Further, the adjustment is easy because the horizontal position of the display range ntsp can be shifted to the left and right by simply changing the pulse width T of the pulse P7, that is, by just one adjustment point. According to experiments, the horizontal position of the display range DISP could be adjusted over a range of ±6 μsec, that is, over 195 (−±6 μsec/1 horizontal period).

【図面の簡単な説明】[Brief explanation of drawings]

11図はこの発明の一例の系統図、第2図〜第5図はそ
の説明のための図である。 +1)は同期分離回路、(4)は位相比較回路、(5)
は水平発振回路、(6)は水平出力回路、+71. +
81は単安定マルチバイブレータである。゛
FIG. 11 is a system diagram of an example of the present invention, and FIGS. 2 to 5 are diagrams for explaining the same. +1) is a synchronous separation circuit, (4) is a phase comparison circuit, (5)
is a horizontal oscillation circuit, (6) is a horizontal output circuit, +71. +
81 is a monostable multivibrator.゛

Claims (1)

【特許請求の範囲】[Claims] 水平発振回路の水平発振パルスが、水平出力回路の水平
出力用トランジスタのベースに供給されると共に、移相
用の第1及び第2の単安定マルチバイブレータに順次供
給され、上記第2の単安定マルチバイブレータの出力パ
ルスが位相比較回路に供給されると共に、同期分離回路
からの水平同期パルスが上記位相比較回路に供給され、
この位相比較回路の比較出力が上記水平発振回路にその
制御信号として供給され、上記第1の単安定マルチバイ
ブレータの出力パルスのパルス幅を変更することにより
上記水平出力トランジスタから水平偏向コイルに供給さ
れる水平偏向パルスと、上記水平同期パルスとの位相を
変更してスクリーン上の表示の水平位置を調整するよう
にした水平偏向回路。
The horizontal oscillation pulse of the horizontal oscillation circuit is supplied to the base of the horizontal output transistor of the horizontal output circuit, and is also sequentially supplied to the first and second monostable multivibrators for phase shifting, The output pulse of the multivibrator is supplied to the phase comparison circuit, and the horizontal synchronization pulse from the synchronization separation circuit is supplied to the phase comparison circuit,
The comparison output of this phase comparison circuit is supplied to the horizontal oscillation circuit as its control signal, and by changing the pulse width of the output pulse of the first monostable multivibrator, the comparison output is supplied from the horizontal output transistor to the horizontal deflection coil. A horizontal deflection circuit that adjusts the horizontal position of a display on a screen by changing the phase of the horizontal deflection pulse and the horizontal synchronizing pulse.
JP25826784A 1984-12-06 1984-12-06 Horizontal deflection circuit Pending JPS61134795A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25826784A JPS61134795A (en) 1984-12-06 1984-12-06 Horizontal deflection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25826784A JPS61134795A (en) 1984-12-06 1984-12-06 Horizontal deflection circuit

Publications (1)

Publication Number Publication Date
JPS61134795A true JPS61134795A (en) 1986-06-21

Family

ID=17317860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25826784A Pending JPS61134795A (en) 1984-12-06 1984-12-06 Horizontal deflection circuit

Country Status (1)

Country Link
JP (1) JPS61134795A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989005081A1 (en) * 1987-11-16 1989-06-01 Matsushita Electric Industrial Co., Ltd. Phase adjusting circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989005081A1 (en) * 1987-11-16 1989-06-01 Matsushita Electric Industrial Co., Ltd. Phase adjusting circuit
US4954784A (en) * 1987-11-16 1990-09-04 Matsushita Electric Industrial Co., Ltd. Phase adjustment circuit

Similar Documents

Publication Publication Date Title
JPH0526196B2 (en)
JPH0252911B2 (en)
JP3703544B2 (en) Interlaced video vertical panning device
US4490741A (en) Synchronization signal stabilization for video image overlay
US4263615A (en) Horizontal drive circuit for video display
JP3131179B2 (en) Double window processing device for TV system
JPS61134795A (en) Horizontal deflection circuit
US5764297A (en) System for converting aspect ratio of video signal having frequency modulated read clock signals
JPS62256521A (en) Phase comparison circuit
EP0754387B1 (en) Phase-locked sync stripper
JP2002359753A (en) Video display and video image stabilizing method
JP2001296842A (en) Signal generation device
JPS6017981Y2 (en) Video information signal display device
JPH04324780A (en) Error correcting circuit used in speed-change reproduction in double-azimuth four-head vtr
JPH0433475A (en) Horizontal phase synchronizing circuit
JPH0628382B2 (en) Vertical sync signal generation circuit
JP2000175069A (en) Distortion correction circuit
JPS6187475A (en) Horizontal synchronizing circuit
JPH01126012A (en) Oscillation output control circuit
JPS61100078A (en) Center position correcting circuit of horizontal vertical picture
JPH0456481A (en) Picture processing circuit
JPH07322089A (en) Circuit for detecting and reproducing vertical synchronizing signal
JPS6161755B2 (en)
JPH10257409A (en) On-screen circuit
JPH06350864A (en) Display picture adjustment circuit