JPS6048078A - Display image editing system - Google Patents
Display image editing systemInfo
- Publication number
- JPS6048078A JPS6048078A JP58154873A JP15487383A JPS6048078A JP S6048078 A JPS6048078 A JP S6048078A JP 58154873 A JP58154873 A JP 58154873A JP 15487383 A JP15487383 A JP 15487383A JP S6048078 A JPS6048078 A JP S6048078A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- block
- buffer memory
- command
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、グラフィック・ディスプレイ装ぼ内の画像コ
マンド編集処理部に適用し、ホスト電子計算機による一
部更新データの処理効率向上に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention is applied to an image command editing processing section in a graphic display device, and relates to improving the processing efficiency of partial update data by a host computer.
従来−グラフィックディスプレイ装置においては、ホス
ト電子計算機よりバッファメモリへ転送された画像コマ
ンドを、編集処理部で拡大、縮少等の座標変換及びクリ
ッピング(はみ出し)処理を行い、作成した表示コマン
ドをリフレッシ−メモリへ格納することを基本とする。Conventionally, in a graphic display device, an image command transferred from a host computer to a buffer memory is subjected to coordinate transformation such as enlargement or reduction, and clipping (extrusion) processing in an editing processing section, and the created display command is refreshed. Basically, it is stored in memory.
この為、バッファメモリ内の画像コマンドとりフレッシ
ュメモリ内の表示コマンドのデータサイズは不定となり
、以下の欠点があった。Therefore, the data size of the image command in the buffer memory and the display command in the fresh memory becomes undefined, resulting in the following drawbacks.
1 バッファメモリ内の画像コマンド格納アドレスより
本画像コマンドに対応した表示コマンドが格納されてい
るリフレッシ−メモリ内アドレスを判定することが困難
。1. It is difficult to determine the address in the refresh memory where the display command corresponding to the main image command is stored from the image command storage address in the buffer memory.
従って、ホスト電子計算機による画像コマンドの一部更
新に対し、編集処理部はバッファメモリ内の全画像コマ
ンドの再編集な行うのが通例であり、更新テークの比率
(=更新データ量/全データ量)が小さい場合、その処
理効率は著しく低下する。Therefore, when a part of the image command is updated by the host computer, the editing processing unit usually re-edits all the image commands in the buffer memory, and the update take ratio (= updated data amount / total data amount ) is small, the processing efficiency decreases significantly.
本発明の目的は、従来法の欠点を除去し、ホスト電子計
算機より転送される一部更新データを編集処理部におい
て効率良(再編集処理することにあり、データ処理効率
の向上を提供することにある。An object of the present invention is to eliminate the drawbacks of the conventional method and efficiently (re-edit) partially updated data transferred from a host computer in an editing processing section, thereby improving data processing efficiency. It is in.
本発明は、バッファメモリ及びリフレッシュメモリを特
定語数より構成されるブロックとし、このふたつのメモ
リ間にアドレス相関を設定することにより従来法の欠点
を除去できることを特徴とするものである。The present invention is characterized in that the disadvantages of the conventional method can be eliminated by making the buffer memory and the refresh memory blocks constituted by a specific number of words, and by setting an address correlation between these two memories.
以下、添付図面に示す実施例により更に詳細に本発明に
ついて説明する。Hereinafter, the present invention will be explained in more detail with reference to embodiments shown in the accompanying drawings.
牙1図に、グラフインクディスプレイ装置のブロック図
を示す。ホスト電子計算機1よりインタフェース2を経
由しバッファメモリろへ画像コマンドが転送される。編
集処理部4では、この画像コマンドに対し座標変換、ク
リッピング等の編集処理を行い作成した表示コマンドを
リフレッシュメモリ5へ格納しCRT6上に図形が表示
される。Figure 1 shows a block diagram of the graph ink display device. Image commands are transferred from the host computer 1 to the buffer memory via the interface 2. The editing processing section 4 performs editing processing such as coordinate transformation and clipping on this image command, stores the created display command in the refresh memory 5, and displays the figure on the CRT 6.
112図に、本方式におけるバッファメモリ及びリフレ
ッシュメモリのブロック構成とブロックの対応関係を示
す。ここでリフレッシ−メモリ8の一ブロックサイズ1
0ば、バッファメモリ7の一ブロック9内の画像コマン
ドを表示コマンドに編集したとき確実に格納できる太き
さとする。FIG. 112 shows the block configuration and block correspondence of the buffer memory and refresh memory in this system. Here, one block size of refresh memory 8 is 1
If it is 0, the thickness is such that when an image command in one block 9 of the buffer memory 7 is edited into a display command, it can be stored reliably.
本方式においては、バッファメモリとリフレッシュメモ
リ間でブロック毎にアドレスは1:1で対応する。今、
ホスト電子計算機より一部更新データ11が転送された
時、編集処理部はその先頭アドレス及び転送語数より更
新データ11のみの画像ヲ編集し対応するりフレツンユ
メモリに表示コマンドを転送する。CRT6はりフレノ
ンユメモリ8のブロック10に転送されたこれらの表示
コマンド及びそれ以前に転送され℃いた全体の表示コマ
ンドを全て表示する。In this method, addresses correspond on a 1:1 basis for each block between the buffer memory and the refresh memory. now,
When the partial update data 11 is transferred from the host computer, the editing processing section edits the image of only the update data 11 based on the start address and the number of transferred words, and transfers a corresponding display command to the flexible memory. The CRT 6 displays these display commands transferred to the block 10 of the Frenonyu memory 8 and all the display commands transferred previously.
つまり、ホストコンピュータ1.インターフェイス2及
び編集処理部4は、いずれも全体画像の1部分の処理に
関与するだけでよ(処理効率の向上が可能である。That is, host computer 1. The interface 2 and the editing processing unit 4 only need to be involved in processing a portion of the entire image (processing efficiency can be improved).
以上、本発明の採用により、バッファメモリ内データの
一部更新に対し、本史新データを含むブロックの検知、
編集処理、対応するりフレラン−メモリのブロックへ表
示コマンドの格納等の一連処理が容易となり、編集処理
部におけるデータ処理効率の向上が可能となった。As described above, by employing the present invention, when a part of data in the buffer memory is updated, a block containing new data in the history is detected,
A series of processing operations such as editing processing and storing display commands in the corresponding blocks of free run memory are facilitated, making it possible to improve data processing efficiency in the editing processing section.
:A11図は、グラフインクディスプレイ装置のブロッ
ク図、
矛2図は、本発明の一実施例によるバッファメモリ及び
リフレッシュメモリのブロック構成と各ブロック間の対
応Yiす説明図である。
1・・ポスト電子計算機、
2 ・インタフェース部、6・バッファメモリ、4・編
集処理部、5・・・リフレッシュメモリ、6 ・・・C
)t T’、
7・バッファメモリのブロック構成、
8・・・リフレッシュメモリのブロック構成。
代理人弁理士 高 橋 明 夫Figure A11 is a block diagram of the graph ink display device. Figure A11 is an explanatory diagram of the block configuration of the buffer memory and refresh memory and the correspondence between each block according to an embodiment of the present invention. 1...Post electronic computer, 2.Interface section, 6.Buffer memory, 4.Edit processing section, 5..Refresh memory, 6..C
)t T', 7. Block configuration of buffer memory, 8... Block configuration of refresh memory. Representative Patent Attorney Akio Takahashi
Claims (1)
成るブロックに分割し双方の各ブロックを対応させるこ
とにより、パン7アメモリへ転送された更新画像コマン
ドの先頭アドレス及び転送語数に従いバッファメモリの
ブロックを検出し、作成した表示コマンドを対応するり
フレノンユメモリのブロックへ格納するこトVCより全
体表示画面の1部分の更新を可能とすることを特徴とす
るディスプレイ画像編集処理方式。By dividing the buffer memory and refresh memory into blocks each having a specific number of words and making each block correspond to each other, the block of the buffer memory is detected according to the start address of the update image command transferred to the Pan7A memory and the number of transferred words, A display image editing processing method characterized in that it is possible to update a part of the entire display screen from a VC by storing a created display command in a corresponding block of Frenonyu memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58154873A JPS6048078A (en) | 1983-08-26 | 1983-08-26 | Display image editing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58154873A JPS6048078A (en) | 1983-08-26 | 1983-08-26 | Display image editing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6048078A true JPS6048078A (en) | 1985-03-15 |
Family
ID=15593792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58154873A Pending JPS6048078A (en) | 1983-08-26 | 1983-08-26 | Display image editing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6048078A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02504096A (en) * | 1987-05-15 | 1990-11-22 | ニユーズペイジヤー・コーポレーシヨン・オブ・アメリカ | Improved information device based on pager |
-
1983
- 1983-08-26 JP JP58154873A patent/JPS6048078A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02504096A (en) * | 1987-05-15 | 1990-11-22 | ニユーズペイジヤー・コーポレーシヨン・オブ・アメリカ | Improved information device based on pager |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6048078A (en) | Display image editing system | |
EP0265643A2 (en) | Image data processing apparatus and method with display image control function | |
JPS61147292A (en) | Multiwindow control system | |
JPS593471A (en) | Image memory control system | |
JP3139084B2 (en) | Image storage device | |
JPS60108882A (en) | Fast editing display | |
JPH0754544B2 (en) | Image memory access circuit | |
JPS60196858A (en) | Input processor of data with label | |
JPS5991486A (en) | Display unit | |
JPS61101877A (en) | Image memory | |
JPH0354646A (en) | Write system for memory device | |
JPS61118792A (en) | Display unit | |
JPS6159484A (en) | Segment control system | |
JPS61109092A (en) | Memory control system | |
JPS59214078A (en) | Graphic generator | |
JPS6032091A (en) | Hidden surface processing system | |
JPS60173587A (en) | Data processor | |
JPS617769A (en) | Image memory write control system | |
JPS60176179A (en) | Graphic editing system | |
JPS6298390A (en) | Display unit | |
JPS61215584A (en) | Display controller | |
JPS60250435A (en) | Information processor | |
JPS63121889A (en) | Bit map type display device | |
JPS60214387A (en) | Screen management system of scrol image | |
JPS61273676A (en) | Paint-out system for closed graphic |