JPS60218939A - Controller of copying machine or the like - Google Patents

Controller of copying machine or the like

Info

Publication number
JPS60218939A
JPS60218939A JP59075144A JP7514484A JPS60218939A JP S60218939 A JPS60218939 A JP S60218939A JP 59075144 A JP59075144 A JP 59075144A JP 7514484 A JP7514484 A JP 7514484A JP S60218939 A JPS60218939 A JP S60218939A
Authority
JP
Japan
Prior art keywords
data
data processing
clock
error
processing section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59075144A
Other languages
Japanese (ja)
Inventor
Kazuyasu Takaya
貴家 和保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP59075144A priority Critical patent/JPS60218939A/en
Publication of JPS60218939A publication Critical patent/JPS60218939A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To increase the data transfer speed and the reprocessing speed when an error occurs by providing a clock generator for clocks to be supplied to each part and a clock monitor means at a primary data processing part and monitoring the clock state sent from the primary data processing part at the secondary data processing part. CONSTITUTION:If a data error is detected at a secondary data processing part 12, a CPU15 holds an error signal 39 at level H for a prescribed period of time. Thus the clocks transmitted via a clock transmission line 42 are interrupted while the signal 39 is kept at H. Then a timer 27 of a primary processing part 11 counts up the time to produce an interruption signal 44. Then a CPU14 starts the interruption processing with the signal 44 and prepares for retransmission of data of each prescribed unit which is transferred imediately before the start of said interruption processing. When a data error is detected at the part 11, a timer 33 of the part 12 counts up the time. Then an interruption is applied to the CPU15 by an interruption signal 45. In this case, the data is transmitted again from the part 12.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複写機等の電子機器に用いられる制御装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control device used in electronic equipment such as a copying machine.

〔従来技術〕[Prior art]

複写機等の比較的高度な電子機器の多くは、CPU (
中央処理装置)を搭載して各種データの処理を行ってい
る。一般に制御装置のデータ処理は、集中処理形と分散
処理形に大別することができる。ここで集中処理形とは
、単一のCPUで制御装置を構成し、これによってすべ
ての動作を制御する形式である。また分散処理形とは、
複数のCPUを備え、電子機器の主要機能部ごとにデー
タ処理の分散を行う形式である。
Many relatively advanced electronic devices such as copying machines use a CPU (
It is equipped with a central processing unit (central processing unit) to process various data. In general, data processing by a control device can be broadly classified into centralized processing type and distributed processing type. Here, the centralized processing type is a type in which a control device is configured with a single CPU, and all operations are controlled by this. Also, distributed processing type is
This is a type of electronic device that includes multiple CPUs and distributes data processing to each of the main functional units of the electronic device.

近来、電子複写機の高機能機には分散処理形態の制御装
置が主流となりつつある。これは、(i)■原稿送り装
置、■露光・現像等の複写プロセス制御部、■紙送り装
置、■丁合装置(ソーク)等の主要機能部が高度化した
制御を要求されるようになったことと、(ii )分散
処理形態をとるとオプションで複写機本体に各種機能を
追加することが容易となることが原因として挙げられて
いる。
In recent years, distributed processing type control devices have become mainstream in high-performance electronic copying machines. This requires sophisticated control of major functional parts such as (i) ■Document feeder, ■Copying process control unit such as exposure and development, ■Paper feeder, and ■Collation device (soak). (ii) Distributed processing makes it easier to add various functions to the copying machine as an option.

ところがこのような分散処理形態の制御装置ではそれぞ
れCPUを核として構成したデータ処理部間でのデータ
の転送が問題となってくる。このような装置における転
送形式は、(i)データを並列に転送する形式のものと
、(11)直列に転送する形式のものとが存在する。
However, in such a distributed processing type control device, data transfer between data processing sections each having a CPU as a core becomes a problem. Transfer formats for such devices include (i) a format in which data is transferred in parallel, and (11) a format in which data is transferred in series.

このうち(1)並列転送形式の制御装置では、■データ
処理部間を接続するケーブルの本数が多くなり、接続の
信頼性が低下する。また■ケーブルの引廻しが困難とな
り各データ処理部を自在に配置することができない。更
に■ケーブルの本数が多いので、ノイズを受ける確率が
高くなり、回路動作についての信頼性も低下する。
Among these, (1) in the parallel transfer type control device, (1) the number of cables connecting the data processing units increases, and the reliability of the connection decreases; Also, it becomes difficult to route the cables, making it impossible to freely arrange each data processing section. Furthermore, since the number of cables is large, the probability of receiving noise increases, and the reliability of circuit operation also decreases.

(ii )直列転送形式のものには、■制御装置を構1
&する各データ処理部が共通したクロックを使用する同
期式のものと、■これらのデータ処理部が独自のクロッ
クを使用する非同期式のものとが、存在する。このうち
■同期式のものは、共通のクロックを使用するのでデー
タの転送速度を高速化することができる反面、ノイズに
弱いという欠点があった。例えば電子複写機では、帯電
器やモータ等のノイズ発生源を多数使用している。この
ためクロックがノイズによって乱される危険性が高く、
データの転送にエラーが発生する可能性が高い。従来で
はこのための措置として所定量のデータを転送するたび
に受信側から送信側へデータの転送結果を伝送させてい
た。しかしながらこの方式を採用すると、一度に転送す
るデータの量が多い場合には再送に多くの時間を費やす
ことになり、また一度に転送するデータの量が少ないと
転送結果の応答に相対的に多くの時間を費やすことにな
った。すなわちデータの転送を効率的に行うことは実際
的に困難であった。
(ii) For the serial transfer type, ■control device is required.
There are two types: one is a synchronous type in which each data processing unit uses a common clock, and the other is an asynchronous type in which each data processing unit uses its own clock. Among these, the synchronous type uses a common clock and can increase the data transfer speed, but has the disadvantage of being susceptible to noise. For example, electronic copying machines use many noise generating sources such as chargers and motors. Therefore, there is a high risk that the clock will be disturbed by noise.
Errors are likely to occur during data transfer. Conventionally, as a measure for this purpose, the data transfer result was transmitted from the receiving side to the transmitting side every time a predetermined amount of data was transferred. However, if this method is adopted, if a large amount of data is transferred at one time, it will take a lot of time to retransmit, and if the amount of data transferred at one time is small, the response of the transfer result will be relatively large. I ended up spending a lot of time. In other words, it has been practically difficult to transfer data efficiently.

そこでノイズの発生しやすい電子機器では、データを非
同期で直列転送する形式の制御装置を採用することが多
い。しかしながらこのような制御装置では、転送速度を
上げることが困難であるばかりでなく、もともと転送速
度が遅いので、転送エラーが発生した場合には再送等の
処理を行う時間的余裕が無い等の欠点があった。
Therefore, electronic devices that are prone to noise often employ control devices that transfer data asynchronously and serially. However, with such a control device, it is not only difficult to increase the transfer speed, but also because the transfer speed is inherently slow, there is no time to perform retransmission or other processing when a transfer error occurs. was there.

〔発明の目的〕[Purpose of the invention]

本発明はこのような事情に鑑み、外部同期形で直列デー
タ転送を行い、しかもエラー発生時にはこれに迅速に対
処することのできる複写機等の制御装置を提供すること
をその目的とする。
In view of these circumstances, it is an object of the present invention to provide a control device for a copying machine, etc., which performs serial data transfer in an externally synchronized manner and is capable of quickly dealing with errors when they occur.

〔発明の構成〕[Structure of the invention]

本発明では、制御装置に主たるデータ処理部と従たるデ
ータ処理部を備え、分散処理形式でデータの転送を行う
複写機等の電子機器において、主たるデータ処理部に、
■各部へ供給するクロックの発生源と、■他のデータ処
理部を迂回してきた前記クロックの状態を監視するクロ
ック監視手段と、■転送されてきたデータのエラーを検
出する手段と、■この手段によってエラーが検出された
時点でクロックの送出を少なくとも一時的に停止゛させ
る手段とを設ける。また従たるデータ制御部には、■主
たるデータ処理部から直接あるいは他のデータ処理部を
経て送られてきたクロックの状態を監視するクロック監
視手段と、■転送されてきたデータのエラーを検出する
手段と、■この手段によってエラーが検出された時点で
クロックの送出を少なくとも一時的に停止させる手段と
を設ける。そして、データの送出側には、クロックの中
断がそのクロック監視手段によって検出された時点でデ
ータの転送のエラーをJ忍識可能とさぜ、データの再送
等の必要な措置を迅速に実行できるようにさせる。
In the present invention, in an electronic device such as a copying machine that includes a main data processing section and a secondary data processing section in a control device and transfers data in a distributed processing format, the main data processing section includes:
■The source of the clock that is supplied to each part; ■Clock monitoring means for monitoring the state of the clock that has bypassed other data processing parts; ■Means for detecting errors in the transferred data; and ■This means. means for at least temporarily stopping clock transmission when an error is detected. The secondary data control unit also includes: (1) clock monitoring means for monitoring the status of the clock sent directly from the main data processing unit or via another data processing unit, and (2) detecting errors in the transferred data. and (2) means for at least temporarily stopping clock transmission when an error is detected by the means. Then, on the data sending side, when a clock interruption is detected by the clock monitoring means, the data transfer error can be recognized as being detectable, and necessary measures such as data retransmission can be quickly executed. make it happen.

〔実施例〕〔Example〕

以下実施例につき本発明の詳細な説明する。 The present invention will be described in detail below with reference to Examples.

図面は電子複写機に使用する制御装置の一部を表わした
ものである。図で破線で囲んだ左半分の部分は複写機の
制御を統括する部分で主たるデータ処理部11を構成し
ている。また同じく破線で囲んだ右半分の部分は、原稿
送り装置とか丁合装置等の主要機能部のうちの1つを制
御する従たるデータ処理部12を構成している。すなわ
ち図では省略しているが、従たるデータ処理部12は主
たるデータ処理部11に複数組接続された構成となって
いる。
The drawing shows a part of a control device used in an electronic copying machine. The left half portion surrounded by a broken line in the figure constitutes the main data processing section 11, which is a portion that controls the control of the copying machine. Further, the right half portion similarly surrounded by a broken line constitutes a subordinate data processing section 12 that controls one of the main functional sections such as a document feeding device and a collating device. That is, although not shown in the figure, a plurality of sets of subordinate data processing sections 12 are connected to the main data processing section 11.

主たるデータ処理部11のCPU14は、図示しない内
部バスを通じて同じく図示しないROM(リード・オン
リ・メモリ)やRAM (ランダム・アクセス・メモリ
)と接続されており、ROMに書き込まれたプログラム
に従って複写機の総括的な制御を行うようになっている
。従たるデータ処理部12もCPU15を備えており、
同じく図示しない内部バスを通じてROM、、RAM、
各種センサ、モーフ、電磁クラッチ等と接続されており
、その主要機能部の制御を行うようになっている。なお
主たるデータ処理部は各主要機能部の制御を統括するば
かりでなく、例えば複写プロセスの制御といった主要機
能の制御を併せて行うことも可能である。
The CPU 14 of the main data processing section 11 is connected to a ROM (Read Only Memory) and a RAM (Random Access Memory) (also not shown) through an internal bus (not shown), and operates the copying machine according to a program written in the ROM. It is designed to perform comprehensive control. The subordinate data processing unit 12 also includes a CPU 15,
Similarly, ROM, RAM,
It is connected to various sensors, morphs, electromagnetic clutches, etc., and controls their main functions. Note that the main data processing section not only controls the respective main functional sections, but can also control main functions such as, for example, the control of the copying process.

さて主たるデータ処理部11と従たるデータ処理1ri
s t 2の間では、複写機全体としての適格な動作を
確保するために、各種データの受け渡しが必要となる。
Now, the main data processing section 11 and the secondary data processing section 1ri
During s t 2, it is necessary to exchange various data in order to ensure proper operation of the copying machine as a whole.

例えば図示しないプリントスタートボタンが押されたと
き、主たるデータ処理部11は従たるデータ処理部12
である原稿送り装置に対して原稿の送り出しを指示する
データを送出しなければならない。またこの従たるデー
タ処理部12側では、原稿の撤退時に紙詰まりが発生し
たり、何らかのトラブルが発生した場合には、主たるデ
ータ処理部11にこれを知らせるデータを送出し、他の
従たるデータ処理部であるT合装置の動作停止やトラブ
ル状況の表示等の対応措置を可能とさせなければならな
い。
For example, when a print start button (not shown) is pressed, the main data processing section 11 switches to the secondary data processing section 12.
It is necessary to send data instructing the document feeder to feed the document. In addition, on the side of this secondary data processing unit 12, if a paper jam occurs when withdrawing the original, or any other trouble occurs, data notifying this is sent to the main data processing unit 11, and other secondary data It is necessary to make it possible to take countermeasures such as stopping the operation of the T-coupler, which is the processing unit, and displaying trouble status.

このようなデータの転送を可能とするために、主たるデ
ータ処理部11にはシリアルインターフェース16およ
びクロック発生器17が設けられている。シリアルイン
ターフェース16はCPU14からセレクト信号18が
供給され、かつり−ド/ライト信号19がライト(wr
ite )の状態で、8ビツトのパラレルな転送データ
21を書き込む。
In order to enable such data transfer, the main data processing section 11 is provided with a serial interface 16 and a clock generator 17. The serial interface 16 is supplied with a select signal 18 from the CPU 14, and a write/write signal 19 is supplied with a write (wr) signal.
ite), write 8-bit parallel transfer data 21.

そしてこれをシリアルなデータに変換し、更にスタート
ビット、ストップビットおよびパリティビットを付加す
る。このようにして作成された転送データはクロック発
生器17から出力されるクロック22に同期させて1ビ
ツトずつデータライン23に送出される。
This is then converted into serial data, and a start bit, stop bit, and parity bit are added. The transfer data created in this manner is sent out bit by bit to the data line 23 in synchronization with the clock 22 output from the clock generator 17.

ところでこのデータ処理部11にはクロ・ツク22の通
過を制御するアンドゲート24が設けられており、エラ
ー信号25がL(ロー)レベル(エラーを検知した状態
)の状態でゲートを閉じ、クロック伝送ライン26への
クロック22の送出を阻止するようになっている。シリ
アルな転送データの送出が開始される段階で、エラー信
号25はH(ハイ)レベルにリセットされクロック22
が出力できる状態となる。またこれと共にこの主たるデ
ータ処理部11内のタイマ27に対してイネーブル信号
28が供給され、タイマ27がCP1114へ割り込み
を行える状態にセットされる。
By the way, this data processing section 11 is provided with an AND gate 24 that controls the passage of the clock 22, and when the error signal 25 is at the L (low) level (an error detected state), the gate is closed and the clock is turned on. Sending of the clock 22 to the transmission line 26 is prevented. At the stage when sending out serial transfer data is started, the error signal 25 is reset to H (high) level and the clock 22
is ready to be output. At the same time, an enable signal 28 is supplied to the timer 27 in the main data processing section 11, and the timer 27 is set to a state in which it can interrupt the CP 1114.

従たるデータ処理部12内に配置されたシリアルインタ
ーフェース31はクロック22に同期してシリアルな転
送データを受け取り、これを/(ラレルなデータに変換
する。そしてパリティチェ・ツクを行った後、割込信号
32によってCPU15に割り込みをかける。CPL1
15はこれによって転送データの受け取りを行う。この
従たるデータ処理部12にもタイマ33が設けられてい
るが、このタイ)33による割り込みは転送データの受
け取りの際にマスクされるようになっている。
A serial interface 31 disposed within the secondary data processing unit 12 receives serial transfer data in synchronization with the clock 22, converts it to parallel data, and after performing a parity check, divides the data. Interrupts the CPU 15 by the input signal 32.CPL1
15 receives the transferred data. This secondary data processing unit 12 is also provided with a timer 33, but interrupts caused by this timer 33 are masked when transfer data is received.

従たるデータ処理部12から主たるデータ処理部llヘ
データを転送する場合も上記したと同様に行われる。す
なわちセレクト信号35でシリアルインターフェース3
1が選択され、かつリード/ライト信号36がライト状
態に選定された状態でデータライン37に転送データの
送出が行われる。このシリアルなデータの転送開始に際
してタイマ33にイネーブル信号38が供給される。ま
たエラー信号39がHレベルにセットされ、アンドゲー
ト41が開いてクロック22がクロック伝送ライン42
に送出されることになる。
Transfer of data from the secondary data processing section 12 to the main data processing section 11 is performed in the same manner as described above. In other words, the serial interface 3 is connected to the select signal 35.
1 is selected and the read/write signal 36 is set to the write state, transfer data is sent to the data line 37. At the start of this serial data transfer, an enable signal 38 is supplied to the timer 33. Also, the error signal 39 is set to H level, the AND gate 41 is opened, and the clock 22 is transmitted to the clock transmission line 42.
It will be sent to

ところで本実施例の制御装置では、主たるデータ処理部
11のクロック発生器17から出力されたクロック22
は、アンドゲート24およびクロック伝送ライン26を
経て従たるデータ処理部12内のタイマ33に供給され
る。またこのクロック伝送ライン26によって従たるデ
ータ処理部12に供給されたクロック22は、アンドゲ
ート41および他のタロツク伝送ライン42を経て、主
たるデータ処理部11内のタイマ27に供給される。両
データ処理部11.12内のタイマ27.33は、人力
される信号がLレベルに保持される時間を測定する。そ
してこれがクロック22の半周期分よりも長い所定の時
間に達したとき、タイムアツプを行って自己のデータ処
理部内のCPU14または15に割り込みをかけるよう
になっている。
By the way, in the control device of this embodiment, the clock 22 output from the clock generator 17 of the main data processing section 11
is supplied to the timer 33 in the slave data processing section 12 via the AND gate 24 and the clock transmission line 26. The clock 22 supplied to the secondary data processing unit 12 via this clock transmission line 26 is supplied to the timer 27 in the main data processing unit 11 via an AND gate 41 and another tarlock transmission line 42. Timers 27.33 in both data processing units 11.12 measure the time that the manually input signal is held at L level. When this reaches a predetermined time longer than half a cycle of the clock 22, a time-up is performed and an interrupt is issued to the CPU 14 or 15 in its own data processing section.

今、従たるデータ処理部12側でデータにエラーを検出
したとする。この場合、CPU15は例えば図示しない
ワンショットマルチバイブレークを作動させ、エラー信
号39を所定の時間だけHレベルに保持させる。この時
間は前記したクロック22の半周期分よりも長い時間で
あり、通常2クロツクから数クロック分に設定される。
Now, suppose that an error is detected in the data on the side of the subordinate data processing section 12. In this case, the CPU 15 activates, for example, a one-shot multi-bye break (not shown) to hold the error signal 39 at the H level for a predetermined period of time. This time is longer than half a cycle of the clock 22, and is usually set to two to several clocks.

これによりクロック伝送ライン42を伝送されるクロッ
クがその間中断し、主たるデータ処理部11側のタイマ
27がタイアップする。これによる割込信号44によっ
てcpu i 4は割込処理を開始し、直前に転送した
所定の単位のデータの再送準備が行われる。データの再
送は、クロック伝送ライン42が再びクロック22の伝
送を再開した後に行われる。主たるデータ処理部11側
でデータにエラーを検出した場合には、従たるデータ処
理部12側のタイマ33がタイムアツプし、割込信号4
5によってCPU15に割り込みがかかる。この場合に
は従たるデータ処理部12からデータの再送が行われる
As a result, the clock transmitted through the clock transmission line 42 is interrupted during that time, and the timer 27 on the main data processing section 11 side is tied up. The resulting interrupt signal 44 causes the CPU i 4 to start interrupt processing, and preparations are made to retransmit the predetermined unit of data transferred immediately before. Retransmission of data occurs after clock transmission line 42 resumes transmitting clock 22 again. When an error is detected in the data on the main data processing section 11 side, the timer 33 on the secondary data processing section 12 side times up and an interrupt signal 4 is detected.
5 causes an interrupt to the CPU 15. In this case, data is retransmitted from the subordinate data processing section 12.

主たるデータ処理部11および従たるデータ処理部12
はそれぞれデータの再送回数を計数し、単位時間内の再
送回数が一定回数を越えた場合には相手側のデータ処理
部の故障とみなし、ディスプレイにトラブルの内容を表
示する等の所定の処理の実行を開始させることができる
Main data processing section 11 and secondary data processing section 12
each counts the number of data retransmissions, and if the number of retransmissions within a unit of time exceeds a certain number, it is assumed that the data processing unit on the other side has failed, and predetermined processing such as displaying the details of the problem on the display is performed. execution can be started.

〔発明の効果〕〔Effect of the invention〕

本発明によればデータ処理部の間で同一のクロックを使
用しデータの転送を行うので、クロックを高速化するこ
とによりデータの転送速度を容易に高速化することがで
きる。しかもデータの転送に誤りが発生した場合には、
クロックの伝送ラインを利用して直ちにこれを送出側に
知らせることができ、エラー発生時の再処理を十分高速
化することができる。
According to the present invention, since the same clock is used to transfer data between the data processing units, the data transfer speed can be easily increased by increasing the clock speed. Moreover, if an error occurs in data transfer,
This can be immediately notified to the sending side using the clock transmission line, and reprocessing when an error occurs can be sufficiently speeded up.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明の一実施例における制御装置の一部を示す
ブロック図である。 11・・・・・・主たるデータ処理部、12・・・・・
・従たるデータ処理部、14.15・・・・・・cpu
。 17・・・・・クロック発生器、“ 27.33・・・・・・タイマ、 24.41・・・・・・アンドゲート、26.42・・
・・・タロツク伝送ライン。 −−−−−−−−−’−J
The drawing is a block diagram showing part of a control device in an embodiment of the present invention. 11... Main data processing section, 12...
・Subordinate data processing unit, 14.15...cpu
. 17... Clock generator, " 27.33... Timer, 24.41... AND gate, 26.42...
...Tarotsuk transmission line. −−−−−−−−−'−J

Claims (1)

【特許請求の範囲】[Claims] 主たるデータ処理部と1または複数の従たるデータ処理
部を備え、分散処理形式でこれらのデータ処理部間でデ
ータの転送を行わせる電子機器において、′各部へ供給
するクロッークの発生源と、他のデータ処理部を迂回し
てきた前記クロックの状態を監視するクロック監視手段
とを主たるデータ処理部に設けるとともに、従たるデー
タ処理部には、主たるデータ処理部から直接あるいは他
のデータ処理部を経て送られてきたクロックの状態を監
視するクロック監視手段を設け、更にそれぞれの主およ
び従たるデータ処理部には、転送されてきたデータのエ
ラーを検出する手段と、この手段によってエラーが検出
された時点でクロックの送出を少なくとも一時的に停止
させる手段とを設け、自己のデータ処理部がデータの送
り出しを行った際に自己のクロック監視手段がクロック
の伝送の、中断または停止を検出したときデータの転送
の誤りを検出することを特徴とする複写機等の制御装置
In an electronic device that includes a main data processing unit and one or more secondary data processing units and transfers data between these data processing units in a distributed processing format, there are The main data processing section is provided with a clock monitoring means for monitoring the state of the clock that has bypassed the data processing section, and the secondary data processing section is provided with a clock monitoring means that monitors the state of the clock that has bypassed the main data processing section. A clock monitoring means is provided to monitor the status of the transmitted clock, and each of the main and slave data processing units is further provided with means for detecting an error in the transmitted data, and a means for detecting an error in the transmitted data. and a means for at least temporarily stopping clock transmission at a certain point in time, and when the own clock monitoring means detects an interruption or stop of clock transmission when the own data processing unit sends data, the data A control device for a copying machine, etc., characterized in that it detects an error in the transfer of data.
JP59075144A 1984-04-16 1984-04-16 Controller of copying machine or the like Pending JPS60218939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59075144A JPS60218939A (en) 1984-04-16 1984-04-16 Controller of copying machine or the like

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59075144A JPS60218939A (en) 1984-04-16 1984-04-16 Controller of copying machine or the like

Publications (1)

Publication Number Publication Date
JPS60218939A true JPS60218939A (en) 1985-11-01

Family

ID=13567706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59075144A Pending JPS60218939A (en) 1984-04-16 1984-04-16 Controller of copying machine or the like

Country Status (1)

Country Link
JP (1) JPS60218939A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467354A (en) * 1987-09-08 1989-03-14 Fujitsu Ltd Control of printing device
WO1993008027A1 (en) * 1991-10-23 1993-04-29 Seiko Epson Corporation Additional control device, and apparatus and method for processing information thereby
US5461705A (en) * 1991-10-23 1995-10-24 Seiko Epson Corporation Information processing device in an electronic apparatus utilizing an accessory control device and methods of application
US5537517A (en) * 1991-10-23 1996-07-16 Seiko Epson Corporation Information processing device in an electronic apparatus utilizing an accessory control device and methods of application
US5592595A (en) * 1991-12-30 1997-01-07 Seiko Epson Corporation Intelligent cartridge for attachment to a printer to perform image processing tasks in a combination image processing system and method of image processing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467354A (en) * 1987-09-08 1989-03-14 Fujitsu Ltd Control of printing device
WO1993008027A1 (en) * 1991-10-23 1993-04-29 Seiko Epson Corporation Additional control device, and apparatus and method for processing information thereby
US5410641A (en) * 1991-10-23 1995-04-25 Seiko Epson Corporation Intelligent cartridge for attachment to a printer to perform image processing tasks in a combination image processing system and method of image processing
US5461705A (en) * 1991-10-23 1995-10-24 Seiko Epson Corporation Information processing device in an electronic apparatus utilizing an accessory control device and methods of application
US5537517A (en) * 1991-10-23 1996-07-16 Seiko Epson Corporation Information processing device in an electronic apparatus utilizing an accessory control device and methods of application
US5592595A (en) * 1991-12-30 1997-01-07 Seiko Epson Corporation Intelligent cartridge for attachment to a printer to perform image processing tasks in a combination image processing system and method of image processing

Similar Documents

Publication Publication Date Title
US7120820B2 (en) Redundant control system and control computer and peripheral unit for a control system of this type
EP2413484A2 (en) Safety control system
CA2339783A1 (en) Fault tolerant computer system
JP2011107845A (en) Communication system for electronic equipment
JPS59127133A (en) Data transmitting system
JPS60218939A (en) Controller of copying machine or the like
JPH08110888A (en) Method and constitution for control of data network
JP3029170B2 (en) Data transmission method and apparatus, and asynchronous control system
CA2411788C (en) Device and method for synchronising a system of coupled data processing facilities
US6023743A (en) System and method for arbitrating interrupts on a daisy chained architected bus
JPH027180A (en) Instruction simultaneous ignition system
JPS5816209B2 (en) Data transfer failure detection method
JPS6126706B2 (en)
JP2642760B2 (en) DMA transmission data receiving device
JPH02272658A (en) Data processor
JP3399776B2 (en) Computer and method for transferring peripheral device control data in computer
JPS61151766A (en) Interruption control system
JPS63121966A (en) Controller
JPH04313137A (en) Parallel processing method
JPS5848149A (en) Fault detection system of multiprocessing system
JPH03238551A (en) Data transfer system between cpu
JPH04135268A (en) Multi-cpu system
JPS59114662A (en) Message transmitting device
JP2001043200A (en) Data transmitter and data transmitting method
JPH0136740B2 (en)