JPS60205643A - Address control system - Google Patents

Address control system

Info

Publication number
JPS60205643A
JPS60205643A JP6066084A JP6066084A JPS60205643A JP S60205643 A JPS60205643 A JP S60205643A JP 6066084 A JP6066084 A JP 6066084A JP 6066084 A JP6066084 A JP 6066084A JP S60205643 A JPS60205643 A JP S60205643A
Authority
JP
Japan
Prior art keywords
addressing
area
address
addressing mode
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6066084A
Other languages
Japanese (ja)
Inventor
Takeshi Hirashima
平島 健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6066084A priority Critical patent/JPS60205643A/en
Publication of JPS60205643A publication Critical patent/JPS60205643A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To perform address control covering plural areas by integrating plural areas in a memory into one according to an addressing mode selection, and performing addressing operation independently. CONSTITUTION:A microprogram 1 sets an addressing mode setting bit corresponding to an addressing mode in an address mode setting register 2 with a register input 6. The output 7 of this register 2 is decoded by an addressing mode decoder 3 and one of addressing modes 1-5 is outputted. An address pointer control circuit 4 controls how respective areas in a data buffer 5 are addressed according to the outputted addressing mode.

Description

【発明の詳細な説明】 (発明の利用分野〕 本発明はアドレス制御方式に関し、特1.こデータバッ
ファ等のメモリを効果的シこ使用可能とするアドレス制
御方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Application of the Invention) The present invention relates to an address control system, and particularly relates to 1. an address control system that allows memory such as a data buffer to be used effectively.

〔発明の背景〕[Background of the invention]

従来のアドレス制御方式の一例を、以下、ディスク制御
装置におけるデータバッファのアクセスを例に挙げて説
明する。
An example of a conventional address control method will be described below, taking access to a data buffer in a disk control device as an example.

ディスク制御装置のデータバッファは、例えばそれぞれ
が数百バイトから成るエリアlとエリア2とで楕成され
、これらの両エリアは完全に独立している・また、アド
レスポインタと呼ばれるアドレス制御回路は、マイクロ
プログラムによってエリアIを使用するよう命令される
とエリアl内でシーケンシャルなアドレツシングを行い
、エリア2を使用するよう命令されるとエリア2内でシ
ーケンシャルなアドレッシングを行う。
The data buffer of a disk control device, for example, consists of area 1 and area 2, each consisting of several hundred bytes, and these two areas are completely independent. Also, an address control circuit called an address pointer is When the microprogram commands to use area I, sequential addressing is performed within area I, and when commanded to use area 2, sequential addressing is performed within area 2.

ここで、シーケンシャルなアドレッシングとはアドレス
Oをアクセスした次にはアドレスlをアクセスするとい
うように、アクセスするアドレスを+1ずつ更新してア
ドレッシングを行うことを言う。エリアの最終アドレス
をアクセスした次は最初に戻って再びアドレス0をアク
セスする。
Here, sequential addressing refers to addressing by updating the address to be accessed by +1, such as accessing address O and then accessing address I. After accessing the final address of the area, return to the beginning and access address 0 again.

CKD(カウント部、キ一部、データ部)方式のディス
ク装置を制御するディスク制御装置においては、チャネ
ル装置から送られたデータをディスクに書込むライトモ
ードと、ディスクから読出したデータをチャネル装置に
送るリードモードにおいて、カウント部とキ一部をデー
タバッファのエリアlへ、そして、データ部をエリア2
へ、一時、バッファリングする。
In a disk control device that controls a CKD (count section, key section, data section) type disk device, there is a write mode in which data sent from a channel device is written to the disk, and a write mode in which data read from the disk is written to the channel device. In the sending read mode, the count part and the key part are placed in area L of the data buffer, and the data part is placed in area 2 of the data buffer.
to temporarily buffer.

一連のデータ転送中、カウント部とキ一部とは制御装置
が必要とするため、常にエリア1に保持しておく必要が
ある。従って、エリア1はカウント部とキ一部とが全部
入る大きさを有している必要がある。これに対して、デ
ータ部はエリア2が使用されるが、これは最大数刃バイ
トという非常に大きなパイ1〜数であるため、エリア2
内にそのすべてを保持することはできない。しかし、一
度書込まれたデータが読出された後では、制御装置はそ
れを必要としないので、新たなデータをそのアドレスに
書込んでも差支えない。
During a series of data transfers, the count section and the key section are required by the control device, so they must always be held in area 1. Therefore, area 1 needs to be large enough to accommodate the counting section and the key section. On the other hand, area 2 is used for the data part, but since this is a very large number with a maximum of several blade bytes, area 2 is used.
You can't hold it all inside. However, once the written data is read out, the control device does not need it, so new data can be written to that address.

上述の如く、従来のディスク制御装置におけるデータバ
ッファ内のエリアlとエリア2とは完全に独立なもので
あり、使用方法が全く異なっている。そこで、この使用
方法においては、一方のエリアから他方のエリアに使用
を移す場合には、アドレスポインタを新たに設定し直さ
なければならないという問題がある。
As mentioned above, area 1 and area 2 in the data buffer in a conventional disk control device are completely independent and are used in completely different ways. Therefore, in this method of use, there is a problem in that when the use is transferred from one area to another, the address pointer must be newly set.

また、診断プログラムを実行する場合には、ディスクか
ら読出されたデータ部はディスク制御装置内のデータバ
ッファの前記エリア2内に書込まれ、これらのデータを
マイクロプログラムが参照し、その正当性を調べること
によりディスクの故障の有無をチェックするが、この場
合、ディスク装置から送られて来て上記エリア2内に書
込まれるデータのバイト数には限度があるという問題が
ある。
Furthermore, when a diagnostic program is executed, the data portion read from the disk is written into the area 2 of the data buffer in the disk controller, and the microprogram refers to this data to check its validity. The presence or absence of a disk failure is checked by checking, but in this case, there is a problem in that there is a limit to the number of bytes of data sent from the disk device and written in the area 2.

上記問題は、いずれも、従来のアドレス制御方式が、制
御対象となるメモリ等に対して固定的であったために生
じたものである。
All of the above problems arise because the conventional address control method is fixed with respect to the memory or the like to be controlled.

〔発明の目的〕[Purpose of the invention]

本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のアドレス制御方式においては不可
能であったメモリ内の複数のエリアにまたがるアドレス
制御を可能とするアドレス制御方式を提供することにあ
る。
The present invention has been made in view of the above circumstances, and its purpose is to provide an address control method that enables address control over multiple areas in a memory, which was impossible with conventional address control methods. It is about providing.

〔発明の概要〕[Summary of the invention]

本発明の要点は、アドレッシングモード選択によってア
ドレスポインタを動作させ、メモリ内の複数のエリアの
各々を、ある場合には1つのエリアに統合してアドレッ
シングし、またある場合には各エリアを独立なものとし
てアドレッシングするようにした点にある。
The gist of the present invention is to operate the address pointer by selecting an addressing mode, and address each of multiple areas in the memory by integrating them into one area in some cases, and addressing each area independently in some cases. The point is that it can be addressed as an object.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図面に基づいて詳細に説明する
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例であるディスク制御装置のデ
ータバッファのアドレッシング回路を示すものである。
FIG. 1 shows an addressing circuit for a data buffer of a disk controller according to an embodiment of the present invention.

図において、lはマイクロプログラム、2はアドレッシ
ングモード設定レジスタ、3はアドレッシングモード・
デコーダ、4はアドレスポインタ制御回路、5はデータ
バッファを示している。また、6はレジスタ入力、7は
レジスタ出力、8はアドレス、9は書込みデータ、■0
は読出しデータを示している。
In the figure, l is a microprogram, 2 is an addressing mode setting register, and 3 is an addressing mode setting register.
4 is an address pointer control circuit, and 5 is a data buffer. Also, 6 is register input, 7 is register output, 8 is address, 9 is write data, ■0
indicates read data.

本実施例の回路においては、アドレッシングモードの設
定は第2図に基づいてなされるものとする。すなわち、
アドレッシングモードを設定するためにアドレッシング
設定ピッ1〜が3ビツト用意されており、マイクロプロ
グラムがこれら3ビツトを操作するものとする。なお、
上記アドレスポインタはアドレッシングモードの設定に
従って動作するものとする。
In the circuit of this embodiment, the addressing mode is set based on FIG. 2. That is,
It is assumed that 3 bits of addressing setting bits 1 to 1 are prepared for setting the addressing mode, and the microprogram operates these 3 bits. In addition,
It is assumed that the address pointer operates according to the addressing mode setting.

上記第2図は、第3図〜第7図に対応するアドレッシン
グモード1〜5を示すもので、各モードに対応するアド
レスポインタの動きと参考図面番号が示されている。第
3図から第7図はディスク制御装置のデータバッファ内
のエリアを示すものであり、図中、11はエリアl、1
2はエリア2.13はエリア3を示している。また、各
データバッファ内の矢印は、アドレスポインタがデータ
バッファをシーケンシャルにアドレッシングする様子を
示すものである。
The above FIG. 2 shows addressing modes 1 to 5 corresponding to FIGS. 3 to 7, and shows the movement of the address pointer and reference drawing numbers corresponding to each mode. 3 to 7 show areas in the data buffer of the disk controller, and in the figures, 11 is area l, 1
2 indicates area 2, and 13 indicates area 3. Also, the arrows within each data buffer indicate how the address pointer sequentially addresses the data buffers.

第2図に示したアドレッシングモード1〜5のうち、ア
ドレッシングモードlは従来装置におけるデータバッフ
ァのアドレッシング方法と同じものである。これに対し
てアドレッシングモード2〜5は、本発明で新たに提案
するものである。
Among addressing modes 1 to 5 shown in FIG. 2, addressing mode 1 is the same as the addressing method of the data buffer in the conventional device. On the other hand, addressing modes 2 to 5 are newly proposed by the present invention.

例えば、第4図においては、エリア1〜エリア3は1つ
のエリアと見なされてアドレッシングされるから、先に
従来技術の問題点の1つとして挙げた、診断プログラム
を実行した場合にディスク装置から送られて来たデータ
を、データバッファに書込んだ後、マイクロプログラム
が参照する場合1、このデータ格納エリアとしてエリア
1〜エリア3までが使用できるから、従来よりも効果的
なデータバッファの使用法が可能になっている。
For example, in FIG. 4, areas 1 to 3 are treated as one area and addressed, so when the diagnostic program is executed, which was mentioned earlier as one of the problems with the prior art, When the microprogram refers to the sent data after writing it to the data buffer, Areas 1 to 3 can be used as the data storage area, so the data buffer can be used more effectively than before. law has become possible.

第5図においては、従来装置の有するもう1つの問題点
である、カウント部とキ一部とを扱うエリアから、デー
タ部を扱うエリアへ移るときのアドレスポインタを設定
し直す操作が不要となる。
In FIG. 5, there is no need to reset the address pointer when moving from the area handling the count section and key section to the area handling the data section, which is another problem with conventional devices. .

何故ならば、エリア1内のアドレスは1度アドレッシン
グされると二度とアドレッシングされることなく、アド
レスポインタはエリア2へ移るからである。
This is because once an address in area 1 is addressed, it is never addressed again and the address pointer moves to area 2.

また、第6図と第7図では、エリア3は独立してアドレ
ッシングされる。このような使用法は。
Also, in FIGS. 6 and 7, area 3 is addressed independently. This kind of usage is.

例えば、データバッファ中のエリア3を、データ転送の
バッファリング用としてではなく、マイクロプログラム
が、ここに、プログラム制御上必要な情報を書込んでお
くテーブルとして用いる場合等である。
For example, a microprogram may use area 3 in the data buffer not for buffering data transfer, but as a table in which information necessary for program control is written.

第1図に戻って、本実施例の動作を説明する。Returning to FIG. 1, the operation of this embodiment will be explained.

マイクロプログラム1は、第2図に示したアドレッシン
グモードに対応するアドレッシングモード設定ビットを
レジスタ人力6により、前記アドレッシングモード設定
レジスタ2にセットする。
The microprogram 1 sets addressing mode setting bits corresponding to the addressing mode shown in FIG. 2 in the addressing mode setting register 2 by register manual 6.

このレジスタ2の出カフは、アドレッシングモード・デ
コーダ3でデコードされて、アドレッシングモード1〜
5のうちの1つが出力される。
The output of this register 2 is decoded by the addressing mode decoder 3, and is then decoded by the addressing mode decoder 3.
One of 5 is output.

出力されたアドレッシングモードにより、アドレスポイ
ンタ制御回路4は、データバッファ5内の各エリアをど
のようにアドレッシングするかを制御する。この□制御
の具体的内容は、先に第3図〜第7図に示した通りであ
る。
Based on the output addressing mode, the address pointer control circuit 4 controls how each area in the data buffer 5 is addressed. The specific contents of this □ control are as previously shown in FIGS. 3 to 7.

上記実施例においては、本発明をディスク制御装置のデ
ータバッファのアクセスを例に挙げて説明したが、本発
明はこれに限られるものではなく、広くメモリのアクセ
ス制御全般に適用可能であることは言うまでもない。
In the above embodiments, the present invention has been explained by taking access to a data buffer of a disk control device as an example, but the present invention is not limited to this and can be widely applied to memory access control in general. Needless to say.

〔発明の効果〕 以上述べた如く、本発明によれば、アドレッシングモー
ドを選択することによってアドレスポインタを動作させ
、メモリ内の複数のエリアの各々を、ある場合には1つ
のエリアに統合してアドレッシングし、また、ある場合
には上記各エリアを独立なものとしてアドレッシングす
るようにしたので、従来のアドレス制御方式では不可能
であったメモリ内の複数のエリアにまたがるアドレス制
御を可能とするばかりでなく、上記各エリアの使用法に
柔軟性を持たせたアドレス制御方式を実現できるという
顕著な効果を奏するものである。
[Effects of the Invention] As described above, according to the present invention, the address pointer is operated by selecting the addressing mode, and each of a plurality of areas in the memory is integrated into one area in some cases. In addition, in some cases, each of the above areas can be addressed independently, making it possible to control addresses across multiple areas in memory, which was impossible with conventional address control methods. Rather, it has the remarkable effect of realizing an address control system that provides flexibility in how each area is used.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例であるディスク制御装置のデ
ータバッファのアドレッシング回路を示す図、第2図は
アドレッシングモードの内容を示す図、第3図〜第7図
はデータバッファ内のエリアの7ドレツシング状況を示
す図である。 ■二マイクロプログラム、2ニアドレツシングモード設
定レジスタ、3ニアドレツシングモード・デコーダ、4
ニアドレスポインタ制御回路、5:データバッファ、1
1〜13:エリア。 第 1 に) 第 2 図 第 6 図 第 4 図 第5図 第 6 図 第 7 図
FIG. 1 is a diagram showing the addressing circuit of a data buffer of a disk control device which is an embodiment of the present invention, FIG. 2 is a diagram showing the contents of the addressing mode, and FIGS. 3 to 7 are diagrams showing areas within the data buffer. 7 is a diagram showing the dressing situation of FIG. ■2 microprogram, 2 near dressing mode setting register, 3 near dressing mode decoder, 4
Near address pointer control circuit, 5: Data buffer, 1
1-13: Area. 1st) Figure 2 Figure 6 Figure 4 Figure 5 Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] (1)複数のエリアから成るメモリをアクセスするため
のアドレス制御方式において、前記複数のエリアのアド
レッシングを行うための複数のアドレッシングモードを
設定する手段と、該設定手段に設定されたアドレッシン
グモードを解読しアドレスポインタを制御する手段とを
設けて、前記設定手段に予め定めたアドレッシングモー
ドを設定することにより、前記複数のエリアから成るメ
モリのアクセス方式を変換可能としたことを特徴とする
アドレス制御方式。
(1) In an address control method for accessing a memory consisting of a plurality of areas, means for setting a plurality of addressing modes for addressing the plurality of areas, and deciphering the addressing mode set in the setting means. and means for controlling an address pointer, and by setting a predetermined addressing mode in the setting means, the access method of the memory consisting of the plurality of areas can be converted. .
JP6066084A 1984-03-30 1984-03-30 Address control system Pending JPS60205643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6066084A JPS60205643A (en) 1984-03-30 1984-03-30 Address control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6066084A JPS60205643A (en) 1984-03-30 1984-03-30 Address control system

Publications (1)

Publication Number Publication Date
JPS60205643A true JPS60205643A (en) 1985-10-17

Family

ID=13148711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6066084A Pending JPS60205643A (en) 1984-03-30 1984-03-30 Address control system

Country Status (1)

Country Link
JP (1) JPS60205643A (en)

Similar Documents

Publication Publication Date Title
US4656614A (en) Multiple simultaneous access memory
GB1447297A (en) Data processing system
JPS60205643A (en) Address control system
US3248701A (en) Data transfer control system
JPS6240736B2 (en)
JP2826780B2 (en) Data transfer method
JPH05242009A (en) Direct memory access device
JPH0736806A (en) Dma system
JPS61120260A (en) Access device for sequential data memory circuit
JPS629430A (en) Data buffer control system
KR19980078238A (en) Error Handling Device in Flash Memory
JPH05334012A (en) Large capacity disk controller
JPH06161945A (en) Memory data transfer device
JPH01108652A (en) Address conversion system
JPS6393045A (en) Microprogram controller
JPH0782463B2 (en) Communication control device
JPH0279149A (en) System for transferring data of recorder
JPH05143524A (en) Counter control system
JPH03158943A (en) Buffer storage/transfer system
JPH0444148A (en) Address assigning device
JPS6126703B2 (en)
JPH0462086B2 (en)
JPH07306825A (en) Dma controller
JPS5932813B2 (en) Data transfer method
JPH03172921A (en) Electronic disk system