JPS60176093A

JPS60176093A - Image display unit

Info

Publication number: JPS60176093A
Application number: JP59033070A
Authority: JP
Inventors: 茂高橋
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1984-02-23
Filing date: 1984-02-23
Publication date: 1985-09-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】産業上の利用分野本発明は画像表示装置、特に複数の画像情報の重ね合せ
表示が可能な画像表示装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an image display device, and particularly to an image display device capable of displaying a plurality of image information in a superimposed manner.

従来技術文字、図形等の画像情報を表示器上に表示する画像表示
装置が周知であり、画像表示装置においては、複数の画
像情報を重ね合せ表示するものが提案さｎている。この
ような重ね合せ表示が可能な画像表示装置においては、
複数の画像情報を貯える画像メモリ（以下Ｗメモリとい
う）と、こｎら複数の画像情報から所望の選択操作を行
った結果を貯える画像メそり（以下Ｆメモリという）と
、が設けられている。そして、重ね合せ領域に所望の画
像情報を選択表示する際には、Ｆメそり上で複数の画像
情報間に発生する重ね合せ領域について、Ｆメそり上で
の位置を算出し、更にこの重ね合せ領域に表示する画像
情報のＷメモリ上での位置を算出し、その後、両メモリ
間で画像情報の転送を行う必要があった。2. Description of the Related Art Image display devices that display image information such as characters and figures on a display are well known, and image display devices that display a plurality of image information in a superimposed manner have been proposed. In an image display device capable of such superimposed display,
An image memory (hereinafter referred to as W memory) that stores a plurality of image information, and an image memory (hereinafter referred to as F memory) that stores the results of performing a desired selection operation from the plurality of image information are provided. . When selecting and displaying desired image information in the overlapping area, the position on the F mesori is calculated for the overlapping area that occurs between multiple pieces of image information on the F mesori, and then It was necessary to calculate the position on the W memory of the image information to be displayed in the combined area, and then transfer the image information between both memories.

このため、従来の画像表示装置においては、両メそりで
の位置の算出及び両メモリ間の画像情報の転送に長時間
を要し、煩雑と女り、また、応答性が悪いという問題が
あった。更に、選択表示さｎた画偉情報群の１つに新た
に文字、図形等の画像情報を付加する際にも、前記と同
様に、各画像情報間の重ね合せ状況に応じて追加画像情
報のＦメモリ上への転送を行う必要があり、煩雑である
という欠点があった。For this reason, in conventional image display devices, it takes a long time to calculate the position in both memories and to transfer the image information between the two memories, resulting in problems such as tediousness, tediousness, and poor responsiveness. Ta. Furthermore, when adding new image information such as characters or figures to one of the selected image information groups, the additional image information is added according to the superimposition status between each image information, as described above. It is necessary to transfer the data to the F memory, which has the drawback of being complicated.

発明の目的本発明は前記従来の課題に鑑み為さｎたものであり、そ
の目的は、所望の画像情報の選択表示の際に、煩雑な操
作を行う必要がなく、画像選択メモリ内の画像選択情報
を単に変更するのみで、各種の選択表示を高速に得るこ
とができ、更に、選択さｎた画像情報の追加、変更の際
に、各画像情報間の重ね合せ状況を考慮することなく行
うことができる画像表示装置を提供することにある。OBJECTS OF THE INVENTION The present invention has been devised in view of the above-mentioned conventional problems, and its purpose is to eliminate the need for complicated operations when selecting and displaying desired image information, and to display images in the image selection memory. By simply changing the selection information, various selection displays can be obtained at high speed.Furthermore, when adding or changing selected image information, there is no need to consider the overlapping situation between each image information. The object of the present invention is to provide an image display device that can perform the following functions.

発明の構成本発明は、複数の画像情報の重ね合せ表示が可能な画像
表示装置において、画像情報を記憶する複数個の画像メ
モリと、複数の画像情報により発生する重ね合せ領域に
どの画像情報を表示するかの画像選択情報を記憶する画
像選択メモリと、前記画像メモリからの画像信号及び画
像選択メモリからの画像選択信号に基づきｌ又は−以上
の所望の画像情報を選択する画像表示制御回路と、を含
み重ね合せ領域においては、ｌ又は−以上の所望の画像
情報が選択表示さｎることを特徴とする。Structure of the Invention The present invention provides an image display device capable of superimposing display of a plurality of image information, which includes a plurality of image memories for storing image information, and which image information is stored in an overlapping area generated by the plurality of image information. an image selection memory that stores image selection information on whether to display an image; and an image display control circuit that selects l or more desired image information based on an image signal from the image memory and an image selection signal from the image selection memory. , and in the overlapping area, l or - or more desired image information is selectively displayed.

実施例以下、図面に基づいて本発明の詳細な説明する。Example Hereinafter, the present invention will be described in detail based on the drawings.

第１図には、本発明の実施例による画像表示装置のブロ
ック回路が示さｎている。FIG. 1 shows a block circuit of an image display device according to an embodiment of the present invention.

第１図において、画像情報を記憶するために、７伽の画
像メモ＋７１　（）　−１〜１０−７が設けらｎ１更に
、複砂の画像情報により発生する重ね合せ領域にどの画
像情報を表示するかの画像選択情報を記憶するために、
画像選択メモリ１２−１−１２−３が設けらｎている。In Fig. 1, to store image information, image memos +71 () -1 to 10-7 are provided for n1, and which image information is displayed in the overlapping area generated by the image information of the double sand. In order to remember the image selection information of
Image selection memories 12-1-12-3 are provided.

画像メモリ１０−１〜１０−７からの画像信号１００−
１〜１００−７は、それぞｎ１並直列変換器１４−１〜
１４−７を介して両像表示制御回路Ｉ６に供給さｎ１同
様にして、画像選択メモリ１２−１〜１２−３からの画
像選択信号１０２−１〜１０２−３は、そｎぞｎ、並直
列変換器１８−１〜１８−３を介して画像表示制御回路
１６に供給さｊＬる。そして、画像表示制御回路１６は
、画像信号１００−１〜１００−７及び画像選択信号１
０２−１〜１０２−３に基づいて所望の画像情報を選択
し、表示信号１０４を表示器２０に供給し、こｎに上り
、表示器２００重ね合せ領域においては、所望のｌＩ！
ｌｌ像情報が選択表示さｎることと人る。Image signals 100- from image memories 10-1 to 10-7
1 to 100-7 are n1 parallel-to-serial converters 14-1 to 100-7, respectively.
Similarly to n1, the image selection signals 102-1 to 102-3 from the image selection memories 12-1 to 12-3 are supplied to the dual image display control circuit I6 via the image selection memory 14-7. It is supplied to the image display control circuit 16 via the serial converters 18-1 to 18-3. The image display control circuit 16 then receives the image signals 100-1 to 100-7 and the image selection signal 1.
02-1 to 102-3, the display signal 104 is supplied to the display 20, and the desired image information is displayed in the overlapping area of the display 200.
The image information may be selectively displayed.

次に、第２Ａ−２０図、第３Ａ〜３Ｆ図に基づいて、第
１図のブロック回路を史に詳１１ｃ説明する。Next, the block circuit of FIG. 1 will be explained in detail with reference to FIGS. 2A-20 and 3A-3F.

第λＡＳ、２Ｂ、コＣ図には、画像メモリ１〇−１，１
０−２，１０−３の設定状況が示さｎ１第、２Ｄ図１ｃ
Ｆｉ、画像メモリ１０−１．１０−２゜１０−３による
表示器２０上の重ね合せ領域が示さｎている。オた、第
３Ａ　、３ｓ　、３ｃ図には、画僧選択メモＩＪ　１２
−１〜１２−３によるθＶ領領域設定状況が示さｎ１同
様に、第３ｏ、３Ｅｔ３Ｆ図には、画像選択メモリ１２
−１〜１２−３によるθｖ′領域の設定状況が示さｎて
いる。In the λAS, 2B, and C diagrams, image memory 10-1, 1
Setting status of 0-2, 10-3 is shown n1th, 2D Figure 1c
Fi, the overlapping area on the display 20 by the image memories 10-1, 10-2, 10-3 is shown n. Also, in figures 3A, 3s, and 3c, there is a memo for selecting the painter IJ 12.
-1 to 12-3, the θV area setting status is shown. Similarly to n1, FIGS. 3o and 3Et3F show the image selection memory 12.
The setting status of the θv' region according to -1 to 12-3 is shown n.

第２Ａ図において、画像メそり１Ｏ−１（以下ＦＭＩＯ
−１という）には画像情報＾が記憶さｎ１第λＢ図にお
いて、画像メモリ１Ｏ−２（以下ＦＭＩＯ−２という）
には画像情報Ｂが記憶さｎ１同様にして、第、２０図に
おいて、画像メモリ１〇−３（以下ＦＭＩＯ−３という
）には画像情報Ｃが記憶さｎている。そして、ＦＭＩＯ
−１，１０−２，１０−３内の画像情＠Ａ、Ｂ、Ｃを全
て表示器２０上に表示すると、第２０図に示されるよう
に重ね合せ領域が発生し、第２０図においては、重ね合
せ領域は斜線部で示さｎている。以下、重ね合せ領域を
θＶと記し、画像情報Ｃの重ね合せ領域を特にθＶ′　
と記す。このθＶ領領域表示パターンには、次の４つの
場合がある。In FIG. 2A, image mesori 1O-1 (hereinafter FMIO
In the n1-th λB diagram, image information ^ is stored in the image memory 1O-2 (hereinafter referred to as FMIO-2).
Similarly to FIG. 20, image information C is stored in image memory 10-3 (hereinafter referred to as FMIO-3). And FMIO
When all of the image information @A, B, and C in -1, 10-2, and 10-3 are displayed on the display 20, an overlapping area occurs as shown in FIG. , the overlapping region is indicated by diagonal lines. Hereinafter, the overlapping area will be referred to as θV, and the overlapping area of image information C will be specifically referred to as θV'
It is written as This θV area display pattern has the following four cases.

（１）　画像情報＾を表示する場合、（１１）　画像情報８を表示する場合、ＯＩＯθＶ′　
領域には画像情報Ｃを表示し、θＶ領領域らθＶ′領域
を差し引いた領域θＶ−θＶ′には画像情報Ａを表示す
る場合、（ＩＶ）　θＶ′　領域には画像情報Ｃを表示し、θＶ
領領域らθＶ′領域を差し引いた領域θＶ−θｙ／には
画像情報Ｂを表示する場合、まず、（１）画像情報Ａを表示する場合について説明す
る。(1) When displaying image information ^, (11) When displaying image information 8, OIOθV'
When image information C is displayed in the area and image information A is displayed in the area θV - θV' which is obtained by subtracting the θV' area from the θV area, (IV) Image information C is displayed in the θV' area, θV
When displaying image information B in the area θV-θy/ which is obtained by subtracting the θV′ area from the area, first, (1) the case where image information A is displayed will be described.

この場合には、予め初期化されている画像選択メモリ１
２−３．１２−２．１２−１　（以下θＭ１２−３．θ
Ｍ１２−２．θＭ１２−１という）により、画像情報＾
の記憶さｎているＦＭＩＯ−１の内容をθＶ領領域表示
するために、画像選択情報（θＩ−３．θＮ−２．θ１
−１）＝（Ｏ。In this case, the image selection memory 1 which has been initialized in advance
2-3.12-2.12-1 (hereinafter θM12-3.θ
M12-2. θM12-1), image information ^
In order to display the stored contents of FMIO-1 in the θV area, image selection information (θI-3.θN-2.θ1
-1)=(O.

θ、／）を画像選択メモリ（０Ｍ１２−３ｔ・θＭ１２
−２．θＭ１２−１）１７）θＶＶ応領域（０ＶＭ−３
，θＶＭ−２、６１ＶＭ−１）に設定し、すなわち（Ｏ
ＶＭ−３，θＶ　Ｍ　−２ｅθＶＭ−１）＝（ｅＪ　Ｉ
−３、０１−２、θｌ−１）と設定する。こｎにより、
画偉選択メそり（θＭ１２−３．θＭ１２−２．θＭ１
２−１）のθＶＶ応領域（θＶＭ−３．θＶＭ−２．θ
ＶＭ−１）では、画像選択情報（θＩ−３．θＩ−２．
θ■−１）は（０，０，／）となり、このため、０ｖ領
域では、画像情報Ａが表示さｎることとなる。θ, /) to the image selection memory (0M12-3t・θM12
-2. θM12-1) 17) θVV response area (0VM-3
, θVM-2, 61VM-1), that is, (O
VM-3, θVM-2eθVM-1)=(eJ I
-3, 01-2, θl-1). Due to this,
Image selection mechanism (θM12-3.θM12-2.θM1
2-1) θVV response area (θVM-3.θVM-2.θ
VM-1), image selection information (θI-3.θI-2.
θ■-1) becomes (0, 0, /), and therefore, image information A is displayed in the 0v area.

同様にして、（ＩＩ）画像情報臼を表示する場合には、
画像情報臼の記憶さｎているＦＭＩＯ−２の内容をθＶ
領領域表示するために、画像選択メモリ（０Ｍ１２−３
．（７Ｍ１２−２，０Ｍ１２−１）のθＶＶ応領域（θ
ＶＭ−３．θＶＭ−２゜θＶＭ−１）では、画像選択情
報（θＩ−３゜θＩ−２．θ■−１）を（０，／９０）
に設定する。こ扛により、θＶ領領域は、画像情報８が
表示されることとなる。Similarly, when displaying (II) image information mortar,
The contents of FMIO-2 stored in the image information mill are θV
In order to display the area, the image selection memory (0M12-3
．． (7M12-2, 0M12-1) θVV response area (θ
VM-3. θVM-2゜θVM-1), image selection information (θI-3゜θI-2.θ■-1) is (0,/90)
Set to . As a result of this, image information 8 is displayed in the θV region.

次に、Ｇｉｏ　ｏ　ｖ　’領域には画像悄＠Ｃを表示し
、θＶ−θＶ′領域には画像情報＾を表示する場合につ
いて説明する。Next, a case will be described in which the image @C is displayed in the Gio ov' area and the image information ^ is displayed in the θV-θV' area.

この場合には、前記と同様にして、θＶ−ＯＶ’領域に
画像情報＾を表示する。更に、画像情報Ｃの記憶さｎて
いるＦＭＩＯ−３の内容をθＶ′領域に表示するために
、画像選択メモリ（θＭ１２−３．θＭ１２−２．θＭ
１２−１）（ＤθＶ′対応領域（θＶ’Ｍ−３、θＶ’
Ｍ−２、θＶ’Ｍ−１）では、画像選択情報（θＩ−３
．θＩ−２．θｌ−１）を（０，ｔ、ｔ）に設定する。In this case, the image information ^ is displayed in the θV-OV' area in the same manner as described above. Furthermore, in order to display the contents of FMIO-3 in which image information C is stored in the θV' area, an image selection memory (θM12-3.θM12-2.θM
12-1) (DθV' corresponding area (θV'M-3, θV'
M-2, θV'M-1), image selection information (θI-3
．． θI-2. θl−1) is set to (0, t, t).

こｎにより、θＶ′領域では、画像情報Ｃが表示さｎる
こととなる。As a result, image information C is displayed in the θV' area.

なお、（ＩＶ）θＶ′領域には画像情報Ｃを表示し、θ
Ｖ−θＶ′領域には画像情報臼を表示する場合には、上
記佃）と同様にして行う。Note that (IV) image information C is displayed in the θV' area, and θ
When displaying the image information in the V-θV' area, it is done in the same manner as in the above-mentioned Tsukuda).

以上のように、画像選択メモリ（０Ｍ１２−３゜θＭ１
２−２．θＭ１２−１）のθＶ対対応職域０ｖｖ−１，
θＶＭ−２１θＶ　Ｍ　−１）　ｓあるイハθＶ′対応
領域（θＶ’Ｍ−３．θＶ’Ｍ−２、θＶ’Ｍ−１）に
おいて、画像選択情報（θＩ−３．θＩ−２．θ１−１
）′ｔ−適当に設定することにより、前記９通りの表示
ノ４ターンを得ることができる。As mentioned above, the image selection memory (0M12-3゜θM1
2-2. θV of θM12-1) vs. corresponding occupational area 0vv-1,
θVM-21θV M -1) In a certain θV' corresponding region (θV'M-3.θV'M-2, θV'M-1), image selection information (θI-3.θI-2.θ1-1)
)'t-By appropriately setting, it is possible to obtain the above-mentioned nine display types and four turns.

そして、下記の表／には、画像選択メモリ（０Ｍ１２−
３　ｔθＭ１２−２，０Ｍ１２−１）による画像選択情
報（θ！−３．θＩ−２．θｌ−１）の設定法が示さｎ
ている。この表１から、画像選択情報（θ■−３．θＩ
−２．θｌ−１）を適当に設定するととにより、θ領域
に所望の画像情報が表示さｎることが理解さｎる。The image selection memory (0M12-
3 The setting method of image selection information (θ!-3.θI-2.θl-1) by tθM12-2,0M12-1) is shown n
ing. From this Table 1, image selection information (θ■-3.θI
-2. It is understood that by appropriately setting θl-1), desired image information can be displayed in the θ area.

次に、第を図において、画像メモリ（ＦＭＩＯ−１〜Ｆ
ＭＩＯ−７）％画像選択メモリ（θＭ１２−１〜θＭ１
２−３）は、そｊＬぞｎ並列にラスタスキャン方向に同
期し、画像信号１００−１〜１００−７、画像選択信号
１０２−１〜１０２−３は、その画素単位にドツト情報
として読み出さｎ１画像表示制御回路１６に供給さｎる
。この画像表示制御回路１６は、第９図に示さｎるよう
に、判定回路２２と、画像表示回路２４と、を含み、判
定回路２２は、画像選択信号１０２−１〜１０２−３に
基づき、表示許可信号１０６−１〜１０６−７を画像表
示回路２４に供給し、該表示許可信号１０６−１〜１０
６−７［ｊ、す、所望）画像信号１００−１〜１００−
７Ｔｈ有効状態とすることができる。すなわち、判定回
路２２は、画像選択信号１０２−１〜１０２−３の画像
選択情報（θＩ−１．θ夏−２．θ■−３）に基づいて
所定の処理を行い、表示許可信号１０６−１〜１０６−
７のｌ又は複数の信号ｔｒ／Ｊレベルとして該信号全有
効状態とし、こｎにより、画像表示回路２４では、所望
の画像信号１００−１〜１００−７が有効状態となｐ、
所望の選択表示が行わｎることとなる。Next, in the figure, the image memory (FMIO-1 to F
MIO-7)% Image selection memory (θM12-1 to θM1
2-3) is synchronized in parallel in the raster scan direction, and the image signals 100-1 to 100-7 and the image selection signals 102-1 to 102-3 are read out as dot information for each pixel n1. The signal is supplied to the image display control circuit 16. The image display control circuit 16 includes a determination circuit 22 and an image display circuit 24, as shown in FIG. Display permission signals 106-1 to 106-7 are supplied to the image display circuit 24, and display permission signals 106-1 to 106-7 are supplied to the image display circuit 24.
6-7 [j,su,desired) Image signals 100-1 to 100-
7Th can be enabled. That is, the determination circuit 22 performs predetermined processing based on the image selection information (θI-1.θSummer-2.θ■-3) of the image selection signals 102-1 to 102-3, and outputs the display permission signal 106- 1~106-
7, or a plurality of signals tr/J level, all the signals are set to a valid state, and as a result, in the image display circuit 24, the desired image signals 100-1 to 100-7 are set to a valid state, p,
The desired selection display is then performed.

例えば、画像選択情報（θＩ−３．０１−２゜θｌ−１
）が（０，０，０）である場合には、表示許可信号１０
６−１〜１０６−７は全て「ｌ」し４ルとなり、全ての
画像メモリ１０−１〜１〇−７からの画像信号１００−
１〜１００−７が表示器２０に供給さｎる。また、画像
選択情報（θ　Ｉ　−３、θ　夏　−２、０Ｉ　−１）
　が　（０、θ　。For example, image selection information (θI-3.01-2゜θl-1
) is (0,0,0), display permission signal 10
6-1 to 106-7 are all "l" and become 4 ru, and the image signals 100- from all image memories 10-1 to 10-7 are
1 to 100-7 are supplied to the display 20. Also, image selection information (θ I -3, θ Summer -2, 0I -1)
is (0, θ.

ｌ）でがる場合には、表示許可信号１０６−１はｒ／Ｊ
レベルとなり、画像メモリ１０−１の画像信号１００−
１が表示器２０に供給さｊＬる。更に、画像選択情報（
θＩ−３．θＩ−２．θｌ−１）が（０，／、０）であ
る場合には、表示許可信号１０６−２はｒ／Ｊレベルと
なり、画像メモリ１０−２の画像信号１００−２が表示
器２０に供給さｎる。ｋに、画像選択情報（θ■−３．
θＩ−２．θｌ−１）が（θ、／、／）である場合には
、表示許可信号１０６−３はｒ／Ｊレベルとなり、画像
メモリ１０−３の画像信号１００−３が表示器２０に供
給さｎる。l), the display permission signal 106-1 is r/J.
level, and the image signal 100- of the image memory 10-1
1 is supplied to the display 20. Furthermore, image selection information (
θI-3. θI-2. When θl-1) is (0, /, 0), the display permission signal 106-2 is at the r/J level, and the image signal 100-2 in the image memory 10-2 is supplied to the display 20. Ru. k, image selection information (θ■-3.
θI-2. When θl-1) is (θ, /, /), the display permission signal 106-3 becomes r/J level, and the image signal 100-3 of the image memory 10-3 is supplied to the display 20. Ru.

そして、下記の表コには、画像選択情報（θＩ−３．θ
に−２，θｌ−１）、表示許可信号１０−６−１〜１０
６−７、画像メモリＦＭＩＯ−１〜ＦＭＩＯ−７の関係
が示さｎている。この表コ、から、画像選択情報（θ■
−３．θＩ−２゜θ■−１）を適当に設定することによ
り、所定の表示許可信号１０６−１〜１０６−７がｒ／
Ｊレベルとなり、所望の画像情報が選択表示さｎること
か理解さｎる。In the table below, image selection information (θI-3.θ
-2, θl-1), display permission signals 10-6-1 to 10
6-7, the relationship between image memories FMIO-1 to FMIO-7 is shown. From this table, image selection information (θ■
-3. By appropriately setting θI-2゜θ■-1), the predetermined display permission signals 106-1 to 106-7 can be set to r/
J level, and understand that desired image information can be selectively displayed.

なお、第Ｓ図には、判定回路２２の構成が示さｎ、第６
図には、画像表示回路２４の構成が示さｎている。In addition, the configuration of the determination circuit 22 is shown in FIG.
The figure shows the configuration of the image display circuit 24.

第Ｓ図において、判定回路２２は、アンド回路２６−１
〜２６−８、オア回路２８−１〜２８−７′ｆ：含み、
画像選択信号１０２−１〜１０２−３は、直接にあるい
は反転さｎてアンド回路２６−１〜２６−８に供給さｎ
１画像選択信号１０２−１〜１０２−３の組合せにより
、１個のアンド回路２６が開く。そして、アンド回路２
６−１〜２６−８からの信号はオア回路２８−１〜２８
−７に適当に印加さｎ１該オア回路２８−１〜２８−７
から、表示許可信号１０６−１〜１０６−７が出力され
る。また、第６図において、画像表示回路２４は、アン
ド回路３０−１〜３ｏ−７、オア回路３２を含み、画像
信号１００−１〜１００−７はアンド回路３０−１〜３
ｏ−７の一方の入力端に供給さｎ１表示許可信号１ｏｃ
ｔ−ｉ〜１０６−７はアンド回路３０−１〜３ｏ−７の
他方の入力端に供給さｒＬ、表示許可信号１０６−１〜
１０６−７により、画像信号１００−１〜１００−７の
オンオフ制御が行わｎる。そして、アンド回路３０−１
〜３０−７からの信号はオア回路３２に供給さｎ１該オ
ア回路３２から、表示信号１０４が出力さｎる。In FIG. S, the determination circuit 22 includes an AND circuit 26-1
~26-8, OR circuit 28-1 ~ 28-7'f: including,
Image selection signals 102-1 to 102-3 are supplied directly or inverted to AND circuits 26-1 to 26-8.
One AND circuit 26 is opened by the combination of one image selection signals 102-1 to 102-3. And the AND circuit 2
Signals from 6-1 to 26-8 are OR circuits 28-1 to 28
-7 appropriately applied to n1 corresponding OR circuit 28-1 to 28-7
, display permission signals 106-1 to 106-7 are output. Further, in FIG. 6, the image display circuit 24 includes AND circuits 30-1 to 3o-7 and an OR circuit 32, and the image signals 100-1 to 100-7 are supplied to the AND circuits 30-1 to 3o-7.
n1 display permission signal 1oc supplied to one input end of o-7
t-i to 106-7 are supplied to the other input terminals of AND circuits 30-1 to 3o-7 rL, display permission signals 106-1 to
106-7 performs on/off control of the image signals 100-1 to 100-7. And the AND circuit 30-1
The signals from ~30-7 are supplied to the OR circuit 32, and the OR circuit 32 outputs a display signal 104.

従って、第５１６図の判定回路２２、画像表示回路２ｔ
ｌＣよｒＬば、前述した表２のような処理作用を行うこ
とができ、所望の画像情報を選択表示することが可能と
なる。Therefore, the determination circuit 22 and image display circuit 2t in FIG.
With IC and rL, processing operations such as those shown in Table 2 described above can be performed, and desired image information can be selectively displayed.

以上のように、第４図の画像表示制御回路１６において
は、判定回路２２は、画像選択信号１０２−１〜１０２
−３に基づいて表示許可信号１０６−１〜１０６−７を
出力し、画像表示回路２４は、表示許可信号１０６−１
〜１０６−７に基づき該表示許可信号１０６−１〜１０
６−７に対応する画像信号１００−１〜１００−７を有
効状態とし、表示器２０に供給する。こｎにより、表示
許可信号１０６−１〜１０６−７に□対応して、所定の
画像信号１００−１〜１００−７のドツト情報が表示器
２０に供給さｊＬ、所望の選択表示画像が得らｎること
となる。As described above, in the image display control circuit 16 shown in FIG.
-3, the image display circuit 24 outputs the display permission signals 106-1 to 106-7 based on the display permission signals 106-1 to 106-7.
The display permission signals 106-1 to 106-10 based on the display permission signals 106-1 to 106-7
The image signals 100-1 to 100-7 corresponding to 6-7 are made valid and supplied to the display 20. As a result, the dot information of the predetermined image signals 100-1 to 100-7 is supplied to the display 20 in response to the display permission signals 106-1 to 106-7, and a desired selected display image is obtained. It will be necessary to do so.

また、選択表示の際、画像情報Ａ、Ｂ、又はＣにおいて
（第コ＾〜２０図参照）、θＶ領領域お−よぶ直線、文
字等の画像情報を追加、変更等する−　場合に、従来装
置と異なり、重ね合せ領域、選択−表示状況を意識する
ことなく、該当する画像情報に追加、変更等を行うのみ
で所望の選択表示画像を得ることが可能となる。In addition, when displaying a selection, when adding or changing image information such as the θV region, straight line, or text in image information A, B, or C (see Figures 6 to 20), conventional Unlike other devices, it is possible to obtain a desired selected display image by simply adding to, changing, etc. the relevant image information, without being aware of the overlapping area or the selection-display situation.

発明の詳細な説明したように、本発明によｎば、所望の画像情報の
選択表示の際に、煩雑な操作を行う必要がなく、画像選
択メモリ内の画像選択悄＠を単に変更するのみで、各種
の選択表示を高速に得ることができ、更に、選択された
画像情報の追加、変更の際に、各画像情報間の重ね合せ
状況を考慮−することなく行うことができる。As described in detail, according to the present invention, there is no need to perform complicated operations when selecting and displaying desired image information, and it is possible to simply change the image selection information in the image selection memory. In this way, various selection displays can be obtained at high speed, and furthermore, selected image information can be added or changed without considering the overlapping situation between each image information.

[Brief explanation of the drawing]

第１図は本発明の実施例による画像表示装置のブロック
回路図、第コ＾＋２８＋ＪＣ図はそれぞｎ画像メそす１０−１　
、１０−２　、１０−３による設定状況を示す説明図、第２Ｄ図は表示器２０上の重ね合せ領域を示す説明図、第３＾１３Ｂ　、３Ｃ図はそｎぞｎ画像選択メモリ１２
−１．１２−２．１２−３にょるθＶ領領域設定状況を
示す説明図、第３ｏ　、３Ｅ　、３Ｆ図はそれぞれ画像選択メモリ１
２−１．１２−２．１２−３にょるθＶ′領域の設定状
況を示す説明図、第４図は画像表示制御回路のブロック回路図、第Ｓ図は
判定回路の構成図、第６図は画像表示回路の構成図である。１０−１〜１０−７・・・画像メモリ、１２−１〜１２
−３・・・画像選択メモリ、１６・・・画像表示制御回
路、１００−１〜１００−７・・・画像信号、１０２−１〜
１０２−３・・・画偉選択信号。第１図第２Ａ図　第２Ｂ図　第２ｃ図第２Ｄ図第３Ａ図　第３Ｂ図　第３Ｃ図第４図FIG. 1 is a block circuit diagram of an image display device according to an embodiment of the present invention, and FIG.
, 10-2 and 10-3; FIG. 2D is an explanatory diagram showing the overlapping area on the display 20; FIGS.
-1.12-2.12-3 Explanatory diagram showing the θV region setting situation, Figures 3o, 3E, and 3F are image selection memory 1, respectively.
An explanatory diagram showing the setting status of the θV' area according to 2-1.12-2.12-3, Figure 4 is a block circuit diagram of the image display control circuit, Figure S is a configuration diagram of the determination circuit, Figure 6 is a configuration diagram of an image display circuit. 10-1 to 10-7... image memory, 12-1 to 12
-3... Image selection memory, 16... Image display control circuit, 100-1 to 100-7... Image signal, 102-1 to
102-3...Picture selection signal. Figure 1 Figure 2A Figure 2B Figure 2c Figure 2D Figure 3A Figure 3B Figure 3C Figure 4

Claims

[Claims]

(1) In an image display device capable of displaying multiple image information in an overlapping manner, there are multiple image memories that store image information, and which image information is displayed in the overlapping area generated by the multiple image information. an image selection memory that stores the image selection information; an image display control circuit that selects l or more desired image information based on an image signal from the image memory and an image selection signal from the image selection system; including an image display device.