JPH11307488A - Semiconductor device, its manufacture, process guide and its processing device - Google Patents

Semiconductor device, its manufacture, process guide and its processing device

Info

Publication number
JPH11307488A
JPH11307488A JP11522598A JP11522598A JPH11307488A JP H11307488 A JPH11307488 A JP H11307488A JP 11522598 A JP11522598 A JP 11522598A JP 11522598 A JP11522598 A JP 11522598A JP H11307488 A JPH11307488 A JP H11307488A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
processing guide
tape
polishing
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11522598A
Other languages
Japanese (ja)
Inventor
Masatake Nagaya
正武 長屋
Masaki Matsui
正樹 松井
Hisazumi Oshima
大島  久純
Toshifumi Izumi
敏文 泉
Fumiyoshi Kano
史義 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP11522598A priority Critical patent/JPH11307488A/en
Publication of JPH11307488A publication Critical patent/JPH11307488A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate chipping or cracking of a substrate when the semiconductor substrate is carried to the next step. SOLUTION: A protecting tape 2 is sticked to a main face 1b of a wafer 1, and a periphery of the tape 2 is sticked to a processing guide ring 3, and the tape 2 is cut along the outer periphery of the processing guide ring 3. And, in this state, each is processed in a grinding step and a polishing step, and also in this state, each is carried to a dicing step. Thus, the processing guide ring 3 is provided in the outer periphery of the wafer 1, and as, in this state, each is carried to the next step, an outer force at the time of carrying is hard to be directly applied to the wafer 1 and cracking or chipping of the wafer 1 is eliminated during carrying.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置、その製
造方法、加工ガイドおよびその加工装置に関し、特に極
めて薄型の半導体装置に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method of manufacturing the same, a processing guide, and a processing apparatus thereof, and more particularly to a technique which is effective when applied to an extremely thin semiconductor device.

【0002】[0002]

【従来の技術】ICカードに用いられる半導体チップは
10〜200μmと薄いため、半導体基板の加工プロセ
スで、基板の強度あるいは剛性の問題が生じる。このた
め、従来は、特開平9−213595号などに示すよう
に、ウエハプロセスの完了した550〜725μm程度
の半導体基板の素子形成面(主面)側に保護用のテープ
を貼り、その裏面側から研削装置により研削することで
厚みを薄くした後、枠体(ガイド)に固定されたダイシ
ングテープ上に、半導体基板の裏面を対面して貼り付
け、その後主面の保護用テープを剥がして、主面側から
ダイシング加工によりチップ単位に半導体基板をカット
するものが知られている。
2. Description of the Related Art Since semiconductor chips used for IC cards are as thin as 10 to 200 .mu.m, there arises a problem of strength or rigidity of a substrate in a semiconductor substrate processing process. For this reason, conventionally, as shown in Japanese Patent Application Laid-Open No. 9-21595, a protective tape is applied to the element forming surface (main surface) of a semiconductor substrate of about 550 to 725 μm in which the wafer process is completed, After the thickness is reduced by grinding with a grinding device, the back surface of the semiconductor substrate is pasted on the dicing tape fixed to the frame (guide) with the back surface facing, and then the protective tape on the main surface is peeled off, It is known that a semiconductor substrate is cut into chips by dicing from the main surface side.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来技術で
は、機械的研削を完了した後の半導体基板は極めて薄い
ために強度あるいは剛性が弱くなっているので、研削装
置から半導体基板を取り出し、次の工程、例えば研磨工
程、エッチング工程、ダイシング工程などへ搬送する時
に直接的に力が加わってしまうと、基板の欠けや割れが
発生しやすいという問題が生じる。
In the prior art, however, the strength or rigidity of the semiconductor substrate after mechanical grinding has been completed is extremely thin, and the strength or rigidity of the semiconductor substrate has been reduced. If a force is directly applied when the substrate is transported to a process, for example, a polishing process, an etching process, a dicing process, or the like, there is a problem that the substrate is easily chipped or cracked.

【0004】本発明は上記問題点に鑑みてなされたもの
であり、半導体基板を次工程へ運搬する際に、基板の欠
けや割れをなくすことが可能な半導体装置、その製造方
法、加工ガイドおよびその加工装置を提供することを目
的とする。
The present invention has been made in view of the above-mentioned problems, and has been made in consideration of the above-described problems, and has the following features: a semiconductor device capable of eliminating chipping or cracking of a substrate when transporting the semiconductor substrate to a next step; It is an object to provide the processing device.

【0005】[0005]

【課題を解決するための手段】そのため請求項1記載の
発明においては、半導体基板の主面側を、粘着剤の塗布
された保護用のテープを介して半導体基板より大きな開
口を有する加工ガイドに支持し、この支持した状態で、
半導体基板の裏面側から半導体基板の厚さを薄くした後
でチップ状に分離した構造を備えている。これにより、
半導体基板の厚さを薄くする前の時点で既に加工ガイド
によって半導体基板が支持されるので、極めて厚さの薄
い半導体基板を備えることができ、薄いICカードに用
いるのに好適であるという優れた効果がある。
According to the first aspect of the present invention, the main surface of the semiconductor substrate is connected to a processing guide having a larger opening than the semiconductor substrate through a protective tape coated with an adhesive. Support, in this supported state,
It has a structure in which the thickness of the semiconductor substrate is reduced from the back side of the semiconductor substrate and then separated into chips. This allows
Since the semiconductor substrate is already supported by the processing guide before the thickness of the semiconductor substrate is reduced, the semiconductor substrate can be provided with an extremely thin thickness, and is excellent in that it is suitable for use in a thin IC card. effective.

【0006】また、請求項2記載の発明においては、半
導体基板の主面側に保護用のテープを貼るとともに、テ
ープの周囲を加工ガイドに貼ることにより、半導体基板
を加工ガイドに支持する基板支持工程と、加工ガイドに
前記テープを介して支持された半導体基板を、半導体基
板の裏面側から半導体基板の厚さを薄くする薄肉加工工
程と、を有している。これにより、薄肉加工される前に
半導体基板をテープにより加工ガイドに支持し、加工後
も、この支持状態のままで次の工程に搬送することがで
きるので、直接的に半導体基板へ力が作用しないように
半導体基板を搬送することができ、この半導体基板の欠
けや割れを防止することができるという優れた効果があ
る。
According to the second aspect of the present invention, a protective tape is attached to the main surface of the semiconductor substrate, and the periphery of the tape is attached to a processing guide, so that the semiconductor substrate is supported by the processing guide. And a thin processing step of reducing the thickness of the semiconductor substrate supported by the processing guide via the tape from the back side of the semiconductor substrate. As a result, the semiconductor substrate is supported on the processing guide by tape before the thin processing is performed, and after the processing, the semiconductor substrate can be transported to the next process in this supported state, so that a force acts directly on the semiconductor substrate. There is an excellent effect that the semiconductor substrate can be transported so as not to be broken, and chipping or cracking of the semiconductor substrate can be prevented.

【0007】なお、上記において、支持状態のまま搬送
される次の工程とは、チップ状に分離するチップ分離工
程であってもよい(請求項3)。また、上記薄肉加工工
程は、砥石により前記半導体基板の裏面を研削する研削
工程(請求項4)や、研磨布により前記半導体基板の裏
面を研磨する研磨工程(請求項5)、あるいは双方の工
程を順次行ってもよい(請求項6)。
[0007] In the above, the next step of being transported in a supported state may be a chip separation step of separating chips. The thinning step may be a grinding step of grinding the back surface of the semiconductor substrate with a grindstone (Claim 4), a polishing step of polishing the back surface of the semiconductor substrate with a polishing cloth (Claim 5), or both processes. May be sequentially performed (claim 6).

【0008】また上記加工ガイドは、研削工程時に砥石
に対して離間して固定されたり(請求項7)、研磨工程
時に研磨布に対して離間して固定されたりしてもよい
(請求項8)。さらに、この加工ガイドは、半導体基板
を汚染しない材料で形成したり(請求項9)、ステンレ
ス材で形成したりしてもよく(請求項10)、その厚さ
は半導体基板よりも厚くしたり(請求項11)、半導体
ウエハを複数収納して運搬するキャリングケースに収納
できる厚さとしてもよく(請求項15)、さらに、その
外径は半導体基板の外径より一回り大きくしてもよい
(請求項13)。また、上記加工ガイドに、周方向の位
置を決める位置決め部を形成してもよい(請求項1
2)。
The processing guide may be fixed away from the grindstone during the grinding step (claim 7) or may be fixed away from the polishing cloth during the polishing step (claim 8). ). Further, the processing guide may be formed of a material that does not contaminate the semiconductor substrate (claim 9) or may be formed of a stainless steel material (claim 10), and the thickness thereof may be greater than that of the semiconductor substrate. (Claim 11) The thickness may be such that it can be accommodated in a carrying case for accommodating and transporting a plurality of semiconductor wafers (Claim 15), and the outer diameter may be slightly larger than the outer diameter of the semiconductor substrate. (Claim 13). Further, a positioning portion for determining a position in a circumferential direction may be formed in the processing guide.
2).

【0009】なお、上記発明において、半導体基板の外
径が6インチ(150mm)の際には加工ガイドの外径
は8インチ(200mm)であり、半導体基板の外径が
8インチ(200mm)の際には加工ガイドの外径は1
2インチ(300mm)であってもよい(請求項1
4)。上記発明において、テープの厚さは半導体基板の
厚さよりも厚くしてもよく(請求項16)、テープをポ
リオレフィン材で形成してもよい(請求項17)。さら
に、テープの少なくとも一方の側の全面に粘着剤を塗布
してもよく(請求項18)、ダイシングする際に使用さ
れるダイシングテープで形成してもよい(請求項1
9)。
In the above invention, when the outer diameter of the semiconductor substrate is 6 inches (150 mm), the outer diameter of the processing guide is 8 inches (200 mm), and the outer diameter of the semiconductor substrate is 8 inches (200 mm). In some cases, the outer diameter of the processing guide is 1
It may be 2 inches (300 mm).
4). In the above invention, the thickness of the tape may be greater than the thickness of the semiconductor substrate (claim 16), and the tape may be formed of a polyolefin material (claim 17). Further, an adhesive may be applied to the entire surface of at least one side of the tape (Claim 18), or may be formed by a dicing tape used for dicing (Claim 1).
9).

【0010】また、上記発明において、半導体基板をシ
リコン基板で形成し、半導体基板の主面側に予め電気的
に機能する半導体素子を形成してもよい(請求項2
0)。さらに上記薄肉加工工程の後に、薄肉加工工程に
て薄肉化された半導体基板を、半導体基板の外周部分の
テープを切断することで、半導体基板の主面側にテープ
が貼られた状態で半導体基板から加工ガイドを除去する
除去工程と、その後に半導体基板の主面側とは反対の裏
面側に第2のテープを貼り、この第2のテープを介して
第2の加工ガイドに半導体基板を支持する反対面支持工
程と、その後に半導体基板の主面側のテープを剥がすこ
とで、半導体基板の主面を露出させる主面露出工程と、
第2の加工ガイドに第2のテープを介して支持された半
導体基板の主面側からダイシング加工するダイシング工
程と、を有してもよい(請求項21)。
In the above invention, the semiconductor substrate may be formed of a silicon substrate, and a semiconductor element which functions electrically may be formed in advance on the main surface side of the semiconductor substrate.
0). Further, after the above-mentioned thin processing step, the semiconductor substrate thinned in the thin processing step is cut by cutting a tape on the outer peripheral portion of the semiconductor substrate, so that the semiconductor substrate is taped on the main surface side of the semiconductor substrate. Removing a processing guide from the semiconductor substrate, and then attaching a second tape to the back surface opposite to the main surface of the semiconductor substrate, and supporting the semiconductor substrate on the second processing guide via the second tape. The opposite surface supporting step, and a main surface exposing step of exposing the main surface of the semiconductor substrate by peeling off the tape on the main surface side of the semiconductor substrate after that,
A dicing step of dicing from the main surface side of the semiconductor substrate supported by the second processing guide via the second tape (claim 21).

【0011】また上記基板支持工程の前に、半導体基板
の主面側から予め溝を形成する溝形成工程を有し、薄肉
加工工程により半導体基板の裏面側から溝が露出するま
で半導体基板を薄くすることにより、半導体基板をチッ
プ状に分離するようにしてもよい(請求項22)。この
際、溝の深さはチップの厚さより大きくしてもよい(請
求項23)。
In addition, before the substrate supporting step, a groove forming step of forming a groove in advance from the main surface side of the semiconductor substrate is provided, and the semiconductor substrate is thinned until the groove is exposed from the back side of the semiconductor substrate by the thinning step. By doing so, the semiconductor substrate may be separated into chips. At this time, the depth of the groove may be larger than the thickness of the chip.

【0012】次に、請求項24記載の発明においては、
半導体基板の外周をテープを介して支持する加工ガイド
であって、この加工ガイドは、半導体基板の外径より大
きい開口部と、テープの粘着剤が粘着するための所定面
積を有する平面部と、を備えている。これにより、加工
ガイドは半導体基板の外周に位置する状態で半導体基板
を支持するので、直接的に半導体基板へ力が作用しない
ように保護することができ、この半導体基板の欠けや割
れを防止することができるという優れた効果がある。
Next, in the invention according to claim 24,
A processing guide that supports the outer periphery of the semiconductor substrate via a tape, the processing guide has an opening that is larger than the outer diameter of the semiconductor substrate, and a flat portion having a predetermined area for the adhesive of the tape to adhere, It has. Thereby, the processing guide supports the semiconductor substrate in a state of being located on the outer periphery of the semiconductor substrate, so that it is possible to protect the semiconductor substrate so that a force is not directly applied to the semiconductor substrate, and to prevent chipping or cracking of the semiconductor substrate. There is an excellent effect that you can.

【0013】なお、この発明における加工ガイドは、環
状であってもよく(請求項25)、磁石に吸着する材料
により形成されてもよい(請求項26)。また、請求項
27(または請求項30)に記載の発明においては、半
導体基板をテーブルに固定して、半導体基板に対して相
対的に移動する砥石(または研磨布)が半導体基板の主
面とは反対の裏面に接触して研削(または研磨)する研
削加工装置(または研磨加工装置)において、テーブル
の外周において、テープを介して半導体基板を支持する
加工ガイドを固定し、かつ加工ガイドが砥石(または研
磨布)と接触しないように離間させる固定手段を設けて
いる。
The processing guide according to the present invention may be annular (claim 25) or may be formed of a material that is attracted to the magnet (claim 26). Further, in the invention according to claim 27 (or claim 30), the semiconductor substrate is fixed to the table, and the grindstone (or polishing cloth) that moves relatively to the semiconductor substrate is in contact with the main surface of the semiconductor substrate. In a grinding device (or a polishing device) that contacts and grinds (or polishes) the opposite back surface, a processing guide that supports a semiconductor substrate via a tape is fixed on the outer periphery of the table, and the processing guide is a whetstone. (Or a polishing cloth) is provided with a fixing means for separating them so as not to contact with them.

【0014】これにより、研削(または研磨)に際して
半導体基板以外の余分な部材まで研削(または研磨)し
てしまうことを防止することができるので、研削対象
(または研磨対象)を半導体基板のみにして高精度な制
御にて研削加工(または研磨加工)することができると
いう優れた効果がある。なお、上記発明における固定手
段は、テーブルの外周に設置され、加工ガイドを吸着す
る複数の磁石であってもよく(請求項28または請求項
31)、加工ガイドの外周から加工ガイドを固定するス
テーであってもよい(請求項29または請求項32)。
Thus, it is possible to prevent unnecessary members other than the semiconductor substrate from being ground (or polished) during the grinding (or polishing), so that the object to be ground (or polished) is limited to the semiconductor substrate only. There is an excellent effect that grinding (or polishing) can be performed with high-precision control. The fixing means in the above invention may be a plurality of magnets installed on the outer periphery of the table and attracting the processing guide (claim 28 or claim 31), and a stay for fixing the processing guide from the outer circumference of the processing guide. (Claim 29 or claim 32).

【0015】[0015]

【発明の実施の形態】以下、本発明の好ましい一実施形
態を図面に基づいて説明する。この実施例では、ICカ
ードに内蔵されるICチップを搭載したウェハの薄肉加
工方法に本発明を適用した場合について説明する。 (第1実施例)図1は、本発明の第1実施例における半
導体装置の製造工程を示す工程図である。以下、この第
1実施例を図1に示す工程順に従って説明する。なお、
各実施例において、半導体基板をウエハ、素子が形成さ
れる面(鏡面側)を主面、主面と反対側の面(研削、研
磨加工される面)を裏面と称する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described below with reference to the drawings. In this embodiment, a case will be described in which the present invention is applied to a method for processing a thin wall of a wafer on which an IC chip built in an IC card is mounted. (First Embodiment) FIG. 1 is a process diagram showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention. Hereinafter, the first embodiment will be described in accordance with the process sequence shown in FIG. In addition,
In each embodiment, the semiconductor substrate is referred to as a wafer, the surface on which the elements are formed (mirror surface) is referred to as a main surface, and the surface opposite to the main surface (the surface to be ground or polished) is referred to as a back surface.

【0016】図1(a)において、ウエハ(半導体基
板)1は、ウエハプロセスが完了し、素子が形成された
厚さ500〜800μm 、外径6インチ(150mm)
の単結晶シリコンより成っている。まず、ウエハ1の裏
面1aの研削機械加工の準備として、ウエハ1の主面1
bを加工時の損傷や汚染から保護し、研削加工後の強度
や剛性を向上させるため、樹脂などからなる保護用のテ
ープ2をウエハ1の主面1bに貼り付け、テープ2の周
囲を加工ガイドリング3に貼り付け、加工ガイドリング
3の外周に沿ってテープ2をカットする。
In FIG. 1 (a), a wafer (semiconductor substrate) 1 is 500-800 μm thick and has an outer diameter of 6 inches (150 mm) on which a wafer process has been completed and elements have been formed.
Made of single crystal silicon. First, as preparation for grinding machining of the back surface 1a of the wafer 1, the main surface 1
In order to protect b from damage and contamination during processing, and to improve strength and rigidity after grinding, a protective tape 2 made of resin or the like is attached to the main surface 1b of the wafer 1, and the periphery of the tape 2 is processed. The tape 2 is attached to the guide ring 3 and the tape 2 is cut along the outer periphery of the processing guide ring 3.

【0017】具体的には、図1(b)に示すように、ウ
エハマウンタ装置15を用い、真空吸着タイプのテーブ
ル16に、ウエハ1の主面1bが上になるようにセット
し、その外周に加工ガイドリング3をセットする。テー
ブル16は、スプリングで支持されて上下方向に移動可
能となっている。そして加工ガイドリング3の平面部3
dに対してウエハ1の上面が多少高くなる位置にセット
し、その上からテープ2をウエハ1と加工ガイドリング
3とに同時に貼り付ける。このときスプリングの作用に
より、テープ2がウエハ1の全面に密着する。なお、図
1(b)に示す工程は、請求項2における基板支持工程
に相当する。
Specifically, as shown in FIG. 1 (b), a wafer mounter 15 is used to set a wafer 1 on a vacuum suction type table 16 such that the main surface 1b of the wafer 1 faces upward. The processing guide ring 3 is set in. The table 16 is supported by a spring and is movable in the vertical direction. And the plane part 3 of the processing guide ring 3
The upper surface of the wafer 1 is set at a position slightly higher than d, and the tape 2 is simultaneously attached to the wafer 1 and the processing guide ring 3 from above. At this time, the tape 2 comes into close contact with the entire surface of the wafer 1 by the action of the spring. The step shown in FIG. 1B corresponds to the substrate supporting step in claim 2.

【0018】テープ2は、機械加工後に薄肉化したウエ
ハ1の強度あるいは剛性を保持するため、加工後のウエ
ハ1の厚さよりも厚い基材が用いられる。その基材は樹
脂などで、ポリオレフィン、ポリエチレンテレフタレー
トなどが良い。また、それ以外の基材としては、ビニー
ル系であればポリ塩化ビニール、ポリエチレン系であれ
ばエチレン・酢酸ビニル共重合体を用いても良い。
As the tape 2, a base material thicker than the thickness of the processed wafer 1 is used to maintain the strength or rigidity of the thinned wafer 1 after the mechanical processing. The base material is a resin or the like, and is preferably polyolefin, polyethylene terephthalate, or the like. In addition, as the other base material, polyvinyl chloride may be used if it is a vinyl type, and ethylene / vinyl acetate copolymer may be used if it is a polyethylene type.

【0019】なお、テープ2はダイシング時にウエハを
加工ガイド枠に固定するためのダイシングテープを用い
ても良い。テープ2には粘着剤2bが全面に塗布されて
おり、この粘着剤2bは紫外線照射あるいは加熱により
粘着力が低下するものを用いる。加工ガイドリング3
は、ウエハ1の汚染を防止し、かつ磁石で固定可能とす
るためにステンレス材から成っている。その厚さは、強
度あるいは剛性を向上するためウエハ1より厚く、ウエ
ハを複数枚収納して運搬するキャリングケースに収納で
きる厚さにしている。また、加工ガイドリング3の外径
は、購入可能なウエハ1外径(6インチ、8インチ、1
2インチ)に合わせた自動搬送ラインも通過可能なよう
に、購入可能なウエハの一回り大きなサイズと同一とな
るように8インチ(200mm)である。
As the tape 2, a dicing tape for fixing the wafer to the processing guide frame at the time of dicing may be used. An adhesive 2b is applied to the entire surface of the tape 2, and the adhesive 2b whose adhesive strength is reduced by ultraviolet irradiation or heating is used. Machining guide ring 3
Is made of stainless steel so as to prevent contamination of the wafer 1 and to enable fixing with a magnet. The thickness is larger than that of the wafer 1 in order to improve the strength or rigidity, and is set to a thickness that can be stored in a carrying case that stores and transports a plurality of wafers. The outer diameter of the processing guide ring 3 is the outer diameter of the wafer 1 that can be purchased (6 inches, 8 inches, 1 inch).
The size is 8 inches (200 mm) so as to be the same as one size larger than the size of a commercially available wafer so that an automatic transfer line adjusted to 2 inches can be passed.

【0020】また、図13および図14に示すように加
工ガイドリング3は環状で、ウエハ1の周囲で支持する
ためウエハ1の外径より大きな開口部3cと、テープ2
の粘着剤2bが粘着して所定の接着力を発揮するための
所定面積を有する平面部3dとから構成される。また、
ウエハ1のオリフラ(位置決め用の切り欠け)1dと同
様に、加工ガイドリング3の外周にオリフラ3eが形成
されている。このオリフラ3eは、ウエハ1をダイシン
グする時などに利用され、ウエハ1をガイドリング3に
貼り付けるときに、両方のオリフラを合わせる。また、
図14に示すように、ウエハ1が位置決め用のノッチ1
eの時は、加工ガイドリング3にもノッチ3fが形成さ
れている。
As shown in FIGS. 13 and 14, the processing guide ring 3 is annular, and has an opening 3c larger than the outer diameter of the wafer 1 for supporting around the wafer 1;
And a flat portion 3d having a predetermined area for causing the pressure-sensitive adhesive 2b to adhere and exhibit a predetermined adhesive force. Also,
Similar to the orientation flat (notch for positioning) 1d of the wafer 1, an orientation flat 3e is formed on the outer periphery of the processing guide ring 3. The orientation flat 3e is used, for example, when dicing the wafer 1, and aligns both orientation flats when attaching the wafer 1 to the guide ring 3. Also,
As shown in FIG. 14, the wafer 1 has the notch 1 for positioning.
In the case of e, a notch 3f is also formed in the processing guide ring 3.

【0021】ウエハ1を加工ガイドリング3に貼り付け
た状態で、図示しないキャリングケースに収納して、次
の工程である研削工程に運搬する。次に、図1(c)に
示すように、真空吸着タイプの研削テーブル4上にテー
プ2側を下にしてウエハ1を吸着する。その後、テープ
2の弾性を利用して加工ガイドリング3を上から押さえ
つける事により、加工ガイドリング3がウエハ1の裏面
1aより下方に位置し、研削時に砥石5が当たらないよ
うに離間させた状態で加工ガイドリング3を研削テーブ
ル4の外周にステー13により固定する。
With the wafer 1 attached to the processing guide ring 3, the wafer 1 is housed in a carrying case (not shown) and transported to the next grinding step. Next, as shown in FIG. 1C, the wafer 1 is sucked on the vacuum suction type grinding table 4 with the tape 2 side down. Thereafter, the processing guide ring 3 is pressed down from above using the elasticity of the tape 2 so that the processing guide ring 3 is positioned below the back surface 1a of the wafer 1 and is separated so that the grindstone 5 does not hit during grinding. Then, the processing guide ring 3 is fixed to the outer periphery of the grinding table 4 by the stay 13.

【0022】なお、加工ガイドリング3を研削テーブル
4の外周に固定するために、研削テーブル4外周に複数
の磁石を設置してもよい。これにより、磁石による加工
ガイドリング3の固定は、ステー13で固定するときと
比較して、固定と取り外しが容易になる。このようにウ
エハ1を吸着し、加工ガイドリング3を固定した状態
で、ウエハ1を100μm まで研削して薄くする。
In order to fix the machining guide ring 3 on the outer periphery of the grinding table 4, a plurality of magnets may be provided on the outer periphery of the grinding table 4. Thus, the fixing and removal of the processing guide ring 3 by the magnet is easier than the case of fixing by the stay 13. In this manner, the wafer 1 is sucked and the processing guide ring 3 is fixed, and the wafer 1 is ground to a thickness of 100 μm to be thin.

【0023】次に、図1(d)に示すように、上方にあ
る真空吸着タイプの研磨テーブル6にテープ2側を上に
してウエハ1を吸着する。その後、テープ2の弾性を利
用し、加工ガイドリング3を上方に押さえつける事によ
り、加工ガイドリング3がウエハ1の裏面1aより上方
に位置され、研磨時に研磨布9が当たらないように離間
させた状態で加工ガイドリング3を研磨テーブル6の外
周にステー14により固定する。
Next, as shown in FIG. 1 (d), the wafer 1 is sucked on the vacuum suction type polishing table 6 above with the tape 2 side up. Thereafter, by utilizing the elasticity of the tape 2 to press the processing guide ring 3 upward, the processing guide ring 3 is positioned above the back surface 1a of the wafer 1 and is separated so that the polishing pad 9 does not hit during polishing. In this state, the processing guide ring 3 is fixed to the outer periphery of the polishing table 6 by the stay 14.

【0024】なお、加工ガイドリング3を研磨テーブル
4の外周に研磨するために、研磨テーブル6外周に複数
の磁石を設置してもよい。こうすることにより、磁石に
よる加工ガイドリング3の固定は、ステー14で固定す
るときと比較して、固定と取り外しが容易になる。ま
た、磁石、ステーに代えてネジ等で固定しても良い。そ
の後、通常行われている研磨(ケミカル・メカニカル・
ポリッシング)で、前記研削機械加工による主面の凹凸
(条痕)や破砕層を除去する。たとえば、研削面から3
μm を研磨で除去する。なお、図1(c)〜図1(d)
に示す工程は請求項2における薄肉加工工程に相当す
る。
In order to polish the processing guide ring 3 on the outer periphery of the polishing table 4, a plurality of magnets may be provided on the outer periphery of the polishing table 6. By doing so, the fixing and removal of the machining guide ring 3 by the magnet becomes easier than when the stay is fixed by the stay 14. Further, it may be fixed with screws or the like instead of the magnet and the stay. Then, the usual polishing (chemical, mechanical,
Polishing) removes irregularities (streaks) and a crushed layer on the main surface due to the grinding machine processing. For example, 3
Remove μm by polishing. 1 (c) to 1 (d).
The step shown in (2) corresponds to the thin wall processing step in claim 2.

【0025】次に、図1(e)および図1(e)以降の
続きの工程を示す図2(a)〜図2(e)に示すよう
に、加工ガイドリング3からダイシング用のガイド枠3
1にウエハ1を移す。具体的には、ウエハマウンタ装置
の真空吸着タイプのテーブル17に、研削および研磨さ
れたウエハ1に貼り付けたテープ2を下面にして吸着さ
せ(図1(e))、この状態でテープ2をウエハ1の外
周に沿ってカットし、加工ガイドリング3を取る(図2
(a))。なお、図2(a)に示す工程は、請求項21
における除去工程に相当する。
Next, as shown in FIG. 1 (e) and FIG. 2 (a) to FIG. 2 (e) showing subsequent steps after FIG. 1 (e), a guide frame for dicing is formed from the machining guide ring 3. 3
1 is transferred to the wafer 1. Specifically, the tape 2 attached to the ground and polished wafer 1 is sucked down on the vacuum suction type table 17 of the wafer mounter device (FIG. 1 (e)), and the tape 2 is held in this state. Cut along the outer periphery of the wafer 1 and remove the processing guide ring 3 (FIG. 2).
(A)). The step shown in FIG.
Corresponds to the removing step.

【0026】そして、この吸着状態のままダイシング用
のガイド枠31をウエハ1の周囲にセットして、ウエハ
1の裏面とガイド枠31に粘着剤21bを塗布したダイ
シングテープ21を同時に貼り付け、ガイド枠31に沿
ってガイド枠31の上でダイシングテープ21をカット
する(図2(b))。次に、反転させて(図2
(c))、ウエハ1の主面1b側の保護用テープ2を剥
離する(図2(d))。この際、ウエハ1の裏面側を吸
着した状態でヒーターにより温度をかける、もしくは紫
外線照射によりテープ2の粘着剤の粘着力を弱めて剥離
する。なお、図2(b)に示す工程は請求項21におけ
る反対面支持工程に相当し、図2(d)に示す工程は請
求項21における主面露出工程に相当する。
Then, a guide frame 31 for dicing is set around the wafer 1 in the suction state, and a dicing tape 21 coated with an adhesive 21b is adhered to the back surface of the wafer 1 and the guide frame 31 at the same time. The dicing tape 21 is cut on the guide frame 31 along the frame 31 (FIG. 2B). Next, it is inverted (FIG. 2)
(C)), the protective tape 2 on the main surface 1b side of the wafer 1 is peeled off (FIG. 2 (d)). At this time, a temperature is applied by a heater while the back surface side of the wafer 1 is attracted, or the adhesive force of the adhesive of the tape 2 is reduced by ultraviolet irradiation, and the tape 2 is peeled off. The step shown in FIG. 2B corresponds to the opposite surface supporting step in claim 21, and the step shown in FIG. 2D corresponds to the main surface exposing step in claim 21.

【0027】なお、ダイシング用のガイド枠31は、上
記した加工ガイドリング3と同一部材にすると、ガイド
を複数準備する必要がなく実用上のメリットがある。ま
た、テープ2とダイシングテープ21も同一部材にする
と、テープを複数準備する必要がなく、実用上のメリッ
トがある。次に、図2(e)に示すように、ダイシング
ブレード7によりウエハ1を所定の大きさのチップ単位
状にカットする。なお、磁石46はガイド枠31を固定
させるためのものである。なお、図2(e)に示す工程
は請求項3におけるチップ分離工程および請求項21に
おけるダイシング工程に相当する。
When the guide frame 31 for dicing is made of the same member as the processing guide ring 3, there is no need to prepare a plurality of guides, and there is a practical advantage. Further, if the tape 2 and the dicing tape 21 are made of the same material, there is no need to prepare a plurality of tapes, and there is a practical advantage. Next, as shown in FIG. 2E, the wafer 1 is cut into chip units of a predetermined size by a dicing blade 7. The magnet 46 is for fixing the guide frame 31. The step shown in FIG. 2E corresponds to the chip separating step in claim 3 and the dicing step in claim 21.

【0028】上述したように、機械加工によりウエハ1
を薄肉化する際に、ウエハ1をテープ2と加工ガイドリ
ング3により支持した状態で薄く加工するため、ウエハ
1の厚みを10〜100μm、更には50μm程度ま
で、割れや欠けを生じさせることなく加工できる。ま
た、加工後に、ウエハ1を次の工程などに運搬する時
も、ウエハ1が薄くなったにも係わらず加工ガイドリン
グ3を利用して運搬すると、ウエハ1には運搬時の応力
が加わりにくいため運搬中にウエハ1が割れたり欠けた
りすることがなくなる。また、ウエハ1が部分的に割れ
ても、それ以外の部分は良品として加工または組み付け
が可能であるため、歩留りが向上する。
As described above, the wafer 1 is machined.
When the thickness of the wafer 1 is reduced, the wafer 1 is thinned while being supported by the tape 2 and the processing guide ring 3, so that the thickness of the wafer 1 is reduced to 10 to 100 μm, and further to about 50 μm without causing cracks or chipping. Can be processed. In addition, when the wafer 1 is transported using the processing guide ring 3 even after the wafer 1 is transported to the next step or the like after the processing even though the wafer 1 is thinned, stress during the transport is less likely to be applied to the wafer 1. Therefore, the wafer 1 is not broken or chipped during transportation. Further, even if the wafer 1 is partially broken, the other parts can be processed or assembled as non-defective products, so that the yield is improved.

【0029】(第2実施例)図3は、本発明の第2実施
例における半導体装置の製造工程を示す工程図である。
以下、この第2実施例を図3に示す工程順に従って上記
第1実施例と異なる部分のみ説明する。まず図3(a)
に示すように素子が形成されたウエハ1の裏面側を研削
加工する前に、ダイシング加工をウエハ1の裏面側から
行うときのカットの基準(ダイシング基準面)とするた
めに、主面(素子形成面)のスクライブラインから一定
の距離で、かつスクライブラインと平行となるように
x、y軸に沿って、ウエハ1の端部10をカットする。
(Second Embodiment) FIG. 3 is a process diagram showing a manufacturing process of a semiconductor device according to a second embodiment of the present invention.
Hereinafter, only the portions of the second embodiment that are different from those of the first embodiment will be described in accordance with the process sequence shown in FIG. First, FIG.
Before grinding the back surface of the wafer 1 on which the elements are formed as shown in FIG. 1, the main surface (the element surface) is used as a cutting reference (dicing reference surface) when dicing is performed from the back surface of the wafer 1. The edge 10 of the wafer 1 is cut along the x and y axes at a fixed distance from the scribe line on the (formation surface) and parallel to the scribe line.

【0030】次に、図3(b)に示すように、第1実施
例と同様に、テープ2によりウエハ1を加工ガイドリン
グ3に支持し(b)、その後は、第1実施例と同様に研
削工程および研磨工程を行う。そして、図3(c)に示
すように、ダイシング用のガイド枠31を磁石46で固
定させた上で、予め入れておいたウエハ1の端部10の
ダイシング基準面に合わせてウエハ1を所定のチップサ
イズにダイシングする。この際、ダイシングブレード7
の歯幅を考慮してカットすることが望ましい。
Next, as shown in FIG. 3B, the wafer 1 is supported on the processing guide ring 3 by the tape 2 as in the first embodiment (b), and thereafter, the same as in the first embodiment. A grinding step and a polishing step are performed. Then, as shown in FIG. 3C, the dicing guide frame 31 is fixed with the magnet 46, and the wafer 1 is fixed to a predetermined dicing reference surface of the end portion 10 of the wafer 1 which has been previously inserted. Dicing to chip size. At this time, the dicing blade 7
It is desirable to cut in consideration of the tooth width.

【0031】(第3実施例)図4は、本発明の第3実施
例における半導体装置の製造工程を示す工程図である。
以下、この第3実施例を図4に示す工程順に従って上記
第1実施例と異なる部分のみ説明する。まず図3(a)
および図3(b)に示すように、ウエハ1をテープ2に
より加工ガイドリング3に貼り付けた後、ウエハ1の裏
面側を研削加工する前に、ダイシング加工時のカットの
基準となるマークを、ウエハ1と加工ガイドリング3の
間のテープ2にダイシング基準線(x、y)を印す。こ
の際、ダイシングのブレード幅等基準となる位置は決め
ておくのが望ましい。
(Third Embodiment) FIG. 4 is a process chart showing a manufacturing process of a semiconductor device according to a third embodiment of the present invention.
Hereinafter, only the portions of the third embodiment that are different from the first embodiment will be described in accordance with the process sequence shown in FIG. First, FIG.
As shown in FIG. 3B, after the wafer 1 is attached to the processing guide ring 3 with the tape 2 and before grinding the back surface of the wafer 1, a mark serving as a reference for cutting during dicing is formed. A dicing reference line (x, y) is marked on the tape 2 between the wafer 1 and the processing guide ring 3. At this time, it is desirable to determine a reference position such as a dicing blade width.

【0032】その上で、第1実施例と同様に、研削工程
および研磨工程を行う。そしてダイシング工程におい
て、予め印しておいたテープ2のダイシング基準線
(x、y)に沿ってウエハ1を所定のチップサイズに合
わせダイシングする。この際、テープに印した基準線に
従ってカットすることにより、正確な位置合わせが可能
となる。
Then, a grinding step and a polishing step are performed as in the first embodiment. Then, in the dicing step, the wafer 1 is diced along a pre-marked dicing reference line (x, y) of the tape 2 to a predetermined chip size. At this time, accurate positioning can be performed by cutting according to the reference line marked on the tape.

【0033】(第4実施例)図5は、本発明の第4実施
例における半導体装置の製造工程を示す工程図である。
以下、この第4実施例を図5に示す工程順に従って上記
第1実施例と異なる部分のみ説明する。まず、第1実施
例と同様に、テープ貼り付け工程、研削工程、及び研磨
工程を行う。
(Fourth Embodiment) FIG. 5 is a process chart showing a manufacturing process of a semiconductor device according to a fourth embodiment of the present invention.
Hereinafter, the fourth embodiment will be described with respect to only portions different from the first embodiment in accordance with the process sequence shown in FIG. First, similarly to the first embodiment, a tape attaching step, a grinding step, and a polishing step are performed.

【0034】次に、図5に示すように、ウエハ1の主面
(素子形成面)側のアライメントマークを、裏面側から
赤外光等を透過させて検出器11により読み取り、スク
ライブラインに沿ってダイシング加工を行い、所定のチ
ップサイズにカットする。この際、アライメントマーク
にはダイシングの顕微鏡レンズによるxy方向の基板に
対する平行出しができるようにすることが望ましい。
Next, as shown in FIG. 5, an alignment mark on the main surface (element forming surface) side of the wafer 1 is read by the detector 11 by transmitting infrared light or the like from the back surface side, and is read along the scribe line. To perform dicing, and cut to a predetermined chip size. At this time, it is desirable that the alignment mark can be parallelized to the substrate in the xy directions by a dicing microscope lens.

【0035】(第5実施例)図6は、本発明の第5実施
例における半導体装置の製造工程を示す工程図である。
以下、この第5実施例を図6に示す工程順に従って上記
第1実施例と異なる部分のみ説明する。まず、図6
(a)に示すように、ウエハ1の裏面側を研削加工する
前に、予めウエハ1の主面(素子形成面)側のスクライ
ブラインに沿って、所定深さの溝18を形成する。溝1
8の深さは、最終のチップの厚さより浅い場合と深い場
合とがある。
(Fifth Embodiment) FIG. 6 is a process chart showing a manufacturing process of a semiconductor device according to a fifth embodiment of the present invention.
Hereinafter, the fifth embodiment will be described with respect to only the portions different from the first embodiment in accordance with the process sequence shown in FIG. First, FIG.
As shown in (a), before grinding the back surface of the wafer 1, a groove 18 having a predetermined depth is formed in advance along a scribe line on the main surface (element formation surface) side of the wafer 1. Groove 1
The depth 8 may be shallower or deeper than the final chip thickness.

【0036】次に、図6(b)〜図6(c)に示すよう
に、ウエハ1の主面(素子形成面)側をテープ2に貼り
付けた状態でウエハ1の裏面側の研削加工および研磨加
工を行う。これにより、図6(c)に示すように、研磨
加工後にチップ単位に分割されたウエハ1を得ることが
できる。この際、ウエハ1に予め形成した溝18の深さ
が浅い場合には、テープを剥がしてからウエハ1を壁開
してチップ単位に分割し、溝18の深さが深い場合に
は、研磨により溝18を露出させて、研磨加工において
チップ状に分割された状態にする。
Next, as shown in FIGS. 6B to 6C, the back surface of the wafer 1 is ground while the main surface (element forming surface) side of the wafer 1 is adhered to the tape 2. And polishing. As a result, as shown in FIG. 6C, a wafer 1 divided into chips after polishing can be obtained. At this time, if the depth of the groove 18 formed in advance on the wafer 1 is shallow, the tape is peeled off, the wafer 1 is cut open and the wafer 1 is divided into chips, and if the depth of the groove 18 is deep, polishing is performed. The groove 18 is exposed to form a chip-like state in the polishing process.

【0037】(第6実施例)図7は、本発明の第6実施
例における半導体装置の製造工程を示す工程図である。
以下、この第6実施例を図7に示す工程順に従って上記
第1実施例と異なる部分のみ説明する。まず、図7
(a)に示すように、主面(素子形成面)のスクライブ
ラインに溝19を形成した後、溝19内を有機溶剤に溶
ける材料20で埋設する。この材料20は、たとえばワ
ックス、レジスト等とする。
(Sixth Embodiment) FIG. 7 is a process chart showing a manufacturing process of a semiconductor device according to a sixth embodiment of the present invention.
Hereinafter, only the portions of the sixth embodiment that are different from the first embodiment will be described in accordance with the process sequence shown in FIG. First, FIG.
As shown in (a), after forming a groove 19 in a scribe line on the main surface (element formation surface), the inside of the groove 19 is buried with a material 20 soluble in an organic solvent. This material 20 is, for example, wax, resist, or the like.

【0038】その上で、図7(b)〜図7(c)に示す
ように、ウエハ1の主面(素子形成面)側をテープ2に
貼り付けた状態でウエハ1の裏面側の研削加工および研
磨加工を行う。これにより、図7(c)に示すように、
研磨加工後にチップ単位に分割された基板を得ることが
できる。この場合、テープ2を剥がしてから壁開してチ
ップ単位に分割してもよい。また、研磨工程で溝19を
埋設した材料20がウエハ1の裏面に露出するまで研磨
を行った後、有機溶剤で該材料20を溶かして、チップ
状に分割してもよい。
Then, as shown in FIGS. 7 (b) to 7 (c), the back surface of the wafer 1 is ground while the main surface (element forming surface) side of the wafer 1 is adhered to the tape 2. Perform processing and polishing. As a result, as shown in FIG.
After the polishing, a substrate divided into chips can be obtained. In this case, the tape 2 may be peeled off, the wall may be opened, and the tape 2 may be divided into chip units. Further, the polishing may be performed until the material 20 in which the grooves 19 are buried is exposed on the back surface of the wafer 1, and then the material 20 may be dissolved in an organic solvent to be divided into chips.

【0039】次にさらに他の実施例について説明する。
上記第3実施例ではウエハ1と加工ガイドリング3との
間のテープ2にダイシング基準(x、y)を印したが、
図8に示すように、加工ガイドリング3自体にダイシン
グ基準(x、y)を予め設けられるようにしてもよい。
このような加工ガイドリング3を用いることにより、ダ
イシング時にウエハ1の位置決めが容易になる。さらに
図12に示すように、ウェハ1の裏面側にダイシング基
準(x、y)を印すようにしてもよい。
Next, still another embodiment will be described.
In the third embodiment, the dicing reference (x, y) is marked on the tape 2 between the wafer 1 and the processing guide ring 3.
As shown in FIG. 8, a dicing reference (x, y) may be provided in advance on the processing guide ring 3 itself.
The use of such a processing guide ring 3 facilitates positioning of the wafer 1 during dicing. Further, as shown in FIG. 12, a dicing reference (x, y) may be marked on the back side of the wafer 1.

【0040】また上記各実施例では、テープ2として片
面に粘着剤が塗布されたテープを使用した場合について
説明したが、図9に示すように、テープ2として両面に
粘着剤が塗布された、いらゆる両面粘着タイプのテープ
を用いてもよい。図9では、ウエハ1の裏面が両面テー
プ22の表面に、両面テープ22の裏面が加工ガイドリ
ング3に各々貼り付けられて、加工ガイドリング3にウ
エハ1が支持される。この状態で、研磨などのテーブル
41にウエハ1を、加工ガイドリング3をテーブル41
の外周に固定する。したがって、加工ガイドリング3
は、両面テープ22の裏側に位置するため、研削砥石に
直接接触することなく離間して設置される。
Further, in each of the above embodiments, the case where a tape coated with an adhesive on one side is used as the tape 2 has been described, but as shown in FIG. Any double-sided adhesive tape may be used. In FIG. 9, the back surface of the wafer 1 is attached to the front surface of the double-sided tape 22, and the back surface of the double-sided tape 22 is attached to the processing guide ring 3, and the wafer 1 is supported by the processing guide ring 3. In this state, the wafer 1 is placed on the table 41 for polishing and the processing guide ring 3 is placed on the table 41.
To the outer periphery of Therefore, the machining guide ring 3
Are located on the back side of the double-sided tape 22, so that they are spaced apart without directly contacting the grinding wheel.

【0041】さらに、上記各実施例では、加工ガイドリ
ング3がウエハ1よりも厚いものを使用した場合につい
て説明したが、図10に示すように、加工ガイドリング
31をウエハ1より薄くしてもよい。すなわち、図10
に示すように、加工ガイドリング31がウエハ1よりも
薄いため、ウエハ1を研削する場合に、加工ガイドリン
グ31が砥石に接触しない。なお、加工ガイドリング3
1は、ウエハ1の研磨後の厚さより薄く設定されてお
り、その強度を保つためにステンレスあるいはセラミッ
クから成っている。
Further, in each of the above embodiments, the case where the processing guide ring 3 is thicker than the wafer 1 has been described. However, as shown in FIG. Good. That is, FIG.
Since the processing guide ring 31 is thinner than the wafer 1, the processing guide ring 31 does not contact the grindstone when the wafer 1 is ground. In addition, machining guide ring 3
Numeral 1 is set thinner than the thickness of the wafer 1 after polishing, and is made of stainless steel or ceramic in order to maintain its strength.

【0042】さらに、図11に示すように、テープとし
て両面テープ23を、加工ガイドとしてウエハ1より薄
い加工ガイドリング31を使用し、さらに加工ガイドリ
ング31の補強用リング33を両面テープ23を介して
反対面に設けてもよい。これにより、固定が容易で、か
つ強度あるいは剛性が向上した加工ガイドリングを提供
できる。
Further, as shown in FIG. 11, a double-sided tape 23 is used as a tape, a processing guide ring 31 thinner than the wafer 1 is used as a processing guide, and a reinforcing ring 33 of the processing guide ring 31 is further interposed through the double-sided tape 23. May be provided on the opposite surface. This makes it possible to provide a machining guide ring that can be easily fixed and has improved strength or rigidity.

【0043】また、図1において、テーブル4の直径
と、テープ2および加工ガイドリング3の外周の直径と
を合わせると、加工ガイドリング3の固定がしやすくな
る。
In FIG. 1, if the diameter of the table 4 and the diameter of the outer circumference of the tape 2 and the processing guide ring 3 are matched, the processing guide ring 3 can be easily fixed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示す工程図である。FIG. 1 is a process chart showing a first embodiment of the present invention.

【図2】上記第1実施例の続きを示す工程図である。FIG. 2 is a process drawing showing a continuation of the first embodiment.

【図3】本発明の第2実施例を示す工程図である。FIG. 3 is a process chart showing a second embodiment of the present invention.

【図4】本発明の第3実施例を示す工程図である。FIG. 4 is a process chart showing a third embodiment of the present invention.

【図5】本発明の第4実施例を示す工程図である。FIG. 5 is a process chart showing a fourth embodiment of the present invention.

【図6】本発明の第5実施例を示す工程図である。FIG. 6 is a process chart showing a fifth embodiment of the present invention.

【図7】本発明の第6実施例を示す工程図である。FIG. 7 is a process chart showing a sixth embodiment of the present invention.

【図8】本発明のダイシング基準に関する他の実施例を
示す工程図である。
FIG. 8 is a process chart showing another embodiment relating to the dicing standard of the present invention.

【図9】本発明のテープに関する他の実施例を示す工程
図である。
FIG. 9 is a process chart showing another embodiment of the tape of the present invention.

【図10】本発明の加工ガイドリングに関する他の実施
例を示す工程図である。
FIG. 10 is a process drawing showing another embodiment of the processing guide ring of the present invention.

【図11】本発明の加工ガイドリングに関するさらに他
の実施例を示す工程図である。
FIG. 11 is a process chart showing still another embodiment of the processing guide ring of the present invention.

【図12】本発明のダイシング基準に関するさらに他の
実施例を示す工程図である。
FIG. 12 is a process chart showing still another embodiment relating to the dicing standard of the present invention.

【図13】本発明における加工ガイドリングの形状を示
す構造図である。
FIG. 13 is a structural diagram showing a shape of a processing guide ring in the present invention.

【図14】本発明における加工ガイドリングの他の形状
を示す構造図である。
FIG. 14 is a structural view showing another shape of the processing guide ring in the present invention.

【符号の説明】[Explanation of symbols]

1 ウエハ 2 テープ 3 加工ガイドリング 4 研削テーブル 5 研削砥石 7 ダイシングブレード Reference Signs List 1 wafer 2 tape 3 processing guide ring 4 grinding table 5 grinding wheel 7 dicing blade

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/78 N (72)発明者 泉 敏文 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 加納 史義 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/78 N (72) Inventor Toshifumi Izumi 1-chome, Showa-cho, Kariya-shi, Aichi Prefecture Inside DENSO Corporation (72) Inventor Fumiyoshi Kano 1-1-1, Showa-cho, Kariya-shi, Aichi Prefecture Inside DENSO Corporation

Claims (32)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の主面側を、粘着剤の塗布さ
れた保護用のテープを介して前記半導体基板より大きな
開口を有する加工ガイドに支持し、この支持した状態
で、前記半導体基板の裏面側から前記半導体基板の厚さ
を薄くした後でチップ状に分離した、ICカードに用い
られる半導体装置。
1. A main surface side of a semiconductor substrate is supported by a processing guide having an opening larger than the semiconductor substrate via a protective tape coated with an adhesive, and the semiconductor substrate is supported in this state. A semiconductor device used for an IC card, wherein the thickness of the semiconductor substrate is reduced from the back side and then separated into chips.
【請求項2】 半導体基板の主面側に保護用のテープを
貼るとともに、前記テープの周囲を加工ガイドに貼るこ
とにより、前記半導体基板を前記加工ガイドに支持する
基板支持工程と、 前記加工ガイドに前記テープを介して支持された前記半
導体基板を、前記半導体基板の裏面側から前記半導体基
板の厚さを薄くする薄肉加工工程と、 を有することを特徴とする半導体装置の製造方法。
2. A substrate supporting step of attaching a protective tape to a main surface side of a semiconductor substrate and attaching a periphery of the tape to a processing guide, thereby supporting the semiconductor substrate on the processing guide; A process of reducing the thickness of the semiconductor substrate supported on the semiconductor substrate via the tape from the back surface side of the semiconductor substrate.
【請求項3】 請求項2において、 前記薄肉加工工程の後に、前記加工ガイドに前記テープ
を介して支持された半導体基板を、チップ状に分離する
チップ分離工程を有することを特徴とする半導体装置の
製造方法。
3. The semiconductor device according to claim 2, further comprising, after the thinning step, a chip separating step of separating a semiconductor substrate supported by the processing guide via the tape into chips. Manufacturing method.
【請求項4】 請求項2において、前記薄肉加工工程
は、 砥石により前記半導体基板の裏面を研削する研削工程で
あることを特徴とする半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 2, wherein the thinning step is a grinding step of grinding a back surface of the semiconductor substrate with a grindstone.
【請求項5】 請求項2において、前記薄肉加工工程
は、 研磨布により前記半導体基板の裏面を研磨する研磨工程
であることを特徴とする半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 2, wherein the thinning step is a polishing step of polishing a back surface of the semiconductor substrate with a polishing cloth.
【請求項6】 請求項2において、前記薄肉加工工程
は、 砥石により前記半導体基板の裏面を研削する研削工程
と、 該研削工程を経た後で、研磨布により前記半導体基板の
裏面を研磨する研磨工程と、 であることを特徴とする半導体装置の製造方法。
6. The polishing method according to claim 2, wherein the thinning step includes: a grinding step of grinding a back surface of the semiconductor substrate with a grindstone; and a polishing step of polishing the back surface of the semiconductor substrate with a polishing cloth after the grinding step. And a method for manufacturing a semiconductor device.
【請求項7】 請求項4において、前記加工ガイドは、 前記研削工程時に前記砥石に対して離間して固定される
ことを特徴とする半導体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 4, wherein the processing guide is fixed to be separated from the grindstone during the grinding step.
【請求項8】 請求項5において、前記加工ガイドは、 前記研磨工程時に前記研磨布に対して離間して固定され
ることを特徴とする半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 5, wherein the processing guide is fixed to the polishing cloth so as to be separated during the polishing step.
【請求項9】 請求項2において、前記加工ガイドは前
記半導体基板を汚染しない材料から成ることを特徴とす
る半導体装置の製造方法。
9. The method according to claim 2, wherein the processing guide is made of a material that does not contaminate the semiconductor substrate.
【請求項10】 請求項2において、前記加工ガイドは
ステンレス材からなることを特徴とする半導体装置の製
造方法。
10. The method according to claim 2, wherein the processing guide is made of a stainless material.
【請求項11】 請求項2において、前記加工ガイドの
厚さは前記半導体基板よりも厚いことを特徴とする半導
体装置の製造方法。
11. The method according to claim 2, wherein a thickness of the processing guide is larger than a thickness of the semiconductor substrate.
【請求項12】 請求項2において、前記加工ガイドに
は、周方向の位置を決める位置決め部が形成されている
ことを特徴とする半導体装置の製造方法。
12. The method for manufacturing a semiconductor device according to claim 2, wherein a positioning portion for determining a position in a circumferential direction is formed in the processing guide.
【請求項13】 請求項2において、前記加工ガイドの
外径は前記半導体基板の外径より一回り大きいことを特
徴とする半導体装置の製造方法。
13. The method of manufacturing a semiconductor device according to claim 2, wherein an outer diameter of the processing guide is slightly larger than an outer diameter of the semiconductor substrate.
【請求項14】 請求項13において、前記半導体基板
の外径が6インチ(150mm)の際には前記加工ガイ
ドの外径は8インチ(200mm)であり、前記半導体
基板の外径が8インチ(200mm)の際には前記加工
ガイドの外径は12インチ(300mm)であることを
特徴とする半導体装置の製造方法。
14. The semiconductor device according to claim 13, wherein when the outer diameter of the semiconductor substrate is 6 inches (150 mm), the outer diameter of the processing guide is 8 inches (200 mm), and the outer diameter of the semiconductor substrate is 8 inches. (200 mm), wherein the outer diameter of the processing guide is 12 inches (300 mm).
【請求項15】 請求項2において、前記加工ガイドの
厚さは半導体ウエハを複数収納して運搬するキャリング
ケースに収納できる厚さであることを特徴とする半導体
装置の製造方法。
15. The method according to claim 2, wherein the thickness of the processing guide is a thickness that can be stored in a carrying case that stores and transports a plurality of semiconductor wafers.
【請求項16】 請求項2において、前記テープの厚さ
は前記加工ガイドに支持される前記半導体基板の厚さよ
りも厚いことを特徴とする半導体装置の製造方法。
16. The method according to claim 2, wherein a thickness of the tape is larger than a thickness of the semiconductor substrate supported by the processing guide.
【請求項17】 請求項2において、前記テープはポリ
オレフィン材から成ることを特徴とする半導体装置の製
造方法。
17. The method according to claim 2, wherein the tape is made of a polyolefin material.
【請求項18】 請求項2において、前記テープには、
少なくとも一方の側の全面に粘着剤が塗布されているこ
とを特徴とする半導体装置の製造方法。
18. The method according to claim 2, wherein:
A method for manufacturing a semiconductor device, wherein an adhesive is applied to at least one entire surface.
【請求項19】 請求項2において、前記テープは、ダ
イシングする際に使用されるダイシングテープであるこ
とを特徴とする半導体装置の製造方法。
19. The method according to claim 2, wherein the tape is a dicing tape used for dicing.
【請求項20】 請求項2において、前記半導体基板は
シリコン基板であって、前記半導体基板の主面側には予
め電気的に機能する半導体素子が形成されていることを
特徴とする半導体装置の製造方法。
20. The semiconductor device according to claim 2, wherein the semiconductor substrate is a silicon substrate, and a semiconductor element that functions electrically is formed in advance on a main surface side of the semiconductor substrate. Production method.
【請求項21】 前記請求項2において、前記薄肉加工
工程の後に、 前記薄肉加工工程にて薄肉化された前記半導体基板を、
前記半導体基板の外周部分のテープを切断することで、
前記半導体基板の主面側に前記テープが貼られた状態で
前記半導体基板から前記加工ガイドを除去する除去工程
と、 その後に、該半導体基板の主面側とは反対の裏面側に、
第2のテープを貼り、この第2のテープを介して第2の
加工ガイドに前記半導体基板を支持する反対面支持工程
と、 その後に、前記半導体基板の主面側の前記テープを剥が
すことで、前記半導体基板の主面を露出させる主面露出
工程と、 前記第2の加工ガイドに前記第2のテープを介して支持
された前記半導体基板の主面側からダイシング加工する
ダイシング工程と、 を有することを特徴とする半導体装置の製造方法。
21. The semiconductor substrate according to claim 2, wherein after the thinning step, the semiconductor substrate thinned in the thinning step is:
By cutting the tape of the outer peripheral portion of the semiconductor substrate,
A removing step of removing the processing guide from the semiconductor substrate in a state where the tape is adhered to the main surface side of the semiconductor substrate, and thereafter, on a back surface side opposite to the main surface side of the semiconductor substrate,
Attaching a second tape, supporting the semiconductor substrate on a second processing guide via the second tape, and supporting the semiconductor substrate, and thereafter, peeling off the tape on the main surface side of the semiconductor substrate. A main surface exposing step of exposing a main surface of the semiconductor substrate; and a dicing step of dicing from a main surface side of the semiconductor substrate supported by the second processing guide via the second tape. A method for manufacturing a semiconductor device, comprising:
【請求項22】 請求項2において、 前記基板支持工程の前に、前記半導体基板の主面側から
予め溝を形成する溝形成工程を有し、前記薄肉加工工程
により前記半導体基板の裏面側から前記溝が露出するま
で前記半導体基板を薄くすることにより、前記半導体基
板をチップ状に分離することを特徴とする半導体装置の
製造方法。
22. The semiconductor device according to claim 2, further comprising, before the substrate supporting step, a groove forming step of forming a groove in advance from a main surface side of the semiconductor substrate, and the thin processing step starts from a back surface side of the semiconductor substrate. A method of manufacturing a semiconductor device, comprising: separating the semiconductor substrate into chips by thinning the semiconductor substrate until the groove is exposed.
【請求項23】 請求項22において、前記溝の深さは
前記チップの厚さより大きいことを特徴とする半導体装
置の製造方法。
23. The method according to claim 22, wherein the depth of the groove is larger than the thickness of the chip.
【請求項24】 半導体基板の外周をテープを介して支
持する加工ガイドであって、 前記加工ガイドは、 前記半導体基板の外径より大きい開口部と、 前記テープの粘着剤が粘着するための所定面積を有する
平面部と、 を備えることを特徴とする加工ガイド。
24. A processing guide for supporting an outer periphery of a semiconductor substrate via a tape, wherein the processing guide has an opening larger than an outer diameter of the semiconductor substrate and a predetermined portion for adhering an adhesive of the tape. A processing guide, comprising: a flat portion having an area;
【請求項25】 請求項24において、前記加工ガイド
は環状であることを特徴とする加工ガイド。
25. The processing guide according to claim 24, wherein the processing guide is annular.
【請求項26】 請求項24において、前記加工ガイド
は磁石に吸着する材料からなることを特徴とする加工ガ
イド。
26. The processing guide according to claim 24, wherein the processing guide is made of a material that is attracted to a magnet.
【請求項27】 半導体基板をテーブルに固定して、前
記半導体基板に対して相対的に移動する砥石が前記半導
体基板の主面とは反対の裏面に接触して研削する研削加
工装置において、 前記テーブルの外周において、テープを介して前記半導
体基板を支持する加工ガイドを固定し、かつ前記加工ガ
イドが砥石と接触しないように離間させる固定手段を設
けたことを特徴とする研削加工装置。
27. A grinding apparatus in which a semiconductor substrate is fixed to a table, and a grindstone that moves relatively to the semiconductor substrate contacts and grinds a back surface opposite to a main surface of the semiconductor substrate. A grinding apparatus, comprising: a fixing means for fixing a processing guide for supporting the semiconductor substrate via a tape on an outer periphery of a table and separating the processing guide from a grinding stone so as not to contact the processing guide.
【請求項28】 請求項27において、前記固定手段は
前記テーブルの外周に設置され、前記加工ガイドを吸着
する磁石であることを特徴とする研削加工装置。
28. A grinding machine according to claim 27, wherein said fixing means is a magnet installed on an outer periphery of said table and attracting said machining guide.
【請求項29】 請求項27において、前記固定手段
は、前記加工ガイドの外周から前記加工ガイドを固定す
るステーであることを特徴とする研削加工装置。
29. A grinding machine according to claim 27, wherein said fixing means is a stay for fixing said processing guide from an outer periphery of said processing guide.
【請求項30】 半導体基板をテーブルに固定して、前
記半導体基板に対して相対的に移動する研磨布が前記半
導体基板の主面とは反対の裏面に接触して研磨する研磨
加工装置において、 前記テーブルの外周において、テープを介して前記半導
体基板を支持する加工ガイドを固定し、かつ前記加工ガ
イドが研磨布と接触しないように離間させる固定手段を
設けたことを特徴とする研磨加工装置。
30. A polishing apparatus in which a semiconductor substrate is fixed to a table, and a polishing cloth which moves relatively to the semiconductor substrate contacts and polishes a back surface opposite to a main surface of the semiconductor substrate, A polishing apparatus, comprising: a fixing means for fixing a processing guide supporting the semiconductor substrate via a tape on an outer periphery of the table, and separating the processing guide from the polishing cloth so as not to contact the polishing guide.
【請求項31】 請求項30において、前記固定手段は
前記テーブルの外周に設置され、前記加工ガイドを吸着
する磁石であることを特徴とする研磨加工装置。
31. A polishing apparatus according to claim 30, wherein said fixing means is a magnet installed on an outer periphery of said table and attracting said processing guide.
【請求項32】 請求項30において、前記固定手段
は、前記加工ガイドの外周から前記加工ガイドを固定す
るステーであることを特徴とする研磨加工装置。
32. An apparatus according to claim 30, wherein said fixing means is a stay for fixing said processing guide from an outer periphery of said processing guide.
JP11522598A 1998-04-24 1998-04-24 Semiconductor device, its manufacture, process guide and its processing device Withdrawn JPH11307488A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11522598A JPH11307488A (en) 1998-04-24 1998-04-24 Semiconductor device, its manufacture, process guide and its processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11522598A JPH11307488A (en) 1998-04-24 1998-04-24 Semiconductor device, its manufacture, process guide and its processing device

Publications (1)

Publication Number Publication Date
JPH11307488A true JPH11307488A (en) 1999-11-05

Family

ID=14657461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11522598A Withdrawn JPH11307488A (en) 1998-04-24 1998-04-24 Semiconductor device, its manufacture, process guide and its processing device

Country Status (1)

Country Link
JP (1) JPH11307488A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345300A (en) * 2000-05-31 2001-12-14 Disco Abrasive Syst Ltd Semiconductor wafer machining body and machining apparatus comprising chuck table for holding semiconductor wafer machining body
JP2002270560A (en) * 2001-03-07 2002-09-20 Lintec Corp Method for working wafer
US6524890B2 (en) 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure
US6750074B2 (en) 2001-10-19 2004-06-15 Fujitsu Limited Method of manufacturing a semiconductor device and a method for fixing the semiconductor device using substrate jig
US6777310B2 (en) 2002-01-11 2004-08-17 Oki Electric Industry Co., Ltd. Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
JP2008205277A (en) * 2007-02-21 2008-09-04 Disco Abrasive Syst Ltd Frame clamping unit and cutting device
JP2009054679A (en) * 2007-08-24 2009-03-12 Lintec Corp Sheet for wafer processing
JP2009141122A (en) * 2007-12-06 2009-06-25 Disco Abrasive Syst Ltd Wafer processing apparatus
JP2010067761A (en) * 2008-09-10 2010-03-25 Shin Etsu Polymer Co Ltd Substrate-supporting jig
JP2015005610A (en) * 2013-06-20 2015-01-08 株式会社ディスコ Wafer processing method
DE102004044945B4 (en) * 2003-09-26 2016-12-08 Disco Corp. Method for processing a wafer
JP2016225340A (en) * 2015-05-27 2016-12-28 富士機械製造株式会社 Grip ring, adapter, and die position identification device
JP2019212753A (en) * 2018-06-05 2019-12-12 株式会社ディスコ Retention mechanism and retention method of workpiece unit
JP2020009878A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020009877A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020043110A (en) * 2018-09-06 2020-03-19 株式会社ディスコ Wafer processing method
JP2020043111A (en) * 2018-09-06 2020-03-19 株式会社ディスコ Wafer processing method
JP2020043109A (en) * 2018-09-06 2020-03-19 株式会社ディスコ Wafer processing method
JP2020092198A (en) * 2018-12-06 2020-06-11 株式会社ディスコ Wafer processing method

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879029B2 (en) 1999-11-17 2005-04-12 Denso Corporation Semiconductor device having element isolation structure
US6524890B2 (en) 1999-11-17 2003-02-25 Denso Corporation Method for manufacturing semiconductor device having element isolation structure
JP2001345300A (en) * 2000-05-31 2001-12-14 Disco Abrasive Syst Ltd Semiconductor wafer machining body and machining apparatus comprising chuck table for holding semiconductor wafer machining body
JP2002270560A (en) * 2001-03-07 2002-09-20 Lintec Corp Method for working wafer
US7571538B2 (en) 2001-10-19 2009-08-11 Fujitsu Microelectronics Limited Vacuum fixing jig for semiconductor device
US6902944B2 (en) 2001-10-19 2005-06-07 Fujitsu Limited Method of manufacturing a semiconductor device and a method for fixing the semiconductor device using substrate jig
US7109561B2 (en) 2001-10-19 2006-09-19 Fujitsu Limited Method of manufacturing a semiconductor device and a method for fixing the semiconductor device using substrate jig
US7395847B2 (en) 2001-10-19 2008-07-08 Fujitsu Limited Jig for a semiconductor substrate
US6750074B2 (en) 2001-10-19 2004-06-15 Fujitsu Limited Method of manufacturing a semiconductor device and a method for fixing the semiconductor device using substrate jig
US6777310B2 (en) 2002-01-11 2004-08-17 Oki Electric Industry Co., Ltd. Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
DE102004044945B4 (en) * 2003-09-26 2016-12-08 Disco Corp. Method for processing a wafer
JP2008205277A (en) * 2007-02-21 2008-09-04 Disco Abrasive Syst Ltd Frame clamping unit and cutting device
JP2009054679A (en) * 2007-08-24 2009-03-12 Lintec Corp Sheet for wafer processing
JP2009141122A (en) * 2007-12-06 2009-06-25 Disco Abrasive Syst Ltd Wafer processing apparatus
JP2010067761A (en) * 2008-09-10 2010-03-25 Shin Etsu Polymer Co Ltd Substrate-supporting jig
JP2015005610A (en) * 2013-06-20 2015-01-08 株式会社ディスコ Wafer processing method
JP2016225340A (en) * 2015-05-27 2016-12-28 富士機械製造株式会社 Grip ring, adapter, and die position identification device
JP2019212753A (en) * 2018-06-05 2019-12-12 株式会社ディスコ Retention mechanism and retention method of workpiece unit
JP2020009878A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020009877A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020043110A (en) * 2018-09-06 2020-03-19 株式会社ディスコ Wafer processing method
JP2020043111A (en) * 2018-09-06 2020-03-19 株式会社ディスコ Wafer processing method
JP2020043109A (en) * 2018-09-06 2020-03-19 株式会社ディスコ Wafer processing method
JP2020092198A (en) * 2018-12-06 2020-06-11 株式会社ディスコ Wafer processing method

Similar Documents

Publication Publication Date Title
JPH11307488A (en) Semiconductor device, its manufacture, process guide and its processing device
TWI724020B (en) Method of processing wafer and protective sheeting for use in this method
US9905453B2 (en) Protective sheeting for use in processing a semiconductor-sized wafer and semiconductor-sized wafer processing method
US6153536A (en) Method for mounting wafer frame at back side grinding (BSG) tool
EP1316111B1 (en) Method of processing a semiconductor wafer
CN110858564B (en) Method for processing substrate
US20170011963A1 (en) Method for use in manufacturing a semiconductor device die
KR20180005604A (en) Method for manufacturing semiconductor device chip
JP2002373870A (en) Method of working semiconductor wafer
JP2005050997A (en) Semiconductor element isolation method
TWI354325B (en)
TW201921460A (en) Substrate processing method
JP2008258412A (en) Method for singulating silicon wafer
JPH0563077A (en) Processing method for semiconductor wafer
KR100816641B1 (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
JP2002353296A (en) Equipment for peeling wafer protective tape and wafer mounting equipment
US20040175903A1 (en) Semiconductor device fabrication method
KR20170122662A (en) Processing method of a wafer
TWI762698B (en) Substrate processing method
CN112309906A (en) Method of processing substrate
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
US11380550B2 (en) Wafer processing method
EP1091394A2 (en) Method for manufacturing thin semiconductor chips
JPH04336448A (en) Fabrication of semiconductor device
JP2002075920A (en) Machining method of semiconductor wafer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705