JPH11204303A - Resistor and its manufacture - Google Patents

Resistor and its manufacture

Info

Publication number
JPH11204303A
JPH11204303A JP10002002A JP200298A JPH11204303A JP H11204303 A JPH11204303 A JP H11204303A JP 10002002 A JP10002002 A JP 10002002A JP 200298 A JP200298 A JP 200298A JP H11204303 A JPH11204303 A JP H11204303A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
upper electrode
substrate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10002002A
Other languages
Japanese (ja)
Inventor
Masato Hashimoto
正人 橋本
Hiroyuki Yamada
博之 山田
Seiji Tsuda
清二 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10002002A priority Critical patent/JPH11204303A/en
Priority to TW088100081A priority patent/TW424245B/en
Priority to US09/226,549 priority patent/US6023217A/en
Priority to EP99100262A priority patent/EP0929083B1/en
Priority to CNB991009266A priority patent/CN1158676C/en
Priority to DE69902599T priority patent/DE69902599T2/en
Publication of JPH11204303A publication Critical patent/JPH11204303A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a resistor, the mounting area of which can be reduced when the resistor is mounted on a mounting substrate. SOLUTION: A resistor is provided with a pair of first upper electrode layers 32, formed from the side sections of the upper surface of a substrate 31 to parts of the side faces of the substrate 31 and a resistance layer 33 connected electrically to the electrode layers 32. The resistor is also provided with second upper electrode layers 35 formed on the upper surfaces of the first upper electrode layers 32 and solder layers 36, which are formed to cover the exposed surfaces of the first and second upper electrode layers 32 and 35.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、抵抗器およびその
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の技術は、特開平4−102302
号公報に開示されたものが知られている。
2. Description of the Related Art The prior art is disclosed in Japanese Patent Laid-Open No. 4-102302.
The one disclosed in Japanese Patent Application Laid-Open Publication No. H10-260, 1993 is known.

【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。
A conventional resistor and a method for manufacturing the same will be described below with reference to the drawings.

【0004】図8は従来の抵抗器の断面図である。図に
おいて、1は絶縁基板である。2は絶縁基板1の上面の
左右両端部に設けられた第1の上面電極層である。3は
第1の上面電極層2に一部が重なるように設けられた抵
抗層である。4は抵抗層3のみの全体を覆うように設け
られた第1の保護層である。5は抵抗値を修正するため
に抵抗層3および第1の保護層4に設けられたトリミン
グ溝である。6は第1の保護層4の上面にのみ設けられ
た第2の保護層である。7は第1の上面電極層2の上面
に絶縁基板1の幅一杯まで延びるように設けられた第2
の上面電極層である。8は絶縁基板1の側面に設けられ
た側面電極層である。9,10は第2の上面電極層7お
よび側面電極層8の表面に設けられたニッケルめっき
層、はんだめっき層である。この時、はんだめっき層1
0は、第2の保護層6よりも低く設けられているもので
ある。つまり、従来の抵抗器は、第2の保護層6が一番
高く設けられているものである。
FIG. 8 is a sectional view of a conventional resistor. In the figure, reference numeral 1 denotes an insulating substrate. Reference numeral 2 denotes a first upper electrode layer provided on both left and right ends of the upper surface of the insulating substrate 1. Reference numeral 3 denotes a resistance layer provided so as to partially overlap the first upper electrode layer 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistive layer 3. Reference numeral 5 denotes a trimming groove provided in the resistance layer 3 and the first protection layer 4 for correcting the resistance value. Reference numeral 6 denotes a second protective layer provided only on the upper surface of the first protective layer 4. Reference numeral 7 denotes a second electrode provided on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1.
Of the upper electrode layer. 8 is a side electrode layer provided on the side surface of the insulating substrate 1. Reference numerals 9 and 10 denote nickel plating layers and solder plating layers provided on the surfaces of the second upper electrode layer 7 and the side electrode layers 8, respectively. At this time, the solder plating layer 1
0 is provided lower than the second protective layer 6. That is, in the conventional resistor, the second protective layer 6 is provided highest.

【0005】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
A method of manufacturing the conventional resistor having the above-described structure will be described below with reference to the drawings.

【0006】図9は従来の抵抗器の製造方法を示す工程
図である。まず、図9(a)に示すように、絶縁基板1
の上面の左右両端部に、第1の上面電極層2を塗着形成
する。
FIG. 9 is a process chart showing a conventional method for manufacturing a resistor. First, as shown in FIG.
The first upper surface electrode layer 2 is formed by coating on both left and right ends of the upper surface of the substrate.

【0007】次に、図9(b)に示すように、第1の上
面電極層2に一部が重なるように絶縁基板1の上面に抵
抗層3を塗着形成する。
[0009] Next, as shown in FIG. 9 (b), a resistive layer 3 is applied on the upper surface of the insulating substrate 1 so as to partially overlap the first upper electrode layer 2.

【0008】次に、図9(c)に示すように、抵抗層3
の全体のみを覆うように第1の保護層4を塗着形成した
後、抵抗層3における全抵抗値が所定の抵抗値の範囲内
に入るようにレーザ等により抵抗層3および第1の保護
層4にトリミング溝5を施す。
[0008] Next, as shown in FIG.
After forming the first protective layer 4 by coating so as to cover only the entire surface of the resistive layer 3, the resistive layer 3 and the first protective layer 4 are protected by a laser or the like so that the total resistance value of the resistance layer 3 falls within a predetermined resistance value range. The layer 4 is provided with a trimming groove 5.

【0009】次に、図9(d)に示すように、第1の保
護層4の上面にのみ第2の保護層6を塗着形成する。
Next, as shown in FIG. 9D, a second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.

【0010】次に、図9(e)に示すように、第1の上
面電極層2の上面に絶縁基板1の幅一杯まで延びるよう
に第2の上面電極層7を塗着形成する。
Next, as shown in FIG. 9E, a second upper electrode layer 7 is formed on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1.

【0011】次に、図9(f)に示すように、第1の上
面電極層2および絶縁基板の左右両端の側面に第1、第
2の上面電極層2、7と電気的に接続するように側面電
極層8を塗着形成する。
Next, as shown in FIG. 9F, the first and second upper electrode layers 2 and 7 are electrically connected to the first upper electrode layer 2 and the left and right side surfaces of the insulating substrate. The side electrode layer 8 is formed by coating as described above.

【0012】最後に、第2の上面電極層7および側面電
極層8の表面にニッケルめっきを施した後、はんだめっ
きを施すことにより、ニッケルめっき層9、はんだめっ
き層10とを形成し、従来の抵抗器を製造していた。
Finally, after nickel plating is applied to the surfaces of the second upper electrode layer 7 and the side electrode layer 8, a nickel plating layer 9 and a solder plating layer 10 are formed by applying solder plating. Was manufacturing resistors.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法による抵抗器では、実装基板に
はんだ付けをした場合、図10(a)の従来の抵抗器を
実装基板に実装した実装状態を説明する断面図に示すよ
うに、側面電極層(図示せず)と下面電極層(図示せ
ず)の双方ではんだ付けされ、フィレット23が形成さ
れるフィレット実装構造であり、図10(b)の従来の
抵抗器を実装基板に実装した実装状態を説明する上面図
に示すように、部品面積24に加えて側面をはんだ付け
する面積25が必要であり、これらを合わせた実装面積
26が必要となる。しかも、実装密度を向上するため、
部品外形寸法が小さくなるほど、実装面積に対するはん
だ付け面積の占める割合が大きくなり、電子機器を小型
化するための実装密度を向上することに限界が生ずると
いう課題を有していた。
However, in the resistor according to the above-described conventional configuration and manufacturing method, when the conventional resistor shown in FIG. As shown in the cross-sectional view of FIG. 10, a fillet mounting structure in which a fillet 23 is formed by soldering both a side electrode layer (not shown) and a lower electrode layer (not shown) is shown in FIG. As shown in the top view for explaining a mounting state in which the conventional resistor is mounted on a mounting board, an area 25 for soldering a side surface is required in addition to a component area 24, and a mounting area 26 obtained by combining these is required. Required. Moreover, to improve the mounting density,
As the external dimensions of the component become smaller, the ratio of the soldering area to the mounting area becomes larger, and there is a problem in that there is a limit in improving the mounting density for downsizing the electronic device.

【0014】本発明は、上記従来の課題を解決するもの
で、実装基板に実装した際の実装面積に占めるはんだ付
け面積を低減できる抵抗器およびその製造方法を提供す
ることを目的とするものである。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a resistor capable of reducing a soldering area occupying a mounting area when mounted on a mounting board and a method of manufacturing the same. is there.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明は、基板と、基板の上面の側部および側面の一
部に設けられた一対の第1の上面電極層と、第1の上面
電極層に電気的に接続するように設けられた抵抗層と、
少なくとも第1の上面電極層の上面に設けられた第2の
上面電極層と、少なくとも抵抗層の上面を覆うように設
けられた保護層と、少なくとも露出した第2上面電極層
の上面を覆うはんだ層とを有するものである。
In order to achieve the above object, the present invention provides a substrate, a pair of first upper electrode layers provided on the side and part of the side surface of the upper surface of the substrate, A resistance layer provided to be electrically connected to the upper electrode layer of
At least a second upper electrode layer provided on the upper surface of the first upper electrode layer, a protective layer provided so as to cover at least the upper surface of the resistive layer, and a solder covering at least the exposed upper surface of the second upper electrode layer And a layer.

【0016】また、上記目的を達成するために本発明
は、分割溝を有するシート基板の上面および分割溝の上
面を跨ぐとともに分割溝内に電極ペーストを流し込み第
1あるいは第2の上面電極層を設ける工程と、第1上面
電極層間を電気的に接続するように抵抗層を設ける工程
と、少なくとも上面電極層と抵抗層との上面を覆うよう
に保護層を設ける工程と、上面電極層を形成してなる前
記シート基板の分割溝で前記シート基板を短冊状に分割
する工程と、短冊状基板を個片に分割する工程と、少な
くとも上面電極層を覆うはんだ層を形成する工程を有す
るものである。
Further, in order to achieve the above object, the present invention is directed to a method for forming a first or second upper electrode layer that straddles the upper surface of a sheet substrate having a dividing groove and the upper surface of the dividing groove, and in which an electrode paste is poured into the dividing groove. Providing, providing a resistive layer so as to electrically connect the first upper electrode layer, providing a protective layer so as to cover at least the upper surfaces of the upper electrode layer and the resistive layer, and forming the upper electrode layer A step of dividing the sheet substrate into strips by dividing grooves of the sheet substrate, a step of dividing the strip substrate into individual pieces, and a step of forming a solder layer covering at least an upper electrode layer. is there.

【0017】[0017]

【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面の側部および側面の一部に
設けられた一対の第1の上面電極層と、前記第1の上面
電極層に電気的に接続するように設けられた抵抗層と、
少なくとも前記第1の上面電極層の上面に設けられた第
2の上面電極層と、少なくとも前記抵抗層を覆うように
設けられた保護層と、少なくとも露出した第2上面電極
層の上面を覆うはんだ層とからなるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a substrate, a pair of first upper electrode layers provided on a side and a part of a side surface of the upper surface of the substrate, and A resistance layer provided so as to be electrically connected to the first upper electrode layer;
At least a second upper electrode layer provided on the upper surface of the first upper electrode layer, a protective layer provided so as to cover at least the resistive layer, and a solder covering at least the exposed upper surface of the second upper electrode layer And layers.

【0018】また、請求項2に記載の発明は、基板と、
前記基板の上面の側部に設けられた一対の第1の上面電
極層と、前記第1の上面電極層に電気的に接続するよう
に設けられた抵抗層と、少なくとも前記第1の上面電極
層の上面および前記基板の側面の一部に設けられた第2
の上面電極層と、少なくとも前記抵抗層を覆うように設
けられた保護層と、少なくとも露出した前記第2上面電
極層の上面を覆うはんだ層とからなるものである。
[0018] Further, the invention according to claim 2 includes a substrate,
A pair of first upper electrode layers provided on side portions of an upper surface of the substrate, a resistive layer provided to be electrically connected to the first upper electrode layer, and at least the first upper electrode A second layer provided on the upper surface of the layer and a part of the side surface of the substrate;
, A protective layer provided so as to cover at least the resistance layer, and a solder layer covering at least the exposed upper surface of the second upper electrode layer.

【0019】また、請求項3に記載の発明は、請求項1
または2に記載の基板の側面の一部に有する第1または
第2の上面電極層は、前記基板の高さ方向の前記抵抗層
側に設けられてなるものである。
Further, the invention described in claim 3 is the first invention.
The first or second upper electrode layer provided on a part of the side surface of the substrate according to the second aspect, is provided on the resistance layer side in the height direction of the substrate.

【0020】また、請求項4に記載の発明は、請求項3
に記載の基板の側面に有する第1または第2の上面電極
層の面積は、基板の側面の面積の半分以下であるもので
ある。
The invention described in claim 4 is the third invention.
The area of the first or second upper electrode layer on the side surface of the substrate described in (1) is not more than half the area of the side surface of the substrate.

【0021】また、請求項5に記載の発明は、請求項1
または2に記載のはんだ層と保護層とは、面一または前
記はんだ層が前記保護層より高いものである。
The invention described in claim 5 is the first invention.
The solder layer and the protective layer according to (2) are flush with each other or the solder layer is higher than the protective layer.

【0022】また、請求項6に記載の発明は、請求項1
または2に記載の第1の上面電極層は、銀または金系の
導電粉体にガラスを含有してなるかまたは金系の有機金
属化合物を焼成してなるかのいずれかからなるものであ
る。
The invention according to claim 6 is the first invention.
Or the first upper surface electrode layer described in 2 is made of either silver or gold based conductive powder containing glass or a gold based organometallic compound fired. .

【0023】また、請求項7に記載の発明は、請求項6
に記載の第2の上面電極層は、銅系または銀パラジウム
系またはニッケル系の導電粉体にガラスを含有してな
り、保護層はガラス系からなるものである。
The invention described in claim 7 is the same as the claim 6.
The second upper electrode layer described in (1) is made of a conductive powder of copper, silver, palladium or nickel containing glass, and the protective layer is made of glass.

【0024】また、請求項8に記載の発明は、請求項6
に記載の第2の上面電極層は、銅系またはニッケル系の
導電粉体に樹脂を含有してなり、保護層は樹脂系からな
るものである。
The invention according to claim 8 is the same as the invention according to claim 6.
The second upper electrode layer described in (1) above is made of a copper-based or nickel-based conductive powder containing a resin, and the protective layer is made of a resin-based powder.

【0025】また、請求項9に記載の発明は、請求項6
に記載の第2の上面電極層は、銅系とニッケル系の導電
粉体の混合粉体に樹脂を含有してなり、保護層は樹脂系
からなるものである。
The invention according to claim 9 is the same as the claim 6.
The second upper electrode layer described in (1) above is made of a mixed powder of a copper-based and nickel-based conductive powder containing a resin, and the protective layer is made of a resin-based.

【0026】また、請求項10に記載の発明は、請求項
6に記載の第2の上面電極層は、銅とニッケルの合金粉
体に樹脂を含有してなり、保護層は樹脂系からなるもの
である。
According to a tenth aspect of the present invention, the second upper surface electrode layer according to the sixth aspect includes a copper-nickel alloy powder containing a resin, and the protective layer is made of a resin-based material. Things.

【0027】また、請求項11に記載の発明は、分割溝
を有するシート基板の上面の側部および分割溝の上面を
跨ぐとともに前記分割溝内に電極ペーストを流し込んで
第1の上面電極層を設ける工程と、前記第1の上面電極
層間を電気的に接続するように抵抗層を設ける工程と、
少なくとも前記第1の上面電極層と抵抗層との上面を覆
うように保護層を設ける工程と、少なくとも前記第1の
上面電極層と電気的に接続する第2の上面電極層を設け
る工程と、前記第2の上面電極層を形成してなる前記シ
ート基板の分割溝で前記シート基板を短冊状基板に分割
する工程と、前記短冊状基板を個片に分割する工程と、
前記第2の上面電極層を覆うはんだ層を形成する工程と
からなるものである。
According to an eleventh aspect of the present invention, the first upper surface electrode layer is formed by straddling the side of the upper surface of the sheet substrate having the dividing groove and the upper surface of the dividing groove and pouring the electrode paste into the dividing groove. Providing, and providing a resistive layer so as to electrically connect the first upper electrode layer,
Providing a protective layer so as to cover at least the upper surfaces of the first upper electrode layer and the resistance layer; and providing a second upper electrode layer electrically connected to at least the first upper electrode layer; A step of dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed with the second upper electrode layer, and a step of dividing the strip-shaped substrate into individual pieces;
Forming a solder layer covering the second upper electrode layer.

【0028】また、請求項12に記載の発明は、分割溝
を有するシート基板の上面の側部に分割溝の上面を跨ぐ
ことなく第1の上面電極層を設ける工程と、前記第1の
上面電極層間を電気的に接続するように抵抗層を設ける
工程と、少なくとも前記第1の上面電極層と抵抗層との
上面を覆うように保護層を設ける工程と、少なくとも前
記第1の上面電極層と電気的に接続し、シート基板の分
割溝の上面を跨ぐとともに前記分割溝内に電極ペースト
を流し込んで第2の上面電極層を設ける工程と、前記第
2の上面電極層を形成してなる前記シート基板の分割溝
で前記シート基板を短冊状基板に分割する工程と、前記
短冊状基板を個片に分割する工程と、前記第2の上面電
極層を覆うはんだ層を形成する工程とからなるものであ
る。
Further, according to a twelfth aspect of the present invention, a step of providing a first upper surface electrode layer on a side portion of an upper surface of a sheet substrate having a dividing groove without straddling the upper surface of the dividing groove; Providing a resistive layer so as to electrically connect the electrode layers; providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; Forming a second upper surface electrode layer by electrically connecting the second upper surface electrode layer by straddling the upper surface of the division groove of the sheet substrate and pouring the electrode paste into the division groove. A step of dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate, a step of dividing the strip-shaped substrate into individual pieces, and a step of forming a solder layer covering the second upper surface electrode layer It becomes.

【0029】また、請求項13に記載の発明は、請求項
11または請求項12に記載のはんだ層を形成する工程
は、200℃〜250℃の溶融はんだ槽中にディップし
形成する工程であるものである。
According to a thirteenth aspect of the present invention, the step of forming a solder layer according to the eleventh or twelfth aspect is a step of dipping and forming in a molten solder bath at 200 ° C. to 250 ° C. Things.

【0030】また、請求項14に記載の発明は、請求項
11または請求項12に記載のはんだ層を形成する工程
は、電気メッキ工法により形成する工程である。
According to a fourteenth aspect of the present invention, the step of forming the solder layer according to the eleventh or twelfth aspect is a step of forming the solder layer by an electroplating method.

【0031】また、請求項15に記載の発明は、請求項
11または請求項12に記載のはんだ層を形成する工程
は、スズあるいははんだを主成分とするペースト材料
を、第2の上面電極層を覆うようにディップあるいは転
写印刷し、200℃〜280℃の雰囲気中で熱処理する
ことにより形成する工程である。
According to a fifteenth aspect of the present invention, in the step of forming the solder layer according to the eleventh or twelfth aspect, the step of forming the solder layer is performed by using a paste material containing tin or solder as a main component. Is formed by dip or transfer printing so as to cover the substrate and heat-treating in an atmosphere at 200 ° C. to 280 ° C.

【0032】この構成および製造方法により、実装基板
に実装した際の実装面積に占めるはんだ付け面積を低減
できるという作用を有するものである。
The structure and the manufacturing method have an effect that the soldering area occupying the mounting area when mounted on the mounting board can be reduced.

【0033】(実施の形態1)以下、本発明の実施の形
態1における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 1) A resistor and a method of manufacturing the resistor according to Embodiment 1 of the present invention will be described below with reference to the drawings.

【0034】図1は本発明の実施の形態1における抵抗
器の断面図である。図において、31は96%アルミナ
を含有してなる基板である。32は基板31の上面の側
部および側面の一部にかけて設けられた銀系の導電粉体
にガラスを含有してなる一対の第1の上面電極層であ
り、基板31の側面上の第1の上面電極層32の面積
は、基板31の側面の面積の半分以下である。33は一
対の第1の上面電極層32に電気的に接続するように設
けられた酸化ルテニウムを主成分とする抵抗層である。
34は少なくとも抵抗層33の上面を覆うように設けら
れたガラスを主成分とする保護層である。35は第1の
上面電極層32の上面に設けられた銅系の導電粉体にガ
ラスを含有してなる第2の上面電極層であり、この第2
の上面電極層35の稜線は丸みを有している。36は少
なくとも露出した第2の上面電極層35の上面を覆うよ
うに電気メッキ工法により設けられたはんだ層である。
FIG. 1 is a sectional view of the resistor according to the first embodiment of the present invention. In the figure, 31 is a substrate containing 96% alumina. Reference numeral 32 denotes a pair of first upper electrode layers formed by adding a glass to a silver-based conductive powder provided over a side portion and a part of a side surface of the upper surface of the substrate 31. The area of the upper electrode layer 32 is not more than half the area of the side surface of the substrate 31. Reference numeral 33 denotes a resistance layer mainly composed of ruthenium oxide provided so as to be electrically connected to the pair of first upper electrode layers 32.
Reference numeral 34 denotes a protective layer mainly composed of glass provided so as to cover at least the upper surface of the resistance layer 33. Reference numeral 35 denotes a second upper electrode layer made of a copper-based conductive powder provided on the upper surface of the first upper electrode layer 32 and containing glass.
The ridge line of the upper surface electrode layer 35 is rounded. Reference numeral 36 denotes a solder layer provided by an electroplating method so as to cover at least the exposed upper surface of the second upper electrode layer 35.

【0035】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0036】図2、図3は本発明の実施の形態1におけ
る抵抗器の製造方法を示す工程図である。
FIGS. 2 and 3 are process diagrams showing a method of manufacturing the resistor according to the first embodiment of the present invention.

【0037】まず、図2(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝38、39を有する耐熱
性および絶縁性に優れた96%アルミナを含有してなる
シート状基板31の横方向の分割溝39を跨いで流し込
むように、銀系の導電粉体とガラスを含有してなる電極
ペーストを印刷し、安定な膜にするために約850℃の
温度で焼成を行い第1の上面電極層32を形成する。こ
のとき、電極ペーストは横方向の分割溝39に入り込み
分割溝の奥まで第1の上面電極層32を形成できる。こ
の分割溝38、39の基板31の厚みに対する深さは、
製造工程での取り扱い時に割れないように、一般的に基
板31の厚みの半分以下になるよう形成されている。
First, as shown in FIG. 2 (a), a plurality of vertical and horizontal dividing grooves 38 and 39 provided on the surface for dividing into strips and individual pieces in a later step are provided. An electrode paste containing a silver-based conductive powder and glass is printed so as to flow over the lateral dividing grooves 39 of the sheet-like substrate 31 containing 96% alumina having excellent insulating properties. Then, baking is performed at a temperature of about 850 ° C. to form a stable film to form the first upper electrode layer 32. At this time, the electrode paste enters the dividing groove 39 in the lateral direction, and the first upper electrode layer 32 can be formed to the depth of the dividing groove. The depth of the dividing grooves 38 and 39 with respect to the thickness of the substrate 31 is:
In general, the substrate 31 is formed to have a thickness equal to or less than half the thickness of the substrate 31 so as not to be broken during handling in a manufacturing process.

【0038】次に、図2(b)に示すように、第1の上
面電極層32と電気的に接続するように、酸化ルテニウ
ムを主成分とする抵抗ペーストを印刷し、安定な膜とす
るために約850℃の温度で焼成を行い抵抗層33を形
成する。
Next, as shown in FIG. 2B, a resistive paste containing ruthenium oxide as a main component is printed so as to be electrically connected to the first upper electrode layer 32 to form a stable film. For this purpose, baking is performed at a temperature of about 850 ° C. to form the resistance layer 33.

【0039】次に、図2(c)に示すように、抵抗層3
3の抵抗値を所定の値に修正するために、YAGレーザ
等でトリミング溝40を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、第1の上面
電極層32上にセットしてトリミングを行う。
Next, as shown in FIG.
In order to correct the resistance value of No. 3 to a predetermined value, trimming is performed by forming a trimming groove 40 using a YAG laser or the like. At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 32 to perform trimming.

【0040】次に、図3(a)に示すように、抵抗値修
正済みの抵抗層33を保護するためにガラスを主成分と
するペーストを印刷し、安定な膜とするために約600
℃の温度で焼成を行い保護層34を形成する。この際、
横方向に並ぶ複数の抵抗層33を縦方向の分割溝38を
跨ぎ連続して覆うように保護層34の印刷パターンを形
成してもよい。
Next, as shown in FIG. 3A, a paste containing glass as a main component is printed in order to protect the resistance layer 33 whose resistance has been corrected, and about 600 mm is printed in order to form a stable film.
The protective layer 34 is formed by baking at a temperature of ° C. On this occasion,
The print pattern of the protective layer 34 may be formed so as to continuously cover the plurality of resistance layers 33 arranged in the horizontal direction across the division grooves 38 in the vertical direction.

【0041】次に、図3(b)に示すように、第1の上
面電極層32の上面に横方向の分割溝39を跨ぐことな
く、銅系の導電粉体とガラスを含有してなる電極ペース
トを印刷し、安定な膜とするために窒素雰囲気中で約6
00℃の温度で焼成を行い第2の上面電極層35を形成
する。この際、横方向に並ぶ複数の第1の上面電極層3
2上で縦方向の分割溝38を跨ぐように第2の上面電極
層35の印刷パターンを形成してもよい。
Next, as shown in FIG. 3B, the upper surface of the first upper electrode layer 32 contains copper-based conductive powder and glass without straddling the lateral division grooves 39. The electrode paste is printed and about 6 in a nitrogen atmosphere to obtain a stable film.
Baking is performed at a temperature of 00 ° C. to form a second upper electrode layer 35. At this time, the plurality of first upper surface electrode layers 3
The print pattern of the second upper electrode layer 35 may be formed so as to straddle the vertical division groove 38 on the second substrate 2.

【0042】次に、図3(c)に示すように、第1の上
面電極層32、抵抗層33、トリミング溝40、保護層
34、第2の上面電極層35を形成済みのシート状基板
31の横方向の分割溝39に沿って分割し、短冊基板4
1に分割する。この時、短冊基板41の長手方向の側面
には、先に形成した第1の上面電極層32が横方向の分
割溝39の深さまで形成された状態になっている。
Next, as shown in FIG. 3C, a sheet-like substrate on which the first upper electrode layer 32, the resistance layer 33, the trimming groove 40, the protective layer 34, and the second upper electrode layer 35 have been formed. 31 along the horizontal dividing groove 39 of the strip substrate 4
Divide into 1. At this time, the first upper electrode layer 32 previously formed is formed on the side surface in the longitudinal direction of the strip substrate 41 to the depth of the lateral division groove 39.

【0043】最後に、図3(d)に示すように、露出し
ている第1の上面電極層32および第2の上面電極層3
5にめっきを施すための準備工程として、短冊基板41
の縦方向の分割溝38に沿って分割し、個片基板42に
分割をする。そして、露出している第1の上面電極層3
2および第2の上面電極層35のはんだ付け時の信頼性
の確保のため、電気めっきによって、はんだ層(図示せ
ず)を形成して、抵抗器を製造するものである。
Finally, as shown in FIG. 3D, the exposed first upper electrode layer 32 and second upper electrode layer 3 are exposed.
5 as a preparation process for plating.
Along the vertical dividing groove 38, and is divided into individual substrates 42. Then, the exposed first upper surface electrode layer 3
In order to secure the reliability of the second and second upper electrode layers 35 at the time of soldering, a resistor is manufactured by forming a solder layer (not shown) by electroplating.

【0044】以上のように構成、製造された本発明の実
施の形態1における抵抗器を実装基板にはんだ付けをし
た。
The resistor constructed and manufactured in the first embodiment of the present invention was soldered to a mounting board.

【0045】図4(a)は本発明の実施の形態1におけ
る抵抗器を実装基板に実装した実装状態を説明する断面
図に示すように、保護層34を形成した面を下側にして
実装し、上面電極層(図示せず)と基板31の側面の抵
抗層(図示せず)の部分との両方ではんだ付けされる
が、側面電極(図示せず)の形成されている面積が小さ
いため、わずかにフィレット43が形成されるのみとな
る。よって、図4(b)の本発明の実施の形態1におけ
る抵抗器を実装基板に実装した実装状態を説明する上面
図に示すように、部品面積44と側面をはんだ付けする
ために必要となる面積45とを合わせた面積が実装面積
46となる。0.6×0.3mmサイズの角チップ抵抗
器で、従来構造の製品と実装面積を比較すると、約20
%の縮小化を図ることができた。
FIG. 4A is a cross-sectional view for explaining a mounting state in which the resistor according to the first embodiment of the present invention is mounted on a mounting board, and the mounting is performed with the surface on which the protective layer 34 is formed facing downward. Then, both the upper electrode layer (not shown) and the resistance layer (not shown) on the side surface of the substrate 31 are soldered, but the area where the side electrode (not shown) is formed is small. Therefore, only the fillet 43 is formed slightly. Therefore, as shown in a top view illustrating a mounting state in which the resistor according to the first embodiment of the present invention is mounted on a mounting board in FIG. 4B, it is necessary to solder the component area 44 and the side surface. The area obtained by adding the area 45 is the mounting area 46. Comparing the mounting area with a product of the conventional structure with a square chip resistor of 0.6 x 0.3 mm size, it is about 20
% Could be reduced.

【0046】したがって、本発明の実施の形態1の構成
によれば、抵抗器の側面電極の面積が小さいため、実装
基板上ではんだ付けのフィレットを形成するための面積
が小さくてすみ、実装面積を縮小化することができる。
Therefore, according to the structure of the first embodiment of the present invention, since the area of the side electrode of the resistor is small, the area for forming the solder fillet on the mounting substrate can be small, and the mounting area can be reduced. Can be reduced.

【0047】なお、本発明の実施の形態1においてはん
だ層36と保護層34とを面一またははんだ層36を高
くすることにより、はんだ層36と実装時のランドパタ
ーン45との隙間が生じにくく実装品質をさらに向上さ
せることができる。
In the first embodiment of the present invention, when the solder layer 36 and the protective layer 34 are flush with each other or the height of the solder layer 36 is increased, a gap between the solder layer 36 and the land pattern 45 at the time of mounting hardly occurs. The mounting quality can be further improved.

【0048】また、本発明の実施の形態1において第1
の上面電極層32、保護層34および第2の上面電極層
35を(表1)(表2)に示す組合せとしたときには、
他の特性((表1)(表2)に記載)を向上することが
できる。
In the first embodiment of the present invention, the first
When the upper surface electrode layer 32, the protective layer 34, and the second upper surface electrode layer 35 are formed as combinations shown in (Table 1) and (Table 2),
Other characteristics (described in (Table 1) and (Table 2)) can be improved.

【0049】[0049]

【表1】 [Table 1]

【0050】[0050]

【表2】 [Table 2]

【0051】また、本発明の実施の形態1において側面
電極を形成しない方が、実装面積をさらに縮小化できる
ことは容易に考えられる。しかしながら、現状の電子機
器の製造工程においては、実装後のはんだ付け検査を画
像認識により行っているのが実状であり、側面電極を形
成しない場合、フィレットが全く形成されず、画像認識
による自動検査ができなくなってしまうという不具合が
生ずることになる。
In the first embodiment of the present invention, it can be easily considered that the mounting area can be further reduced by not forming the side electrode. However, in the current manufacturing process of electronic devices, soldering inspection after mounting is actually performed by image recognition. If side electrodes are not formed, fillets are not formed at all and automatic inspection by image recognition is performed. Will be impossible.

【0052】(実施の形態2)以下、本発明の実施の形
態2における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 2) Hereinafter, a resistor and a method of manufacturing the same according to Embodiment 2 of the present invention will be described with reference to the drawings.

【0053】図5は本発明の実施の形態2における抵抗
器の断面図である。図において、71は96%アルミナ
を含有してなる基板である。72は基板の上面の側部に
設けられた銀系の導電粉体にガラスを含有してなる一対
の第1の上面電極層である。73は第1の上面電極層7
2に電気的に接続するように設けられた酸化ルテニウム
を主成分とする抵抗層である。74は抵抗層73の上面
を覆うように設けられたガラスを主成分とする保護層で
ある。75は第1の上面電極層72の上面および基板7
1の側面の一部に設けられた銅系の導電粉体にガラスを
含有してなる第2の上面電極層であり、基板71の側面
上の第2の上面電極層75の面積は、基板71の側面の
面積の半分以下である。この第2の上面電極層75の稜
線は丸みを有している。76は、はんだ付け時の信頼性
等の確保のために露出した第2の上面電極層75を覆う
ように設けられたはんだ層である。
FIG. 5 is a sectional view of a resistor according to the second embodiment of the present invention. In the figure, reference numeral 71 denotes a substrate containing 96% alumina. Reference numeral 72 denotes a pair of first upper electrode layers formed of a silver-based conductive powder provided on the upper side of the substrate and containing glass. 73 is the first upper electrode layer 7
2 is a resistance layer containing ruthenium oxide as a main component and provided so as to be electrically connected to No. 2. Reference numeral 74 denotes a protective layer mainly composed of glass provided so as to cover the upper surface of the resistance layer 73. 75 is the upper surface of the first upper electrode layer 72 and the substrate 7
The second upper electrode layer 75 is a second upper electrode layer formed by adding glass to a copper-based conductive powder provided on a part of the first side surface, and the area of the second upper electrode layer 75 on the side surface of the substrate 71 is 71 is less than half the area of the side surface. The ridge line of the second upper electrode layer 75 is rounded. Reference numeral 76 denotes a solder layer provided so as to cover the second upper electrode layer 75 that is exposed for securing reliability and the like during soldering.

【0054】以上のように構成された本発明の実施の形
態2における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the second embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0055】図6、図7は本発明の実施の形態2におけ
る抵抗器の製造方法を示す工程図である。
FIGS. 6 and 7 are process diagrams showing a method of manufacturing a resistor according to the second embodiment of the present invention.

【0056】まず、図6(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝78、79を有する耐熱
性および絶縁性に優れた96%アルミナを含有してなる
シート状基板71の横方向の分割溝79を跨ぐことな
く、銀系の導電粉体とガラスを含有してなる電極ペース
トを印刷し、安定な膜にするために約850℃の温度で
焼成を行い第1の上面電極層72を形成する。この分割
溝78、79の基板71の厚みに対する深さは、製造工
程での取り扱い時に割れないように、一般的に基板71
の厚みの半分以下になるよう形成されている。
First, as shown in FIG. 6 (a), a heat-resistant surface having a plurality of vertical and horizontal dividing grooves 78, 79 provided on the surface for dividing into strips and individual pieces in a later step. An electrode paste containing a silver-based conductive powder and glass is printed without straddling a horizontal dividing groove 79 of a sheet-like substrate 71 containing 96% alumina having excellent insulating properties and stable. The first upper electrode layer 72 is formed by baking at a temperature of about 850 ° C. in order to form a thin film. The depth of the dividing grooves 78 and 79 with respect to the thickness of the substrate 71 is generally set so that the dividing grooves 78 and 79 do not break during handling in the manufacturing process.
Is formed so as to be less than half of the thickness.

【0057】次に、図6(b)に示すように、第1の上
面電極層72と電気的に接続するように、酸化ルテニウ
ムを主成分とする抵抗ペーストを印刷し、安定な膜とす
るために約850℃の温度で焼成を行い抵抗層73を形
成する。
Next, as shown in FIG. 6B, a resistive paste containing ruthenium oxide as a main component is printed so as to be electrically connected to the first upper electrode layer 72 to form a stable film. For this purpose, baking is performed at a temperature of about 850 ° C. to form the resistance layer 73.

【0058】次に、図6(c)に示すように、抵抗層7
3の抵抗値を所定の値に修正するために、YAGレーザ
等でトリミング溝80を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、第1の上面
電極層72上にセットしてトリミングを行う。
Next, as shown in FIG.
In order to correct the resistance value of No. 3 to a predetermined value, trimming is performed by forming a trimming groove 80 using a YAG laser or the like. At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 72 to perform trimming.

【0059】次に、図7(a)に示すように、抵抗値修
正済みの抵抗層73を保護するためにガラスを主成分と
するペーストを印刷し、安定な膜とするために約600
℃の温度で焼成を行い保護層74を形成する。この際、
横方向に並ぶ複数の抵抗層73を縦方向の分割溝78を
跨ぎ連続して覆うように保護層74の印刷パターンを形
成してもよい。
Next, as shown in FIG. 7A, a paste containing glass as a main component is printed in order to protect the resistance layer 73 whose resistance has been corrected, and about 600 mm is printed in order to form a stable film.
The protective layer 74 is formed by baking at a temperature of ° C. On this occasion,
The print pattern of the protection layer 74 may be formed so as to continuously cover the plurality of resistance layers 73 arranged in the horizontal direction across the division grooves 78 in the vertical direction.

【0060】次に、図7(b)に示すように、第1の上
面電極層72の上面に、シート状基板71の横方向の分
割溝79を跨ぐように、銅系の導電粉体とガラスを含有
してなる電極ペーストを印刷し、安定な膜とするために
窒素雰囲気中で約600℃の温度で焼成を行い第2の上
面電極層75を形成する。このとき、前記電極ペースト
は横方向の分割溝79に入り込み分割溝の奥まで第2の
上面電極層75を形成できる。この際、横方向に並ぶ複
数の第1の上面電極層72の上に縦方向の分割溝78を
跨ぎ連続するように第2の上面電極層75の印刷パター
ンを形成してもよい。
Next, as shown in FIG. 7B, a copper-based conductive powder is formed on the upper surface of the first upper electrode layer 72 so as to cross the lateral dividing grooves 79 of the sheet-like substrate 71. An electrode paste containing glass is printed and baked at a temperature of about 600 ° C. in a nitrogen atmosphere to form a stable film to form a second upper electrode layer 75. At this time, the electrode paste enters the dividing groove 79 in the lateral direction, and the second upper electrode layer 75 can be formed to the depth of the dividing groove. At this time, a print pattern of the second upper electrode layer 75 may be formed on the plurality of first upper electrode layers 72 arranged in the horizontal direction so as to be continuous over the vertical division grooves 78.

【0061】次に、図7(c)に示すように、第1の上
面電極層72、抵抗層73、トリミング溝80、保護層
74、第2の上面電極層75を形成済みのシート状基板
71の横方向の分割溝79に沿って分割し、短冊基板8
1に分割する。この時、短冊基板81の長手方向の側面
には、先に形成した第2の上面電極層75が横方向の分
割溝79の深さまで形成された状態になっている。
Next, as shown in FIG. 7C, a sheet-like substrate on which a first upper electrode layer 72, a resistance layer 73, a trimming groove 80, a protective layer 74, and a second upper electrode layer 75 have been formed. 71 along the horizontal dividing groove 79, and the strip substrate 8
Divide into 1. At this time, the second upper surface electrode layer 75 formed previously is formed on the side surface in the longitudinal direction of the strip substrate 81 to the depth of the horizontal dividing groove 79.

【0062】最後に、図7(d)に示すように、露出し
ている第2の上面電極層75にめっきを施すための準備
工程として、短冊基板81の縦方向の分割溝78に沿っ
て分割し、個片基板82に分割をする。そして、露出し
ている第2の上面電極層75のはんだ付け時の電極食わ
れの防止およびはんだ付け時の信頼性の確保のため、電
気めっきによって、はんだ層(図示せず)を形成して、
抵抗器を製造するものである。
Finally, as shown in FIG. 7D, as a preparation step for plating the exposed second upper surface electrode layer 75, along the vertical dividing groove 78 of the strip substrate 81, The substrate is divided into individual substrates 82. Then, a solder layer (not shown) is formed by electroplating to prevent electrode erosion at the time of soldering of the exposed second upper surface electrode layer 75 and to secure reliability at the time of soldering. ,
It is used to manufacture resistors.

【0063】以上のように構成、製造された本発明の実
施の形態2における抵抗器を実装基板にはんだ付けをし
た場合の効果については、前述の実施の形態1と同じで
あるため、説明を省略する。
The effect of soldering the resistor constructed and manufactured as described above in the second embodiment of the present invention to a mounting board is the same as that in the first embodiment, and will not be described. Omitted.

【0064】また、本発明の実施の形態2において第1
の上面電極層72、保護層74および第2の上面電極層
75を(表3)(表4)に示す組合せとしたときには、
他の特性((表3)(表4)に記載)を向上することが
できる。
In Embodiment 2 of the present invention, the first
When the upper electrode layer 72, the protective layer 74, and the second upper electrode layer 75 are formed as shown in (Table 3) and (Table 4),
Other characteristics (described in (Table 3) and (Table 4)) can be improved.

【0065】[0065]

【表3】 [Table 3]

【0066】[0066]

【表4】 [Table 4]

【0067】なお、本発明の実施の形態でははんだ層は
電気メッキにて形成したが、これは200℃〜250℃
の溶融はんだ槽中にディップし形成したり、あるいはス
ズあるいははんだを主成分とするペースト材料を、第2
の上面電極層を覆うようにディップあるいは転写印刷
し、200℃〜280℃の雰囲気中で熱処理することに
より形成してもよい。
In the embodiment of the present invention, the solder layer is formed by electroplating.
Dipping and forming in a molten solder bath or a paste material containing tin or solder as a main component
May be formed by dip or transfer printing so as to cover the upper surface electrode layer of the above and heat-treated in an atmosphere of 200 ° C. to 280 ° C.

【0068】[0068]

【発明の効果】以上のように本発明は、上面電極と基板
の上面の側部の一部に設けられた側面電極ではんだ付け
されるため、はんだ付けのフィレットを形成するための
面積を小さくすることができ、実装基板上のはんだ付け
部を含む実装面積を低減することができる抵抗器および
その製造方法を提供できるものである。
As described above, according to the present invention, since the upper surface electrode and the side electrode provided on a part of the side surface of the upper surface of the substrate are soldered, the area for forming the soldered fillet is reduced. It is possible to provide a resistor capable of reducing the mounting area including a soldered portion on a mounting board and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to a first embodiment of the present invention.

【図2】同製造方法を示す工程図FIG. 2 is a process chart showing the manufacturing method.

【図3】同製造方法を示す工程図FIG. 3 is a process chart showing the manufacturing method.

【図4】(a)同実装基板に実装した状態を説明する断
面図 (b)同実装基板に実装した状態を説明する上面図
FIG. 4A is a cross-sectional view illustrating a state of being mounted on the mounting board. FIG. 4B is a top view illustrating a state of mounting on the mounting board.

【図5】本発明の実施の形態2における抵抗器の断面図FIG. 5 is a sectional view of a resistor according to a second embodiment of the present invention.

【図6】同製造方法を示す工程図FIG. 6 is a process chart showing the manufacturing method.

【図7】同製造方法を示す工程図FIG. 7 is a process chart showing the manufacturing method.

【図8】従来の抵抗器の断面図FIG. 8 is a sectional view of a conventional resistor.

【図9】同製造方法を示す工程図FIG. 9 is a process chart showing the manufacturing method.

【図10】(a)同実装基板に実装した状態を説明する
断面図 (b)同実装基板に実装した状態を説明する上面図
10A is a cross-sectional view illustrating a state of being mounted on the mounting board. FIG. 10B is a top view illustrating a state of mounting on the mounting board.

【符号の説明】[Explanation of symbols]

31 基板 32 第1の上面電極層 33 抵抗層 34 保護層 35 第2の上面電極層 36 はんだ層 DESCRIPTION OF SYMBOLS 31 Substrate 32 1st upper surface electrode layer 33 Resistive layer 34 Protective layer 35 2nd upper surface electrode layer 36 Solder layer

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板と、前記基板の上面の側部および側
面の一部に設けられた一対の第1の上面電極層と、前記
第1の上面電極層に電気的に接続するように設けられた
抵抗層と、少なくとも前記第1の上面電極層の上面に設
けられた第2の上面電極層と、少なくとも前記抵抗層を
覆うように設けられた保護層と、少なくとも露出した第
2上面電極層の上面を覆うはんだ層とからなる抵抗器。
1. A substrate, a pair of first upper electrode layers provided on side portions and a part of a side surface of an upper surface of the substrate, and a pair of first upper electrode layers provided to be electrically connected to the first upper electrode layer. Resistive layer, at least a second upper electrode layer provided on the upper surface of the first upper electrode layer, a protective layer provided so as to cover at least the resistive layer, and at least an exposed second upper electrode A resistor consisting of a solder layer covering the upper surface of the layer.
【請求項2】 基板と、前記基板の上面の側部に設けら
れた一対の第1の上面電極層と、前記第1の上面電極層
に電気的に接続するように設けられた抵抗層と、少なく
とも前記第1の上面電極層の上面および前記基板の側面
の一部に設けられた第2の上面電極層と、少なくとも前
記抵抗層を覆うように設けられた保護層と、少なくとも
露出した前記第2上面電極層の上面を覆うはんだ層とか
らなる抵抗器。
2. A substrate, a pair of first upper electrode layers provided on side portions of an upper surface of the substrate, and a resistance layer provided to be electrically connected to the first upper electrode layer. A second upper electrode layer provided on at least a top surface of the first upper electrode layer and a part of a side surface of the substrate; a protective layer provided so as to cover at least the resistance layer; A resistor comprising a solder layer covering an upper surface of the second upper electrode layer.
【請求項3】 基板の側面の一部に有する第1または第
2の上面電極層は、前記基板の高さ方向の前記抵抗層側
に設けられた請求項1または2記載の抵抗器。
3. The resistor according to claim 1, wherein the first or second upper electrode layer provided on a part of the side surface of the substrate is provided on the resistance layer side in the height direction of the substrate.
【請求項4】 基板の側面の一部に有する第1または第
2の上面電極層の面積は、基板の側面の面積の半分以下
である請求項3記載の抵抗器。
4. The resistor according to claim 3, wherein the area of the first or second upper electrode layer on a part of the side surface of the substrate is equal to or less than half the area of the side surface of the substrate.
【請求項5】 はんだ層と保護層とは、面一または前記
はんだ層が前記保護層より高い請求項1または2記載の
抵抗器。
5. The resistor according to claim 1, wherein the solder layer and the protective layer are flush with each other or the solder layer is higher than the protective layer.
【請求項6】 第1の上面電極層は、銀または金系の導
電粉体にガラスを含有してなるかまたは金系の有機金属
化合物を焼成してなるかのいずれかからなる請求項1ま
たは2記載の抵抗器。
6. The first upper electrode layer is made of either silver or gold-based conductive powder containing glass or a gold-based organometallic compound fired. Or the resistor according to 2.
【請求項7】 第2の上面電極層は、銅系または銀パラ
ジウム系またはニッケル系の導電粉体にガラスを含有し
てなり、保護層はガラス系からなる請求項6記載の抵抗
器。
7. The resistor according to claim 6, wherein the second upper electrode layer is made of a conductive powder of copper, silver, palladium or nickel containing glass, and the protective layer is made of glass.
【請求項8】 第2の上面電極層は、銅系またはニッケ
ル系の導電粉体に樹脂を含有してなり、保護層は樹脂系
からなる請求項6記載の抵抗器。
8. The resistor according to claim 6, wherein the second upper electrode layer is made of a copper-based or nickel-based conductive powder containing a resin, and the protective layer is made of a resin.
【請求項9】 第2の上面電極層は、銅系とニッケル系
の導電粉体の混合粉体に樹脂を含有してなり、保護層は
樹脂系からなる請求項6記載の抵抗器。
9. The resistor according to claim 6, wherein the second upper electrode layer is made of a mixed powder of a copper-based and nickel-based conductive powder containing a resin, and the protective layer is made of a resin.
【請求項10】 第2の上面電極層は、銅とニッケルの
合金粉体に樹脂を含有してなり、保護層は樹脂系からな
る請求項6記載の抵抗器。
10. The resistor according to claim 6, wherein the second upper electrode layer is made of an alloy powder of copper and nickel containing a resin, and the protective layer is made of a resin.
【請求項11】 分割溝を有するシート基板の上面の側
部および分割溝の上面を跨ぐとともに前記分割溝内に電
極ペーストを流し込んで第1の上面電極層を設ける工程
と、前記第1の上面電極層間を電気的に接続するように
抵抗層を設ける工程と、少なくとも前記第1の上面電極
層と抵抗層との上面を覆うように保護層を設ける工程
と、少なくとも前記第1の上面電極層と電気的に接続す
る第2の上面電極層を設ける工程と、前記第2の上面電
極層を形成してなる前記シート基板の分割溝で前記シー
ト基板を短冊状基板に分割する工程と、前記短冊状基板
を個片に分割する工程と、前記第2の上面電極層を覆う
はんだ層を形成する工程とからなる抵抗器の製造方法。
11. A step of straddling a side portion of an upper surface of a sheet substrate having a dividing groove and an upper surface of the dividing groove and pouring an electrode paste into the dividing groove to provide a first upper surface electrode layer; Providing a resistive layer so as to electrically connect the electrode layers; providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; Providing a second upper electrode layer electrically connected to the substrate substrate; dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed with the second upper electrode layer; A method for manufacturing a resistor, comprising: a step of dividing a strip-shaped substrate into individual pieces; and a step of forming a solder layer covering the second upper electrode layer.
【請求項12】 分割溝を有するシート基板の上面の側
部に分割溝の上面を跨ぐことなく第1の上面電極層を設
ける工程と、前記第1の上面電極層間を電気的に接続す
るように抵抗層を設ける工程と、少なくとも前記第1の
上面電極層と抵抗層との上面を覆うように保護層を設け
る工程と、少なくとも前記第1の上面電極層と電気的に
接続し、シート基板の分割溝の上面を跨ぐとともに前記
分割溝内に電極ペーストを流し込んで第2の上面電極層
を設ける工程と、前記第2の上面電極層を形成してなる
前記シート基板の分割溝で前記シート基板を短冊状基板
に分割する工程と、前記短冊状基板を個片に分割する工
程と、前記第2の上面電極層を覆うはんだ層を形成する
工程とからなる抵抗器の製造方法。
12. A step of providing a first upper surface electrode layer on a side of an upper surface of a sheet substrate having a division groove without straddling an upper surface of the division groove, and electrically connecting the first upper surface electrode layer. Providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; electrically connecting at least the first upper electrode layer to the sheet substrate; Providing a second upper surface electrode layer by pouring an electrode paste into the divided groove while straddling the upper surface of the divided groove, and forming the sheet by the divided groove of the sheet substrate formed with the second upper surface electrode layer. A method for manufacturing a resistor, comprising: a step of dividing a substrate into strip-shaped substrates; a step of dividing the strip-shaped substrate into individual pieces; and a step of forming a solder layer covering the second upper electrode layer.
【請求項13】 はんだ層を形成する工程は、200℃
〜250℃の溶融はんだ槽中にディップし形成する工程
である請求項11または請求項12記載の抵抗器の製造
方法。
13. The step of forming a solder layer is performed at 200 ° C.
The method for manufacturing a resistor according to claim 11 or 12, wherein the method is a step of dipping and forming in a molten solder bath at -250 ° C.
【請求項14】 はんだ層を形成する工程は、電気メッ
キ工法により形成する工程である請求項11または請求
項12記載の抵抗器の製造方法。
14. The method for manufacturing a resistor according to claim 11, wherein the step of forming the solder layer is a step of forming the solder layer by an electroplating method.
【請求項15】 はんだ層を形成する工程は、スズある
いははんだを主成分とするペースト材料を、第2の上面
電極層を覆うようにディップあるいは転写印刷し、20
0℃〜280℃の雰囲気中で熱処理することにより形成
する工程である請求項11または請求項12記載の抵抗
器の製造方法。
15. The step of forming a solder layer includes dip or transfer printing a paste material containing tin or solder as a main component so as to cover the second upper electrode layer.
The method for manufacturing a resistor according to claim 11 or 12, wherein the resistor is formed by performing a heat treatment in an atmosphere at 0 ° C to 280 ° C.
JP10002002A 1998-01-08 1998-01-08 Resistor and its manufacture Pending JPH11204303A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10002002A JPH11204303A (en) 1998-01-08 1998-01-08 Resistor and its manufacture
TW088100081A TW424245B (en) 1998-01-08 1999-01-05 Resistor and its manufacturing method
US09/226,549 US6023217A (en) 1998-01-08 1999-01-07 Resistor and its manufacturing method
EP99100262A EP0929083B1 (en) 1998-01-08 1999-01-08 Resistor and its manufacturing method
CNB991009266A CN1158676C (en) 1998-01-08 1999-01-08 Resistor and its manufacturing method
DE69902599T DE69902599T2 (en) 1998-01-08 1999-01-08 Resistance and its manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10002002A JPH11204303A (en) 1998-01-08 1998-01-08 Resistor and its manufacture

Publications (1)

Publication Number Publication Date
JPH11204303A true JPH11204303A (en) 1999-07-30

Family

ID=11517220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10002002A Pending JPH11204303A (en) 1998-01-08 1998-01-08 Resistor and its manufacture

Country Status (1)

Country Link
JP (1) JPH11204303A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072501A (en) * 2014-09-30 2016-05-09 住友金属鉱山株式会社 Copper-nickel thick film resistor and manufacturing method of the same
JP2017123453A (en) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド. Chip resistor element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072501A (en) * 2014-09-30 2016-05-09 住友金属鉱山株式会社 Copper-nickel thick film resistor and manufacturing method of the same
JP2017123453A (en) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド. Chip resistor element
KR20170083335A (en) * 2016-01-08 2017-07-18 삼성전기주식회사 Chip resistor

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
TW424245B (en) Resistor and its manufacturing method
EP1018750A1 (en) Resistor and method of producing the same
JP2000306711A (en) Multiple chip resistor and production thereof
JPH11204303A (en) Resistor and its manufacture
JP2000138102A (en) Resistor and its manufacture
JP2001143903A (en) Resistor and its manufacturing method
JP4081873B2 (en) Resistor and manufacturing method thereof
JPH10321404A (en) Resistor and manufacture thereof
JP2000188204A (en) Resistor and its manufacture
JPH08213221A (en) Manufacture of rectangular thin film chip resistor
JP4729398B2 (en) Chip resistor
JP2000294402A (en) Multiple jointed chip resistors and manufacture thereof
JP3134067B2 (en) Low resistance chip resistor and method of manufacturing the same
JPH0963805A (en) Square chip resistor
JPH1126203A (en) Resistor and manufacture thereof
JP2000340413A5 (en)
WO2021075222A1 (en) Chip component and chip component production method
JP2000340413A (en) Multiple chip resistor and its manufacture
JPH07169601A (en) Square-shaped chip resistor and its manufacture
WO2021075221A1 (en) Chip component
JP3353037B2 (en) Chip resistor
JP2000299213A (en) Multiple chip resistor and manufacture thereof
JP3767084B2 (en) Resistor manufacturing method
JP2000306701A (en) Multiple-chip resistor and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301