JPH10321404A - Resistor and manufacture thereof - Google Patents

Resistor and manufacture thereof

Info

Publication number
JPH10321404A
JPH10321404A JP9130746A JP13074697A JPH10321404A JP H10321404 A JPH10321404 A JP H10321404A JP 9130746 A JP9130746 A JP 9130746A JP 13074697 A JP13074697 A JP 13074697A JP H10321404 A JPH10321404 A JP H10321404A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
upper electrode
substrate
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9130746A
Other languages
Japanese (ja)
Inventor
Masato Hashimoto
正人 橋本
Hiroyuki Yamada
博之 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9130746A priority Critical patent/JPH10321404A/en
Publication of JPH10321404A publication Critical patent/JPH10321404A/en
Pending legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the soldering area occupying the mounting area, by providing a pair of first or second upper electrode layers at lateral parts of the main surface and parts of the lateral surfaces of a substrate, then providing a resistance layer so as to be electrically connected with the upper electrode layers, and providing a protection layer so as to cover the upper surface of the resistance layer. SOLUTION: First upper electrode layers 32 made of silver conductive powder containing glass are provided at lateral parts of the main surface and parts of the lateral surfaces of a substrate 31. The area of the first upper electrode layer 32 on the lateral surface of the substrate 31 is not greater than half the area of the lateral surface of the substrate 31. A resistance layer 33 containing ruthenium oxide as a principal component is provided, which is to be electrically connected with the first upper electrode layers 32. A protection layer (34 containing glass as a principal component is provided on the upper surface of the resistance layer 33. Second upper electrode layers 35 made of silver conductive powder containing glass are provided on the upper surfaces of the first upper electrode layers 32. The second upper electrode layers 35 have round contours.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、抵抗器およびその
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の技術は、特開平4−102302
号に開示されたものが知られている。
2. Description of the Related Art The prior art is disclosed in Japanese Patent Laid-Open No. 4-102302.
Is disclosed in US Pat.

【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。
A conventional resistor and a method for manufacturing the same will be described below with reference to the drawings.

【0004】図14は従来の抵抗器の断面図である。図
において、1は絶縁基板である。2は絶縁基板1の上面
の左右両端部に設けられた第1の上面電極層である。3
は第1の上面電極層2に一部が重なるように設けられた
抵抗層である。4は抵抗層3のみの全体を覆うように設
けられた第1の保護層である。5は抵抗値を修正するた
めに抵抗層3および第1の保護層4に設けられたトリミ
ング溝である。6は第1の保護層4の上面にのみ設けら
れた第2の保護層である。7は第1の上面電極層2の上
面に絶縁基板1の幅一杯まで延びるように設けられた第
2の上面電極層である。8は絶縁基板1の側面に設けら
れた側面電極層である。9,10は第2の上面電極層7
および側面電極層8の表面に設けられたニッケルめっき
層、はんだめっき層である。この時、はんだめっき層1
0は、第2の保護層6よりも低く設けられているもので
ある。つまり、従来の抵抗器は、第2の保護層6が一番
高く設けられているものである。
FIG. 14 is a sectional view of a conventional resistor. In the figure, reference numeral 1 denotes an insulating substrate. Reference numeral 2 denotes a first upper electrode layer provided on both left and right ends of the upper surface of the insulating substrate 1. 3
Is a resistance layer provided so as to partially overlap the first upper electrode layer 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistive layer 3. Reference numeral 5 denotes a trimming groove provided in the resistance layer 3 and the first protection layer 4 for correcting the resistance value. Reference numeral 6 denotes a second protective layer provided only on the upper surface of the first protective layer 4. Reference numeral 7 denotes a second upper electrode layer provided on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1. Reference numeral 8 denotes a side surface electrode layer provided on the side surface of the insulating substrate 1. 9 and 10 are the second upper electrode layers 7
And a nickel plating layer and a solder plating layer provided on the surface of the side electrode layer 8. At this time, the solder plating layer 1
0 is provided lower than the second protective layer 6. That is, in the conventional resistor, the second protective layer 6 is provided highest.

【0005】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
A method of manufacturing the conventional resistor having the above-described structure will be described below with reference to the drawings.

【0006】図15は従来の抵抗器の製造方法を示す工
程図である。まず、図15(a)に示すように、絶縁基
板1の上面の左右両端部に、第1の上面電極層2を塗着
形成する。
FIG. 15 is a process chart showing a conventional method for manufacturing a resistor. First, as shown in FIG. 15A, a first upper electrode layer 2 is formed on both sides of the upper surface of the insulating substrate 1 by coating.

【0007】次に、図15(b)に示すように、第1の
上面電極層2に一部が重なるように絶縁基板1の上面に
抵抗膜3を塗着形成する。
Next, as shown in FIG. 15B, a resistive film 3 is applied on the upper surface of the insulating substrate 1 so as to partially overlap the first upper electrode layer 2.

【0008】次に、図15(c)に示すように、抵抗層
3の全体のみを覆うように第1の保護層4を塗着形成し
た後、抵抗層3における全抵抗値が所定の抵抗値の範囲
内に入るようにレーザー等により抵抗層3および第1の
保護層4にトリミング溝5を施す。
Next, as shown in FIG. 15C, after a first protective layer 4 is formed by coating so as to cover only the entire resistive layer 3, the total resistance of the resistive layer 3 is reduced to a predetermined value. A trimming groove 5 is formed in the resistance layer 3 and the first protection layer 4 by a laser or the like so as to fall within the range of the value.

【0009】次に、図15(d)に示すように、第1の
保護層4の上面にのみ第2の保護層6を塗着形成する。
Next, as shown in FIG. 15D, a second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.

【0010】次に、図15(e)に示すように、第1の
上面電極層2の上面に絶縁基板1の幅一杯まで延びるよ
うに第2の上面電極層7を塗着形成する。
Next, as shown in FIG. 15E, a second upper electrode layer 7 is formed on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1.

【0011】次に、図15(f)に示すように、第1の
上面電極層2および絶縁基板の左右両端の側面に第1、
第2の上面電極層2,7と電気的に接続するように側面
電極層8を塗着形成する。
Next, as shown in FIG. 15 (f), the first upper electrode layer 2 and the first, left and right side surfaces of the insulating substrate
The side electrode layer 8 is formed by coating so as to be electrically connected to the second upper electrode layers 2 and 7.

【0012】最後に、第2の上面電極層7および側面電
極層8の表面にニッケルめっきを施した後、はんだめっ
きを施すことにより、ニッケルめっき層9、はんだめっ
き層10とを形成し、従来の抵抗器を製造していた。
Finally, nickel plating is applied to the surfaces of the second upper electrode layer 7 and the side electrode layer 8 and then solder plating is applied to form a nickel plating layer 9 and a solder plating layer 10. Was manufacturing resistors.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法による抵抗器では、実装基板に
はんだ付けをした場合、図16(a)の実装状態の断面
図に示すように側面電極層(図示せず)と下面電極層
(図示せず)の双方でははんだ付けされ、フィレット2
3が形成されるフィレット実装構造であり、図16
(b)の実装状態の上面図に示すように部品面積24に
加えて側面をはんだ付けする面積25が必要であり、こ
れらを合わせた実装面積26が必要となる。しかも、実
装密度を向上するため、部品外形寸法が小さくなるほ
ど、実装面積に対するはんだ付け面積の占める割合が大
きくなり、電子機器の小型化するための実装密度を向上
することに限界が生ずるという課題を有していた。
However, in the resistor according to the above-mentioned conventional configuration and manufacturing method, when soldered to a mounting board, as shown in the cross-sectional view of the mounted state in FIG. (Not shown) and the lower electrode layer (not shown) are both soldered and fillet 2
FIG. 16 shows a fillet mounting structure in which No. 3 is formed.
As shown in the top view of the mounting state shown in FIG. 3B, an area 25 for soldering the side surface is required in addition to the component area 24, and a mounting area 26 in which these are combined is required. In addition, as the external dimensions of the component become smaller, the proportion of the soldering area to the mounting area increases in order to increase the mounting density, and there is a limit in improving the mounting density for miniaturizing electronic devices. Had.

【0014】本発明は、上記従来の課題を解決するもの
で、実装基板に実装した際の実装面積に占めるはんだ付
け面積を低減できる抵抗器およびその製造方法を提供す
ることを目的とするものである。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a resistor capable of reducing a soldering area occupying a mounting area when mounted on a mounting board and a method of manufacturing the same. is there.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明は、前記基板の主面の側部および側面の一部に
設けられた一対の第1あるいは第2上面電極層と、前記
上面電極層に電気的に接続するように設けられた抵抗層
と、少なくとも前記抵抗層の上面を覆うように設けられ
た保護層とを有するものである。
In order to achieve the above object, the present invention comprises a pair of first or second upper electrode layers provided on the side and part of the side of the main surface of the substrate, It has a resistance layer provided so as to be electrically connected to the upper electrode layer, and a protection layer provided so as to cover at least the upper surface of the resistance layer.

【0016】また、上記目的を達成するために本発明
は、分割溝を有するシート基板の上面および分割溝の上
面を跨ぐとともに前記分割溝内に電極ペーストを流し込
むかスパッタにより第1あるいは第2の上面電極層を設
ける工程と、前記第1上面電極層間を電気的に接続する
ように抵抗層を設ける工程と、少なくとも前記上面電極
層と抵抗層との上面を覆うように保護層を設ける工程
と、前記上面電極層を形成してなる前記シート基板の分
割溝で前記シート基板を短冊状に分割する工程と、前記
短冊状基板を個片に分割する工程とを有するものであ
る。
Further, in order to achieve the above object, the present invention is directed to a first or a second step which straddles an upper surface of a sheet substrate having a dividing groove and an upper surface of the dividing groove and pours electrode paste into the dividing groove or sputters. Providing an upper electrode layer, providing a resistive layer to electrically connect the first upper electrode layer, and providing a protective layer to cover at least the upper surfaces of the upper electrode layer and the resistive layer; A step of dividing the sheet substrate into strips by division grooves of the sheet substrate formed with the upper electrode layer; and a step of dividing the strip substrate into individual pieces.

【0017】[0017]

【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面の側部および側面の一部に
設けられた一対の第1の上面電極層と、前記第1の上面
電極層に電気的に接続するように設けられた抵抗層と、
少なくとも前記第1の上面電極層の上面に設けられた第
2の上面電極層と、少なくとも前記抵抗層の上面を覆う
ように設けられた保護層とからなるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a substrate, a pair of first upper electrode layers provided on a side and a part of a side surface of the upper surface of the substrate, and A resistance layer provided so as to be electrically connected to the first upper electrode layer;
At least a second upper electrode layer provided on the upper surface of the first upper electrode layer and a protective layer provided so as to cover at least the upper surface of the resistance layer.

【0018】また、請求項2に記載の発明は、基板と、
前記基板の上面に設けられた一対の第1の上面電極層
と、前記第1の上面電極層に電気的に接続するように設
けられた抵抗層と、少なくとも前記第1の上面電極層の
上面および前記基板の側面の一部に設けられた第2の上
面電極層と、少なくとも前記抵抗層を覆うように設けら
れた保護層とからなるものである。
[0018] Further, the invention according to claim 2 includes a substrate,
A pair of first upper electrode layers provided on the upper surface of the substrate, a resistive layer provided to be electrically connected to the first upper electrode layer, and at least an upper surface of the first upper electrode layer And a second upper electrode layer provided on a part of the side surface of the substrate, and a protective layer provided so as to cover at least the resistance layer.

【0019】また、請求項3に記載の発明は、請求項1
または2記載の基板の側面に有する第1または第2の上
面電極層は、前記基板の高さ方向の前記抵抗層側に設け
られてなるものである。
Further, the invention described in claim 3 is the first invention.
Or the first or second upper electrode layer provided on the side surface of the substrate according to Item 2 is provided on the resistance layer side in the height direction of the substrate.

【0020】また、請求項4に記載の発明は、請求項3
記載の基板の側面に有する第1または第2の上面電極層
の面積は、基板の側面の面積の半分以下であるものであ
る。
The invention described in claim 4 is the third invention.
The area of the first or second upper electrode layer provided on the side surface of the substrate is not more than half the area of the side surface of the substrate.

【0021】また、請求項5に記載の発明は、請求項1
または2記載の第1または第2の上面電極層は、めっき
層に覆われるとともに前記めっき層と保護層とは面一ま
たは前記めっき層が高いものである。
The invention described in claim 5 is the first invention.
Or the first or second upper electrode layer described above is covered with a plating layer, and the plating layer and the protective layer are flush with each other or the plating layer is high.

【0022】また、請求項6に記載の発明は、請求項1
または2記載の第1の上面電極層は、銀または金系の導
電粉体にガラスを含有してなるかまたは金系の有機金属
化合物を焼成してなるかのいずれかからなるものであ
る。
The invention according to claim 6 is the first invention.
Or the first upper electrode layer described in 2 is made of either silver or gold based conductive powder containing glass or a gold based organometallic compound fired.

【0023】また、請求項7に記載の発明は、請求項1
または2記載の第1の上面電極層は、ニッケル系または
金系のスパッタにて形成されるものである。
The invention described in claim 7 is the first invention.
Alternatively, the first upper electrode layer described in 2 is formed by nickel-based or gold-based sputtering.

【0024】また、請求項8に記載の発明は、請求項6
記載の第2の上面電極層は、銀または金系の導電粉体に
ガラスを含有してなり、保護層はガラス系からなるもの
である。
The invention according to claim 8 is the same as the invention according to claim 6.
The second upper electrode layer described above is made of silver or gold-based conductive powder containing glass, and the protective layer is made of glass.

【0025】また、請求項9に記載の発明は、請求項6
記載の第2の上面電極層は、銀またはニッケル系の導電
粉体に樹脂を含有してなり、保護層は樹脂系からなるも
のである。
The invention according to claim 9 is the same as the claim 6.
The second upper electrode layer described above is made of silver or nickel-based conductive powder containing resin, and the protective layer is made of resin.

【0026】また、請求項10に記載の発明は、請求項
1または2記載の第1の上面電極層は、ニッケルまたは
金系のスパッタにて形成され、第2の上面電極層は銀ま
たはニッケル系の導電粉体に樹脂を含有してなり、保護
層は樹脂系からなるものである。
According to a tenth aspect of the present invention, the first upper electrode layer is formed by nickel or gold based sputtering, and the second upper electrode layer is formed of silver or nickel. The resin is contained in the conductive powder of the system, and the protective layer is made of a resin.

【0027】また、請求項11に記載の発明は、請求項
1または2記載の第2の上面電極層の稜線は、丸みを有
するものである。
According to the eleventh aspect of the present invention, the ridge line of the second upper electrode layer according to the first or second aspect is rounded.

【0028】また、請求項12に記載の発明は、請求項
6記載の第2の上面電極層は、ニッケル系または金系の
スパッタにて形成され、保護層は樹脂系からなるもので
ある。
According to a twelfth aspect of the present invention, the second upper electrode layer according to the sixth aspect is formed by nickel-based or gold-based sputtering, and the protective layer is made of a resin-based material.

【0029】また、請求項13に記載の発明は、分割溝
を有するシート基板の上面の側部および分割溝の上面を
跨ぐとともに前記分割溝内に電極ペーストを流し込んで
第1の上面電極層を設ける工程と、前記第1の上面電極
層間を電気的に接続するように抵抗層を設ける工程と、
少なくとも前記第1の上面電極層と抵抗層との上面を覆
うように保護層を設ける工程と、少なくとも前記第1の
上面電極層と電気的に接続する第2の上面電極層を設け
る工程と、前記第2の上面電極層を形成してなる前記シ
ート基板の分割溝で前記シート基板を短冊状基板に分割
する工程と、前記短冊状基板を個片に分割する工程とか
らなるものである。
According to a thirteenth aspect of the present invention, the first upper surface electrode layer is formed by straddling the side of the upper surface of the sheet substrate having the dividing groove and the upper surface of the dividing groove and pouring the electrode paste into the dividing groove. Providing, and providing a resistive layer so as to electrically connect the first upper electrode layer,
Providing a protective layer so as to cover at least the upper surfaces of the first upper electrode layer and the resistance layer; and providing a second upper electrode layer electrically connected to at least the first upper electrode layer; The method includes a step of dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed with the second upper electrode layer, and a step of dividing the strip-shaped substrate into individual pieces.

【0030】また、請求項14に記載の発明は、分割溝
を有するシート基板の上面の側部および分割溝の上面を
跨ぐとともに前記分割溝内にスパッタにより第1の上面
電極層を設ける工程と、前記第1の上面電極層間を電気
的に接続するように抵抗層を設ける工程と、少なくとも
前記第1の上面電極層と抵抗層との上面を覆うように保
護層を設ける工程と、少なくとも前記第1の上面電極層
と電気的に接続する第2の上面電極層を設ける工程と、
前記第2の上面電極層を形成してなる前記シート基板の
分割溝で前記シート基板を短冊状基板に分割する工程
と、前記短冊状基板を個片に分割する工程とからなるも
のである。
According to a fourteenth aspect of the present invention, a step of straddling a side portion of an upper surface of a sheet substrate having a dividing groove and an upper surface of the dividing groove and providing a first upper surface electrode layer in the dividing groove by sputtering. Providing a resistive layer so as to electrically connect the first upper electrode layer, and providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; Providing a second upper electrode layer electrically connected to the first upper electrode layer;
The method includes a step of dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed with the second upper electrode layer, and a step of dividing the strip-shaped substrate into individual pieces.

【0031】また、請求項15に記載の発明は、分割溝
を有するシート基板の上面の側部に分割溝の上面を跨ぐ
ことなく第1の上面電極層を設ける工程と、前記第1の
上面電極層間を電気的に接続するように抵抗層を設ける
工程と、少なくとも前記第1の上面電極層と抵抗層との
上面を覆うように保護層を設ける工程と、少なくとも前
記第1の上面電極層と電気的に接続し、シート基板の分
割溝の上面を跨ぐとともに前記分割溝内に電極ペースト
を流し込んで第2の上面電極層を設ける工程と、前記第
2の上面電極層を形成してなる前記シート基板の分割溝
で前記シート基板を短冊状基板に分割する工程と、前記
短冊状基板を個片に分割する工程とからなるものであ
る。
Further, according to the present invention, a step of providing a first upper surface electrode layer on a side portion of an upper surface of a sheet substrate having a dividing groove without straddling the upper surface of the dividing groove; Providing a resistive layer so as to electrically connect the electrode layers; providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; Forming a second upper surface electrode layer by electrically connecting the second upper surface electrode layer by straddling the upper surface of the division groove of the sheet substrate and pouring the electrode paste into the division groove. The method includes a step of dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate, and a step of dividing the strip-shaped substrate into individual pieces.

【0032】また、請求項16に記載の発明は、分割溝
を有するシート基板の上面の側部に分割溝の上面を跨ぐ
ことなく第1の上面電極層を設ける工程と、前記第1の
上面電極層間を電気的に接続するように抵抗層を設ける
工程と、少なくとも前記第1の上面電極層と抵抗層との
上面を覆うように保護層を設ける工程と、少なくとも前
記第1の上面電極層と電気的に接続し、シート基板の分
割溝の上面を跨ぐとともに前記分割溝内にスパッタによ
り第2の上面電極層を設ける工程と、前記第2の上面電
極層を形成してなる前記シート基板の分割溝で前記シー
ト基板を短冊状基板に分割する工程と、前記短冊状基板
を個片に分割する工程とからなるものである。
Further, according to the present invention, a step of providing a first upper surface electrode layer on a side portion of an upper surface of a sheet substrate having a dividing groove without straddling the upper surface of the dividing groove; Providing a resistive layer so as to electrically connect the electrode layers; providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; Providing a second upper electrode layer over the upper surface of the dividing groove of the sheet substrate by sputtering and providing a second upper electrode layer by sputtering in the dividing groove; and forming the second upper electrode layer on the sheet substrate. And a step of dividing the sheet substrate into strip-shaped substrates by the dividing groove, and a step of dividing the strip substrate into individual pieces.

【0033】この構成および製造方法により、実装基板
に実装した際の実装面積に占めるはんだ付け面積を低減
できる抵抗器およびその製造方法を提供することができ
るという作用を有するものである。
With this configuration and the manufacturing method, it is possible to provide a resistor and a method for manufacturing the same, which can reduce the soldering area occupying the mounting area when mounted on a mounting board.

【0034】(実施の形態1)以下、本発明の実施の形
態1における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 1) A resistor and a method of manufacturing the resistor according to Embodiment 1 of the present invention will be described below with reference to the drawings.

【0035】図1は本発明の実施の形態1における抵抗
器の断面図である。図において、31は96%アルミナ
を含有してなる基板である。32は基板の主面の側部お
よび側面の一部に設けられた銀系の導電粉体にガラスを
含有してなる第1の上面電極層であり、基板31の側面
上の第1の上面電極層32の面積は、基板31の側面の
面積の半分以下である。33は第1の上面電極層32に
電気的に接続する酸化ルテニウムを主成分とする抵抗層
である。34は抵抗層33の上面に設けられたガラスを
主成分とする保護層である。35は第1の上面電極層3
2の上面に設けられた銀系の導電粉体にガラスを含有し
てなる第2の上面電極層であり、この第2の上面電極層
35の稜線は丸みを有している。36,37は必要に応
じてはんだ付け時の信頼性等の確保のために設けられた
ニッケルめっき層、はんだめっき層である。
FIG. 1 is a sectional view of the resistor according to the first embodiment of the present invention. In the figure, 31 is a substrate containing 96% alumina. Reference numeral 32 denotes a first upper electrode layer made of a silver-based conductive powder containing glass and provided on a part of a side surface and a side surface of the main surface of the substrate. The area of the electrode layer 32 is equal to or less than half the area of the side surface of the substrate 31. Reference numeral 33 denotes a resistance layer mainly composed of ruthenium oxide and electrically connected to the first upper electrode layer 32. Reference numeral 34 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 33. 35 is the first upper electrode layer 3
The second upper electrode layer 35 is a second upper electrode layer made of a silver-based conductive powder containing glass and provided on the upper surface of the second upper electrode layer 2, and the ridge line of the second upper electrode layer 35 is rounded. Reference numerals 36 and 37 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability and the like at the time of soldering.

【0036】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
With reference to the drawings, a description will be given below of a method of manufacturing the resistor having the above-described configuration according to an embodiment of the present invention.

【0037】図2〜3は本発明の実施の形態1における
抵抗器の製造方法を示す工程図である。
2 to 3 are process diagrams showing a method for manufacturing a resistor according to the first embodiment of the present invention.

【0038】まず、図2(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝38,39を有する耐熱
性および絶縁性に優れた96%アルミナを含有してなる
シート状基板31の横方向の分割溝39を跨ぐように、
銀系の導電粉体とガラスを含有してなる電極ペーストを
印刷し第1の上面電極層32を形成する。次にこの第1
の上面電極層32を安定な膜にするために約850℃の
温度で焼成を行う。このとき、前記電極ペーストは横方
向の分割溝39に入り込み分割溝の奥まで第1の上面電
極層32を形成できる。この分割溝38,39の基板3
1の厚みに対する深さは、製造工程での取り扱い時に割
れないように、一般的に基板31の厚みの半分以下にな
るよう形成されている。
First, as shown in FIG. 2 (a), the surface has a plurality of vertical and horizontal dividing grooves 38, 39 provided on the surface for dividing into strips and individual pieces in a later step. And a sheet-like substrate 31 containing 96% alumina having excellent insulating properties so as to straddle the lateral dividing grooves 39,
The first upper electrode layer 32 is formed by printing an electrode paste containing silver-based conductive powder and glass. Then this first
Is fired at a temperature of about 850 ° C. in order to make the upper surface electrode layer 32 of a stable film. At this time, the electrode paste enters the dividing groove 39 in the horizontal direction, and the first upper electrode layer 32 can be formed to the depth of the dividing groove. The substrate 3 of the dividing grooves 38 and 39
The thickness of the substrate 31 is generally less than half the thickness of the substrate 31 so as not to crack during handling in the manufacturing process.

【0039】次に、図2(b)に示すように、第1の上
面電極層32と電気的に接続するように、酸化ルテニウ
ムを主成分とする抵抗ペーストを印刷し抵抗層33を形
成する。次にこの抵抗層33を安定な膜とするために約
850℃の温度で焼成を行う。
Next, as shown in FIG. 2B, a resistance paste containing ruthenium oxide as a main component is printed to form a resistance layer 33 so as to be electrically connected to the first upper electrode layer 32. . Next, firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 33 a stable film.

【0040】次に、図2(c)に示すように、抵抗層3
3の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝40を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、第1の上面
電極層32上にセットしてトリミングを行う。
Next, as shown in FIG.
In order to correct the resistance value of No. 3 to a predetermined value, trimming is performed by forming a trimming groove 40 with a YAG laser. At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 32 to perform trimming.

【0041】次に、図3(a)に示すように、抵抗値修
正済みの抵抗層33を保護するためにガラスを主成分と
するペーストを印刷し、保護層34を形成する。この
際、横方向に並ぶ複数の抵抗層33を縦方向の分割溝3
8を跨ぎ連続して覆うように保護層34の印刷パターン
を形成してもよい。次にこの保護層34を安定な膜とす
るために約600℃の温度で焼成を行う。
Next, as shown in FIG. 3A, a paste containing glass as a main component is printed to protect the resistance layer 33 whose resistance value has been corrected, and a protection layer 34 is formed. At this time, the plurality of resistance layers 33 arranged in the horizontal direction are divided into the vertical dividing grooves 3.
The printed pattern of the protective layer 34 may be formed so as to cover the layer 8 continuously. Next, baking is performed at a temperature of about 600 ° C. in order to make the protective layer 34 a stable film.

【0042】次に、図3(b)に示すように、第1の上
面電極層32の上面に横方向の分割溝39を跨ぐことな
く、銀系の導電粉体とガラスを含有してなる電極ペース
トを印刷し第2の上面電極層35を形成する。この際、
横方向に並ぶ複数の第1の上面電極層32上で縦方向の
分割溝38を跨ぐように第2の上面電極層35の印刷パ
ターンを形成してもよい。次に第2の上面電極層35を
安定な膜とするために約600℃の温度で焼成を行う。
Next, as shown in FIG. 3B, the upper surface of the first upper electrode layer 32 contains silver-based conductive powder and glass without straddling the lateral dividing groove 39. The electrode paste is printed to form the second upper electrode layer 35. On this occasion,
The print pattern of the second upper electrode layer 35 may be formed so as to straddle the vertical division grooves 38 on the plurality of first upper electrode layers 32 arranged in the horizontal direction. Next, baking is performed at a temperature of about 600 ° C. in order to make the second upper electrode layer 35 a stable film.

【0043】次に、図3(c)に示すように、第1の上
面電極層32、抵抗層33、トリミング溝40、保護層
34、第2の上面電極層35を形成済みのシート状基板
31の横方向の分割溝39に沿って分割し、短冊基板4
1に分割する。この時、短冊基板41の長手方向の側面
には、先に形成した上面電極層32が横方向の分割溝3
9の深さまで形成された状態になっている。
Next, as shown in FIG. 3C, a sheet-like substrate on which the first upper electrode layer 32, the resistance layer 33, the trimming groove 40, the protective layer 34, and the second upper electrode layer 35 have been formed. 31 along the horizontal dividing groove 39 of the strip substrate 4
Divide into 1. At this time, on the longitudinal side surface of the strip substrate 41, the upper electrode layer 32 formed earlier is formed with the horizontal dividing grooves 3
It is in a state formed to a depth of 9.

【0044】最後に、図3(d)に示すように、露出し
ている第1の上面電極層32および第2の上面電極層3
5にめっきを施すための準備工程として、短冊基板41
の縦方向の分割溝38に沿って分割し、個片基板42に
分割をする。そして、露出している第1の上面電極層3
2および第2の上面電極層35のはんだ付け時の電極食
われの防止およびはんだ付け時の信頼性の確保のため、
電気めっきによって、ニッケルめっき層(図示せず)を
中間層とし、はんだめっき層(図示せず)を最外層とし
て形成して、抵抗器を製造するものである。
Finally, as shown in FIG. 3D, the exposed first upper electrode layer 32 and second upper electrode layer 3 are exposed.
5 as a preparation process for plating.
Along the vertical dividing groove 38, and is divided into individual substrates 42. Then, the exposed first upper surface electrode layer 3
In order to prevent electrode erosion during soldering of the second and second upper electrode layers 35 and to ensure reliability during soldering,
A resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer by electroplating.

【0045】以上のように構成、製造された本発明の実
施の形態1における抵抗器を実装基板にはんだ付けをし
た。図4(a)の実装状態の断面図に示すように、保護
層を形成した面を下側にして実装し、上面電極層(図示
せず)と基板側面の抵抗層の部分との両方ではんだ付け
されるが、側面電極の形成されている面積が小さいた
め、わずかにフィレット43が形成されるのみとなる。
よって、図4(b)の実装状態の上面図に示すように、
部品面積44と側面をはんだ付けするために必要となる
面積45とを合わせた面積が実装面積46となる。0.
6×0.3mmサイズの角チップ抵抗器で、従来構造の製
品と実装面積を比較すると、約20%の縮小化を図るこ
とができた。
The resistor constructed and manufactured in the first embodiment of the present invention was soldered to a mounting board. As shown in the cross-sectional view of the mounting state in FIG. 4A, the mounting is performed with the surface on which the protective layer is formed facing downward, and both the upper electrode layer (not shown) and the resistance layer on the side surface of the substrate are used. Although soldering is performed, the fillet 43 is only slightly formed because the area where the side electrode is formed is small.
Therefore, as shown in the top view of the mounting state of FIG.
The combined area of the component area 44 and the area 45 required for soldering the side surfaces is the mounting area 46. 0.
When the mounting area of a square chip resistor of 6 × 0.3 mm size is compared with that of a product having a conventional structure, the size can be reduced by about 20%.

【0046】よって、本発明の構成によれば、抵抗器の
側面電極の面積が小さいため、実装基板上ではんだ付け
のフィレットを形成するための面積が小さくてすみ、実
装面積を縮小化することができる。
Therefore, according to the structure of the present invention, since the area of the side electrode of the resistor is small, the area for forming the soldering fillet on the mounting board can be small, and the mounting area can be reduced. Can be.

【0047】なお、本発明の実施の形態1においてはん
だめっき層37と保護層34とを面一またははんだめっ
き層37を高くすることにより、はんだめっき層37と
実装時のランドパターン45との隙間を生じにくく実装
品質をさらに向上させることができる。
In the first embodiment of the present invention, the gap between the solder plating layer 37 and the land pattern 45 at the time of mounting is improved by flushing the solder plating layer 37 and the protective layer 34 or making the solder plating layer 37 higher. Is less likely to occur, and the mounting quality can be further improved.

【0048】また、本発明の実施の形態1において第1
の上面電極層32、保護層34および第2の上面電極層
35を(表1)に示す組み合わせとしたときには、他の
特性(表1に記載)を向上することができる。
In the first embodiment of the present invention, the first
When the upper electrode layer 32, the protective layer 34, and the second upper electrode layer 35 are combined as shown in (Table 1), other characteristics (described in Table 1) can be improved.

【0049】[0049]

【表1】 [Table 1]

【0050】また、本発明の実施の形態1において側面
電極を形成しない方が、実装面積をさらに縮小化できる
ことは容易に考えられる。しかしながら、現状の電子機
器の製造工程においては、実装後のはんだ付け検査を画
像認識により行っているのが実状であり、側面電極を形
成しない場合、フィレットが全く形成されず、画像認識
による自動検査ができなくなってしまうという不具合が
生ずることになる。
In the first embodiment of the present invention, it can be easily considered that the mounting area can be further reduced by not forming the side electrode. However, in the current manufacturing process of electronic devices, soldering inspection after mounting is actually performed by image recognition. If side electrodes are not formed, fillets are not formed at all and automatic inspection by image recognition is performed. Will be impossible.

【0051】(実施の形態2)以下、本発明の実施の形
態2における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 2) A resistor and a method of manufacturing the resistor according to Embodiment 2 of the present invention will be described below with reference to the drawings.

【0052】図5は本発明の実施の形態2における抵抗
器の断面図である。図において、51は96%アルミナ
を含有してなる基板である。52は基板の主面の側部お
よび側面の一部に設けられた金系のスパッタにて設けら
れる第1の上面電極層であり、基板51の側面上の第1
の上面電極層52の面積は、基板51の側面の面積の半
分以下である。53は第1の上面電極層52に電気的に
接続する酸化ルテニウムを主成分とする抵抗層である。
54は抵抗層53の上面に設けられたガラスを主成分と
する保護層である。55は第1の上面電極層52の上面
に設けられた銀系の導電粉体にガラスを含有してなる第
2の上面電極層であり、この第2の上面電極層55の稜
線は丸みを有している。56,57は必要に応じてはん
だ付け時の信頼性等の確保のために設けられたニッケル
めっき層、はんだめっき層である。
FIG. 5 is a sectional view of a resistor according to the second embodiment of the present invention. In the figure, reference numeral 51 denotes a substrate containing 96% alumina. Reference numeral 52 denotes a first upper surface electrode layer provided on a side portion and a part of a side surface of the main surface of the substrate, which is provided by gold-based sputtering.
The area of the upper electrode layer 52 is not more than half the area of the side surface of the substrate 51. Reference numeral 53 denotes a resistance layer mainly composed of ruthenium oxide and electrically connected to the first upper electrode layer 52.
Reference numeral 54 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 53. Reference numeral 55 denotes a second upper surface electrode layer provided on the upper surface of the first upper surface electrode layer 52 and made of a silver-based conductive powder containing glass, and the ridge line of the second upper surface electrode layer 55 is rounded. Have. Reference numerals 56 and 57 denote a nickel plating layer and a solder plating layer provided as necessary to ensure reliability and the like at the time of soldering.

【0053】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0054】図6〜7は本発明の実施の形態2における
抵抗器の製造方法を示す工程図である。
6 and 7 are process diagrams showing a method for manufacturing a resistor according to the second embodiment of the present invention.

【0055】まず、図6(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝58,59を有する耐熱
性および絶縁性に優れた96%アルミナを含有してなる
シート状基板51の上面全体にスパッタ工法により金を
着膜し、さらにLSI等で一般的に行われているフォト
リソ法により、所望の電極パターンとした第1の上面電
極層52を形成し、この第1の上面電極層52を安定な
膜にするために、約300〜400℃の温度で熱処理を
行う。この時、第1の上面電極層52は横方向の分割溝
59に入り込み分割溝の奥まで第1の上面電極層52を
形成できる。この分割溝58,59の基板51の厚みに
対する深さは、製造工程での取り扱い時に割れないよう
に、一般的に基板51の厚みの半分以下になるよう形成
されている。
First, as shown in FIG. 6A, a heat-resistant surface having a plurality of vertical and horizontal dividing grooves 58, 59 provided on the surface for dividing into strips and individual pieces in a later step. Then, gold is deposited on the entire upper surface of the sheet-like substrate 51 containing 96% alumina having excellent insulating properties by a sputtering method, and a desired electrode pattern is formed by a photolithography method generally used in LSIs and the like. Is formed, and heat treatment is performed at a temperature of about 300 to 400 ° C. in order to make the first upper electrode layer 52 a stable film. At this time, the first upper electrode layer 52 can enter the lateral dividing groove 59 and form the first upper electrode layer 52 to the depth of the dividing groove. The depth of the dividing grooves 58 and 59 with respect to the thickness of the substrate 51 is generally formed to be half or less of the thickness of the substrate 51 so as not to be broken during handling in a manufacturing process.

【0056】次に、図6(b)に示すように、第1の上
面電極層52と電気的に接続するように、酸化ルテニウ
ムを主成分とする抵抗ペーストを印刷し抵抗層53を形
成する。次にこの抵抗層53を安定な膜とするために約
850℃の温度で焼成を行う。
Next, as shown in FIG. 6B, a resistance paste mainly containing ruthenium oxide is printed to form a resistance layer 53 so as to be electrically connected to the first upper electrode layer 52. . Next, firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 53 a stable film.

【0057】次に、図6(c)に示すように、抵抗層5
3の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝60を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、第1の上面
電極層52上にセットしてトリミングを行う。
Next, as shown in FIG.
In order to correct the resistance value of No. 3 to a predetermined value, trimming is performed by forming a trimming groove 60 with a YAG laser. At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 52 to perform trimming.

【0058】次に、図7(a)に示すように、抵抗値修
正済みの抵抗層53を保護するためにガラスを主成分と
するペーストを印刷し、保護層54を形成する。この
際、横方向に並ぶ複数の抵抗層53を縦方向の分割溝5
8を跨ぎ連続して覆うように保護層54の印刷パターン
を形成してもよい。次にこの保護層54を安定な膜とす
るために約600℃の温度で焼成を行う。
Next, as shown in FIG. 7A, a paste containing glass as a main component is printed to protect the resistance layer 53 having the corrected resistance value, and a protection layer 54 is formed. At this time, the plurality of resistance layers 53 arranged in the horizontal direction are divided into the vertical dividing grooves 5.
The print pattern of the protective layer 54 may be formed so as to continuously cover the layer 8. Next, baking is performed at a temperature of about 600 ° C. in order to make the protective layer 54 a stable film.

【0059】次に、図7(b)に示すように、第1の上
面電極層52の上面に横方向の分割溝59を跨ぐことな
く、銀系の導電粉体とガラスを含有してなる電極ペース
トを印刷し第2の上面電極層55を形成する。次にこの
第2の上面電極層55を安定な膜とするために約600
℃の温度で焼成を行う。
Next, as shown in FIG. 7B, the upper surface of the first upper electrode layer 52 contains silver-based conductive powder and glass without straddling the horizontal dividing groove 59. The electrode paste is printed to form the second upper electrode layer 55. Next, in order to make the second upper electrode layer 55 a stable film, about 600
The firing is performed at a temperature of ° C.

【0060】次に、図7(c)に示すように、上面電極
層52、抵抗層53、トリミング溝60、保護層54、
第2の上面電極層55を形成済みのシート状基板51の
横方向の分割溝59に沿って分割し、短冊基板61に分
割する。この時、短冊基板61の長手方向の側面には、
先に形成した上面電極層52が横方向の分割溝59の深
さまで形成された状態になっている。
Next, as shown in FIG. 7C, the upper electrode layer 52, the resistance layer 53, the trimming groove 60, the protection layer 54,
The second upper electrode layer 55 is divided along the horizontal dividing grooves 59 of the formed sheet-like substrate 51, and is divided into strip substrates 61. At this time, on the longitudinal side surface of the strip substrate 61,
The upper electrode layer 52 formed earlier is formed to the depth of the horizontal dividing groove 59.

【0061】最後に、図7(d)に示すように、露出し
ている上面電極層52にめっきを施すための準備工程と
して、短冊基板61の縦方向の分割溝58に沿って分割
し、個片基板62に分割をする。そして、露出している
上面電極層52のはんだ付け時の電極食われの防止およ
びはんだ付け時の信頼性の確保のため、電気めっきによ
って、ニッケルめっき層(図示せず)を中間層とし、は
んだめっき層(図示せず)を最外層として形成して、抵
抗器を製造するものである。
Finally, as shown in FIG. 7 (d), as a preparation step for plating the exposed upper electrode layer 52, the strip substrate 61 is divided along the vertical dividing grooves 58, The individual substrate 62 is divided. Then, in order to prevent electrode erosion at the time of soldering of the exposed upper surface electrode layer 52 and to secure reliability at the time of soldering, a nickel plating layer (not shown) is used as an intermediate layer by electroplating. A resistor is manufactured by forming a plating layer (not shown) as an outermost layer.

【0062】以上のように構成、製造された本発明の実
施の形態2における抵抗器を実装基板にはんだ付けをし
た場合の効果については、前述の実施の形態1と同じで
あるため、説明を省略する。
The effect of soldering the resistor constructed and manufactured as described above in the second embodiment of the present invention to a mounting board is the same as that in the first embodiment, and will not be described. Omitted.

【0063】また、本発明の実施の形態2において上面
電極層52、保護層54および上面電極層55を(表
2)に示す組み合わせとしたときには、他の特性(表2
に記載)を向上することができる。
In the second embodiment of the present invention, when the upper electrode layer 52, the protective layer 54 and the upper electrode layer 55 are combined as shown in (Table 2), other characteristics (Table 2)
) Can be improved.

【0064】[0064]

【表2】 [Table 2]

【0065】(実施の形態3)以下、本発明の実施の形
態3における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 3) Hereinafter, a resistor and a method of manufacturing the same according to Embodiment 3 of the present invention will be described with reference to the drawings.

【0066】図8は本発明の実施の形態3における抵抗
器の断面図である。図において、71は96%アルミナ
を含有してなる基板である。72は基板の主面の側部に
設けられた銀系の導電粉体にガラスを含有してなる第1
の上面電極層である。73は第1の上面電極層72に電
気的に接続する酸化ルテニウムを主成分とする抵抗層で
ある。74は抵抗層33の上面に設けられたガラスを主
成分とする保護層である。75は第1の上面電極層32
の上面および基板72の側面の一部に設けられた銀系の
導電粉体にガラスを含有してなる第2の上面電極層であ
り、基板71の側面上の第2の上面電極層75の面積
は、基板71の側面の面積の半分以下である。この第2
の上面電極層75の稜線は丸みを有している。76,7
7は必要に応じてはんだ付け時の信頼性等の確保のため
に設けられたニッケルめっき層、はんだめっき層であ
る。
FIG. 8 is a sectional view of a resistor according to the third embodiment of the present invention. In the figure, reference numeral 71 denotes a substrate containing 96% alumina. Numeral 72 denotes a first silver-based conductive powder provided on the side of the main surface of the substrate and containing glass.
Of the upper electrode layer. Reference numeral 73 denotes a resistance layer mainly composed of ruthenium oxide and electrically connected to the first upper electrode layer 72. 74 is a protective layer mainly composed of glass provided on the upper surface of the resistance layer 33. 75 is the first upper electrode layer 32
Of the second upper electrode layer 75 on the side surface of the substrate 71 is a second upper electrode layer made of a silver-based conductive powder containing glass and provided on a part of the side surface of the substrate 72. The area is not more than half the area of the side surface of the substrate 71. This second
The ridge line of the upper electrode layer 75 is rounded. 76,7
Reference numeral 7 denotes a nickel plating layer and a solder plating layer provided as necessary to ensure reliability and the like during soldering.

【0067】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0068】図9〜10は本発明の実施の形態3におけ
る抵抗器の製造方法を示す工程図である。
FIGS. 9 to 10 are process diagrams showing a method of manufacturing a resistor according to the third embodiment of the present invention.

【0069】まず、図9(a)に示すように、表面に後
工程で短冊状および個片状に分割するために設けた複数
の縦方向および横方向の分割溝78,79を有する耐熱
性および絶縁性に優れた96%アルミナを含有してなる
シート状基板71の横方向の分割溝79を跨ぐことな
く、銀系の導電粉体とガラスを含有してなる電極ペース
トを印刷し第1の上面電極層72を形成する。次にこの
第1の上面電極層72を安定な膜にするために約850
℃の温度で焼成を行う。この分割溝78,79の基板7
1の厚みに対する深さは、製造工程での取り扱い時に割
れないように、一般的に基板71の厚みの半分以下にな
るよう形成されている。
First, as shown in FIG. 9 (a), a plurality of vertical and horizontal dividing grooves 78 and 79 provided on the surface for dividing into strips and individual pieces in a later step are provided. An electrode paste containing silver-based conductive powder and glass is printed without straddling the horizontal dividing groove 79 of the sheet-like substrate 71 containing 96% alumina having excellent insulating properties. Of the upper electrode layer 72 is formed. Next, in order to make the first upper electrode layer 72 a stable film, about 850
The firing is performed at a temperature of ° C. The substrate 7 of the dividing grooves 78 and 79
The thickness of the substrate 71 is generally less than half the thickness of the substrate 71 so as not to break during handling in the manufacturing process.

【0070】次に、図9(b)に示すように、第1の上
面電極層72と電気的に接続するように、酸化ルテニウ
ムを主成分とする抵抗ペーストを印刷し抵抗層73を形
成する。次にこの抵抗層73を安定な膜とするために約
850℃の温度で焼成を行う。
Next, as shown in FIG. 9B, a resistance paste containing ruthenium oxide as a main component is printed to form a resistance layer 73 so as to be electrically connected to the first upper electrode layer 72. . Next, baking is performed at a temperature of about 850 ° C. in order to make the resistance layer 73 a stable film.

【0071】次に、図9(c)に示すように、抵抗層7
3の抵抗値を所定の値に修正するために、YAGレーザ
ーでトリミング溝80を施してトリミングを行う。この
時、抵抗値測定用のトリミングプローブは、第1の上面
電極層72上にセットしてトリミングを行う。
Next, as shown in FIG.
In order to correct the resistance value of No. 3 to a predetermined value, trimming is performed by forming a trimming groove 80 with a YAG laser. At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 72 to perform trimming.

【0072】次に、図10(a)に示すように、抵抗値
修正済みの抵抗層73を保護するためにガラスを主成分
とするペーストを印刷し、保護層74を形成する。この
際、横方向に並ぶ複数の抵抗層73を縦方向の分割溝7
8を跨ぎ連続して覆うように保護層74の印刷パターン
を形成してもよい。次にこの保護層74を安定な膜とす
るために約600℃の温度で焼成を行う。
Next, as shown in FIG. 10A, a paste containing glass as a main component is printed to protect the resistance layer 73 whose resistance value has been corrected, and a protection layer 74 is formed. At this time, the plurality of resistance layers 73 arranged in the horizontal direction are divided into the vertical dividing grooves 7.
The print pattern of the protective layer 74 may be formed so as to continuously cover step 8. Next, baking is performed at a temperature of about 600 ° C. in order to make the protective layer 74 a stable film.

【0073】次に、図10(b)に示すように、第1の
上面電極層72の上面に、シート状基板71の横方向の
分割溝79を跨ぐように、銀系の導電粉体とガラスを含
有してなる電極ペーストを印刷し第2の上面電極層75
を形成する。このとき、前記電極ペーストは横方向の分
割溝79に入り込み分割溝の奥まで第2の上面電極層7
5を形成できる。この際、横方向に並ぶ複数の第1の上
面電極層72の上に縦方向の分割溝78を跨ぎ連続する
ように第2の上面電極層75の印刷パターンを形成して
もよい。次に第2の上面電極層75を安定な膜とするた
めに約600℃の温度で焼成を行う。
Next, as shown in FIG. 10B, a silver-based conductive powder is formed on the upper surface of the first upper electrode layer 72 so as to cross the lateral dividing grooves 79 of the sheet-like substrate 71. The second upper electrode layer 75 is printed by printing an electrode paste containing glass.
To form At this time, the electrode paste enters the dividing groove 79 in the horizontal direction and extends to the depth of the dividing groove so as to reach the second upper electrode layer 7.
5 can be formed. At this time, a print pattern of the second upper electrode layer 75 may be formed on the plurality of first upper electrode layers 72 arranged in the horizontal direction so as to be continuous over the vertical division grooves 78. Next, baking is performed at a temperature of about 600 ° C. in order to make the second upper electrode layer 75 a stable film.

【0074】次に、図10(c)に示すように、第1の
上面電極層72、抵抗層73、トリミング溝80、保護
層74、第2の上面電極層75を形成済みのシート状基
板71の横方向の分割溝79に沿って分割し、短冊基板
81に分割する。この時、短冊基板81の長手方向の側
面には、先に形成した第2の上面電極層75が横方向の
分割溝79の深さまで形成された状態になっている。
Next, as shown in FIG. 10C, a sheet-like substrate on which a first upper electrode layer 72, a resistance layer 73, a trimming groove 80, a protective layer 74, and a second upper electrode layer 75 have been formed. The substrate is divided along the horizontal dividing groove 79 of FIG. At this time, the second upper surface electrode layer 75 formed previously is formed on the side surface in the longitudinal direction of the strip substrate 81 to the depth of the horizontal dividing groove 79.

【0075】最後に、図10(d)に示すように、露出
している第2の上面電極層75にめっきを施すための準
備工程として、短冊基板81の縦方向の分割溝78に沿
って分割し、個片基板82に分割をする。そして、露出
している第2の上面電極層75のはんだ付け時の電極食
われの防止およびはんだ付け時の信頼性の確保のため、
電気めっきによって、ニッケルめっき層(図示せず)を
中間層とし、はんだめっき層(図示せず)を最外層とし
て形成して、抵抗器を製造するものである。
Finally, as shown in FIG. 10D, as a preparation step for plating the exposed second upper surface electrode layer 75, along the vertical dividing groove 78 of the strip substrate 81, The substrate is divided into individual substrates 82. Then, in order to prevent electrode erosion during soldering of the exposed second upper surface electrode layer 75 and to ensure reliability during soldering,
A resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer by electroplating.

【0076】以上のように構成、製造された本発明の実
施の形態3における抵抗器を実装基板にはんだ付けをし
た場合の効果については、前述の実施の形態1と同じで
あるため、説明を省略する。
The effect of soldering the resistor constructed and manufactured as described above in the third embodiment of the present invention to a mounting board is the same as that in the first embodiment, and will not be described. Omitted.

【0077】また、本発明の実施の形態3において第1
の上面電極層72、保護層74および第2の上面電極層
75を(表3)に示す組み合わせとしたときには、他の
特性(表3に記載)を向上することができる。
In Embodiment 3 of the present invention, the first
When the upper electrode layer 72, the protective layer 74, and the second upper electrode layer 75 are combined as shown in (Table 3), other characteristics (described in Table 3) can be improved.

【0078】[0078]

【表3】 [Table 3]

【0079】(実施の形態4)以下、本発明の実施の形
態4における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Embodiment 4) Hereinafter, a resistor and a method of manufacturing the same according to Embodiment 4 of the present invention will be described with reference to the drawings.

【0080】図11は本発明の実施の形態4における抵
抗器の断面図である。図において、91は96%アルミ
ナを含有してなる基板である。92は基板の主面の側部
に設けられた銀系の導電粉体にガラスを含有してなる第
1の上面電極層である。93は第1の上面電極層92に
電気的に接続する酸化ルテニウムを主成分とする抵抗層
である。94は抵抗層93の上面に設けられたガラスを
主成分とする保護層である。95は第1の上面電極層9
2の上面および側面の一部に設けられた金系のスパッタ
を用いて形成される第2の上面電極層であり、基板91
の側面上の第2の上面電極層95の面積は、基板91の
側面の面積の半分以下である。この第2の上面電極層9
5の稜線は丸みを有している。96,97は必要に応じ
てはんだ付け時の信頼性等の確保のために設けられたニ
ッケルめっき層、はんだめっき層である。
FIG. 11 is a sectional view of a resistor according to the fourth embodiment of the present invention. In the figure, reference numeral 91 denotes a substrate containing 96% alumina. Reference numeral 92 denotes a first upper electrode layer formed of a silver-based conductive powder provided on the side of the main surface of the substrate and containing glass. Reference numeral 93 denotes a resistance layer mainly composed of ruthenium oxide and electrically connected to the first upper electrode layer 92. Reference numeral 94 denotes a protective layer mainly composed of glass provided on the upper surface of the resistance layer 93. 95 is the first upper electrode layer 9
2 is a second upper electrode layer formed by using gold-based sputtering provided on a part of the upper surface and side surfaces of the substrate 91.
The area of the second upper electrode layer 95 on the side surface of the substrate 91 is not more than half the area of the side surface of the substrate 91. This second upper electrode layer 9
The ridge line 5 is rounded. Reference numerals 96 and 97 denote a nickel plating layer and a solder plating layer provided for ensuring reliability and the like at the time of soldering as necessary.

【0081】以上のように構成された本発明の一実施の
形態における抵抗器について、以下にその製造方法を図
面を参照しながら説明する。
The method of manufacturing the resistor according to the embodiment of the present invention configured as described above will be described below with reference to the drawings.

【0082】図12〜13は本発明の実施の形態4にお
ける抵抗器の製造方法を示す工程図である。
FIGS. 12 and 13 are process diagrams showing a method of manufacturing a resistor according to the fourth embodiment of the present invention.

【0083】まず、図12(a)に示すように、表面に
後工程で短冊状および個片状に分割するために設けた複
数の縦方向および横方向の分割溝98,99を有する耐
熱性および絶縁性に優れた96%アルミナを含有してな
るシート状基板91の横方向の分割溝99を跨ぐことな
く、銀系の導電粉体とガラスを含有してなる電極ペース
トを印刷し第1の上面電極層92を形成する。
First, as shown in FIG. 12 (a), the surface has a plurality of vertical and horizontal dividing grooves 98, 99 provided for dividing into strips and individual pieces in a post-process. An electrode paste containing silver-based conductive powder and glass is printed without straddling the horizontal dividing groove 99 of the sheet-like substrate 91 containing 96% alumina having excellent insulating properties, and the first paste is printed. Of the upper electrode layer 92 is formed.

【0084】次に、図12(b)に示すように、第1の
上面電極層92と電気的に接続するように、酸化ルテニ
ウムを主成分とする抵抗ペーストを印刷し抵抗層93を
形成する。次にこの抵抗層93を安定な膜とするために
約850℃の温度で焼成を行う。
Next, as shown in FIG. 12B, a resistance paste containing ruthenium oxide as a main component is printed to form a resistance layer 93 so as to be electrically connected to the first upper electrode layer 92. . Next, firing is performed at a temperature of about 850 ° C. in order to make the resistance layer 93 a stable film.

【0085】次に、図12(c)に示すように、抵抗層
93の抵抗値を所定の値に修正するために、YAGレー
ザーでトリミング溝100を施してトリミングを行う。
この時、抵抗値測定用のトリミングプローブは、第1の
上面電極層92上にセットしてトリミングを行う。
Next, as shown in FIG. 12C, in order to correct the resistance value of the resistance layer 93 to a predetermined value, trimming is performed by applying a trimming groove 100 using a YAG laser.
At this time, the trimming probe for measuring the resistance value is set on the first upper electrode layer 92 to perform trimming.

【0086】次に、図13(a)に示すように、抵抗値
修正済みの抵抗層93を保護するためにガラスを主成分
とするペーストを印刷し、保護層94を形成する。この
際、横方向に並ぶ複数の抵抗層93を縦方向の分割溝9
8を跨ぎ連続して覆うように保護層94の印刷パターン
を形成してもよい。次にこの保護層94を安定な膜とす
るために約600℃の温度で焼成を行う。
Next, as shown in FIG. 13A, a paste containing glass as a main component is printed to protect the resistance layer 93 whose resistance value has been corrected, thereby forming a protection layer 94. At this time, the plurality of resistance layers 93 arranged in the horizontal direction are divided into the vertical dividing grooves 9.
The printed pattern of the protective layer 94 may be formed so as to continuously cover the layer 8. Next, baking is performed at a temperature of about 600 ° C. in order to make the protective layer 94 a stable film.

【0087】次に、図13(b)に示すように、基板9
1の上面全体に樹脂からなるレジスト材料を塗布し、更
にフォトリソ工法によりレジスト材料に所望の第2の上
面電極層95の成膜パターンの穴を形成する。更に、基
板上面全体にスパッタ工法により金を着膜し、所望の第
2の上面電極層95の成膜パターンを除く部分のレジス
ト材料を取り除く。この工程により第2の上面電極層9
5を形成する。この時、第2の上面電極層95は横方向
の分割溝99に入り込み分割溝の奥まで第2の上面電極
層95を形成できる。
Next, as shown in FIG.
A resist material made of a resin is applied to the entire upper surface of the substrate 1, and a hole of a desired film formation pattern of the second upper electrode layer 95 is formed in the resist material by a photolithography method. Further, gold is deposited on the entire upper surface of the substrate by a sputtering method, and the resist material in a portion other than a desired film formation pattern of the second upper electrode layer 95 is removed. By this step, the second upper electrode layer 9 is formed.
5 is formed. At this time, the second upper electrode layer 95 can enter the lateral dividing groove 99 and form the second upper electrode layer 95 to the depth of the dividing groove.

【0088】この分割溝98,99の基板91の厚みに
対する深さは、製造工程での取り扱い時に割れないよう
に、一般的に基板91の厚みの半分以下になるよう形成
されている。
The depth of the dividing grooves 98 and 99 with respect to the thickness of the substrate 91 is generally formed to be half or less of the thickness of the substrate 91 so as not to be broken during handling in the manufacturing process.

【0089】次に、図13(c)に示すように、第1の
上面電極層92、抵抗層93、トリミング溝100、保
護層94、第2の上面電極層95を形成済みのシート状
基板91の横方向の分割溝99に沿って分割し、短冊基
板101に分割する。この時、短冊基板101の長手方
向の側面には、先に形成した第2の上面電極層95が横
方向の分割溝99の深さまで形成された状態になってい
る。
Next, as shown in FIG. 13C, a sheet-like substrate on which a first upper electrode layer 92, a resistance layer 93, a trimming groove 100, a protective layer 94, and a second upper electrode layer 95 have been formed. The substrate is divided along a horizontal dividing groove 99 in the direction 91 and divided into strip substrates 101. At this time, the second upper surface electrode layer 95 formed earlier is formed on the side surface in the longitudinal direction of the strip substrate 101 to the depth of the horizontal dividing groove 99.

【0090】最後に、図13(d)に示すように、露出
している第2の上面電極層95にめっきを施すための準
備工程として、短冊基板101の縦方向の分割溝98に
沿って分割し、個片基板102に分割する。そして、露
出している第2の上面電極層95のはんだ付け時の電極
食われの防止およびはんだ付け時の信頼性の確保のた
め、電気めっきによって、ニッケルめっき層(図示せ
ず)を中間層とし、はだめっき層(図示せず)を最外層
として形成して、抵抗器を製造するものである。
Finally, as shown in FIG. 13D, as a preparation step for plating the exposed second upper surface electrode layer 95, along the vertical dividing groove 98 of the strip substrate 101, The substrate is divided into individual substrates 102. Then, in order to prevent electrode erosion during soldering of the exposed second upper surface electrode layer 95 and secure reliability during soldering, a nickel plating layer (not shown) is formed by electroplating. Then, a resistor plating layer (not shown) is formed as an outermost layer to manufacture a resistor.

【0091】以上のように構成、製造された本発明の実
施の形態4における抵抗器を実装基板にはんだ付けをし
た場合の効果については、前述の実施の形態1と同じで
あるため、説明を省略する。
The effect of soldering the resistor constructed and manufactured as described above in the fourth embodiment of the present invention to a mounting substrate is the same as that in the first embodiment, and will not be described. Omitted.

【0092】また、本発明の実施の形態4において第1
の上面電極層92、保護層94および第2の上面電極層
95を(表4)に示す組み合わせとしたときには、他の
特性(表4に記載)を向上することができる。
Further, in Embodiment 4 of the present invention, the first
When the upper electrode layer 92, the protective layer 94, and the second upper electrode layer 95 are combined as shown in (Table 4), other characteristics (described in Table 4) can be improved.

【0093】[0093]

【表4】 [Table 4]

【0094】[0094]

【発明の効果】以上のように本発明は、上面電極と基板
の上面の側部の一部に設けられた側面電極ではんだ付け
されるため、はんだ付けのフィレットを形成するための
面積を小さくすることができ、実装基板上のはんだ付け
部を含む実装面積を低減することができる抵抗器および
その製造方法を提供できるものである。
As described above, according to the present invention, since the upper surface electrode and the side electrode provided on a part of the side surface of the upper surface of the substrate are soldered, the area for forming the soldered fillet is reduced. It is possible to provide a resistor capable of reducing the mounting area including a soldered portion on a mounting board and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to a first embodiment of the present invention.

【図2】同抵抗器の製造方法を示す工程図FIG. 2 is a process chart showing a method for manufacturing the resistor.

【図3】同製造方法を示す工程図FIG. 3 is a process chart showing the manufacturing method.

【図4】(a)同抵抗器を実装した時の断面図 (b)その上面図FIG. 4A is a cross-sectional view when the resistor is mounted, and FIG.

【図5】本発明の実施の形態2における抵抗器の断面図FIG. 5 is a sectional view of a resistor according to a second embodiment of the present invention.

【図6】同抵抗器の製造方法を示す工程図FIG. 6 is a process chart showing a method for manufacturing the resistor.

【図7】同製造方法を示す工程図FIG. 7 is a process chart showing the manufacturing method.

【図8】本発明の実施の形態3における抵抗器の断面図FIG. 8 is a sectional view of a resistor according to a third embodiment of the present invention.

【図9】同抵抗器の製造方法を示す工程図FIG. 9 is a process chart showing a method for manufacturing the resistor.

【図10】同製造方法を示す工程図FIG. 10 is a process chart showing the same manufacturing method.

【図11】本発明の実施の形態4における抵抗器の断面
FIG. 11 is a sectional view of a resistor according to a fourth embodiment of the present invention.

【図12】同抵抗器の製造方法を示す工程図FIG. 12 is a process chart showing a method for manufacturing the resistor.

【図13】同製造方法を示す工程図FIG. 13 is a process chart showing the same manufacturing method.

【図14】従来の抵抗器の断面図FIG. 14 is a sectional view of a conventional resistor.

【図15】同抵抗器の製造方法を示す工程図FIG. 15 is a process chart showing a method for manufacturing the resistor.

【図16】(a)同抵抗器を実装した時の断面図 (b)その上面図FIG. 16A is a cross-sectional view when the resistor is mounted, and FIG.

【符号の説明】[Explanation of symbols]

31 基板 32 第1の上面電極層 33 抵抗層 34 保護層 35 第2の上面電極層 36 ニッケルめっき層 37 はんだめっき層 DESCRIPTION OF SYMBOLS 31 Substrate 32 1st upper surface electrode layer 33 Resistance layer 34 Protective layer 35 2nd upper surface electrode layer 36 Nickel plating layer 37 Solder plating layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI // H01C 1/034 H01C 17/12 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI // H01C 1/034 H01C 17/12

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 基板と、前記基板の上面の側部および側
面の一部に設けられた一対の第1の上面電極層と、前記
第1の上面電極層に電気的に接続するように設けられた
抵抗層と、少なくとも前記第1の上面電極層の上面に設
けられた第2の上面電極層と、少なくとも前記抵抗層の
上面を覆うように設けられた保護層とからなる抵抗器。
1. A substrate, a pair of first upper electrode layers provided on side portions and a part of a side surface of an upper surface of the substrate, and a pair of first upper electrode layers provided to be electrically connected to the first upper electrode layer. And a protective layer provided so as to cover at least the upper surface of the resistance layer, a second upper electrode layer provided on at least the upper surface of the first upper electrode layer, and a protection layer provided so as to cover at least the upper surface of the resistance layer.
【請求項2】 基板と、前記基板の上面に設けられた一
対の第1の上面電極層と、前記第1の上面電極層に電気
的に接続するように設けられた抵抗層と、少なくとも前
記第1の上面電極層の上面および前記基板の側面の一部
に設けられた第2の上面電極層と、少なくとも前記抵抗
層を覆うように設けられた保護層とからなる抵抗器。
2. A substrate, a pair of first upper electrode layers provided on an upper surface of the substrate, and a resistive layer provided to be electrically connected to the first upper electrode layer; A resistor comprising: a second upper electrode layer provided on an upper surface of a first upper electrode layer and a part of a side surface of the substrate; and a protective layer provided so as to cover at least the resistance layer.
【請求項3】 基板の側面に有する第1または第2の上
面電極層は、前記基板の高さ方向の前記抵抗層側に設け
られた請求項1または2記載の抵抗器。
3. The resistor according to claim 1, wherein the first or second upper electrode layer provided on the side surface of the substrate is provided on the resistance layer side in the height direction of the substrate.
【請求項4】 基板の側面に有する第1または第2の上
面電極層の面積は、基板の側面の面積の半分以下である
ことを特徴とする請求項3記載の抵抗器。
4. The resistor according to claim 3, wherein the area of the first or second upper electrode layer on the side surface of the substrate is less than half the area of the side surface of the substrate.
【請求項5】 第1または第2の上面電極層は、めっき
層に覆われるとともに前記めっき層と保護層とは面一ま
たは前記めっき層が高い請求項1または2記載の抵抗
器。
5. The resistor according to claim 1, wherein the first or second upper electrode layer is covered with a plating layer, and the plating layer and the protective layer are flush with each other or the plating layer is high.
【請求項6】 第1の上面電極層は、銀または金系の導
電粉体にガラスを含有してなるかまたは金系の有機金属
化合物を焼成してなるかのいずれかからなる請求項1ま
たは2記載の抵抗器。
6. The first upper electrode layer is made of either silver or gold-based conductive powder containing glass or a gold-based organometallic compound fired. Or the resistor according to 2.
【請求項7】 第1の上面電極層は、ニッケル系または
金系のスパッタにて形成される請求項1または2記載の
抵抗器。
7. The resistor according to claim 1, wherein the first upper electrode layer is formed by nickel-based or gold-based sputtering.
【請求項8】 第2の上面電極層は、銀または金系の導
電粉体にガラスを含有してなり、保護層はガラス系から
なる請求項6記載の抵抗器。
8. The resistor according to claim 6, wherein the second upper electrode layer is made of silver or gold-based conductive powder containing glass, and the protective layer is made of glass.
【請求項9】 第2の上面電極層は、銀またはニッケル
系の導電粉体に樹脂を含有してなり、保護層は樹脂系か
らなる請求項6記載の抵抗器。
9. The resistor according to claim 6, wherein the second upper electrode layer is made of silver or nickel based conductive powder containing resin, and the protective layer is made of resin.
【請求項10】 第1の上面電極層は、ニッケルまたは
金系のスパッタにて形成され、第2の上面電極層は、銀
またはニッケル系の導電粉体に樹脂を含有してなり、保
護層は樹脂系からなる請求項1または2記載の抵抗器。
10. The first upper electrode layer is formed by nickel or gold based sputtering, and the second upper electrode layer is made of silver or nickel based conductive powder containing resin. 3. The resistor according to claim 1, wherein the resistor is made of a resin.
【請求項11】 第2の上面電極層の稜線は、丸みを有
する請求項1または2記載の抵抗器。
11. The resistor according to claim 1, wherein a ridge line of the second upper electrode layer has a rounded shape.
【請求項12】 第2の上面電極層は、ニッケル系また
は金系のスパッタにて形成され、保護層は樹脂系からな
る請求項6記載の抵抗器。
12. The resistor according to claim 6, wherein the second upper electrode layer is formed by nickel-based or gold-based sputtering, and the protective layer is made of a resin.
【請求項13】 分割溝を有するシート基板の上面の側
部および分割溝の上面を跨ぐとともに前記分割溝内に電
極ペーストを流し込んで第1の上面電極層を設ける工程
と、前記第1の上面電極層間を電気的に接続するように
抵抗層を設ける工程と、少なくとも前記第1の上面電極
層と抵抗層との上面を覆うように保護層を設ける工程
と、少なくとも前記第1の上面電極層と電気的に接続す
る第2の上面電極層を設ける工程と、前記第2の上面電
極層を形成してなる前記シート基板の分割溝で前記シー
ト基板を短冊状基板に分割する工程と、前記短冊状基板
を個片に分割する工程とからなる抵抗器の製造方法。
13. A step of straddling a side portion of an upper surface of a sheet substrate having a dividing groove and an upper surface of the dividing groove and pouring an electrode paste into the dividing groove to provide a first upper surface electrode layer; Providing a resistive layer so as to electrically connect the electrode layers; providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; Providing a second upper electrode layer electrically connected to the substrate substrate; dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed with the second upper electrode layer; Dividing the strip substrate into individual pieces.
【請求項14】 分割溝を有するシート基板の上面の側
部および分割溝の上面を跨ぐとともに前記分割溝内にス
パッタにより第1の上面電極層を設ける工程と、前記第
1の上面電極層間を電気的に接続するように抵抗層を設
ける工程と、少なくとも前記第1の上面電極層と抵抗層
との上面を覆うように保護層を設ける工程と、少なくと
も前記第1の上面電極層と電気的に接続する第2の上面
電極層を設ける工程と、前記第2の上面電極層を形成し
てなる前記シート基板の分割溝で前記シート基板を短冊
状基板に分割する工程と、前記短冊状基板を個片に分割
する工程とからなる抵抗器の製造方法。
14. A step of straddling a side portion of an upper surface of a sheet substrate having a dividing groove and an upper surface of the dividing groove and providing a first upper surface electrode layer in the dividing groove by sputtering; Providing a resistive layer so as to be electrically connected; providing a protective layer so as to cover at least an upper surface of the first upper surface electrode layer and the resistive layer; Providing a second upper surface electrode layer connected to the substrate, dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed with the second upper surface electrode layer, And dividing the resistor into individual pieces.
【請求項15】 分割溝を有するシート基板の上面の側
部に分割溝の上面を跨ぐことなく第1の上面電極層を設
ける工程と、前記第1の上面電極層間を電気的に接続す
るように抵抗層を設ける工程と、少なくとも前記第1の
上面電極層と抵抗層との上面を覆うように保護層を設け
る工程と、少なくとも前記第1の上面電極層と電気的に
接続し、シート基板の分割溝の上面を跨ぐとともに前記
分割溝内に電極ペーストを流し込んで第2の上面電極層
を設ける工程と、前記第2の上面電極層を形成してなる
前記シート基板の分割溝で前記シート基板を短冊状基板
に分割する工程と、前記短冊状基板を個片に分割する工
程とからなる抵抗器の製造方法。
15. A step of providing a first upper surface electrode layer on a side of an upper surface of a sheet substrate having a division groove without straddling the upper surface of the division groove, and electrically connecting the first upper surface electrode layer. Providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; electrically connecting at least the first upper electrode layer to the sheet substrate; Providing a second upper surface electrode layer by pouring an electrode paste into the divided groove while straddling the upper surface of the divided groove, and forming the sheet by the divided groove of the sheet substrate formed with the second upper surface electrode layer. A method of manufacturing a resistor, comprising: a step of dividing a substrate into strip-shaped substrates; and a step of dividing the strip-shaped substrate into individual pieces.
【請求項16】 分割溝を有するシート基板の上面の側
部に分割溝の上面を跨ぐことなく第1の上面電極層を設
ける工程と、前記第1の上面電極層間を電気的に接続す
るように抵抗層を設ける工程と、少なくとも前記第1の
上面電極層と抵抗層との上面を覆うように保護層を設け
る工程と、少なくとも前記第1の上面電極層と電気的に
接続し、シート基板の分割溝の上面を跨ぐとともに前記
分割溝内にスパッタにより第2の上面電極層を設ける工
程と、前記第2の上面電極層を形成してなる前記シート
基板の分割溝で前記シート基板を短冊状基板に分割する
工程と、前記短冊状基板を個片に分割する工程とからな
る抵抗器の製造方法。
16. A step of providing a first upper electrode layer on the side of the upper surface of a sheet substrate having a dividing groove without straddling the upper surface of the dividing groove, and electrically connecting the first upper electrode layer. Providing a protective layer so as to cover at least an upper surface of the first upper electrode layer and the resistive layer; electrically connecting at least the first upper electrode layer to the sheet substrate; Providing a second upper surface electrode layer by sputtering in the divided groove while straddling the upper surface of the divided groove, and stripping the sheet substrate by the divided groove of the sheet substrate formed with the second upper surface electrode layer. A method for manufacturing a resistor, comprising: a step of dividing the strip-shaped substrate into individual pieces; and a step of dividing the strip-shaped substrate into individual pieces.
JP9130746A 1997-05-21 1997-05-21 Resistor and manufacture thereof Pending JPH10321404A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9130746A JPH10321404A (en) 1997-05-21 1997-05-21 Resistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9130746A JPH10321404A (en) 1997-05-21 1997-05-21 Resistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH10321404A true JPH10321404A (en) 1998-12-04

Family

ID=15041654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9130746A Pending JPH10321404A (en) 1997-05-21 1997-05-21 Resistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH10321404A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161135A (en) * 2009-01-07 2010-07-22 Rohm Co Ltd Chip resistor, and method of making the same
JP2011029414A (en) * 2009-07-27 2011-02-10 Rohm Co Ltd Chip resistor and method of manufacturing the same
JPWO2015162858A1 (en) * 2014-04-24 2017-04-13 パナソニックIpマネジメント株式会社 Chip resistor and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161135A (en) * 2009-01-07 2010-07-22 Rohm Co Ltd Chip resistor, and method of making the same
JP2011029414A (en) * 2009-07-27 2011-02-10 Rohm Co Ltd Chip resistor and method of manufacturing the same
JPWO2015162858A1 (en) * 2014-04-24 2017-04-13 パナソニックIpマネジメント株式会社 Chip resistor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
EP1018750A1 (en) Resistor and method of producing the same
JP3846312B2 (en) Method for manufacturing multiple chip resistors
JP2000306711A (en) Multiple chip resistor and production thereof
JPH10321404A (en) Resistor and manufacture thereof
JP2000138102A (en) Resistor and its manufacture
JP2007027501A (en) Chip resistor
JP2836303B2 (en) Square chip resistor and method of manufacturing the same
JP2001143903A (en) Resistor and its manufacturing method
JP4081873B2 (en) Resistor and manufacturing method thereof
JP2000188204A (en) Resistor and its manufacture
JP3134067B2 (en) Low resistance chip resistor and method of manufacturing the same
JP2000340413A5 (en)
JPH1126203A (en) Resistor and manufacture thereof
JPH08213221A (en) Manufacture of rectangular thin film chip resistor
JPH07169601A (en) Square-shaped chip resistor and its manufacture
JP2000340413A (en) Multiple chip resistor and its manufacture
JP3370685B2 (en) Manufacturing method of square chip resistor
JPH11204303A (en) Resistor and its manufacture
JPH1126205A (en) Resistor and manufacture thereof
JP2001143902A (en) Resistor and its manufacturing method
JPH10321405A (en) Resistor and manufacture thereof
JP2000294402A (en) Multiple jointed chip resistors and manufacture thereof
JP3767084B2 (en) Resistor manufacturing method
JP2000306712A (en) Multiple chip resistor and manufacture thereof
JP3353037B2 (en) Chip resistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802