JPH11136163A - スペクトル拡散通信波の受信装置 - Google Patents

Abstract

(57)【要約】 【課題】複数の拡散符号を用いて複数のチャネルの同時
伝送を行うスペクトル拡散通信の受信機において、回路
規模の小さなスペクトル拡散通信波の受信装置を提供す
る。 【解決手段】複数のコードチャネルのうち１チャネルだ
けを拡散符号同期回路を用いて逆拡散し、他のコードチ
ャネルは回路規模の小さな逆拡散回路、すなわち、拡散
符号発生回路と乗算回路と加算回路と加算値記憶レジス
タとからなる回路を用いて逆拡散する。マッチドフィル
タ等の回路規模の大きな拡散符号同期回路を１つ備える
だけで複数のコードチャネルの復調を行うので、比較的
小さな回路規模でマルチコード伝送を行うスペクトル拡
散通信波の受信装置が実現される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一対の送受信機間
で複数のコードチャネルを同時に用いてマルチコード伝
送を行うスペクトル拡散通信波の受信装置に関するもの
である。

【０００２】

【従来の技術】一般的なスペクトル拡散通信波の受信装
置の基本構成を図８に示す。アンテナ８０１からの受信
信号は、ＲＦ受信回路８０２において直交検波される。
直交検波出力det はＡＤ変換回路８０３においてデジタ
ル化され、デジタル直交検波信号ado となる。直交検波
出力は２系統あるが、図８では１系統のみを図示し他の
１系統を省略している。図示の煩雑さを避けるため、直
交検波出力の他の１系統は以下すべての図面で省略して
ある。マッチドフィルタ８０４にはデジタル直交検波信
号ado が印加され、マッチドフィルタ８０４の内部で発
生した拡散符号との相関演算が行われる。マッチドフィ
ルタ８０４から出力される拡散信号dsは２分波され、一
方はタイミング回路８０５に、他方は復調回路８０６に
印加される。タイミング回路８０５ではチップ同期およ
びシンボル同期が行われ、抽出クロックclk が出力され
る。抽出クロックclk はチップクロックおよびシンボル
クロックからなる信号である。復調回路８０６には逆拡
散信号dsおよび図示してないが抽出クロックclk が印加
されており、復号データdaが出力される。

【０００３】上述のスペクトル拡散通信波の受信装置に
おいては、１つのコードチャネルのみで通信を行う場合
を示しているが、複数のコードチャネルを用いてマルチ
コード伝送を行うことにより、より高速の信号伝送を実
現することができる。すなわち、伝送データをシリアル
／パラレル変換し、各パラレルデータごとに異なる拡散
符号を割り当ててマルチコード伝送を行い、受信側では
各コードチャネルに対応した拡散符号を用いてチャネル
ごとに復調を行い、復調データをパラレル／シリアル変
換することにより高速の信号伝送を実現することができ
る。

【０００４】このようなマルチコード伝送を行う場合の
受信装置の基本構成を図９に示す。デジタル直交検波信
号ado はｎ分波され、マッチドフィルタ（＃１）９０４
〜（＃ｎ）９０９にそれぞれ印加される。ここで、ｎは
マルチコード多重数である。マッチドフィルタ（＃１）
９０４〜（＃ｎ）９０９の内部には、各コードチャネル
に対応した拡散符号発生回路があり、デジタル直交検波
信号ado と各拡散符号との相関演算が行われる。マッチ
ドフィルタ（＃１）９０４から出力される逆拡散信号ds
₁ は２分波され、一方はタイミング回路９０５に、他方
は復調回路９０６に印加される。タイミング回路９０５
ではチップ同期およびシンボル同期が行われ、抽出クロ
ックclk として出力される。マッチドフィルタ（＃２）
９０７〜（＃ｎ）９０９から出力される逆拡散信号は、
それぞれ復調回路９１０〜９１２に印加される。復調回
路９０６，９１０〜９１２には、マッチドフィルタ（＃
１）９０４〜（＃ｎ）９０９からの逆拡散信号および図
示していないがタイミング回路９０５からの抽出クロッ
クclk が印加され、復号データda₁ 〜da_n が出力され
る。復号データda₁ 〜da_n をマルチプレクサ９１３で合
成し所望の信号を得る。

【０００５】

【発明が解決しようとする課題】マッチドフィルタの回
路構成例を図１０に示す。１つのマッチドフィルタは、
１シンボル期間のデジタル直交検波信号ado を格納する
ためのｍビット×（ｋ−１）段のシフトレジスタ（ｗ₁
〜ｗ_k-1 ）、拡散符号発生回路１００１、１シンボル期
間の拡散符号を格納するためのｋ個のレジスタ（ｖａ₀
〜ｖａ_k-1 ）、デジタル直交検波信号と拡散符号を掛け
合わせるためのｋ個の乗算回路（ｍ₀ 〜ｍ_k-1 ）および
ｋ個の乗算回路の出力信号をすべて加算するための（ｋ
−１）個の加算回路（ａ₁ 〜ａ_k-1 ）から構成される。
ただし、ＡＤ変換のビット数をｍ、拡散率をｋとした。
例としてＡＤ変換のビット数を４、拡散率を６４とする
と、４ビット×６３段のシフトレジスタ、６４個の４ビ
ット×１ビット乗算器、３２個の５ビット加算回路、１
６個の６ビット加算回路、８個の７ビット加算回路、４
個の８ビット加算回路、２個の９ビット加算回路、１個
の１０ビット加算回路が必要であり、回路規模が極めて
大きい。マルチコード多重数がｎの場合にマッチドフィ
ルタをｎ個使用する方式では、回路規模が膨大であり、
コストおよび消費電力が大きくなる。

【０００６】本発明は、上記の如き従来技術の問題点に
鑑み、複数の拡散符号を用いて複数のチャネルの同時伝
送を行うスペクトル拡散通信の受信機において、回路規
模の小さなスペクトル拡散通信波の受信装置を提供する
ことを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明によるスペクトル拡散通信波の受信装置は、
複数のコードチャネルを伝送するスペクトル拡散通信波
の受信装置において、検波したマルチコードのベースバ
ンド信号をＡ／Ｄ変換してデジタル直交検波信号として
出力するＡ／Ｄ変換手段と、前記デジタル直交検波信号
に含まれた前記複数のコードチャネルのうちの１コード
チャネルを逆拡散して当該１コードチャネルの逆拡散出
力をとり出す拡散符号同期回路と、前記１コードチャネ
ルの逆拡散出力を復調して該１コードチャネルの復調出
力をとり出す単一の復調回路と、該拡散符号同期回路の
逆拡散出力を用いて前記コードチャネルのシンボル期間
に同期する拡散符号発生回路初期化信号及び加算値記憶
レジスタ初期化信号と前記コードチャネルのチップクロ
ックに同期する抽出クロックとを出力するタイミング回
路と、前記タイミング発生回路からの前記拡散符号発生
回路初期化信号，加算値記憶レジスタ初期化信号及び前
記抽出クロックとを用いて、前記デジタル直交検波信号
に含まれた前記複数のコードチャネルのうちの前記１コ
ードチャネル以外の他の複数のコードチャネルの各チャ
ネルに対応して、該対応する各チャネルを逆拡散して当
該チャネルの逆拡散出力をとり出す複数の逆拡散回路
と、該複数の逆拡散回路の各逆拡散出力から当該チャネ
ルの復調出力をとり出す複数の復調回路と、前記単一の
復調回路と前記複数の復調回路からの各復調出力の複数
個を合成して所望の出力信号を得るための合成回路とを
備えたことを特徴とする構成を有している。

【０００８】前記複数の逆拡散回路のおのおのは、前記
マルチコード伝送のための拡散符号発生手段と、前記拡
散符号発生手段から出力される拡散符号と前記Ａ／Ｄ変
換手段の出力信号との乗算をそれぞれ行うための乗算手
段と、前記乗算手段の出力信号を再帰的に加算するため
の加算手段および該加算手段から得られる前記逆拡散出
力を記憶する加算値記憶手段とを備え、前記合成回路と
して、前記復調信号の複数個から所望の信号を得るため
のマルチプレクサを備えるように構成することができ
る。

【０００９】また、前記複数の逆拡散回路のおのおの
は、同一コードチャネルの拡散符号を複数の異なるタイ
ミングで発生する一つの拡散符号発生回路と、複数の逆
拡散回路とを備え、該複数の逆拡散回路のおのおのは、
前記複数のタイミングの異なる拡散符号の対応する一つ
と前記Ａ／Ｄ変換手段の出力信号との乗算を行うための
乗算手段と、前記複数のタイミングの異なる拡散符号と
の乗算結果を再帰的に加算するための加算手段および該
加算手段から得られる前記逆拡散出力を記憶する加算値
記憶手段とを備え、前記合成回路として、前記複数のタ
イミングの異なる拡散符号に対する復調信号を合成する
ためのＲＡＫＥ合成回路を備えるように構成することが
できる。

【００１０】

【発明の実施の形態】本発明のスペクトル拡散通信波の
受信装置は、複数のコードチャネルのうち１チャネルだ
けを拡散符号同期回路を用いて逆拡散し、他のコードチ
ャネルは回路規模の小さな逆拡散回路、すなわち、拡散
符号発生回路と乗算回路と加算回路と加算値記憶レジス
タとからなる回路を用いて逆拡散している。マッチドフ
ィルタ等の回路規模の大きな拡散符号同期回路を１つ備
えるだけで複数のコードチャネルの復調を行うので、比
較的小さな回路規模でマルチコード伝送を行うスペクト
ル拡散通信波の受信装置が実現される。

【００１１】

【実施例】以下、本発明の実施例について説明する。図
１は本発明の一実施例におけるスペクトル拡散通信波の
受信装置の構成図である。検波したベースバンド信号de
t はＡＤ変換回路１においてデジタル化され、デジタル
直交検波信号ado となる。デジタル直交検波信号ado は
ｎ分岐され、拡散符号同期回路３および逆拡散回路（＃
１）４〜逆拡散回路（＃ｎ−１）６にそれぞれ印加され
る。

【００１２】拡散符号同期回路３は図１０に示したマッ
チドフィルタと同様の回路であり、デジタル直交検波信
号ado と、拡散符号同期回路３内の拡散符号発生回路で
発生したコードチャネル１の拡散符号との相関演算が行
われる。拡散符号同期回路３から出力されるコードチャ
ネル１の相関信号ds₁ は２分岐され、一方はタイミング
発生回路２へ、他方はコードチャネル１の復調回路７へ
印加される。タイミング発生回路２においては、チップ
同期およびシンボル同期が行われ、拡散符号発生回路初
期化信号rsa 、加算値記憶レジスタ初期化信号rsb 、Ａ
Ｄ変換クロックおよび抽出クロックclk が出力される。
なお、図１においては、ＡＤ変換クロックは省略してあ
る。ここで、抽出クロックclk はチップクロックおよび
シンボルクロックからなる信号である。コードチャネル
１の復調回路７には相関信号ds₁および図示してないが
抽出クロックclk が印加されており、コードチャネル１
の復号データda₁ が出力される。

【００１３】逆拡散回路（＃１）４〜逆拡散回路（＃ｎ
−１）６は、それぞれ拡散符号発生回路１５〜１７、乗
算回路１２〜１４、加算回路１８〜２０および加算値記
憶レジスタ２１〜２３から構成されており、コードチャ
ネル２〜ｎに対する逆拡散を行う。逆拡散回路（＃１）
４〜逆拡散回路（＃ｎ−１）６の構成および動作につい
ては後で詳述する。逆拡散回路（＃１）４〜逆拡散回路
（＃ｎ−１）６から出力されるコードチャネル２〜ｎの
逆拡散信号ds₂ 〜ds_n はそれぞれ復調回路８〜１０に印
加される。復調回路８〜１０には、図示してないが抽出
クロックclk も印加されており、検波および復調が行わ
れる。復調回路８〜１０からは、それぞれコードチャネ
ル２〜ｎの復号データda₂ 〜da_n が出力される。復号デ
ータda₁〜da_n をマルチプレクサ１１で合成し、所望の
信号を得る。

【００１４】本発明の特徴はコードチャネル２〜ｎの逆
拡散を回路規模の小さい逆拡散回路（＃１）〜（＃ｎ−
１）で実現したことにあるので、逆拡散回路（＃１）４
〜（＃ｎ−１）６の構成および動作について以下に詳述
する。逆拡散回路（＃１）〜（＃ｎ−１）はすべて同一
回路であるので、代表して逆拡散回路（＃１）４の構成
および動作について述べる。

【００１５】拡散符号発生回路１５には、拡散符号発生
回路初期化信号rsa およびチップクロックclk が印加さ
れ、デジタル直交検波信号ado に同期したコードチャネ
ル２の拡散符号を発生する。拡散符号発生回路１５につ
いて、図２および図７を用いてさらに詳細に説明する。
図２は拡散符号発生回路１５の一実施例であり、図７は
逆拡散回路（＃１）４の一実施例における動作を示すタ
イミング図である。本実施例において、拡散符号発生回
路初期化信号rsa は、各シンボル期間の開始時点を中心
として１チップ期間だけ“Ｈ”となる信号である。

【００１６】図２の拡散符号発生回路１５においては、
拡散符号発生回路初期化信号rsa が“Ｈ”の期間のチッ
プクロックclk の立ち上がりで次のシンボル期間に受信
するコードチャネル２の拡散符号ｃ_2,1 〜ｃ_2,k を拡散
符号レジスタ１０１〜１０５にロードし、拡散符号発生
回路初期化信号rsa が“Ｌ”の期間のチップクロックcl
k の立ち上がりで拡散符号シフトレジスタ１０１〜１０
５をシフトする。この結果、コードチャネル２の拡散符
号ｃ_2,1 〜ｃ_2,k がシンボルの開始時間からチップ間隔
でsp₂ に出力される。

【００１７】図２に示した実施例は一例であり、デジタ
ル直交検波信号ado に同期したコードチャネル２の拡散
符号を発生し得るものであれば任意の回路を用いること
ができる。図２に示した実施例ではすべてのシンボルで
拡散符号が同一であるが、２重拡散符号配置を採用しロ
ングコード（複数シンボル長の拡散符号）を用いる場合
には、タイミング発生回路２からロングコード周期の初
期化信号を出力し、拡散符号発生回路１５においては該
ロングコード周期の初期化信号も用いてデジタル直交検
波信号ado に同期したコードチャネル２の拡散符号を発
生する。

【００１８】図１において、拡散符号発生回路１５から
出力されるコードチャネル２の拡散符号sp₂ とデジタル
直交検波信号ado は、乗算回路１２において掛け合わさ
れる。ＢＰＳＫで拡散した場合には、デジタル直交検波
信号ado と±１との乗算になるので、乗算回路１２の回
路構成を大幅に簡略化することができる。すなわち、例
えばコードチャネル２の拡散符号sp₂ が“１”の場合に
デジタル直交検波信号ado をそのまま出力し、コードチ
ャネル２の拡散符号sp₂ が“０”の場合にデジタル直交
検波信号ado の２の補数を出力する回路により乗算回路
１２を実現することができる。

【００１９】拡散がＢＰＳＫ（Binary Phase Shift Key
ing ）で行われた場合の乗算回路１２の一実施例を図３
に示す。図３において、拡散符号sp₂ が“１”のときに
はデジタル直交検波信号ado

〔０〕〜〔ｍ−１〕がmu1

〔０〕〜〔ｍ−１〕に出力され、mu1 〔ｍ〕には“０”
が出力される。また、拡散符号sp₂ が“０”のときには
デジタル直交検波信号ado

〔０〕〜〔ｍ−１〕の各ビッ
トを反転した信号に“１”を加算した信号がmu1

〔０〕
〜〔ｍ−１〕に出力され、mu1 〔ｍ〕にはadoが０以外
のとき“１”が、ado が０のとき“０”が出力される。
図３に示した乗算回路１２はｍ個の半加算回路４０１〜
４０４と若干の組み合わせ回路で構成されており、回路
規模は非常に小さい。

【００２０】乗算回路１２の出力信号mu1

〔０〕〜
〔ｍ〕は、加算回路１８および加算値記憶レジスタ２１
を用いて再帰的に加算される。加算回路１８の一実施例
を図４に示す。加算回路１８はｍ＋１個の全加算回路と
Ｌ個の半加算回路で構成されている。Ｌ個の半加算回路
は再帰的な加算により生じる上位ビットを加算するもの
である。ここでＬは、拡散率ｋに対してｋ＝２^L を満足
する整数である。乗算回路１２の出力信号mu1

〔０〕〜
〔ｍ〕と加算値記憶レジスタ２１の出力信号ds₂

〔０〕
〜〔ｍ＋Ｌ〕の加算結果をadd

〔０〕〜〔ｍ＋Ｌ〕に出
力している。

【００２１】加算値記憶レジスタ２１の一実施例を図５
に示す。加算値記憶レジスタ２１はｍ＋Ｌ個のレジスタ
で構成されている。チップクロックclk の立ち上がりで
加算結果を取り込み、ds₂

〔０〕〜〔ｍ＋１〕に出力し
ている。また、加算値記憶レジスタ初期化信号rsb によ
り加算値記憶レジスタ２１は０クリアされる。

【００２２】図７に示した本実施例における逆拡散回路
（＃１）４のタイミング図を用いて、再帰的加算動作に
ついて説明する。検波されたベースバンド信号det はチ
ップクロックの立ち上がりでＡ／Ｄ変換されて、デジタ
ル直交検波信号ado となる。ここで、デジタル直交検波
信号ado は２の補数表現であるものとする。一方、タイ
ミング回路２からは各シンボル期間の開始時点を中心と
して１チップ期間だけ“Ｈ”となる拡散符号発生回路初
期化信号rsa およびチップクロックが出力され、拡散符
号発生回路１５ではこれらの信号を受けてデジタル直交
検波信号ado にシンボル同期およびチップ同期したコー
ドチャネル２の拡散符号sp₂ を出力する。乗算回路１２
にはデジタル直交検波信号ado およびコードチャネル２
の拡散符号sp₂ が印加され、コードチャネル２の拡散符
号sp₂ が“１”のときado をそのまま出力し、コードチ
ャネル２の拡散符号sp₂ が“０”のときado の２の補数
となる信号を出力する。乗算回路１２の出力信号mu1

〔０〕〜〔ｍ〕は、加算回路１８および加算値記憶レジ
スタ２１において再帰的に加算される。加算値記憶レジ
スタ初期化信号rsb は、加算値記憶レジスタにおける各
シンボル期間（図６に示したシンボル期間からチップク
ロックの半クロック分だけ遅れたシンボル期間）の最後
の１チップ内の一定期間だけ“Ｈ”となる信号であり、
加算値記憶レジスタ２１は、加算値記憶レジスタ初期化
信号rsb により０クリアされる。

【００２３】各シンボル期間において、最初のチップク
ロックclk の立ち下がりで当該シンボルの１番目のチッ
プの乗算回路１２の出力信号mu1

〔０〕〜〔ｍ〕が加算
値記憶レジスタ２１に取り込まれ、ds₂

〔０〕〜〔ｍ＋
１〕として出力される。２番目のチップクロックclk の
立ち下がりで、当該シンボルの１番目のチップの乗算回
路１２の出力信号mu1

〔０〕〜〔ｍ〕と２番目のチップ
の乗算回路１２の出力信号mu1

〔０〕〜〔ｍ〕の加算結
果が加算値記憶レジスタ２１に取り込まれ、ds₂

〔０〕
〜〔ｍ＋１〕として出力される。以下同様で、ｋ番目の
チップクロックclk の立ち下がりで当該シンボルにおけ
る乗算回路１２の出力信号mu1

〔０〕〜〔ｍ〕の総和が
加算値記憶レジスタ２１に取り込まれ、ds₂

〔０〕〜
〔ｍ＋１〕として出力される。これは当該シンボルにお
ける逆拡散信号になっており、復調回路８はこの信号に
基づき検波・復調を行う。

【００２４】以上では、受信信号のうち１つのパスのみ
を復調する受信機について説明した。しかし、スペクト
ル拡散の受信機においては、複数のパスの信号を復調後
に合成するＲＡＫＥ合成が一般に行われる。ＲＡＫＥ合
成を行う場合には、逆拡散回路（＃１）４〜逆回路（＃
ｎ−１）６において、各々に複数パスに対応した逆拡散
と復調を行う回路が必要となる。逆拡散回路（＃１）４
〜逆拡散回路（＃ｎ−１）６はすべて同じ構成でＲＡＫ
Ｅ合成を行うので、逆拡散回路（＃１）のＲＡＫＥ合成
回路についてのみ説明する。図６は、３パスＲＡＫＥ合
成を行う場合の逆拡散回路の構成である。拡散符号発生
回路から出力される拡散符号は、遅延回路６１６および
６１７においてそれぞれ１チップ（Ｔ）だけ遅延され
る。パス１逆拡散回路６０２においては、デジタル直交
検波信号ado と拡散符号発生回路６０１で発生したコー
ドチャネル２の拡散符号とが乗算回路６０５で掛け合わ
される。加算回路６０６および加算値記憶レジスタ６０
７により乗算回路６０５の出力信号は再帰的に加算され
て逆拡散信号ds_2-1 が得られる。

【００２５】一方、パス２逆拡散回路６０３において
は、デジタル直交検波信号ado と１チップだけ遅延した
コードチャネル２の拡散符号が乗算回路６０８で掛け合
わされ、加算回路６０９および加算値記憶レジスタ６１
０により再帰的に加算されて、逆拡散信号ds_2-1 より１
チップ遅れたタイミングでの逆拡散信号ds_2-2 が得られ
る。同様に、パス３逆拡散回路６０４からは、逆拡散信
号ds_2-1 より２チップ遅れたタイミングでの逆拡散信号
ds_2-3 が得られる。

【００２６】タイミングの異なる３つの逆拡散信号ds
_1-1 〜ds_1-3 は、それぞれ復調回路６１８〜６２０で復
調された後にＲＡＫＥ合成回路６２１でＲＡＫＥ合成さ
れ、コードチャネル２の復号データda₂ が得られる。

【００２７】本実施例のＲＡＫＥ合成回路は、従来のＲ
ＡＫＥ合成回路に比べ規模が極めて小さくなる。例え
ば、回路規模を大きく左右するレジスタの数について比
較する。拡散率をｋ、マルチコード多重数をｎ、ＲＡＫ
Ｅ合成のパス数をＬp とすると、本発明の実施例の場合
のレジスタ数はｋ＋Ｌp ・ｎであり、従来の場合のレジ
スタ数はｋ・ｎである。具体的にｋ＝６４、ｎ＝２０、
Ｌp ＝３とすると、本発明実施例の場合のレジスタ数は
１２４、従来の場合のレジスタ数は１２８０であり、ほ
ぼ１／１０の回路規模となる。

【００２８】

【発明の効果】以上説明したように、本発明によるスペ
クトル拡散通信波の受信装置は、回路規模の大きなマッ
チドフィルタ（拡散符号同期回路）は１つ備えるだけで
済み、複数のコードチャネルの受信に必要な他の逆拡散
回路は再帰的な加算による逆拡散回路で代用するので、
マルチコードを復調するための回路規模を大幅に縮小す
ることができる。また、ＲＡＫＥ合成を行う場合におい
ても、大幅に回路規模を縮小することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明に用いる拡散符号発生回路の１例を示す
ブロック図である。

【図３】本発明に用いる掛算回路の１例を示すブロック
図である。

【図４】本発明に用いる加算回路の１例を示すブロック
図である。

【図５】本発明に用いる加算値記憶レジスタの１例を示
すブロック図である。

【図６】本発明の如き実施例の主要部を示すブロック図
である。

【図７】本発明の実施例の動作を説明するためのタイム
チャートである。

【図８】従来のスペクトル拡散通信波の受信装置の構造
例を説明するためのブロック図である。

【図９】マルチコード伝送波を受信する場合の従来のス
ペクトル拡散通信波の受信装置の構造例を説明するため
のブロック図である。

【図１０】スペクトル拡散波の逆拡散を行うためのマッ
ドフィルタの１例を示すブロック図である。

【符号の説明】

１ ＡＤ変換回路 ２ タイミング発生回路 ３ 拡散符号同期回路 ４，５，６ 逆拡散回路 ７，８，９，１０ 復調回路 １１ マルチプレクサ １２，１３，１４ 掛算回路 １５，１６，１７ 拡散符号発生回路 １８，１９，２０ 加算回路 ２１，２２，２３ 加算値記憶レジスタ １０１，１０２，１０３，１０４，１０５ シフトレジ
スタ ４０１，４０２，４０３，４０４ 半加算回路 ６０１ 拡散符号発生回路 ６０２，６０３，６０４ 逆拡散回路 ６０５，６０８，６１１ 掛算回路 ６０６，６０９，６１２ 加算回路 ６０７，６１０，６１３ 加算値記憶レジスタ ６１４，６１５，６１６，６１７ 遅延回路 ６１８，６１９，６２０ 復調回路 ６２１ ＲＡＫＥ合成回路 ８０１ アンテナ ８０２ ＲＦ受信回路 ８０３ ＡＤ変換回路 ８０４ マッチドフィルタ ８０５ タイミング回路 ８０６ 復調回路 ９０１ アンテナ ９０２ ＲＦ受信回路 ９０３ ＡＤ変換回路 ９０４，９０７，９０８，９０９ マッチドフィルタ ９０５ タイミング回路 ９０６，９１０，９１１，９１２ 復調回路 ９１３ マルチプレクサ １００１ 拡散符号発生回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のコードチャネルを伝送するスペク
   トル拡散通信波の受信装置において、 検波したマルチコードのベースバンド信号をＡ／Ｄ変換
   してデジタル直交検波信号として出力するＡ／Ｄ変換手
   段と、 前記デジタル直交検波信号に含まれた前記複数のコード
   チャネルのうちの１コードチャネルを逆拡散して当該１
   コードチャネルの逆拡散出力をとり出す拡散符号同期回
   路と、 前記１コードチャネルの逆拡散出力を復調して該１コー
   ドチャネルの復調出力をとり出す単一の復調回路と、 該拡散符号同期回路の逆拡散出力を用いて前記コードチ
   ャネルのシンボル期間に同期する拡散符号発生回路初期
   化信号及び加算値記憶レジスタ初期化信号と前記コード
   チャネルのチップクロックに同期する抽出クロックとを
   出力するタイミング回路と、 前記タイミング発生回路からの前記拡散符号発生回路初
   期化信号，加算値記憶レジスタ初期化信号及び前記抽出
   クロックとを用いて、前記デジタル直交検波信号に含ま
   れた前記複数のコードチャネルのうちの前記１コードチ
   ャネル以外の他の複数のコードチャネルの各チャネルに
   対応して、該対応する各チャネルを逆拡散して当該チャ
   ネルの逆拡散出力をとり出す複数の逆拡散回路と、 該複数の逆拡散回路の各逆拡散出力から当該チャネルの
   復調出力をとり出す複数の復調回路と、 前記単一の復調回路と前記複数の復調回路からの各復調
   出力の複数個を合成して所望の出力信号を得るための合
   成回路とを備えたことを特徴とするスペクトル拡散通信
   波の受信装置。
2. 【請求項２】 前記複数の逆拡散回路のおのおのは、 前記マルチコード伝送のための拡散符号発生手段と、 前記拡散符号発生手段から出力される拡散符号と前記Ａ
   ／Ｄ変換手段の出力信号との乗算をそれぞれ行うための
   乗算手段と、 前記乗算手段の出力信号を再帰的に加算するための加算
   手段および該加算手段から得られる前記逆拡散出力を記
   憶する加算値記憶手段とを備え、 前記合成回路として、前記復調信号の複数個から所望の
   信号を得るためのマルチプレクサを備えたことを特徴と
   する請求項１に記載のスペクトル拡散通信波の受信装
   置。
3. 【請求項３】 前記複数の逆拡散回路のおのおのは、 同一コードチャネルの拡散符号を複数の異なるタイミン
   グで発生する一つの拡散符号発生回路と、複数の逆拡散
   回路とを備え、 該複数の逆拡散回路のおのおのは、 前記複数のタイミングの異なる拡散符号の対応する一つ
   と前記Ａ／Ｄ変換手段の出力信号との乗算を行うための
   乗算手段と、前記複数のタイミングの異なる拡散符号と
   の乗算結果を再帰的に加算するための加算手段および該
   加算手段から得られる前記逆拡散出力を記憶する加算値
   記憶手段とを備え、 前記合成回路として、前記複数のタイミングの異なる拡
   散符号に対する復調信号を合成するためのＲＡＫＥ合成
   回路を備えたことを特徴とする請求項１記載のスペクト
   ル拡散通信波の受信装置。