JPH1013796A - 文字多重データサンプリング回路 - Google Patents
文字多重データサンプリング回路Info
- Publication number
- JPH1013796A JPH1013796A JP8164822A JP16482296A JPH1013796A JP H1013796 A JPH1013796 A JP H1013796A JP 8164822 A JP8164822 A JP 8164822A JP 16482296 A JP16482296 A JP 16482296A JP H1013796 A JPH1013796 A JP H1013796A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- circuit
- sampling
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
Abstract
(57)【要約】
【課題】 文字多重データをサンプリングする回路は、
弱電界などに起因する雑音やゴースト妨害の影響を受け
やすかった。 【解決手段】 検出信号禁止回路３は、スタートビット
が現れる前の所定期間ではスタートビット検出回路２か
ら可変分周器７１への検出信号の供給を禁止する。可変
分周器７１は、文字放送データのうちの最終ビット以外
の各ビットのサンプリングタイミングを中央に設定する
とともに最終ビットのサンプリングタイミングを前寄り
に設定するために分周比を変える。
弱電界などに起因する雑音やゴースト妨害の影響を受け
やすかった。 【解決手段】 検出信号禁止回路３は、スタートビット
が現れる前の所定期間ではスタートビット検出回路２か
ら可変分周器７１への検出信号の供給を禁止する。可変
分周器７１は、文字放送データのうちの最終ビット以外
の各ビットのサンプリングタイミングを中央に設定する
とともに最終ビットのサンプリングタイミングを前寄り
に設定するために分周比を変える。
Description
【０００１】
【発明の属する技術分野】この発明は、文字多重放送デ
コーダにおけるデータ抜き取り回路において使用される
文字多重データサンプリング回路に関するものである。
コーダにおけるデータ抜き取り回路において使用される
文字多重データサンプリング回路に関するものである。
【０００２】
【従来の技術】文字放送データ（文字多重データ）は、
符号の形態にされてテレビジョン放送波中の映像信号や
レーザディスク等の映像記録媒体に記録される映像信号
に多重化される。文字多重データは、通常、映像信号の
垂直帰線消去期間に重畳される。そして、テレビジョン
受信機に内蔵された文字多重放送デコーダ、アダプタと
して提供される文字多重放送デコーダ、またはレーザデ
ィスクプレーヤ等の再生装置に内蔵された文字多重放送
デコーダ等によって文字多重データが抽出される。以
下、クローズドキャプションデコーダと呼ばれる米国に
おける難聴者向け字幕放送デコーダのデータ抜き取り回
路を例にとって文字多重データサンプリング回路につい
て説明する。クローズドキャプション規格（４７ＣＦＲ
§１５．１１９および７３．６８２）では、文字多重デ
ータは、図９に示すクローズドキャプション信号として
垂直帰線消去期間における第２１走査線に重畳される。
図９に示すように、第２１走査線において、バックポー
チ期間の後、７サイクルのクロックランイン期間ＣＲＩ
があり、さらに、スタートビットＳＢおよび１６ビット
のデータビットＤＢが続く。
符号の形態にされてテレビジョン放送波中の映像信号や
レーザディスク等の映像記録媒体に記録される映像信号
に多重化される。文字多重データは、通常、映像信号の
垂直帰線消去期間に重畳される。そして、テレビジョン
受信機に内蔵された文字多重放送デコーダ、アダプタと
して提供される文字多重放送デコーダ、またはレーザデ
ィスクプレーヤ等の再生装置に内蔵された文字多重放送
デコーダ等によって文字多重データが抽出される。以
下、クローズドキャプションデコーダと呼ばれる米国に
おける難聴者向け字幕放送デコーダのデータ抜き取り回
路を例にとって文字多重データサンプリング回路につい
て説明する。クローズドキャプション規格（４７ＣＦＲ
§１５．１１９および７３．６８２）では、文字多重デ
ータは、図９に示すクローズドキャプション信号として
垂直帰線消去期間における第２１走査線に重畳される。
図９に示すように、第２１走査線において、バックポー
チ期間の後、７サイクルのクロックランイン期間ＣＲＩ
があり、さらに、スタートビットＳＢおよび１６ビット
のデータビットＤＢが続く。
【０００３】図１０はクローズドキャプションデコーダ
におけるデータ抜き取り回路に用いられる従来の文字多
重データサンプリング回路の構成を示すブロック図であ
る。図において、１はクロック信号ＣＫからプリサンプ
リングクロック信号ＰＳＣＫを生成するプリサンプリン
グクロック発生回路、２は文字放送信号中のスタートビ
ットＳＢを検出してスタートビット検出信号を出力する
スタートビット検出回路、９はスタートビット検出信号
の出力を契機として文字放送信号中のデータビットＤＢ
のサンプリングを行うためのサンプリングクロック信号
ＳＣＫを発生するサンプリングクロック発生回路、１０
はサンプリングクロック信号ＳＣＫに同期してデータビ
ットＤＢを取り込むデータレジスタである。
におけるデータ抜き取り回路に用いられる従来の文字多
重データサンプリング回路の構成を示すブロック図であ
る。図において、１はクロック信号ＣＫからプリサンプ
リングクロック信号ＰＳＣＫを生成するプリサンプリン
グクロック発生回路、２は文字放送信号中のスタートビ
ットＳＢを検出してスタートビット検出信号を出力する
スタートビット検出回路、９はスタートビット検出信号
の出力を契機として文字放送信号中のデータビットＤＢ
のサンプリングを行うためのサンプリングクロック信号
ＳＣＫを発生するサンプリングクロック発生回路、１０
はサンプリングクロック信号ＳＣＫに同期してデータビ
ットＤＢを取り込むデータレジスタである。
【０００４】次に図１１のタイミング図を参照して動作
について説明する。文字多重放送デコーダ内の信号処理
回路（図示せず）において、映像信号から垂直同期信号
および水平同期信号が抽出される。抽出された各信号
は、ＡＦＣ（自動周波数制御）回路で安定化される。文
字多重放送デコーダ内のカウント回路（図示せず）は、
垂直同期信号をトリガにして水平同期信号の数をカウン
トすることによって、映像信号中の第２１走査線の位置
を見つける。そして、文字多重放送デコーダ内の２値化
回路（図示せず）は、第２１走査線の信号のレベルを基
準電圧と比較することによって、第２１走査線の信号を
ディジタル値に変換する。このディジタル値を、以下、
データＳＤＡと呼ぶ。第２１走査線における映像信号と
データＳＤＡとが、図１１（ａ），（ｂ）に示されてい
る。
について説明する。文字多重放送デコーダ内の信号処理
回路（図示せず）において、映像信号から垂直同期信号
および水平同期信号が抽出される。抽出された各信号
は、ＡＦＣ（自動周波数制御）回路で安定化される。文
字多重放送デコーダ内のカウント回路（図示せず）は、
垂直同期信号をトリガにして水平同期信号の数をカウン
トすることによって、映像信号中の第２１走査線の位置
を見つける。そして、文字多重放送デコーダ内の２値化
回路（図示せず）は、第２１走査線の信号のレベルを基
準電圧と比較することによって、第２１走査線の信号を
ディジタル値に変換する。このディジタル値を、以下、
データＳＤＡと呼ぶ。第２１走査線における映像信号と
データＳＤＡとが、図１１（ａ），（ｂ）に示されてい
る。
【０００５】データＳＤＡは、図１０に示すサンプリン
グ回路に入力する。サンプリング回路には、所定の周波
数のクロック信号ＣＫも供給されている。クロック信号
ＣＫの周波数は、例えば、データＳＤＡの周波数の２０
数倍である。プリサンプリングクロック発生回路１は、
位相がクロックランイン期間ＣＲＩ中のデータＳＤＡの
位相に同期したプリサンプリングクロック信号ＰＳＣＫ
を生成する。例えば、クロック信号ＣＫがＡＦＣ回路か
ら出力され、水平同期信号またはクロックランイン期間
ＣＲＩにおける信号と同期した信号であるとすると、プ
リサンプリングクロック発生回路１は、分周によって容
易にプリサンプリングクロック信号ＰＳＣＫを生成でき
る。図１１（ｃ）に示すように、この場合には、プリサ
ンプリングクロック信号ＰＳＣＫの周波数は、クロック
ランイン期間ＣＲＩにおける信号の周波数の２倍であ
る。また、図１１では、クロックランイン期間ＣＲＩに
おけるデータＳＤＡの４つめのデータ期間からプリサン
プリングクロック信号ＰＳＣＫの出力が開始される例が
示されている。
グ回路に入力する。サンプリング回路には、所定の周波
数のクロック信号ＣＫも供給されている。クロック信号
ＣＫの周波数は、例えば、データＳＤＡの周波数の２０
数倍である。プリサンプリングクロック発生回路１は、
位相がクロックランイン期間ＣＲＩ中のデータＳＤＡの
位相に同期したプリサンプリングクロック信号ＰＳＣＫ
を生成する。例えば、クロック信号ＣＫがＡＦＣ回路か
ら出力され、水平同期信号またはクロックランイン期間
ＣＲＩにおける信号と同期した信号であるとすると、プ
リサンプリングクロック発生回路１は、分周によって容
易にプリサンプリングクロック信号ＰＳＣＫを生成でき
る。図１１（ｃ）に示すように、この場合には、プリサ
ンプリングクロック信号ＰＳＣＫの周波数は、クロック
ランイン期間ＣＲＩにおける信号の周波数の２倍であ
る。また、図１１では、クロックランイン期間ＣＲＩに
おけるデータＳＤＡの４つめのデータ期間からプリサン
プリングクロック信号ＰＳＣＫの出力が開始される例が
示されている。
【０００６】スタートビット検出回路２は、プリサンプ
リングクロック信号ＰＳＣＫを用いてデータＳＤＡをサ
ンプリングし、サンプリングデータを所定値と比較す
る。そして、データＳＤＡ中に所定のパターンが現れた
ときに、スタートビットＳＢが検出されたとする。図１
１（ｂ）に示すようにスタートビットＳＢのディジタル
値は“１”であり、クロックランイン期間ＣＲＩとスタ
ートビットＳＢとの間には空白期間があるので、例え
ば、“０００１”を所定値とすることができる。スター
トビット検出回路２は、例えば、４ビットのシフトレジ
スタと比較器とを含み、サンプリングデータを順次シフ
トレジスタに設定する。そして、比較器は、シフトレジ
スタの内容と所定値とを比較する。比較器が一致を検出
すると、スタートビット検出回路２は、スタートビット
検出信号を出力する。
リングクロック信号ＰＳＣＫを用いてデータＳＤＡをサ
ンプリングし、サンプリングデータを所定値と比較す
る。そして、データＳＤＡ中に所定のパターンが現れた
ときに、スタートビットＳＢが検出されたとする。図１
１（ｂ）に示すようにスタートビットＳＢのディジタル
値は“１”であり、クロックランイン期間ＣＲＩとスタ
ートビットＳＢとの間には空白期間があるので、例え
ば、“０００１”を所定値とすることができる。スター
トビット検出回路２は、例えば、４ビットのシフトレジ
スタと比較器とを含み、サンプリングデータを順次シフ
トレジスタに設定する。そして、比較器は、シフトレジ
スタの内容と所定値とを比較する。比較器が一致を検出
すると、スタートビット検出回路２は、スタートビット
検出信号を出力する。
【０００７】スタートビット検出信号が出力されると、
サンプリングクロック発生回路９は、所定時間経過後、
クロック信号ＣＫを分周してサンプリングクロック信号
ＳＣＫを出力する動作を開始する。サンプリングクロッ
ク信号ＳＣＫの周期がデータビットＤＢの周期と同じに
なるように、サンプリングクロック発生回路９において
分周比は設定される。また、サンプリングクロック信号
ＳＣＫを用いた場合の各サンプリングタイミングがデー
タビットＤＢ中の各ビット区間における前寄りに設定さ
れるように、所定時間が設定される。サンプリングクロ
ック信号ＳＣＫは、１６周期分出力される。なお、クロ
ック信号ＣＫがＡＦＣ回路から出力され水平同期信号ま
たはクロックランイン期間ＣＲＩにおける信号と同期し
た信号である場合には、データビットＤＢがそれらの信
号に同期しているので、サンプリングクロック発生回路
９は、所定の分周比でクロック信号ＣＫを分周するだけ
で、データビットＤＢに同期したサンプリングクロック
信号ＳＣＫを容易に生成できる。
サンプリングクロック発生回路９は、所定時間経過後、
クロック信号ＣＫを分周してサンプリングクロック信号
ＳＣＫを出力する動作を開始する。サンプリングクロッ
ク信号ＳＣＫの周期がデータビットＤＢの周期と同じに
なるように、サンプリングクロック発生回路９において
分周比は設定される。また、サンプリングクロック信号
ＳＣＫを用いた場合の各サンプリングタイミングがデー
タビットＤＢ中の各ビット区間における前寄りに設定さ
れるように、所定時間が設定される。サンプリングクロ
ック信号ＳＣＫは、１６周期分出力される。なお、クロ
ック信号ＣＫがＡＦＣ回路から出力され水平同期信号ま
たはクロックランイン期間ＣＲＩにおける信号と同期し
た信号である場合には、データビットＤＢがそれらの信
号に同期しているので、サンプリングクロック発生回路
９は、所定の分周比でクロック信号ＣＫを分周するだけ
で、データビットＤＢに同期したサンプリングクロック
信号ＳＣＫを容易に生成できる。
【０００８】データレジスタ１０は、１６ビットのシフ
トレジスタで構成される。そして、サンプリングクロッ
ク信号ＳＣＫの変化点、例えば立ち下がり点でデータＳ
ＤＡをサンプリングする。すなわち、サンプリングクロ
ック信号ＳＣＫの立ち下がり点でデータＳＤＡを取り込
むとともに内容をシフトする。サンプリングクロック信
号ＳＣＫはデータＳＤＡ中のデータビットＤＢに同期し
ているので、サンプリングクロック信号ＳＣＫによって
順次データビットＤＢがデータレジスタ１０に取り込ま
れる。サンプリングクロック信号ＳＣＫが出力されなく
なったときに、１６ビットのデータビットＤＢがデータ
レジスタ１０に設定されたことになる。文字多重放送デ
コーダにおけるデータ抜き取り回路の後段の回路は、デ
ータレジスタ１０内のデータを読み出すことによって、
クローズドキャプションデータを得ることができる。
トレジスタで構成される。そして、サンプリングクロッ
ク信号ＳＣＫの変化点、例えば立ち下がり点でデータＳ
ＤＡをサンプリングする。すなわち、サンプリングクロ
ック信号ＳＣＫの立ち下がり点でデータＳＤＡを取り込
むとともに内容をシフトする。サンプリングクロック信
号ＳＣＫはデータＳＤＡ中のデータビットＤＢに同期し
ているので、サンプリングクロック信号ＳＣＫによって
順次データビットＤＢがデータレジスタ１０に取り込ま
れる。サンプリングクロック信号ＳＣＫが出力されなく
なったときに、１６ビットのデータビットＤＢがデータ
レジスタ１０に設定されたことになる。文字多重放送デ
コーダにおけるデータ抜き取り回路の後段の回路は、デ
ータレジスタ１０内のデータを読み出すことによって、
クローズドキャプションデータを得ることができる。
【０００９】サンプリングタイミングがデータビットＤ
Ｂ中の各ビット区間における前寄りに設定されるように
サンプリングクロック発生回路９がサンプリングクロッ
ク信号ＳＣＫの位相を設定するのは、以下のような理由
による。特定のレーザディスクに格納された内容を特定
のレーザディスクプレーヤで再生すると、再生された映
像信号におけるデータビットＤＢにおける最終ビット
（１６ビット目）のデータ幅が規格値よりも狭くなる。
サンプリングタイミングをデータビットＤＢ中の各ビッ
ト区間における中央に設定するとマージンが小さくなる
ので、その映像信号に重畳されているキャプションデー
タを正常に取り出せない場合が生ずる。また、文字多重
放送デコーダがＣＡＴＶシステムにおけるテレビジョン
放送波を受信する場合、ケーブルセキュリティのための
スクランブルが解除された映像信号において、データビ
ットＤＢにおける１６ビット目のデータの後ろ寄りにラ
ビットイヤと呼ばれる不要なデータが混入される場合が
ある。よって、文字多重放送デコーダにおけるデータ抜
き取り回路において、サンプリングタイミングをデータ
ビットＤＢ中の各ビット区間における前寄りに設定して
おかないと、キャプションデータを正常に取り出せない
場合が生ずる。
Ｂ中の各ビット区間における前寄りに設定されるように
サンプリングクロック発生回路９がサンプリングクロッ
ク信号ＳＣＫの位相を設定するのは、以下のような理由
による。特定のレーザディスクに格納された内容を特定
のレーザディスクプレーヤで再生すると、再生された映
像信号におけるデータビットＤＢにおける最終ビット
（１６ビット目）のデータ幅が規格値よりも狭くなる。
サンプリングタイミングをデータビットＤＢ中の各ビッ
ト区間における中央に設定するとマージンが小さくなる
ので、その映像信号に重畳されているキャプションデー
タを正常に取り出せない場合が生ずる。また、文字多重
放送デコーダがＣＡＴＶシステムにおけるテレビジョン
放送波を受信する場合、ケーブルセキュリティのための
スクランブルが解除された映像信号において、データビ
ットＤＢにおける１６ビット目のデータの後ろ寄りにラ
ビットイヤと呼ばれる不要なデータが混入される場合が
ある。よって、文字多重放送デコーダにおけるデータ抜
き取り回路において、サンプリングタイミングをデータ
ビットＤＢ中の各ビット区間における前寄りに設定して
おかないと、キャプションデータを正常に取り出せない
場合が生ずる。
【００１０】
【発明が解決しようとする課題】従来の文字多重データ
サンプリング回路は以上のように構成されているので、
以下のような課題があった。 （１）データＳＤＡのプリサンプル値が所定値と一致し
たときにデータビットＤＢの検出を開始している。すな
わち、サンプリングクロック信号ＳＣＫの出力が開始さ
れる。しかし、弱電界などに起因する雑音が映像信号に
のるとデータＳＤＡに誤りを生じ、本来の検出タイミン
グよりも前にサンプリングクロック信号ＳＣＫが出力さ
れてしまう。例えば、図１２に示すように、クロックラ
ンイン期間ＣＲＩにおけるＰ点でデータ誤りが生ずる
と、本来Ｑ点でスタートビット検出信号が出力されるべ
きであるのに、Ｒ点でスタートビット検出信号が出力さ
れてしまう。その結果、１６パルス分のサンプリングク
ロック信号ＳＣＫがＲ点から出力開始されてしまうの
で、クローズドキャプションデータは正常に取り込まれ
ない。 （２）一般に、信号が変化する前後においてゴースト妨
害の影響を受けやすい。サンプリングタイミングはデー
タビットＤＢ中の各ビット区間における前寄りに設定さ
れているので、データビットＤＢの取り込み処理はゴー
スト妨害の影響を受けやすい。また、サンプリングタイ
ミングがデータビットＤＢ中の各ビット区間における中
央からずれていると、弱電界などに起因する雑音の影響
を受けやすい。すなわち、誤ったクローズドキャプショ
ンデータが取り込まれる可能性が高くなる。クローズド
キャプションデータが正常に取り込まれない場合には、
誤った文字が表示されてしまう。
サンプリング回路は以上のように構成されているので、
以下のような課題があった。 （１）データＳＤＡのプリサンプル値が所定値と一致し
たときにデータビットＤＢの検出を開始している。すな
わち、サンプリングクロック信号ＳＣＫの出力が開始さ
れる。しかし、弱電界などに起因する雑音が映像信号に
のるとデータＳＤＡに誤りを生じ、本来の検出タイミン
グよりも前にサンプリングクロック信号ＳＣＫが出力さ
れてしまう。例えば、図１２に示すように、クロックラ
ンイン期間ＣＲＩにおけるＰ点でデータ誤りが生ずる
と、本来Ｑ点でスタートビット検出信号が出力されるべ
きであるのに、Ｒ点でスタートビット検出信号が出力さ
れてしまう。その結果、１６パルス分のサンプリングク
ロック信号ＳＣＫがＲ点から出力開始されてしまうの
で、クローズドキャプションデータは正常に取り込まれ
ない。 （２）一般に、信号が変化する前後においてゴースト妨
害の影響を受けやすい。サンプリングタイミングはデー
タビットＤＢ中の各ビット区間における前寄りに設定さ
れているので、データビットＤＢの取り込み処理はゴー
スト妨害の影響を受けやすい。また、サンプリングタイ
ミングがデータビットＤＢ中の各ビット区間における中
央からずれていると、弱電界などに起因する雑音の影響
を受けやすい。すなわち、誤ったクローズドキャプショ
ンデータが取り込まれる可能性が高くなる。クローズド
キャプションデータが正常に取り込まれない場合には、
誤った文字が表示されてしまう。
【００１１】この発明は上記のような課題を解決するた
めになされたもので、弱電界などに起因する雑音やゴー
スト妨害の影響を受けにくい文字多重データサンプリン
グ回路を得ることを目的とする。なお、同様の目的を持
った先行技術として、特開平１−１９００８９号公報や
特開平６−３３９１４３号公報に記載されたものがあ
る。
めになされたもので、弱電界などに起因する雑音やゴー
スト妨害の影響を受けにくい文字多重データサンプリン
グ回路を得ることを目的とする。なお、同様の目的を持
った先行技術として、特開平１−１９００８９号公報や
特開平６−３３９１４３号公報に記載されたものがあ
る。
【００１２】
【課題を解決するための手段】請求項１記載の発明に係
る文字多重データサンプリング回路は、スタートビット
検出回路から検出信号が出力されると、文字放送データ
のうちの最終ビットまたは最終ビットおよびその近隣の
ビット以外の各ビットの区間における中央で文字放送デ
ータをサンプリングするとともに、最終ビットまたは最
終ビットおよびその近隣のビットの区間における前寄り
で文字放送データをサンプリングするデータサンプリン
グ回路とを備えたものである。
る文字多重データサンプリング回路は、スタートビット
検出回路から検出信号が出力されると、文字放送データ
のうちの最終ビットまたは最終ビットおよびその近隣の
ビット以外の各ビットの区間における中央で文字放送デ
ータをサンプリングするとともに、最終ビットまたは最
終ビットおよびその近隣のビットの区間における前寄り
で文字放送データをサンプリングするデータサンプリン
グ回路とを備えたものである。
【００１３】請求項２記載の発明に係る文字多重データ
サンプリング回路は、データサンプリング回路が、クロ
ック信号を分周して文字放送データのサンプリングタイ
ミングを設定する分周器であって文字放送データのうち
の最終ビットまたは最終ビットおよびその近隣のビット
以外の各ビットのサンプリングタイミングを設定するた
めの分周比と最終ビットまたは最終ビットおよびその近
隣のビットのサンプリングタイミングを設定するための
分周比とを変える可変分周器を含むものである。
サンプリング回路は、データサンプリング回路が、クロ
ック信号を分周して文字放送データのサンプリングタイ
ミングを設定する分周器であって文字放送データのうち
の最終ビットまたは最終ビットおよびその近隣のビット
以外の各ビットのサンプリングタイミングを設定するた
めの分周比と最終ビットまたは最終ビットおよびその近
隣のビットのサンプリングタイミングを設定するための
分周比とを変える可変分周器を含むものである。
【００１４】請求項３記載の発明に係る文字多重データ
サンプリング回路は、データサンプリング回路が、文字
放送データのうちの各ビットの区間における中央でサン
プリングを行うためのサンプリングクロック信号を生成
するサンプリングクロック発生回路と、文字放送データ
のうちの最終ビットまたは最終ビットおよびその近隣の
ビットを遅延する遅延回路とを含むものである。
サンプリング回路は、データサンプリング回路が、文字
放送データのうちの各ビットの区間における中央でサン
プリングを行うためのサンプリングクロック信号を生成
するサンプリングクロック発生回路と、文字放送データ
のうちの最終ビットまたは最終ビットおよびその近隣の
ビットを遅延する遅延回路とを含むものである。
【００１５】請求項４記載の発明に係る文字多重データ
サンプリング回路は、請求項１から請求項３記載の構成
において、文字放送データの開始を示すビットが現れる
前の所定期間では、データサンプリング回路への検出信
号の供給を禁止する禁止回路を備えたものである。
サンプリング回路は、請求項１から請求項３記載の構成
において、文字放送データの開始を示すビットが現れる
前の所定期間では、データサンプリング回路への検出信
号の供給を禁止する禁止回路を備えたものである。
【００１６】請求項５記載の発明に係る文字多重データ
サンプリング回路は、文字放送データのうちの各ビット
をサンプリングするデータサンプリング回路と、文字放
送データの開始を示すビットが現れる前の所定期間では
スタートビット検出回路からデータサンプリング回路へ
の検出信号の供給を禁止する禁止回路とを備えたもので
ある。
サンプリング回路は、文字放送データのうちの各ビット
をサンプリングするデータサンプリング回路と、文字放
送データの開始を示すビットが現れる前の所定期間では
スタートビット検出回路からデータサンプリング回路へ
の検出信号の供給を禁止する禁止回路とを備えたもので
ある。
【００１７】請求項６記載の発明に係る文字多重データ
サンプリング回路は、禁止回路が、文字放送データの開
始を示すビットが現れる前の所定期間で有意になるマス
ク信号を生成するとともに、マスク信号が有意であると
きにはスタートビット検出回路からの検出信号を通過さ
せない検出信号禁止回路を含むものである。
サンプリング回路は、禁止回路が、文字放送データの開
始を示すビットが現れる前の所定期間で有意になるマス
ク信号を生成するとともに、マスク信号が有意であると
きにはスタートビット検出回路からの検出信号を通過さ
せない検出信号禁止回路を含むものである。
【００１８】請求項７記載の発明に係る文字多重データ
サンプリング回路は、禁止回路が、文字放送データの開
始を示すビットが現れる前の所定期間で有意になるとと
もに、スタートビット検出回路の動作を禁止する動作禁
止信号を生成する禁止信号発生回路を含むものである。
サンプリング回路は、禁止回路が、文字放送データの開
始を示すビットが現れる前の所定期間で有意になるとと
もに、スタートビット検出回路の動作を禁止する動作禁
止信号を生成する禁止信号発生回路を含むものである。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による文
字多重データサンプリング回路の構成を示すブロック図
である。図において、１はクロック信号ＣＫからプリサ
ンプリングクロック信号ＰＳＣＫを生成するプリサンプ
リングクロック発生回路、２は文字放送信号中のスター
トビットＳＢを検出してスタートビット検出信号を出力
するスタートビット検出回路、３はスタートビット検出
信号の出力禁止期間であるマスク期間を設定してマスク
期間中に発生したスタートビット検出信号を無効にする
検出信号禁止回路（禁止回路）である。以下、検出信号
禁止回路３の出力をマスクされたスタートビット検出信
号という。９はマスクされたスタートビット検出信号の
出力を契機として文字放送信号中のデータビットＤＢの
サンプリングを行うためのサンプリングクロック信号Ｓ
ＣＫを発生するサンプリングクロック発生回路、１０は
サンプリングクロック信号ＳＣＫに同期してデータビッ
トＤＢを取り込むデータレジスタである。なお、この実
施の形態では、データサンプリング回路は、サンプリン
グクロック発生回路９およびデータレジスタ１０で実現
される。
説明する。 実施の形態１．図１はこの発明の実施の形態１による文
字多重データサンプリング回路の構成を示すブロック図
である。図において、１はクロック信号ＣＫからプリサ
ンプリングクロック信号ＰＳＣＫを生成するプリサンプ
リングクロック発生回路、２は文字放送信号中のスター
トビットＳＢを検出してスタートビット検出信号を出力
するスタートビット検出回路、３はスタートビット検出
信号の出力禁止期間であるマスク期間を設定してマスク
期間中に発生したスタートビット検出信号を無効にする
検出信号禁止回路（禁止回路）である。以下、検出信号
禁止回路３の出力をマスクされたスタートビット検出信
号という。９はマスクされたスタートビット検出信号の
出力を契機として文字放送信号中のデータビットＤＢの
サンプリングを行うためのサンプリングクロック信号Ｓ
ＣＫを発生するサンプリングクロック発生回路、１０は
サンプリングクロック信号ＳＣＫに同期してデータビッ
トＤＢを取り込むデータレジスタである。なお、この実
施の形態では、データサンプリング回路は、サンプリン
グクロック発生回路９およびデータレジスタ１０で実現
される。
【００２０】次に図２のタイミング図を参照して動作に
ついて説明する。データＳＤＡを得るための処理は従来
の場合と同じである。データＳＤＡは図１に示すサンプ
リング回路に入力する。そして、プリサンプリングクロ
ック発生回路１およびスタートビット検出回路２は、図
２（ｃ）〜（ｅ）に示すように従来のものと同様に動作
し、スタートビット検出回路２から、スタートビット検
出信号が出力される。
ついて説明する。データＳＤＡを得るための処理は従来
の場合と同じである。データＳＤＡは図１に示すサンプ
リング回路に入力する。そして、プリサンプリングクロ
ック発生回路１およびスタートビット検出回路２は、図
２（ｃ）〜（ｅ）に示すように従来のものと同様に動作
し、スタートビット検出回路２から、スタートビット検
出信号が出力される。
【００２１】検出信号禁止回路３は、クロック信号ＣＫ
とともに水平同期信号を入力する。そして、水平同期信
号の出力タイミングからスタートビットＳＢの発生タイ
ミングまでの時間に関連した有効期間を有するマスク信
号を生成する。この例では、図２（ｅ）に示すように、
水平同期信号の出力タイミングからクロックランイン期
間ＣＲＩの終了時までを有効期間とするマスク信号が生
成される。検出信号禁止回路３にはスタートビット検出
回路２からスタートビット検出信号が入力されるが、検
出信号禁止回路３は、マスク信号の有効期間中ではスタ
ートビット検出信号を通過させない。マスク信号の無効
期間においてスタートビット検出信号を通過させる。
とともに水平同期信号を入力する。そして、水平同期信
号の出力タイミングからスタートビットＳＢの発生タイ
ミングまでの時間に関連した有効期間を有するマスク信
号を生成する。この例では、図２（ｅ）に示すように、
水平同期信号の出力タイミングからクロックランイン期
間ＣＲＩの終了時までを有効期間とするマスク信号が生
成される。検出信号禁止回路３にはスタートビット検出
回路２からスタートビット検出信号が入力されるが、検
出信号禁止回路３は、マスク信号の有効期間中ではスタ
ートビット検出信号を通過させない。マスク信号の無効
期間においてスタートビット検出信号を通過させる。
【００２２】図２（ａ）に示すように映像信号に雑音が
のって、図２（ｂ）に示すようにクロックランイン期間
ＣＲＩにおけるＰ点でデータ誤りが生じたとする。する
と、図２（ｄ）に示すように、Ｒ点において、スタート
ビット検出回路２はスタートビット検出信号を出力す
る。従来のサンプリング回路では、図１２（ｅ）に示さ
れたように、Ｒ点からサンプリングクロック信号ＳＣＫ
の発生が開始された。その結果、クローズドキャプショ
ンデータが正常に取り込まれなかった。しかし、この場
合には、検出信号禁止回路３は、Ｒ点で生ずるスタート
ビット検出信号を通過させない。よって、サンプリング
クロック発生回路９は、Ｒ点ではサンプリングクロック
信号ＳＣＫの発生を開始しない。
のって、図２（ｂ）に示すようにクロックランイン期間
ＣＲＩにおけるＰ点でデータ誤りが生じたとする。する
と、図２（ｄ）に示すように、Ｒ点において、スタート
ビット検出回路２はスタートビット検出信号を出力す
る。従来のサンプリング回路では、図１２（ｅ）に示さ
れたように、Ｒ点からサンプリングクロック信号ＳＣＫ
の発生が開始された。その結果、クローズドキャプショ
ンデータが正常に取り込まれなかった。しかし、この場
合には、検出信号禁止回路３は、Ｒ点で生ずるスタート
ビット検出信号を通過させない。よって、サンプリング
クロック発生回路９は、Ｒ点ではサンプリングクロック
信号ＳＣＫの発生を開始しない。
【００２３】スタートビット検出回路２は、Ｑ点におい
て、データＳＤＡ中に“０００１”のパターンが生じた
ことを検出するのでスタートビット検出信号を出力す
る。マスク信号はスタートビットＳＢの発生タイミング
以前に無効状態になるので、検出信号禁止回路３は、図
２（ｆ）に示すように、Ｑ点で生ずるスタートビット検
出信号を通過させる。従って、サンプリングクロック発
生回路９は、図２（ｇ）に示すように、Ｑ点からサンプ
リングクロック信号ＳＣＫの発生を開始する。すなわ
ち、本来開始されるべき時点から、サンプリングクロッ
ク信号ＳＣＫの発生が開始される。データレジスタ１０
は、従来の場合と同様に動作してクローズドキャプショ
ンデータを取り込む。
て、データＳＤＡ中に“０００１”のパターンが生じた
ことを検出するのでスタートビット検出信号を出力す
る。マスク信号はスタートビットＳＢの発生タイミング
以前に無効状態になるので、検出信号禁止回路３は、図
２（ｆ）に示すように、Ｑ点で生ずるスタートビット検
出信号を通過させる。従って、サンプリングクロック発
生回路９は、図２（ｇ）に示すように、Ｑ点からサンプ
リングクロック信号ＳＣＫの発生を開始する。すなわ
ち、本来開始されるべき時点から、サンプリングクロッ
ク信号ＳＣＫの発生が開始される。データレジスタ１０
は、従来の場合と同様に動作してクローズドキャプショ
ンデータを取り込む。
【００２４】以上のように、この実施の形態によれば、
弱電界などに起因する雑音が映像信号にのったとして
も、サンプリングクロック発生回路９は、正常なタイミ
ングでサンプリングクロック信号ＳＣＫを発生すること
ができる。従って、雑音に対する耐性の強い文字多重デ
ータサンプリング回路を得ることができる。
弱電界などに起因する雑音が映像信号にのったとして
も、サンプリングクロック発生回路９は、正常なタイミ
ングでサンプリングクロック信号ＳＣＫを発生すること
ができる。従って、雑音に対する耐性の強い文字多重デ
ータサンプリング回路を得ることができる。
【００２５】実施の形態２．図３はこの発明の実施の形
態２による文字多重データサンプリング回路の構成を示
すブロック図である。図において、１はクロック信号Ｃ
Ｋからプリサンプリングクロック信号ＰＳＣＫを生成す
るプリサンプリングクロック発生回路、４はスタートビ
ット検出動作を禁止するための動作禁止信号を発生する
禁止信号発生回路（禁止回路）、５は動作禁止信号が無
効であるときにスタートビットＳＢを検出してスタート
ビット検出信号を出力するスタートビット検出回路、９
はスタートビット検出信号の出力を契機としてデータビ
ットＤＢのサンプリングを行うためのサンプリングクロ
ック信号ＳＣＫを発生するサンプリングクロック発生回
路、１０はサンプリングクロック信号ＳＣＫに同期して
データビットＤＢを取り込むデータレジスタである。
態２による文字多重データサンプリング回路の構成を示
すブロック図である。図において、１はクロック信号Ｃ
Ｋからプリサンプリングクロック信号ＰＳＣＫを生成す
るプリサンプリングクロック発生回路、４はスタートビ
ット検出動作を禁止するための動作禁止信号を発生する
禁止信号発生回路（禁止回路）、５は動作禁止信号が無
効であるときにスタートビットＳＢを検出してスタート
ビット検出信号を出力するスタートビット検出回路、９
はスタートビット検出信号の出力を契機としてデータビ
ットＤＢのサンプリングを行うためのサンプリングクロ
ック信号ＳＣＫを発生するサンプリングクロック発生回
路、１０はサンプリングクロック信号ＳＣＫに同期して
データビットＤＢを取り込むデータレジスタである。
【００２６】次に図４のタイミング図を参照して動作に
ついて説明する。データＳＤＡを得るための処理は実施
の形態１の場合と同じである。データＳＤＡは図１に示
すサンプリング回路に入力する。そして、プリサンプリ
ングクロック発生回路１は、従来のものと同様に動作
し、図４（ｃ）に示すようにプリサンプリングクロック
信号ＰＳＣＫを出力する。
ついて説明する。データＳＤＡを得るための処理は実施
の形態１の場合と同じである。データＳＤＡは図１に示
すサンプリング回路に入力する。そして、プリサンプリ
ングクロック発生回路１は、従来のものと同様に動作
し、図４（ｃ）に示すようにプリサンプリングクロック
信号ＰＳＣＫを出力する。
【００２７】禁止信号発生回路４は、クロック信号ＣＫ
とともに水平同期信号を入力する。そして、水平同期信
号の出力タイミングからスタートビットＳＢ発生タイミ
ングまでの時間に関連した有効期間を有する動作禁止信
号を生成する。この例では、図４（ｄ）に示すように、
水平同期信号の出力タイミングからクロックランイン期
間ＣＲＩの終了時までを有効期間とする動作禁止信号が
生成される。動作禁止信号は、スタートビット検出回路
５に入力する。スタートビット検出回路５は、動作禁止
信号が有効状態を示しているときには、検出動作を実行
しない。動作禁止信号が無効状態を示しているときに
は、実施の形態１におけるスタートビット検出回路３と
同様に動作する。すなわち、データＳＤＡ中に“０００
１”のパターンが生じたことを検出したら、スタートビ
ット検出信号を出力する。
とともに水平同期信号を入力する。そして、水平同期信
号の出力タイミングからスタートビットＳＢ発生タイミ
ングまでの時間に関連した有効期間を有する動作禁止信
号を生成する。この例では、図４（ｄ）に示すように、
水平同期信号の出力タイミングからクロックランイン期
間ＣＲＩの終了時までを有効期間とする動作禁止信号が
生成される。動作禁止信号は、スタートビット検出回路
５に入力する。スタートビット検出回路５は、動作禁止
信号が有効状態を示しているときには、検出動作を実行
しない。動作禁止信号が無効状態を示しているときに
は、実施の形態１におけるスタートビット検出回路３と
同様に動作する。すなわち、データＳＤＡ中に“０００
１”のパターンが生じたことを検出したら、スタートビ
ット検出信号を出力する。
【００２８】図４（ａ）に示すように映像信号に雑音が
のって、図４（ｂ）に示すようにクロックランイン期間
ＣＲＩにおけるＰ点でデータ誤りが生じたとする。しか
し、動作禁止信号はクロックランイン期間ＣＲＩが終了
するまで有効状態を示すので、データ誤りに起因してデ
ータＳＤＡ中に“０００１”のパターンが生じていて
も、スタートビット検出回路５はスタートビット検出信
号を出力しない。動作禁止信号はスタートビットＳＢの
発生タイミング以前に無効状態になるので、スタートビ
ット検出回路５は、図４（ｅ）に示すように、本来のス
タートビットＳＢが現れたときにスタートビット検出信
号を出力する。従って、サンプリングクロック発生回路
９は、図４（ｆ）に示すように、Ｑ点からサンプリング
クロック信号ＳＣＫの発生を開始する。すなわち、本来
開始されるべき時点から、サンプリングクロック信号Ｓ
ＣＫの発生が開始される。データレジスタ１０は、実施
の形態１の場合と同様に動作してクローズドキャプショ
ンデータを取り込む。
のって、図４（ｂ）に示すようにクロックランイン期間
ＣＲＩにおけるＰ点でデータ誤りが生じたとする。しか
し、動作禁止信号はクロックランイン期間ＣＲＩが終了
するまで有効状態を示すので、データ誤りに起因してデ
ータＳＤＡ中に“０００１”のパターンが生じていて
も、スタートビット検出回路５はスタートビット検出信
号を出力しない。動作禁止信号はスタートビットＳＢの
発生タイミング以前に無効状態になるので、スタートビ
ット検出回路５は、図４（ｅ）に示すように、本来のス
タートビットＳＢが現れたときにスタートビット検出信
号を出力する。従って、サンプリングクロック発生回路
９は、図４（ｆ）に示すように、Ｑ点からサンプリング
クロック信号ＳＣＫの発生を開始する。すなわち、本来
開始されるべき時点から、サンプリングクロック信号Ｓ
ＣＫの発生が開始される。データレジスタ１０は、実施
の形態１の場合と同様に動作してクローズドキャプショ
ンデータを取り込む。
【００２９】以上のように、この実施の形態によれば、
弱電界などに起因する雑音が映像信号にのったとして
も、スタートビット検出回路５は、誤ったタイミングで
スタートビット検出信号を出力することはない。よっ
て、サンプリングクロック発生回路９は、正常なタイミ
ングでサンプリングクロック信号ＳＣＫを発生すること
ができる。従って、雑音に対する耐性の強い文字多重デ
ータサンプリング回路を得ることができる。
弱電界などに起因する雑音が映像信号にのったとして
も、スタートビット検出回路５は、誤ったタイミングで
スタートビット検出信号を出力することはない。よっ
て、サンプリングクロック発生回路９は、正常なタイミ
ングでサンプリングクロック信号ＳＣＫを発生すること
ができる。従って、雑音に対する耐性の強い文字多重デ
ータサンプリング回路を得ることができる。
【００３０】実施の形態３．図５はこの発明の実施の形
態３による文字多重データサンプリング回路の構成を示
すブロック図である。このサンプリング回路では、実施
の形態１によるサンプリング回路におけるサンプリング
クロック発生回路９に代えて、可変分周器７１およびカ
ウンタ７２が設けられている。従来のサンプリングクロ
ック発生回路９は、スタートビット検出信号の出力時か
ら所定時間が経過するとサンプリングクロック信号ＳＣ
Ｋを発生し始める分周比固定の分周器を含んでいたが、
この実施の形態における可変分周器７１は、カウンタ７
２の計数値に応じて分周比を変える。なお、この実施の
形態では、データサンプリング回路は、データレジスタ
１０、カウンタ７２および可変分周器７１で実現され
る。
態３による文字多重データサンプリング回路の構成を示
すブロック図である。このサンプリング回路では、実施
の形態１によるサンプリング回路におけるサンプリング
クロック発生回路９に代えて、可変分周器７１およびカ
ウンタ７２が設けられている。従来のサンプリングクロ
ック発生回路９は、スタートビット検出信号の出力時か
ら所定時間が経過するとサンプリングクロック信号ＳＣ
Ｋを発生し始める分周比固定の分周器を含んでいたが、
この実施の形態における可変分周器７１は、カウンタ７
２の計数値に応じて分周比を変える。なお、この実施の
形態では、データサンプリング回路は、データレジスタ
１０、カウンタ７２および可変分周器７１で実現され
る。
【００３１】次の図６のタイミング図を参照して動作に
ついて説明する。プリサンプリングクロック発生回路
１、スタートビット検出回路２および検出信号禁止回路
３は、図６（ａ）〜（ｅ）に示すように、実施の形態１
の場合と同様に動作する。なお、以下、データビットＤ
Ｂ中の第１ビット〜第１５ビットをＤＢ１〜ＤＢ１５と
表現し、第１６ビットをＤＢ１６と表現する。
ついて説明する。プリサンプリングクロック発生回路
１、スタートビット検出回路２および検出信号禁止回路
３は、図６（ａ）〜（ｅ）に示すように、実施の形態１
の場合と同様に動作する。なお、以下、データビットＤ
Ｂ中の第１ビット〜第１５ビットをＤＢ１〜ＤＢ１５と
表現し、第１６ビットをＤＢ１６と表現する。
【００３２】可変分周器７１は、マスクされたスタート
ビット検出信号が出力されると、図６（ｆ）に示すよう
に、所定時間経過後にクロック信号ＣＫの分周動作を開
始してサンプリングクロック信号ＳＣＫを発生し始め
る。ここで、サンプリングクロック信号ＳＣＫの周期が
データビットＤＢの周期と同じになるように、分周比は
設定される。また、サンプリングクロック信号ＳＣＫを
用いた場合の各サンプリングタイミングがデータビット
ＤＢ中の各ビットＤＢ１〜ＤＢ１５の区間における中央
に設定されるように、所定時間が設定される。
ビット検出信号が出力されると、図６（ｆ）に示すよう
に、所定時間経過後にクロック信号ＣＫの分周動作を開
始してサンプリングクロック信号ＳＣＫを発生し始め
る。ここで、サンプリングクロック信号ＳＣＫの周期が
データビットＤＢの周期と同じになるように、分周比は
設定される。また、サンプリングクロック信号ＳＣＫを
用いた場合の各サンプリングタイミングがデータビット
ＤＢ中の各ビットＤＢ１〜ＤＢ１５の区間における中央
に設定されるように、所定時間が設定される。
【００３３】カウンタ７２は、水平同期信号によって初
期化される。そして、サンプリングクロック信号ＳＣＫ
を計数する。１５パルス分のサンプリングクロック信号
ＳＣＫを計数すると、カウンタ７２は計数信号を有意に
する。計数信号が有意になると、可変分周器７１は分周
比を変える。例えば、クロック信号ＣＫの周波数がサン
プリングクロック信号ＳＣＫの周波数の２６倍であった
とする。すると、ビットＤＢ１〜ＤＢ１５のためのサン
プリングクロック信号ＳＣＫを作成するときには、サン
プリングクロック信号ＳＣＫ中の各パルスの半周期は、
１３周期分のクロック信号ＣＫをカウントして作成され
る。それに対して、それよりも少ない数分のクロック信
号ＣＫをカウントしてビットＤＢ１６のためのパルスが
作成される。すなわち、図６（ｆ）に示すように、サン
プリングクロック信号ＳＣＫによるビットＤＢ１６のサ
ンプリングタイミングは、ビットＤＢ１６の区間におけ
る前寄りになる。
期化される。そして、サンプリングクロック信号ＳＣＫ
を計数する。１５パルス分のサンプリングクロック信号
ＳＣＫを計数すると、カウンタ７２は計数信号を有意に
する。計数信号が有意になると、可変分周器７１は分周
比を変える。例えば、クロック信号ＣＫの周波数がサン
プリングクロック信号ＳＣＫの周波数の２６倍であった
とする。すると、ビットＤＢ１〜ＤＢ１５のためのサン
プリングクロック信号ＳＣＫを作成するときには、サン
プリングクロック信号ＳＣＫ中の各パルスの半周期は、
１３周期分のクロック信号ＣＫをカウントして作成され
る。それに対して、それよりも少ない数分のクロック信
号ＣＫをカウントしてビットＤＢ１６のためのパルスが
作成される。すなわち、図６（ｆ）に示すように、サン
プリングクロック信号ＳＣＫによるビットＤＢ１６のサ
ンプリングタイミングは、ビットＤＢ１６の区間におけ
る前寄りになる。
【００３４】以上のようにして、サンプリングクロック
信号ＳＣＫにおける第１番目のパルスから第１５番目の
パルスは、各サンプリングタイミングがデータビットＤ
Ｂ中の各ビットＤＢ１〜ＤＢ１５の区間における中央に
くるように設定される。また、第１６番目のパルスは、
サンプリングタイミングがデータビットＤＢ中のビット
ＤＢ１６の区間における前寄りにくるように設定され
る。データレジスタ１０は、実施の形態１の場合と同様
に、サンプリングクロック信号ＳＣＫを用いてクローズ
ドキャプションデータを取り込む。
信号ＳＣＫにおける第１番目のパルスから第１５番目の
パルスは、各サンプリングタイミングがデータビットＤ
Ｂ中の各ビットＤＢ１〜ＤＢ１５の区間における中央に
くるように設定される。また、第１６番目のパルスは、
サンプリングタイミングがデータビットＤＢ中のビット
ＤＢ１６の区間における前寄りにくるように設定され
る。データレジスタ１０は、実施の形態１の場合と同様
に、サンプリングクロック信号ＳＣＫを用いてクローズ
ドキャプションデータを取り込む。
【００３５】この実施の形態によれば、データビットＤ
Ｂ中の各ビットのうちの１個目から１５個目まではデー
タ区間における中央付近でサンプリングされる。従っ
て、弱電界などに起因する雑音やゴースト妨害の影響を
受けにくい文字多重データサンプリング回路を得ること
ができる。また、データビットＤＢ中の各ビットのうち
の１６個目はデータ区間の前寄りでサンプリングされ
る。よって、レーザディスク再生やＣＡＴＶ信号受信の
場合等に、データビットＤＢ中の最後のビットが変形し
ても、従来の文字多重データサンプリング回路と同様に
データ誤りは発生しにくい。
Ｂ中の各ビットのうちの１個目から１５個目まではデー
タ区間における中央付近でサンプリングされる。従っ
て、弱電界などに起因する雑音やゴースト妨害の影響を
受けにくい文字多重データサンプリング回路を得ること
ができる。また、データビットＤＢ中の各ビットのうち
の１６個目はデータ区間の前寄りでサンプリングされ
る。よって、レーザディスク再生やＣＡＴＶ信号受信の
場合等に、データビットＤＢ中の最後のビットが変形し
ても、従来の文字多重データサンプリング回路と同様に
データ誤りは発生しにくい。
【００３６】なお、この実施の形態による文字多重デー
タサンプリング回路は、実施の形態１におけるサンプリ
ングクロック発生回路９に代えて可変分周器７１および
カウンタ７２が設けられたものであったが、実施の形態
２による文字多重データサンプリング回路において、サ
ンプリングクロック発生回路９に代えて可変分周器７１
およびカウンタ７２が設けられた構成としてもよい。な
お、この実施の形態では最後のビットのサンプリングタ
イミングを変更したが、最後のビットおよびその直前の
１ないし数ビットのサンプリングタイミングを変更して
もよい。
タサンプリング回路は、実施の形態１におけるサンプリ
ングクロック発生回路９に代えて可変分周器７１および
カウンタ７２が設けられたものであったが、実施の形態
２による文字多重データサンプリング回路において、サ
ンプリングクロック発生回路９に代えて可変分周器７１
およびカウンタ７２が設けられた構成としてもよい。な
お、この実施の形態では最後のビットのサンプリングタ
イミングを変更したが、最後のビットおよびその直前の
１ないし数ビットのサンプリングタイミングを変更して
もよい。
【００３７】実施の形態４．図７はこの発明の実施の形
態４による文字多重データサンプリング回路の構成を示
すブロック図である。図において、１はクロック信号Ｃ
Ｋからプリサンプリングクロック信号ＰＳＣＫを生成す
るプリサンプリングクロック発生回路、２はスタートビ
ットＳＢを検出してスタートビット検出信号を出力する
スタートビット検出回路、３はマスク期間中に発生した
スタートビット検出信号を無効にする検出信号禁止回
路、６はマスクされたスタートビット検出信号の出力を
契機として立ち下がりがデータビットＤＢ中の各ビット
区間における中央にくるようなサンプリングクロック信
号ＳＣＫを発生するサンプリングクロック発生回路、８
はデータＳＤＡを遅延してデータレジスタ１０に供給す
る遅延回路、７３は水平同期信号によって初期化されサ
ンプリングクロック信号ＳＣＫを計数して計数信号を遅
延回路８に与えるカウンタである。なお、この実施の形
態では、データサンプリング回路は、サンプリングクロ
ック発生回路６、遅延回路８、データレジスタ１０およ
びカウンタ７３で実現される。
態４による文字多重データサンプリング回路の構成を示
すブロック図である。図において、１はクロック信号Ｃ
Ｋからプリサンプリングクロック信号ＰＳＣＫを生成す
るプリサンプリングクロック発生回路、２はスタートビ
ットＳＢを検出してスタートビット検出信号を出力する
スタートビット検出回路、３はマスク期間中に発生した
スタートビット検出信号を無効にする検出信号禁止回
路、６はマスクされたスタートビット検出信号の出力を
契機として立ち下がりがデータビットＤＢ中の各ビット
区間における中央にくるようなサンプリングクロック信
号ＳＣＫを発生するサンプリングクロック発生回路、８
はデータＳＤＡを遅延してデータレジスタ１０に供給す
る遅延回路、７３は水平同期信号によって初期化されサ
ンプリングクロック信号ＳＣＫを計数して計数信号を遅
延回路８に与えるカウンタである。なお、この実施の形
態では、データサンプリング回路は、サンプリングクロ
ック発生回路６、遅延回路８、データレジスタ１０およ
びカウンタ７３で実現される。
【００３８】次に動作について図８のタイミング図を参
照して説明する。プリサンプリングクロック発生回路
１、スタートビット検出回路２および検出信号禁止回路
３は、図８（ａ）〜（ｅ）に示すように、実施の形態１
の場合と同様に動作する。サンプリングクロック発生回
路６は、マスクされたスタートビット検出信号が出力さ
れると、図８（ｆ）に示すように、所定時間経過後にク
ロック信号ＣＫの分周動作を開始してサンプリングクロ
ック信号ＳＣＫを発生し始める。ここで、サンプリング
クロック信号ＳＣＫの周期がデータビットＤＢの周期と
同じになるように、分周比は設定される。また、サンプ
リングクロック信号ＳＣＫを用いた場合の各サンプリン
グタイミングがデータビットＤＢ中の各ビットＤＢ１〜
ＤＢ１５の区間における中央に設定されるように、所定
時間が設定される。
照して説明する。プリサンプリングクロック発生回路
１、スタートビット検出回路２および検出信号禁止回路
３は、図８（ａ）〜（ｅ）に示すように、実施の形態１
の場合と同様に動作する。サンプリングクロック発生回
路６は、マスクされたスタートビット検出信号が出力さ
れると、図８（ｆ）に示すように、所定時間経過後にク
ロック信号ＣＫの分周動作を開始してサンプリングクロ
ック信号ＳＣＫを発生し始める。ここで、サンプリング
クロック信号ＳＣＫの周期がデータビットＤＢの周期と
同じになるように、分周比は設定される。また、サンプ
リングクロック信号ＳＣＫを用いた場合の各サンプリン
グタイミングがデータビットＤＢ中の各ビットＤＢ１〜
ＤＢ１５の区間における中央に設定されるように、所定
時間が設定される。
【００３９】カウンタ７３は、水平同期信号によって初
期化され、サンプリングクロック信号ＳＣＫを計数す
る。そして、サンプリングクロック信号ＳＣＫの１６番
目のパルスの立ち上がりの時点で計数信号を有意にす
る。遅延回路８は、計数信号が有意になると、データＳ
ＤＡを所定の遅延量だけ遅延してデータレジスタ１０に
供給する。所定の遅延量とは、図８（ｈ）に示すよう
に、サンプリングタイミングがデータビットＤＢ中のビ
ットＤＢ１６の区間における前寄りになるような量であ
る。なお、計数信号が有意でないときには、遅延回路８
は、データＳＤＡに遅延を与えない。
期化され、サンプリングクロック信号ＳＣＫを計数す
る。そして、サンプリングクロック信号ＳＣＫの１６番
目のパルスの立ち上がりの時点で計数信号を有意にす
る。遅延回路８は、計数信号が有意になると、データＳ
ＤＡを所定の遅延量だけ遅延してデータレジスタ１０に
供給する。所定の遅延量とは、図８（ｈ）に示すよう
に、サンプリングタイミングがデータビットＤＢ中のビ
ットＤＢ１６の区間における前寄りになるような量であ
る。なお、計数信号が有意でないときには、遅延回路８
は、データＳＤＡに遅延を与えない。
【００４０】データレジスタ１０は、サンプリングクロ
ック信号ＳＣＫの立ち下がり点で遅延回路８の出力を取
り込むとともに内容をシフトする。すなわち、サンプリ
ングクロック信号ＳＣＫによって順次データビットＤＢ
がデータレジスタ１０に取り込まれる。データビットＤ
Ｂ中のビットＤＢ１６は遅延回路８によって遅延されて
いるので、実質的に、ビットＤＢ１６はデータ区間の前
寄りでデータレジスタ１０に取り込まれる。
ック信号ＳＣＫの立ち下がり点で遅延回路８の出力を取
り込むとともに内容をシフトする。すなわち、サンプリ
ングクロック信号ＳＣＫによって順次データビットＤＢ
がデータレジスタ１０に取り込まれる。データビットＤ
Ｂ中のビットＤＢ１６は遅延回路８によって遅延されて
いるので、実質的に、ビットＤＢ１６はデータ区間の前
寄りでデータレジスタ１０に取り込まれる。
【００４１】以上のように、この実施の形態によれば、
データビットＤＢ中の各ビットのうちの１個目から１５
個目まではデータ区間における中央付近でサンプリング
される。従って、弱電界などに起因する雑音やゴースト
妨害の影響を受けにくい文字多重データサンプリング回
路を得ることができる。また、遅延回路８の作用によっ
て、データビットＤＢ中の各ビットのうちの１６個目は
データ区間における前寄りでサンプリングされる。よっ
て、レーザディスク再生やＣＡＴＶ信号受信の場合等
に、データビットＤＢ中の最後のビットが変形してもデ
ータ誤りは発生しにくい。この実施の形態では最後のビ
ットについて分周比を変更したが、最後のビットおよび
その直前の１ないし数ビットについて分周比を変更して
もよい。
データビットＤＢ中の各ビットのうちの１個目から１５
個目まではデータ区間における中央付近でサンプリング
される。従って、弱電界などに起因する雑音やゴースト
妨害の影響を受けにくい文字多重データサンプリング回
路を得ることができる。また、遅延回路８の作用によっ
て、データビットＤＢ中の各ビットのうちの１６個目は
データ区間における前寄りでサンプリングされる。よっ
て、レーザディスク再生やＣＡＴＶ信号受信の場合等
に、データビットＤＢ中の最後のビットが変形してもデ
ータ誤りは発生しにくい。この実施の形態では最後のビ
ットについて分周比を変更したが、最後のビットおよび
その直前の１ないし数ビットについて分周比を変更して
もよい。
【００４２】なお、この実施の形態による文字多重デー
タサンプリング回路は、実施の形態１におけるサンプリ
ングクロック発生回路９に代えて、サンプリングクロッ
ク発生回路６、遅延回路８およびカウンタ７３が設けら
れたものであったが、実施の形態２による文字多重デー
タサンプリング回路において、サンプリングクロック発
生回路９に代えて、サンプリングクロック発生回路６、
遅延回路８およびカウンタ７３が設けられた構成として
もよい。
タサンプリング回路は、実施の形態１におけるサンプリ
ングクロック発生回路９に代えて、サンプリングクロッ
ク発生回路６、遅延回路８およびカウンタ７３が設けら
れたものであったが、実施の形態２による文字多重デー
タサンプリング回路において、サンプリングクロック発
生回路９に代えて、サンプリングクロック発生回路６、
遅延回路８およびカウンタ７３が設けられた構成として
もよい。
【００４３】上記の各実施の形態では、クローズドキャ
プション規格を例にとって説明したが、各実施の形態に
よる文字多重データサンプリング回路は、それ以外の規
格の文字多重データをデコードする文字多重放送デコー
ダにも適用できる。例えば、第２１走査線以外の走査線
に多重化された文字多重データを扱うこともできる。ま
た、上記の各実施の形態で示されたクロックランイン期
間ＣＲＩおよびスタートビットＳＢを含むデータ形式に
類似したデータ形式を持つ規格に準拠した文字多重デー
タであれば、それらをデコードすることができる。
プション規格を例にとって説明したが、各実施の形態に
よる文字多重データサンプリング回路は、それ以外の規
格の文字多重データをデコードする文字多重放送デコー
ダにも適用できる。例えば、第２１走査線以外の走査線
に多重化された文字多重データを扱うこともできる。ま
た、上記の各実施の形態で示されたクロックランイン期
間ＣＲＩおよびスタートビットＳＢを含むデータ形式に
類似したデータ形式を持つ規格に準拠した文字多重デー
タであれば、それらをデコードすることができる。
【００４４】
【発明の効果】以上のように、請求項１記載の発明によ
れば、文字多重データサンプリング回路を、文字放送デ
ータのうちの最終ビットまたは最終ビットおよびその近
隣のビット以外の各ビットの区間における中央で文字放
送データをサンプリングするとともに最終ビットまたは
最終ビットおよびその近隣のビットの区間における前寄
りで文字放送データをサンプリングするように構成した
ので、最終ビット等以外のビットの区間では雑音の影響
を受けにくい箇所でサンプリングが行われ、弱電界など
に起因する雑音やゴースト妨害の影響を受けにくくなる
効果がある。
れば、文字多重データサンプリング回路を、文字放送デ
ータのうちの最終ビットまたは最終ビットおよびその近
隣のビット以外の各ビットの区間における中央で文字放
送データをサンプリングするとともに最終ビットまたは
最終ビットおよびその近隣のビットの区間における前寄
りで文字放送データをサンプリングするように構成した
ので、最終ビット等以外のビットの区間では雑音の影響
を受けにくい箇所でサンプリングが行われ、弱電界など
に起因する雑音やゴースト妨害の影響を受けにくくなる
効果がある。
【００４５】請求項２記載の発明によれば、文字多重デ
ータサンプリング回路を、文字放送データのうちの最終
ビットまたは最終ビットおよびその近隣のビット以外の
各ビットのサンプリングタイミングを設定するための分
周比と最終ビットまたは最終ビットおよびその近隣のビ
ットのサンプリングタイミングを設定するための分周比
とを変える可変分周器を含むように構成したので、最終
ビット等以外のビットのサンプリングタイミングが各ビ
ットの区間における中央になるように分周比を設定する
とともに最終ビット等のサンプリングタイミングがその
ビットの区間における前寄りになるように分周比を設定
することによって、最終ビット等以外のビットが安定し
てサンプリングされるとともに最終ビット等が誤りなく
サンプリングされる効果がある。
ータサンプリング回路を、文字放送データのうちの最終
ビットまたは最終ビットおよびその近隣のビット以外の
各ビットのサンプリングタイミングを設定するための分
周比と最終ビットまたは最終ビットおよびその近隣のビ
ットのサンプリングタイミングを設定するための分周比
とを変える可変分周器を含むように構成したので、最終
ビット等以外のビットのサンプリングタイミングが各ビ
ットの区間における中央になるように分周比を設定する
とともに最終ビット等のサンプリングタイミングがその
ビットの区間における前寄りになるように分周比を設定
することによって、最終ビット等以外のビットが安定し
てサンプリングされるとともに最終ビット等が誤りなく
サンプリングされる効果がある。
【００４６】請求項３記載の発明によれば、文字多重デ
ータサンプリング回路を、文字放送データのうちの各ビ
ットの区間における中央でサンプリングを行うためのサ
ンプリングクロック信号を生成するサンプリングクロッ
ク発生回路と、文字放送データのうちの最終ビットまた
は最終ビットおよびその近隣のビットを遅延する遅延回
路とを含むように構成したので、最終ビット等のサンプ
リングタイミングがそのビットの区間における前寄りに
なるように遅延量を設定することによって、最終ビット
等以外のビットが安定してサンプリングされるとともに
最終ビット等が誤りなくサンプリングされる効果があ
る。
ータサンプリング回路を、文字放送データのうちの各ビ
ットの区間における中央でサンプリングを行うためのサ
ンプリングクロック信号を生成するサンプリングクロッ
ク発生回路と、文字放送データのうちの最終ビットまた
は最終ビットおよびその近隣のビットを遅延する遅延回
路とを含むように構成したので、最終ビット等のサンプ
リングタイミングがそのビットの区間における前寄りに
なるように遅延量を設定することによって、最終ビット
等以外のビットが安定してサンプリングされるとともに
最終ビット等が誤りなくサンプリングされる効果があ
る。
【００４７】請求項４記載の発明によれば、文字多重デ
ータサンプリング回路を、文字放送データの開始を示す
ビットが現れる前の所定期間ではデータサンプリング回
路への検出信号の供給を禁止するように構成したので、
弱電界などに起因する雑音やゴースト妨害の影響を受け
にくくなるとともに、雑音が映像信号にのっても正常な
タイミングで文字放送データのサンプリングを行える効
果がある。
ータサンプリング回路を、文字放送データの開始を示す
ビットが現れる前の所定期間ではデータサンプリング回
路への検出信号の供給を禁止するように構成したので、
弱電界などに起因する雑音やゴースト妨害の影響を受け
にくくなるとともに、雑音が映像信号にのっても正常な
タイミングで文字放送データのサンプリングを行える効
果がある。
【００４８】請求項５記載の発明によれば、文字多重デ
ータサンプリング回路を、文字放送データのうちの各ビ
ットをサンプリングするデータサンプリング回路と、文
字放送データの開始を示すビットが現れる前の所定期間
ではスタートビット検出回路からデータサンプリング回
路への検出信号の供給を禁止する禁止回路とを備えるよ
うに構成したので、弱電界などに起因する雑音が映像信
号にのったとしても、正常なタイミングで文字放送デー
タのサンプリングを行える効果がある。
ータサンプリング回路を、文字放送データのうちの各ビ
ットをサンプリングするデータサンプリング回路と、文
字放送データの開始を示すビットが現れる前の所定期間
ではスタートビット検出回路からデータサンプリング回
路への検出信号の供給を禁止する禁止回路とを備えるよ
うに構成したので、弱電界などに起因する雑音が映像信
号にのったとしても、正常なタイミングで文字放送デー
タのサンプリングを行える効果がある。
【００４９】請求項６記載の発明によれば、文字多重デ
ータサンプリング回路を、文字放送データの開始を示す
ビットが現れる前の所定期間で有意になるマスク信号を
生成するとともにマスク信号が有意であるときにはスタ
ートビット検出回路からの検出信号を通過させない検出
信号禁止回路を含むように構成したので、雑音などに起
因して誤った検出信号が出力されたとしても、データサ
ンプリング回路はその影響を受けないで文字放送データ
のサンプリングを行える効果がある。
ータサンプリング回路を、文字放送データの開始を示す
ビットが現れる前の所定期間で有意になるマスク信号を
生成するとともにマスク信号が有意であるときにはスタ
ートビット検出回路からの検出信号を通過させない検出
信号禁止回路を含むように構成したので、雑音などに起
因して誤った検出信号が出力されたとしても、データサ
ンプリング回路はその影響を受けないで文字放送データ
のサンプリングを行える効果がある。
【００５０】請求項７記載の発明によれば、文字多重デ
ータサンプリング回路を、文字放送データの開始を示す
ビットが現れる前の所定期間で有意になるとともにスタ
ートビット検出回路の動作を禁止する動作禁止信号を生
成する禁止信号発生回路を含むように構成したので、弱
電界などに起因する雑音が映像信号にのった場合に誤っ
た検出信号が出力される可能性が低減する効果がある。
ータサンプリング回路を、文字放送データの開始を示す
ビットが現れる前の所定期間で有意になるとともにスタ
ートビット検出回路の動作を禁止する動作禁止信号を生
成する禁止信号発生回路を含むように構成したので、弱
電界などに起因する雑音が映像信号にのった場合に誤っ
た検出信号が出力される可能性が低減する効果がある。
【図１】 この発明の実施の形態１による文字多重デー
タサンプリング回路の構成を示すブロック図である。
タサンプリング回路の構成を示すブロック図である。
【図２】 この発明の実施の形態１による文字多重デー
タサンプリング回路の動作を説明するためのタイミング
図である。
タサンプリング回路の動作を説明するためのタイミング
図である。
【図３】 この発明の実施の形態２による文字多重デー
タサンプリング回路の構成を示すブロック図である。
タサンプリング回路の構成を示すブロック図である。
【図４】 この発明の実施の形態２による文字多重デー
タサンプリング回路の動作を説明するためのタイミング
図である。
タサンプリング回路の動作を説明するためのタイミング
図である。
【図５】 この発明の実施の形態３による文字多重デー
タサンプリング回路の構成を示すブロック図である。
タサンプリング回路の構成を示すブロック図である。
【図６】 この発明の実施の形態３による文字多重デー
タサンプリング回路の動作を説明するためのタイミング
図である。
タサンプリング回路の動作を説明するためのタイミング
図である。
【図７】 この発明の実施の形態４による文字多重デー
タサンプリング回路の構成を示すブロック図である。
タサンプリング回路の構成を示すブロック図である。
【図８】 この発明の実施の形態４による文字多重デー
タサンプリング回路の動作を説明するためのタイミング
図である。
タサンプリング回路の動作を説明するためのタイミング
図である。
【図９】 クローズドキャプション信号を示す波形図で
ある。
ある。
【図１０】 従来の文字多重データサンプリング回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図１１】 従来の文字多重データサンプリング回路の
動作を説明するためのタイミング図である。
動作を説明するためのタイミング図である。
【図１２】 映像信号に雑音がのったときの従来の文字
多重データサンプリング回路の動作を説明するためのタ
イミング図である。
多重データサンプリング回路の動作を説明するためのタ
イミング図である。
２，５ スタートビット検出回路、３ 検出信号禁止回
路（禁止回路）、４禁止信号発生回路（禁止回路）、
６，９ サンプリングクロック発生回路（データサンプ
リング回路）、８ 遅延回路（データサンプリング回
路）、１０ データレジスタ（データサンプリング回
路）、７１ 可変分周器（データサンプリング回路）、
７２，７３ カウンタ（データサンプリング回路）。
路（禁止回路）、４禁止信号発生回路（禁止回路）、
６，９ サンプリングクロック発生回路（データサンプ
リング回路）、８ 遅延回路（データサンプリング回
路）、１０ データレジスタ（データサンプリング回
路）、７１ 可変分周器（データサンプリング回路）、
７２，７３ カウンタ（データサンプリング回路）。
Claims (7)
- 【請求項１】 映像信号に重畳された文字多重放送信号
のうちの文字放送データの開始を示すビットを検出して
検出信号を出力するスタートビット検出回路と、前記検
出信号が出力されると、前記文字放送データのうちの最
終ビットまたは最終ビットおよびその近隣のビット以外
の各ビットの区間における中央で前記文字放送データを
サンプリングするとともに、最終ビットまたは最終ビッ
トおよびその近隣のビットの区間における前寄りで前記
文字放送データをサンプリングするデータサンプリング
回路とを備えた文字多重データサンプリング回路。 - 【請求項２】 データサンプリング回路は、クロック信
号を分周して文字放送データのサンプリングタイミング
を設定する分周器であって前記文字放送データのうちの
最終ビット以外の各ビットのサンプリングタイミングを
設定するための分周比と最終ビットまたは最終ビットお
よびその近隣のビットのサンプリングタイミングを設定
するための分周比とを変える可変分周器を含むことを特
徴とする請求項１記載の文字多重データサンプリング回
路。 - 【請求項３】 データサンプリング回路は、文字放送デ
ータのうちの各ビットの区間における中央で前記文字放
送データをサンプリングするサンプリングクロック信号
を生成するサンプリングクロック発生回路と、前記文字
放送データのうちの最終ビットまたは最終ビットおよび
その近隣のビットを遅延する遅延回路とを含むことを特
徴とする請求項１記載の文字多重データサンプリング回
路。 - 【請求項４】 文字放送データの開始を示すビットが現
れる前の所定期間では、データサンプリング回路への検
出信号の供給を禁止する禁止回路を備えたことを特徴と
する請求項１から請求項３のうちのいずれか１項記載の
文字多重データサンプリング回路。 - 【請求項５】 映像信号に重畳された文字多重放送信号
のうちの文字放送データの開始を示すビットを検出して
検出信号を出力するスタートビット検出回路と、前記文
字放送データのうちの各ビットをサンプリングするデー
タサンプリング回路と、前記文字放送データの開始を示
すビットが現れる前の所定期間では、前記データサンプ
リング回路への検出信号の供給を禁止する禁止回路とを
備えた文字多重データサンプリング回路。 - 【請求項６】 禁止回路は、文字放送データの開始を示
すビットが現れる前の所定期間で有意になるマスク信号
を生成するとともに、前記マスク信号が有意であるとき
にはスタートビット検出回路からの検出信号を通過させ
ない検出信号禁止回路を含むことを特徴とする請求項４
または請求項５記載の文字多重データサンプリング回
路。 - 【請求項７】 禁止回路は、文字放送データの開始を示
すビットが現れる前の所定期間で有意になるとともに、
スタートビット検出回路の動作を禁止する動作禁止信号
を生成する禁止信号発生回路を含むことを特徴とする請
求項４または請求項５記載の文字多重データサンプリン
グ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164822A JPH1013796A (ja) | 1996-06-25 | 1996-06-25 | 文字多重データサンプリング回路 |
| US08/747,012 US5861925A (en) | 1996-06-25 | 1996-11-07 | Multiplexed text data sampling circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8164822A JPH1013796A (ja) | 1996-06-25 | 1996-06-25 | 文字多重データサンプリング回路 |
| US08/747,012 US5861925A (en) | 1996-06-25 | 1996-11-07 | Multiplexed text data sampling circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013796A true JPH1013796A (ja) | 1998-01-16 |
Family
ID=26489777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8164822A Pending JPH1013796A (ja) | 1996-06-25 | 1996-06-25 | 文字多重データサンプリング回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5861925A (ja) |
| JP (1) | JPH1013796A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002199361A (ja) * | 2000-12-27 | 2002-07-12 | Matsushita Electric Ind Co Ltd | サンプリングクロック位相自動調整方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812207A (en) * | 1996-12-20 | 1998-09-22 | Intel Corporation | Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data |
| US6043848A (en) * | 1998-09-21 | 2000-03-28 | Telecruz Technology, Inc. | Television system for recovering digital data encoded in a television signal |
| JP2000197016A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Ave Co Ltd | データ抽出回路 |
| DE19956937A1 (de) * | 1999-11-26 | 2001-05-31 | Philips Corp Intellectual Pty | Anordnung zur Rückgewinnung von Datenbits eines Datensignals |
| JP3603005B2 (ja) * | 2000-05-01 | 2004-12-15 | 松下電器産業株式会社 | 文字放送データ抜き取り方法 |
| JP3486186B1 (ja) * | 2002-10-23 | 2004-01-13 | 沖電気工業株式会社 | 受信データ再生装置 |
| EP1650670B1 (en) * | 2004-10-21 | 2010-03-24 | Hewlett-Packard Development Company, L.P. | Serial bus system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2670278B2 (ja) * | 1988-01-25 | 1997-10-29 | 株式会社東芝 | 文字多重放送基準信号検出回路 |
| US5463423A (en) * | 1992-03-11 | 1995-10-31 | Thomson Consumer Electronics, Inc. | Auxiliary video data detector and data slicer |
| JP3365569B2 (ja) * | 1993-03-29 | 2003-01-14 | 株式会社東芝 | クローズドキャプション受信装置 |
| US5506626A (en) * | 1994-01-14 | 1996-04-09 | Matsushita Electric Industrial Co., Ltd. | Closed-caption decoder circuit having robust synchronization features |
| JP3257259B2 (ja) * | 1994-07-01 | 2002-02-18 | ソニー株式会社 | データ抽出装置 |
| US5657088A (en) * | 1995-12-22 | 1997-08-12 | Cirrus Logic, Inc. | System and method for extracting caption teletext information from a video signal |
-
1996
- 1996-06-25 JP JP8164822A patent/JPH1013796A/ja active Pending
- 1996-11-07 US US08/747,012 patent/US5861925A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002199361A (ja) * | 2000-12-27 | 2002-07-12 | Matsushita Electric Ind Co Ltd | サンプリングクロック位相自動調整方法 |
| JP4646396B2 (ja) * | 2000-12-27 | 2011-03-09 | パナソニック株式会社 | サンプリングクロック位相自動調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5861925A (en) | 1999-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289106B2 (ja) | 補助ビデオ・データ・デコーダ装置 | |
| US7375765B2 (en) | False-positive detection prevention circuit for preventing false-positive detection of signals on which abnormal signals are superimposed | |
| KR100789680B1 (ko) | 클럭 생성회로 및 텔레텍스트 브로드캐스팅 데이터 샘플링회로 | |
| JPH1013796A (ja) | 文字多重データサンプリング回路 | |
| JP3986614B2 (ja) | 同期誤りを修正する方法及び装置 | |
| JPH0818931A (ja) | データ抽出装置 | |
| JP2001509986A (ja) | ディジタル同期信号分離器 | |
| JP3365569B2 (ja) | クローズドキャプション受信装置 | |
| EP0819352B1 (en) | Vertical synchronisation signal detector | |
| JP3603962B2 (ja) | ビデオ信号中の情報検出装置 | |
| KR100272734B1 (ko) | 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터 | |
| US5274452A (en) | Horizontal synchronizing signal separator | |
| JP3279140B2 (ja) | 水平同期信号保護装置 | |
| JPH0231553B2 (ja) | ||
| JP3311533B2 (ja) | ラッチクロック発生回路 | |
| JP2006333456A (ja) | サンプリングクロック生成回路及び文字放送データ抜き取り回路 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| KR20020078344A (ko) | 동기 신호 추출 회로 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| KR100246431B1 (ko) | 고스트 영향 배제를 위한 자막 방송 수신 장치 및 방법 | |
| JP3211619B2 (ja) | ゴースト除去用基準信号検出回路 | |
| JP2549002B2 (ja) | 映像信号取り込み回路 | |
| JPH037188B2 (ja) | ||
| JP2001045433A (ja) | 映像信号生成装置及び映像信号生成方法 | |
| JPH02246685A (ja) | 同期信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050823 |