JPH0833716B2 - Video signal converter - Google Patents

Video signal converter

Info

Publication number
JPH0833716B2
JPH0833716B2 JP1324816A JP32481689A JPH0833716B2 JP H0833716 B2 JPH0833716 B2 JP H0833716B2 JP 1324816 A JP1324816 A JP 1324816A JP 32481689 A JP32481689 A JP 32481689A JP H0833716 B2 JPH0833716 B2 JP H0833716B2
Authority
JP
Japan
Prior art keywords
signal
circuit
horizontal
personal computer
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1324816A
Other languages
Japanese (ja)
Other versions
JPH03184086A (en
Inventor
治男 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1324816A priority Critical patent/JPH0833716B2/en
Publication of JPH03184086A publication Critical patent/JPH03184086A/en
Publication of JPH0833716B2 publication Critical patent/JPH0833716B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、パソコンの高解像度RGB信号を、NTSC準拠
の複合映像信号に交換する映像信号変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to a video signal converter for exchanging a high resolution RGB signal of a personal computer into an NTSC-compliant composite video signal.

〈従来の技術〉 一般に、水平周波数が、24kHz,31kHzといった高解像
度のパソコンRGB信号を、複合映像信号に変換する場合
には、次のようにしている。
<Prior Art> Generally, when a high resolution personal computer RGB signal having a horizontal frequency of 24 kHz or 31 kHz is converted into a composite video signal, the following is performed.

すなわち、例えば、システムクロック34MHz,水平周波
数が31kHz,1水平の画像表示期間が22μsecの高解像度の
パソコンRGB信号を、1水平の画像表示期間が53μsec,
水平周波数が15.75kHzの複合映像信号に変換する場合に
は、パソコン自体の34MHzのシステムクロックを、画像
表示期間に対応した比率(22/53)の周波数の低解像度
のシステムクロック、例えば、14.3MHzに変換し、この
システムクロックに基づいて、パソコンRGB信号をD/A変
換し、さらに、エンコーダ回路で複合同期信号やバース
トフラグパルスなどとともに、水平周波数が約15.75kHz
の複合映像信号に変換している。
That is, for example, a high-resolution personal computer RGB signal having a system clock of 34 MHz, a horizontal frequency of 31 kHz, a horizontal image display period of 22 μsec, and a horizontal image display period of 53 μsec,
When converting to a composite video signal with a horizontal frequency of 15.75kHz, the system clock of 34MHz of the PC itself is a low-resolution system clock with a frequency (22/53) corresponding to the image display period, for example, 14.3MHz. And the PC RGB signal is D / A converted based on this system clock, and the horizontal frequency is about 15.75kHz along with the composite sync signal and burst flag pulse in the encoder circuit.
Is converted to a composite video signal of.

〈発明が解決しようとする課題〉 ところが、このような従来例の変換装置では、パソコ
ン自体のシステムクロックを、周波数の低い低解像度の
システムクロックに変換しなければならないために、パ
ソコン側のディスプレイも低解像度の表示にならざるを
得ず、さらに、得られる複合映像信号は、ノンインター
レース走査の信号であるために、この複合映像信号を、
ビデオテープレコーダなどに記録すると、色ずれが生じ
るといった問題がある。
<Problems to be Solved by the Invention> However, in such a conventional conversion device, since the system clock of the personal computer itself must be converted to a low-resolution low-resolution system clock, the display on the personal computer side also Inevitably the display will have a low resolution, and since the obtained composite video signal is a non-interlaced scanning signal, this composite video signal is
When recorded on a video tape recorder or the like, there is a problem that color shift occurs.

本発明は、上述の点に鑑みて為されたものであって、
高解像度のパソコンRGB信号を、パソコン自体のシステ
ムクロックを低解像度のシステムクロックにすることな
く、インターレース走査の複合映像信号に変換できる映
像信号変換装置を提供することを目的とする。
The present invention has been made in view of the above points,
An object of the present invention is to provide a video signal conversion device capable of converting a high resolution personal computer RGB signal into an interlaced scanning composite video signal without changing the system clock of the personal computer itself to a low resolution system clock.

〈課題を解決するための手段〉 本発明は、パーソナルコンピュータの高解像度のRGB
信号を、NTSC方式の複合映像信号に変換する映像信号変
換装置であって、パーソナルコンピュータからのノンイ
ンターレースのRGB信号をインターレースのRGB信号に変
換して出力する出力回路と、出力回路を制御するととも
にNTSC方式の複合映像信号を形成するのに必要な各種信
号を作成するシステムコントロール回路と、出力回路か
ら出力されるインターレースのRGB信号をD/A変換するD/
A変換回路と、D/A変換回路からのアナログRGB信号およ
びシステムコントロール回路からの各種信号に基づいて
NTSC方式の複合映像信号を形成出力するエンコーダ回路
とを有し、かつ、前記システムコントロール回路は、NT
SC方式の複合映像信号における水平・垂直同期信号を発
生する水平・垂直同期信号発生回路と、パーソナルコン
ピュータからのノンインターレースの水平同期信号およ
び前記水平・垂直同期信号発生回路からの水平同期信号
に基づいてパーソナルコンピュータの高解像度システム
クロックに同期しかつ該システムクロックよりも低い所
定周波数のビデオ信号化クロックを形成するPLL回路
と、このビデオ信号化クロックに基づいてサブキャリア
クロックを形成する分周回路と、前記水平・垂直同期信
号発生回路からの垂直同期信号に基づいてフィールド判
別信号を形成する判別信号形成回路と、前記水平・垂直
同期信号発生回路からの水平同期信号に基づいてバース
トフラグパルスを発生するバーストラグパルス発生回路
と、前記水平・垂直同期信号発生回路からの水平同期信
号および垂直同期信号に基づいて複合同期信号を発生す
る複合同期信号発生回路とを含み、前記出力回路は、パ
ーソナルコンピュータからのノンインターレースのRGB
信号を、パーソナルコンピュータのノンインターレース
の水平同期信号および垂直同期信号に基づいて偶数、奇
数のフィールド別に選択出力するスイッチ回路と、スイ
ッチ回路から選択的弐出力される偶数、奇数のフィール
ド別のデータが別々に書き込まれる複数のフィールドメ
モリと、各フィールドメモリのデータがパーソナルコン
ピュータからのコントロールクロックおよび前記判別信
号形成回路からのフィールド判別信号により交互に転送
されるとともに前記PLL回路からのビデオ信号化クロッ
クによりデータを読み出して前記D/A変換回路に出力す
るラインメモリとを含む。
<Means for Solving the Problem> The present invention provides a high resolution RGB of a personal computer.
A signal converter for converting a signal to a composite video signal of NTSC system, which controls an output circuit and an output circuit for converting a non-interlaced RGB signal from a personal computer into an interlaced RGB signal and outputting the converted signal. A system control circuit that creates various signals necessary to form an NTSC composite video signal, and a D / A converter that converts the interlaced RGB signals output from the output circuit to D / A.
Based on analog RGB signals from the A conversion circuit and D / A conversion circuit and various signals from the system control circuit
And an encoder circuit that forms and outputs an NTSC composite video signal, and the system control circuit is an NT
Based on the horizontal / vertical sync signal generation circuit that generates the horizontal / vertical sync signal in the SC composite video signal, and the non-interlaced horizontal sync signal from the personal computer and the horizontal sync signal from the horizontal / vertical sync signal generation circuit. A high-resolution system clock of a personal computer and a PLL circuit that forms a video signalized clock having a predetermined frequency lower than the system clock, and a frequency divider circuit that forms a subcarrier clock based on the video signalized clock. A discriminating signal forming circuit for forming a field discriminating signal based on the vertical synchronizing signal from the horizontal / vertical synchronizing signal generating circuit, and a burst flag pulse based on the horizontal synchronizing signal from the horizontal / vertical synchronizing signal generating circuit Burst lag pulse generation circuit And a composite synchronizing signal generating circuit for a composite synchronizing signal generated based on the horizontal and vertical synchronizing signals from the signal generating circuit, the output circuit of the non-interlaced from the personal computer RGB
There is a switch circuit that selectively outputs the signal in even and odd fields based on the non-interlaced horizontal sync signal and vertical sync signal of the personal computer, and even and odd field data that is selectively output from the switch circuit. A plurality of field memories written separately, and data of each field memory are alternately transferred by the control clock from the personal computer and the field discrimination signal from the discrimination signal forming circuit, and by the video signalized clock from the PLL circuit. And a line memory for reading data and outputting the data to the D / A conversion circuit.

〈作用〉 上記構成によれば、出力回路におていは、フィールド
メモリを使用してインターレース走査に変換するととも
に、システムクロックよりも低い所定周波数のクロッ
ク、すなわち、低解像度のクロックでラインメモリから
読み出すようにしているので、従来例のようにパーソナ
ルコンピュータのシステムクロック自体を低解像度にす
ることなく、インターレースのNTSC方式に準拠した複合
映像信号が得られることになる。
<Operation> According to the above configuration, in the output circuit, the field memory is used for conversion into interlaced scanning, and the clock is read from the line memory at a clock having a predetermined frequency lower than the system clock, that is, a low-resolution clock. Therefore, a composite video signal conforming to the interlaced NTSC system can be obtained without lowering the resolution of the system clock of the personal computer as in the conventional example.

〈実施例〉 以下、図面によって本発明の実施例について、詳細に
説明する。
<Examples> Hereinafter, examples of the present invention will be described in detail with reference to the drawings.

第1図は、本発明の一実施例のブロック図である。 FIG. 1 is a block diagram of an embodiment of the present invention.

同図において、1はパソコンであり、このパソコン1
は、ノンインターレースのRGB信号が書き込みあるいは
読み出される画像メモリ2と、この書き込みあるいは読
み出しの制御などを行うパソコンシステムコントロール
回路3とを備えており、パソコンシステムコントロール
回路3は、分周回路22、メモリコントロール回路11およ
び画像出力回路5を備えている。
In the figure, 1 is a personal computer, and this personal computer 1
Is provided with an image memory 2 for writing or reading non-interlaced RGB signals, and a personal computer system control circuit 3 for controlling the writing or reading. The personal computer system control circuit 3 includes a frequency dividing circuit 22 and a memory. A control circuit 11 and an image output circuit 5 are provided.

4は画像メモリ2から読み出されてパソコンシステム
コントロール回路3の画像出力回路5を介してRGB信号
が与えられるパソコン専用の高解像度のディスプレイ、
6は本発明に係る映像信号変換装置である。
4 is a high-resolution display dedicated to a personal computer, which is read from the image memory 2 and is given an RGB signal through the image output circuit 5 of the personal computer system control circuit 3,
Reference numeral 6 is a video signal conversion device according to the present invention.

この実施例の映像信号変換装置6は、パソコン1から
の31kHzの高解像度RGB信号を、NTSC方式の複合映像信号
に変換するものであり、基本的には、パソコン1からの
ノンインターレースのRGB信号を、インターレースのRGB
信号に変換して出力する出力回路7と、各種のクロック
などを形成するとともに、出力回路7のメモリを制御す
るシステムコントロール回路8と、前記出力回路7から
のインターレースのRGB信号をD/A変換するD/A変換回路
9と、このD/A変換回路9からのアナログRGB信号および
前記システムコントロール回路8からの各種信号に基づ
いて、NTSC方式の複合映像信号を形成出力するエンコー
ダ回路10とを備えている。
The video signal converter 6 of this embodiment converts a 31 kHz high resolution RGB signal from the personal computer 1 into a composite video signal of NTSC system, and basically, a non-interlaced RGB signal from the personal computer 1. Interlaced RGB
An output circuit 7 for converting into a signal and outputting it, a system control circuit 8 for forming various clocks and the like, and controlling a memory of the output circuit 7, and an interlaced RGB signal from the output circuit 7 are D / A converted. A D / A conversion circuit 9 and an encoder circuit 10 that forms and outputs an NTSC composite video signal based on the analog RGB signal from the D / A conversion circuit 9 and various signals from the system control circuit 8. I have it.

出力回路7は、画像メモリ2から読み出されたノンイ
ンターレースのRGB信号を、パソコンシステムコントロ
ール回路3のメモリコントロール回路11からのノンイン
ターレースの水平同期信号および垂直同期信号に基づい
て切換出力するスイッチ回路12と、このスイッチ回路12
からのRGB信号が書き込みあるいは読み出される偶数お
よび奇数の各フィールドに対応した各一対のフィールド
メモリ13a,b,14a,bと、各フィールドメモリ13a,b,14a,b
からのRGB信号が書き込みあるいは読み出されるライン
メモリ15とを備えている。
The output circuit 7 switches the non-interlaced RGB signal read from the image memory 2 based on the non-interlaced horizontal synchronizing signal and vertical synchronizing signal from the memory control circuit 11 of the personal computer system control circuit 3. 12 and this switch circuit 12
Each pair of field memories 13a, b, 14a, b corresponding to even and odd fields in which RGB signals from or are written and read, and field memories 13a, b, 14a, b
And a line memory 15 to / from which the RGB signals from are written or read.

システムコントロール回路8は、パソコンシステムコ
ントロール回路3のメモリコントロール回路11からの31
kHzのノンインターレースの水平同期信号および内蔵の
水平・垂直同期信号発生回路16からの15.734kHzの水平
同期信号によってパソコン1のシステムクロックと同期
をとった所定周波数である14.3MHzのビデオ信号化クロ
ックを形成するPLL回路17と、このビデオ信号化クロッ
クを分周して3.58MHzのサブキャリアクロックを形成す
る分周回路18と、水平・垂直同期信号発生回路16からの
垂直同期信号に基づいて、フィールド判別のためのフィ
ールド判別信号を形成する判別信号形成回路19と、水平
・垂直同期信号発生回路16からの水平同期信号に基づい
て、バーストフラグパルスを発生するバーストフラグパ
ルス発生回路20と、水平同期信号および垂直同期信号に
基づいて複合同期信号を発生する複合同期信号発生回路
21とを備えている。
The system control circuit 8 corresponds to the memory control circuit 11 of the personal computer system control circuit 3
A non-interlaced horizontal sync signal of kHz and a 15.734kHz horizontal sync signal from the built-in horizontal / vertical sync signal generation circuit 16 are used to generate a video signal clock of 14.3MHz which is a predetermined frequency synchronized with the system clock of the personal computer 1. Based on the vertical synchronizing signal from the horizontal / vertical synchronizing signal generating circuit 16, the PLL circuit 17 that forms the dividing signal 18 that divides this video signalized clock to form a 3.58 MHz subcarrier clock. A discrimination signal forming circuit 19 for forming a field discrimination signal for discrimination, a burst flag pulse generating circuit 20 for generating a burst flag pulse based on the horizontal synchronizing signal from the horizontal / vertical synchronizing signal generating circuit 16, and a horizontal synchronizing signal. Sync signal generation circuit for generating a sync signal based on a signal and a vertical sync signal
It has 21 and.

なお、このビデオ信号化クロックの周波数14.3MHz
は、上述の従来技術で説明したように、パソコンとNTSC
との画像表示期間に対応した比率(22/53)に基づくも
のである。
The frequency of this video signal clock is 14.3MHz
As described in the prior art above, the PC and NTSC
It is based on the ratio (22/53) corresponding to the image display period.

次に、上記構成を有する映像信号変換装置6の動作を
説明する。
Next, the operation of the video signal conversion device 6 having the above configuration will be described.

今、パソコン1側は、高解像度のシステムクロック、
例えば、34MHzで動作しており、画像メモリ2には、こ
のシステムクロックに基づいて、メモリコントロール回
路11によって、RGB信号が書き込まれるとともに、読み
出される。読み出されたRGB信号は、分岐されて画像出
力回路5を介して専用のディスプレイ4に与えられて高
解像度の表示がなされる。
Now, the personal computer 1 side has a high-resolution system clock,
For example, it is operating at 34 MHz, and the RGB signals are written in and read from the image memory 2 by the memory control circuit 11 based on this system clock. The read RGB signal is branched and given to the dedicated display 4 via the image output circuit 5 to be displayed in high resolution.

一方、映像信号変換装置6に与えられたRGB信号は、
スイッチ回路12で水平同期信号に応答して交互に切換え
られて一方の奇数フィールドメモリ14a(14b)および一
方の偶数フィールドメモリ13a(13b)に書き込まれ、垂
直同期信号が与えられた後には、他方の奇数フィールド
メモリ14b(14a)および他方の偶数フィールドメモリ13
b(13a)に交互に書き込まれ、以下、同様の動作を繰り
返す。
On the other hand, the RGB signal given to the video signal converter 6 is
The switch circuit 12 switches alternately in response to the horizontal synchronizing signal, writes the data in one odd field memory 14a (14b) and one even field memory 13a (13b), and after applying the vertical synchronizing signal, the other Odd field memory 14b (14a) and the other even field memory 13
It is written alternately in b (13a), and the same operation is repeated thereafter.

フィールドメモリ13a,b,14a,bからラインメモリ15へ
のデータの転送は、パソコンシステムコントロール回路
3からの17MHzのコントロールクロックおよびフィール
ド判別信号によって、先ず、一方の奇数フィールドメモ
リ14a(14b)のデータが読み出されてラインメモリ15に
書き込まれ、ラインメモリ15からは、ビデオ信号化クロ
ックである14.3MHzで読み出されてD/A変換回路9に与え
られる。
The transfer of data from the field memories 13a, b, 14a, b to the line memory 15 is performed by the data of one odd field memory 14a (14b) by the control clock of 17MHz and the field discrimination signal from the personal computer system control circuit 3. Is read and written in the line memory 15, and is read from the line memory 15 at 14.3 MHz which is a video signalized clock and given to the D / A conversion circuit 9.

1フィールド分のデータの転送が終了すると、次に、
一方の偶数フィールドメモリ13a(13b)のデータが、同
様に、読み出されてラインメモリ15に書き込まれ、さら
に、ラインメモリ15からビデオ信号化クロックで読み出
される。
When the transfer of data for one field is completed, next,
Similarly, the data in one of the even field memories 13a (13b) is read out and written in the line memory 15, and further read out from the line memory 15 at the video signal clock.

同様にして、他方の奇数フィールドメモリ14b(14a)
のデータ、他方の偶数フィイールドメモリ13b(13a)の
データというように1フィールド毎に順次交互に転送さ
れる。
Similarly, the other odd field memory 14b (14a)
Data of the other even field memory 13b (13a) and the other data are sequentially transferred alternately for each field.

このようにしてインターレースに変換されたRGB信号
は、D/A変換回路9でアナログRGB信号に変換され、さら
に、エンコーダ回路10によって、複合同期信号、バース
トフラグパルスおよびサブキャリアクロックによってNT
SC方式の複合映像信号にされて出力される。
The RGB signal thus converted into the interlace is converted into an analog RGB signal by the D / A conversion circuit 9, and further, by the encoder circuit 10, the composite sync signal, the burst flag pulse, and the subcarrier clock are applied to the NT signal.
It is output as an SC composite video signal.

このように、パソコン1からの高解像度のRGB信号
を、パソコン1側は、高解像度のシステムクロックで動
作させたまま、すなわち、ディスプレイ4では、高解像
度の映像を表示したままで、インターレース走査のNTSC
方式の準拠した複合映像信号に変換することが可能とな
り、これによって、ビデオテープレコーダによって記録
した場合にも色ずれが生じるといったことがない。
In this way, the high resolution RGB signal from the personal computer 1 is interlaced while the personal computer 1 side is operating with the high resolution system clock, that is, the display 4 is still displaying the high resolution image. NTSC
It becomes possible to convert into a composite video signal conforming to the method, and thus, even when recording with a video tape recorder, there is no occurrence of color misregistration.

なお、上述の実施例では、所定周波数のビデオ信号化
クロックは、14.3MHzとしたけれども、これは、上述の
ように、パソコンとNTSCとの画像表示期間に対応した比
率(22/53)によって規定されるものであり、したがっ
て、この比率が異なる場合には、分周回路18に於ける分
周比は、それに応じて変化させられるものである。
In the above-mentioned embodiment, the video signal clock of the predetermined frequency is set to 14.3 MHz, but this is defined by the ratio (22/53) corresponding to the image display period between the personal computer and the NTSC as described above. Therefore, when this ratio is different, the frequency division ratio in the frequency dividing circuit 18 is changed accordingly.

〈発明の効果〉 以上のように本発明によれば、フィールドメモリを利
用してインターレース走査に変換するとともに、システ
ムクロックよりも低い所定周波数のクロック、すなわ
ち、低解像度のクロックでラインメモリから読み出すよ
うにしているので、従来例のようにパーソナルコンピュ
ータのシステムクロック自体を低解像度にすることな
く、インターレースのNTSC方式に準拠した複合映像信号
が得られることになる。つまり、パーソナルコンピュー
タ側は、高解像度のシステムクロックで動作させたまま
にできるから、パーソナルコンピュータに接続されるデ
ィスプレイに対してパーソナルコンピュータの高解像度
の映像を表示させておいて、その映像をパーソナルコン
ピュータに接続されるNTSC方式複合映像信号記録用のビ
デオテープレコーダにより色ずれすることなく鮮明に記
録させることができるようになる。このように本発明に
よれば、パーソナルコンピュータの周辺機器を有効に利
用できるようになるなど、使い勝手を向上できるように
なる。
<Advantages of the Invention> As described above, according to the present invention, the field memory is used for conversion into interlaced scanning, and the line memory is read with a clock having a predetermined frequency lower than the system clock, that is, a low-resolution clock. Therefore, it is possible to obtain a composite video signal conforming to the interlaced NTSC system without lowering the resolution of the system clock of the personal computer as in the conventional example. In other words, the personal computer side can be kept operating with the high-resolution system clock, so that the high-resolution video of the personal computer is displayed on the display connected to the personal computer, and the video is displayed on the personal computer. A video tape recorder for recording NTSC composite video signals that is connected to can be recorded clearly without color shift. As described above, according to the present invention, it becomes possible to improve the usability such as the peripheral devices of the personal computer can be effectively used.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例のブロック図である。 1……パソコン、6……映像信号変換装置、7……出力
回路、8……システムコントロール回路、9……D/A変
換回路、10……エンコーダ回路。
FIG. 1 is a block diagram of an embodiment of the present invention. 1 ... Personal computer, 6 ... Video signal conversion device, 7 ... Output circuit, 8 ... System control circuit, 9 ... D / A conversion circuit, 10 ... Encoder circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】パーソナルコンピュータの高解像度のRGB
信号を、NTSC方式の複合映像信号に変換する映像信号変
換装置であって、 パーソナルコンピュータからのノンインターレースのRG
B信号をインターレースのRGB信号に変換して出力する出
力回路と、出力回路を制御するとともにNTSC方式の複合
映像信号を形成するのに必要な各種信号を作成するシス
テムコントロール回路と、出力回路から出力されるイン
ターレースのRGB信号をD/A変換するD/A変換回路と、D/A
変換回路からのアナログRGB信号およびシステムコント
ロール回路からの各種信号に基づいてNTSC方式の複合映
像信号を形成出力するエンコーダ回路とを有し、 かつ、前記システムコントロール回路は、NTSC方式の複
合映像信号における水平・垂直同期信号を発生する水平
・垂直同期信号発生回路と、パーソナルコンピュータか
らのノンインターレースの水平同期信号および前記水平
・垂直同期信号発生回路からの水平同期信号に基づいて
パーソナルコンピュータの高解像度システムクロックに
同期しかつ該システムクロックよりも低い所定周波数の
ビデオ信号化クロックを形成するPLL回路と、このビデ
オ信号化クロックに基づいてサブキャリアクロックを形
成する分周回路と、前記水平・垂直同期信号発生回路か
らの垂直同期信号に基づいてフィールド判別信号を形成
する判別信号形成回路と、前記水平・垂直同期信号発生
回路からの水平同期信号に基づいてバーストフラグパル
スを発生するバーストフラグパルス発生回路と、前記水
平・垂直同期信号発生回路からの水平同期信号および垂
直同期信号に基づいて複合同期信号を発生する複合同期
信号発生回路とを含み、 前記出力回路は、パーソナルコンピュータからのノンイ
ンターレースのRGB信号を、パーソナルコンピュータの
ノンインターレースの水平同期信号および垂直同期信号
に基づいて偶数、奇数のフィールド別に選択出力するス
イッチ回路と、スイッチ回路から選択的に出力される偶
数、奇数のフィールド別のデータが別々に書き込まれる
複数のフィールドメモリと、各フィールドメモリのデー
タがパーソナルコンピュータからのコントロールクロッ
クおよび前記判別信号形成回路からのフィールド判別信
号により交互に転送されるとともに前記PLL回路からの
ビデオ信号化クロックによりデータを読み出して前記D/
A変換回路に出力するラインメモリとを含む、ことを特
徴とする映像信号変換装置。
1. High resolution RGB of a personal computer
A video signal converter that converts a signal into a composite video signal of NTSC system, which is a non-interlaced RG from a personal computer.
An output circuit that converts the B signal into an interlaced RGB signal and outputs it, a system control circuit that controls the output circuit and creates various signals necessary to form an NTSC composite video signal, and an output circuit D / A conversion circuit that performs D / A conversion of interlaced RGB signals
It has an encoder circuit that forms and outputs an NTSC composite video signal based on the analog RGB signal from the conversion circuit and various signals from the system control circuit, and the system control circuit is an NTSC composite video signal. A horizontal / vertical synchronizing signal generating circuit for generating a horizontal / vertical synchronizing signal, and a high resolution system for a personal computer based on the non-interlaced horizontal synchronizing signal from the personal computer and the horizontal synchronizing signal from the horizontal / vertical synchronizing signal generating circuit. A PLL circuit which is synchronized with the clock and forms a video signalized clock having a predetermined frequency lower than the system clock, a frequency divider circuit which forms a subcarrier clock based on the video signalized clock, and the horizontal / vertical synchronization signals. Based on the vertical sync signal from the generator circuit, From the horizontal / vertical sync signal generation circuit, and a burst flag pulse generation circuit that generates a burst flag pulse based on the horizontal sync signal from the horizontal / vertical sync signal generation circuit. And a composite sync signal generating circuit for generating a composite sync signal based on a horizontal sync signal and a vertical sync signal, wherein the output circuit outputs a non-interlaced RGB signal from a personal computer to a non-interlaced horizontal sync of the personal computer. A switch circuit that selectively outputs even-numbered and odd-numbered fields based on a signal and a vertical synchronization signal, and a plurality of field memories that individually write the even-numbered and odd-numbered field data that are selectively output from the switch circuit. Field memory data is personal computer The data is read by the video signal of the clock from the PLL circuit while being transferred alternately by the control clock and field discriminating signal from said discriminating signal forming circuit from the D /
A video signal conversion device comprising: a line memory for outputting to an A conversion circuit.
JP1324816A 1989-12-13 1989-12-13 Video signal converter Expired - Fee Related JPH0833716B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1324816A JPH0833716B2 (en) 1989-12-13 1989-12-13 Video signal converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1324816A JPH0833716B2 (en) 1989-12-13 1989-12-13 Video signal converter

Publications (2)

Publication Number Publication Date
JPH03184086A JPH03184086A (en) 1991-08-12
JPH0833716B2 true JPH0833716B2 (en) 1996-03-29

Family

ID=18169992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1324816A Expired - Fee Related JPH0833716B2 (en) 1989-12-13 1989-12-13 Video signal converter

Country Status (1)

Country Link
JP (1) JPH0833716B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585957B2 (en) 1992-08-18 1997-02-26 富士通株式会社 Video data conversion processing device and information processing device having video data conversion device
JP3024622B2 (en) 1997-12-24 2000-03-21 日本電気株式会社 Image processing device
CN114268794B (en) * 2021-11-25 2024-05-03 兰州空间技术物理研究所 Russian nonstandard display system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229588A (en) * 1984-04-27 1985-11-14 Usac Electronics Ind Co Ltd Image projection and enlargement display system
JPS6253078A (en) * 1985-09-02 1987-03-07 Hitachi Ltd Video memory
JPS63257785A (en) * 1987-04-15 1988-10-25 富士通株式会社 Scan frequency conversion system

Also Published As

Publication number Publication date
JPH03184086A (en) 1991-08-12

Similar Documents

Publication Publication Date Title
JP2650186B2 (en) Still image video signal processing device
JP3154190B2 (en) General-purpose scanning cycle converter
JPH0833716B2 (en) Video signal converter
KR100403692B1 (en) Image display device
JP2531534B2 (en) Display device
JP3217820B2 (en) Video synthesizing method and external synchronous display device
JP3361710B2 (en) Image synthesis method for surveillance camera system
JP2000125284A (en) Monitor camera system
JP3621746B2 (en) Digital image data writing device and reading device, writing method and reading method
JPS61131975A (en) Picture processor
JPH02254883A (en) Non-interlace reduced display converter
JPH06149194A (en) Image display device
JP2653937B2 (en) Image processing device
KR100250679B1 (en) Interlace scaning converting apparatus for projector
KR100280848B1 (en) Video Scanning Conversion Circuit
JPH0431892A (en) Video signal displaying device
JPH07225562A (en) Scan converter
JPH0370288A (en) Scan converter
KR100217253B1 (en) The encoding apparatus using general memory
JPH0540618Y2 (en)
JPH03219786A (en) High definition television signal converter
KR930015742A (en) TV display device
JPH10210451A (en) Image compositing circuit and method for monitoring camera
JP2000244895A (en) Monitor camera system
JPH0548667B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080329

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees