JPH08183208A - Method and apparatus for recording bit map - Google Patents

Method and apparatus for recording bit map

Info

Publication number
JPH08183208A
JPH08183208A JP32654094A JP32654094A JPH08183208A JP H08183208 A JPH08183208 A JP H08183208A JP 32654094 A JP32654094 A JP 32654094A JP 32654094 A JP32654094 A JP 32654094A JP H08183208 A JPH08183208 A JP H08183208A
Authority
JP
Japan
Prior art keywords
bitmap
recording
buffer
recorded
expansion buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32654094A
Other languages
Japanese (ja)
Inventor
Masashi Matsumoto
正史 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP32654094A priority Critical patent/JPH08183208A/en
Publication of JPH08183208A publication Critical patent/JPH08183208A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ink Jet (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

PURPOSE: To provide a method for recording a bit map which requires only a smaller memory capacity for storing mask patterns and an apparatus for the method. CONSTITUTION: A bit map in a development buffer 302 is transferred for every recording path to a recording data buffer 303 through an AND circuit 102, and the logical product of the bit map in the development buffer 302 and a bit map inverted by an inversion circuit 109 is taken by an AND circuit 110 to renew the bit map in the development buffer 302 through an unrecorded data buffer 111. In other words, the bit map in the development buffer 302 is transferred for every recording path to the recording data buffer 303 through the AND circuit 102, and the bit map in the development buffer 302 is renewed through the AND circuit 110 and the unrecorded data buffer 111 so that the number of mask patterns to be prepared is made smaller by one than that of the recording paths.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はビットマップ記録方法お
よび記録装置、特に所定の記録方式によりビットマップ
を複数の記録パスで記録するビットマップ記録方法およ
び記録装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bitmap recording method and recording apparatus, and more particularly to a bitmap recording method and recording apparatus for recording a bitmap by a plurality of recording passes according to a predetermined recording method.

【0002】[0002]

【従来の技術】従来より、インクジェットプリンタなど
のドットプリンタにおいて、インクにじみの少ない高品
位の記録結果を得るために、複数パスに分割してデータ
を印刷する(間引き記録)技術が知られている。
2. Description of the Related Art Conventionally, in dot printers such as ink jet printers, there is known a technique of printing data by dividing it into a plurality of passes (thinning-out recording) in order to obtain a high-quality recording result with less ink bleeding. .

【0003】たとえば、図4の符号406のビットマッ
プ(8x8)のような文字「A」を記録する場合、符号
402〜405のような4つの間引き記録用のマスクパ
ターンを用意し、これらマスクパターンのそれぞれと符
号406のビットマップとの論理積を取る(図中の
「&」は、各符号のビットマップの論理積を示す)こと
により、ビットマップ407〜410を得、ビットマッ
プ407〜410を順次記録ヘッドに入力することによ
り文字「A」を記録する。
For example, when a character "A" such as the bit map (8 × 8) of reference numeral 406 in FIG. 4 is recorded, four mask patterns for thinning recording such as reference numerals 402 to 405 are prepared, and these mask patterns are prepared. And the bitmap of the code 406 (“&” in the figure indicates the logical product of the bitmaps of the codes) to obtain the bitmaps 407 to 410 and the bitmaps 407 to 410. Is sequentially input to the recording head to record the character "A".

【0004】マスクパターン402〜405において
は、8x8ドットのうち1つが4つのマスクパターンの
中で1回のみ有効ドット(黒ドットで図示)となってお
り、また、1パスの記録において同時に隣接するドット
が記録されないように配慮されている。論理積演算で
は、論理積を取られる2つのビットマップの双方におい
て、黒ドットとなっているドットのみが黒ドットとして
残る(たとえば、ビットマップ406、403、408
の右下隅の1ドットを参照)。
In the mask patterns 402 to 405, one of the 8 × 8 dots is an effective dot (illustrated by a black dot) only once in the four mask patterns, and is adjacent to each other simultaneously in one pass printing. Care is taken not to record dots. In the logical product operation, only the dots that are black dots remain as black dots in both of the two bitmaps that are logically ANDed (for example, bitmaps 406, 403, and 408).
See the 1 dot in the lower right corner of.

【0005】このような印刷動作を行なうプリンタは、
図3のように構成されている。すなわち、ホスト300
からSCSIインターフェースや、セントロニクスイン
ターフェース、ネットワークなどを介して送られたデー
タを、一旦入力バッファ301に取り込む。
A printer that performs such a printing operation is
It is configured as shown in FIG. That is, the host 300
The data sent from the device via the SCSI interface, the Centronics interface, the network, etc. is temporarily stored in the input buffer 301.

【0006】このホスト300から転送されるデータ
は、イメージデータや、キャラクタコードなどから成
り、場合によっては所定のプリンタ言語やページ記述言
語により記述されており、キャラクタコード等の場合
は、ROMなどに格納されたフォントデータを用いてプ
リンタヘッドの解像度に応じたビットマップにイメージ
展開され、展開バッファ302に取り込まれる。
The data transferred from the host 300 is composed of image data, character code, etc., and is described in a predetermined printer language or page description language in some cases. In the case of character code, etc., it is stored in a ROM or the like. The stored font data is used to develop an image into a bitmap corresponding to the resolution of the printer head, and the image is taken into the expansion buffer 302.

【0007】その後、上記のマスク処理、あるいは必要
であれば、変倍、スムージング処理その他の画像処理を
経て、記録バッファ303に取り込まれる。記録バッフ
ァ303内のデータが記録ヘッド304に順次転送さ
れ、所定の記録方式に基づき記録される。
After that, the mask processing described above, or if necessary, variable magnification, smoothing processing, and other image processing, is carried out, and the result is taken into the recording buffer 303. The data in the recording buffer 303 is sequentially transferred to the recording head 304 and recorded according to a predetermined recording method.

【0008】図5は、展開バッファ302および記録バ
ッファ303間で上述のマスク処理を行なう構成例を示
している。図5では、展開バッファ302と、記録バッ
ファ303の間にAND回路502が設けられ、このA
ND回路502によりマスクバッファ508に書き込ま
れたマスクパターン402〜405(図4のものと同
じ)と、展開バッファ302から読み出されたビットマ
ップとの論理積を取るようになっている。
FIG. 5 shows an example of a configuration for performing the above-mentioned mask processing between the expansion buffer 302 and the recording buffer 303. In FIG. 5, an AND circuit 502 is provided between the expansion buffer 302 and the recording buffer 303.
The mask patterns 402 to 405 (the same as those in FIG. 4) written in the mask buffer 508 by the ND circuit 502 are ANDed with the bitmap read from the expansion buffer 302.

【0009】4パス記録の最初のパスでは、マスクパタ
ーン402がマスクバッファ508に書き込まれた後、
展開バッファ501およびマスクバッファ508から同
じ位置のドットが1つづつ読み出されてAND回路50
2に入力され、AND回路502の出力が記録バッファ
303の同じ位置に書き込まれる。
In the first pass of 4-pass printing, after the mask pattern 402 is written in the mask buffer 508,
Dots at the same position are read one by one from the expansion buffer 501 and the mask buffer 508, and the AND circuit 50
2 and the output of the AND circuit 502 is written in the same position of the recording buffer 303.

【0010】同様にして、4パス記録の2パス目以降で
は、マスクパターン403、404、405が順次使用
され、それぞれ図4の408、409、410のデータ
を生成され、記録バッファ303に書き込まれる。
Similarly, in the second and subsequent passes of the 4-pass printing, the mask patterns 403, 404 and 405 are sequentially used, the data 408, 409 and 410 of FIG. 4 are respectively generated and written in the print buffer 303. .

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記の
ような従来例では、複数パスの記録を行なう場合、その
パス数と同数のマスクパターンをメモリ上に記憶してお
かなければならず、メモリ容量の増大によるコストアッ
プが発生するという問題があった。
However, in the conventional example as described above, when printing a plurality of passes, it is necessary to store the same number of mask patterns as the number of passes in the memory. However, there is a problem that the cost increases due to the increase of

【0012】たとえば、最近では、必要な記録品位とス
ループットとのトレードオフにより、例えば2パスと4
パスを選択可能としたプリンタがあるが、この場合に
は、6種類のマスクパターンをメモリに保管しておかな
ければならない。
For example, recently, due to a trade-off between required recording quality and throughput, for example, 2 passes and 4 passes are performed.
There are printers that can select paths, but in this case, six types of mask patterns must be stored in the memory.

【0013】本発明の課題は、以上の問題を解決し、マ
スクパターンの格納に必要なメモリ容量が少なくて済む
ビットマップ記録方法および記録装置を提供することに
ある。
An object of the present invention is to solve the above problems, and to provide a bitmap recording method and a recording apparatus which require a small memory capacity for storing a mask pattern.

【0014】[0014]

【課題を解決するための手段】以上の課題を解決するた
めに、本発明においては、所定の記録方式によりビット
マップを複数の記録パスで記録する場合、展開バッファ
に格納された記録すべきビットマップと、所定のマスク
パターンの論理積を取ることにより各記録パスで記録す
べきビットマップを生成するに際して、展開バッファに
格納された記録すべきビットマップとマスクパターンの
論理積を取る第1の論理積処理と、マスクパターンの論
理を反転させたビットマップと、展開バッファに格納さ
れた記録すべきビットマップの論理積を取る第2の論理
積処理とを有し、1記録パスごとに、展開バッファ内の
ビットマップを第1の論理積処理を介して記録機構に転
送するとともに、第2の論理積処理を介して展開バッフ
ァ内の記録すべきビットマップを更新する構成を採用し
た。
In order to solve the above problems, in the present invention, when a bitmap is recorded by a plurality of recording passes by a predetermined recording method, the bit to be recorded stored in the expansion buffer is to be recorded. When a bitmap to be recorded in each recording pass is generated by taking the logical product of the map and a predetermined mask pattern, the logical product of the bitmap to be recorded and the mask pattern stored in the expansion buffer is calculated. The logical product process, the bit map in which the logic of the mask pattern is inverted, and the second logical product process that takes the logical product of the bitmaps to be recorded stored in the expansion buffer are included, and each recording pass The bitmap in the expansion buffer should be transferred to the recording mechanism via the first AND operation and recorded in the expansion buffer via the second AND operation. It adopted a structure in which to update the bitmaps.

【0015】[0015]

【作用】以上の構成によれば、1記録パスごとに展開バ
ッファの未記録部分をリードモディファイライトにより
更新するようにしているため、用意しておくマスクパタ
ーンをパス数よりも1つ少ない数に減少することができ
る。
With the above arrangement, since the unrecorded portion of the expansion buffer is updated by the read modify write for each recording pass, the number of mask patterns to be prepared should be one less than the number of passes. Can be reduced.

【0016】[0016]

【実施例】以下、図面に示す実施例に基づき、本発明を
詳細に説明する。以下では、従来例と同一ないし相当す
る部材には同一符号を付し、その詳細な説明は省略す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the embodiments shown in the drawings. In the following, the same or corresponding members as those in the conventional example will be denoted by the same reference numerals, and detailed description thereof will be omitted.

【0017】図1、図2は、従来例の図5、図4にそれ
ぞれ相当するもので、展開バッファ302および記録バ
ッファ303間でマスク処理を行なうための構成、およ
びマスク記録で使用されるビットマップを示している。
機器の全体構成は、図3と同等とする。
FIGS. 1 and 2 correspond to FIGS. 5 and 4 of the conventional example, respectively. The structure for performing mask processing between the expansion buffer 302 and the recording buffer 303, and the bits used in mask recording. Shows the map.
The overall configuration of the device is the same as in FIG.

【0018】図1において従来と異なる点は、従来のA
ND回路502に相当するAND回路102の他に、A
ND回路110が設けられていることである。
1 is different from the conventional one in that
In addition to the AND circuit 102 corresponding to the ND circuit 502, A
That is, the ND circuit 110 is provided.

【0019】このAND回路110は、AND回路10
2に入力されるマスクバッファ508の出力を反転回路
109により論理を反転させた結果と、展開バッファ3
02から読み出された画素データ(AND回路102に
入力されるものと同じ)の論理積を取るもので、AND
回路110の出力は、未記録バッファ111の記録バッ
ファ303と同じ位置に書き込まれる。
The AND circuit 110 is an AND circuit 10.
2 is the result of inverting the logic of the output of the mask buffer 508 input by the inversion circuit 109 and the expansion buffer 3
AND of the pixel data read from 02 (the same as that input to the AND circuit 102).
The output of the circuit 110 is written in the same position as the recording buffer 303 of the unrecorded buffer 111.

【0020】マスクパターン202〜204、211等
は、通常RAM等のメモリ空間に置かれ、AND回路1
02、記録バッファ303、マスクバッファ508、反
転回路109、AND回路110、未記録バッファ11
1は、通常GA等の制御回路上に構成される。
The mask patterns 202 to 204, 211, etc. are usually placed in a memory space such as a RAM and the AND circuit 1
02, recording buffer 303, mask buffer 508, inverting circuit 109, AND circuit 110, unrecorded buffer 11
1 is usually constructed on a control circuit such as a GA.

【0021】なお、マスクパターン202〜203は、
図2に示すように、図4のマスクパターン402〜40
3と同じものである。これらマスクパターン202〜2
03は、4パス記録用のものである。本発明では、後述
のように4パス記録のためには、これら3種類のマスク
パターン202〜203しか必要としない。
The mask patterns 202 to 203 are
As shown in FIG. 2, the mask patterns 402 to 40 of FIG.
It is the same as 3. These mask patterns 202-2
03 is for 4-pass printing. In the present invention, only three types of mask patterns 202 to 203 are required for four-pass printing as described later.

【0022】そして図2では、便宜上、マスクパターン
205(図4のマスクパターン405と同じもの)を示
しているが、本発明では、後述のようにこのマスクパタ
ーン205は不必要であり、図1では、マスクパターン
211を図示してあるが、このマスクパターン211は
2パス記録用のものであり、本発明では、後述のように
2パス記録のためには、1種類のマスクパターン211
しか必要としない。
2 shows the mask pattern 205 (the same as the mask pattern 405 in FIG. 4) for convenience, this mask pattern 205 is unnecessary in the present invention, as will be described later, and FIG. , The mask pattern 211 is shown, but this mask pattern 211 is for two-pass printing. In the present invention, one type of mask pattern 211 is used for two-pass printing as described later.
I only need it.

【0023】以下、上記構成における動作につき説明す
る。ここでは、従来例同様、文字「A」を4パス記録す
る場合を考える。
The operation of the above configuration will be described below. Here, as in the conventional example, consider the case where the character "A" is printed in four passes.

【0024】上記構成において、AND回路102の動
作は従来のAND回路502と同じであり、展開バッフ
ァ302およびマスクバッファ508から同じ位置のド
ットが1つづつ読み出されてAND回路102に入力さ
れ、AND回路102の出力が記録バッファ303の同
じ位置に書き込まれる。
In the above structure, the operation of the AND circuit 102 is the same as that of the conventional AND circuit 502, and the dots at the same position are read from the expansion buffer 302 and the mask buffer 508 one by one and input to the AND circuit 102. The output of the AND circuit 102 is written in the same position in the recording buffer 303.

【0025】すなわち、AND回路102の動作によ
り、4パス記録の最初のパスでは、マスクパターン20
2がマスクバッファ508に読み込まれており、このマ
スクパターン202と、ビットマップ206(文字
「A」)の論理積からビットマップ407が形成され、
このビットマップ407が記録バッファ303に書き込
まれる。
That is, by the operation of the AND circuit 102, the mask pattern 20 is generated in the first pass of the 4-pass printing.
2 is read into the mask buffer 508, and the bit map 407 is formed from the logical product of the mask pattern 202 and the bit map 206 (character “A”),
This bitmap 407 is written in the recording buffer 303.

【0026】また、同時に、展開バッファ302および
マスクバッファ508から同じ位置のドットが1つづつ
読み出され、マスクバッファ508の出力が反転回路1
09により反転された上AND回路110に入力され、
これらの論理積が取られる。
At the same time, one dot at the same position is read out from the expansion buffer 302 and the mask buffer 508 one by one, and the output of the mask buffer 508 is inverted.
Input to the upper AND circuit 110 which is inverted by 09,
The logical product of these is taken.

【0027】反転回路109により、マスクバッファ5
08内のパターン(最初のパスでは図2のマスクパター
ン202)の白黒を反転させたものが得られる。すなわ
ち、そのパスにおいてマスクバッファ508内にあるパ
ターンにより記録対象とされなかったビットが全て反転
される。
The inverting circuit 109 allows the mask buffer 5
A black and white inversion of the pattern in 08 (mask pattern 202 of FIG. 2 in the first pass) is obtained. That is, all the bits that were not recorded due to the pattern in the mask buffer 508 in that pass are inverted.

【0028】この反転されたマスクパターンのビットマ
ップと文字「A」のビットマップ206がAND回路1
10で取られる。最初のマスクパターン202の場合に
は、図2のビットマップ207が得られる。図示のよう
に、ビットマップ207では、マスクパターン202に
おいて白ドットとなっており、かつビットマップ206
において黒ドットとなっている画素のみが黒ドットとな
っている。
The bit map 206 of the inverted mask pattern and the bit map 206 of the character "A" are AND circuit 1
Taken at 10. In the case of the first mask pattern 202, the bitmap 207 of FIG. 2 is obtained. As shown, the bitmap 207 has white dots in the mask pattern 202, and the bitmap 206
Only the pixels that are black dots are black dots.

【0029】AND回路110で得られたビットマップ
はAND回路102から記録バッファ303への書き込
みと同期して、未記録バッファ111の同じ位置に書き
込まれる。
The bit map obtained by the AND circuit 110 is written in the same position in the unrecorded buffer 111 in synchronization with the writing from the AND circuit 102 to the recording buffer 303.

【0030】そして、未記録バッファ111の内容が、
リードモディファイライトにより、展開バッファ302
に書き込まれ、展開バッファ302の内容が、図2の2
07のデータに変更される。このリードモディファイラ
イトは、1つのビットマップ(本実施例の場合8x8ド
ット)を処理してから行なっても良いし、展開バッファ
302からAND回路102、110への最初の読み出
しを行なった後であれば、ビット単位で行なってもよ
い。
Then, the contents of the unrecorded buffer 111 are
By the read modify write, the expansion buffer 302
2 and the contents of the expansion buffer 302 are written to
It is changed to 07 data. This read-modify-write may be performed after processing one bit map (8 × 8 dots in this embodiment), or after the first reading from the expansion buffer 302 to the AND circuits 102 and 110. For example, it may be performed in bit units.

【0031】つまり、本実施例では、展開バッファ30
2の内容が各パスで同じではなく、AND回路110お
よび未記録バッファ111を介して順次変更される。こ
の展開バッファ302の内容変更は、1パス目のビット
マップ206と207の比較から明らかなように、その
パスで既に記録した黒ドットを展開バッファ302から
取り除く処理と考えてもよい。
That is, in the present embodiment, the expansion buffer 30
The contents of 2 are not the same in each pass, and are sequentially changed via the AND circuit 110 and the unrecorded buffer 111. As is clear from the comparison between the bitmaps 206 and 207 of the first pass, this modification of the contents of the expansion buffer 302 may be considered as a process of removing the black dots already recorded in that pass from the expansion buffer 302.

【0032】そして、記録バッファ303に1パス分の
ビットマップが揃うごとに、記録バッファ303の内容
は、従来同様に記録ヘッドにより記録される。
Then, each time the bitmap for one pass is prepared in the print buffer 303, the contents of the print buffer 303 are printed by the print head as in the conventional case.

【0033】同様の動作により、2パス目の動作を行な
うと2パス目では、記録バッファ303には従来どおり
ビットマップ408が書き込まれるとともに、AND回
路110および未記録バッファ111を介して展開バッ
ファ302の内容が図2のビットマップ208に変更さ
れる。
By the same operation, when the second pass operation is performed, in the second pass, the bitmap 408 is written in the recording buffer 303 as usual, and the expansion buffer 302 is passed through the AND circuit 110 and the unrecorded buffer 111. 2 is changed to the bitmap 208 of FIG.

【0034】さらに、3パス目の動作を行なうと3パス
目では、記録バッファ303には従来どおりビットマッ
プ409が書き込まれるとともに、展開バッファ302
の内容が図2のビットマップ209に変更される。
Further, when the operation of the third pass is performed, in the third pass, the bitmap 409 is written in the recording buffer 303 as usual, and the expansion buffer 302 is also used.
2 is changed to the bitmap 209 in FIG.

【0035】ここで、ビットマップ209と、従来例の
4パス目で生成されるビットマップ410(図4)を比
較すると、両者は同じものであることが判る。したがっ
て、展開バッファ302の内容をAND回路102の処
理を介することなく記録バッファ303に入力すること
により、従来と同じ4パス目のビットマップを生成でき
る。したがって、ビットマップ205は先に触れたよう
に不要となり、メモリに用意しておく必要がなくなる。
Here, comparing the bitmap 209 and the bitmap 410 (FIG. 4) generated in the fourth pass of the conventional example, it can be seen that they are the same. Therefore, by inputting the contents of the expansion buffer 302 into the recording buffer 303 without passing through the processing of the AND circuit 102, the same fourth pass bitmap as in the conventional case can be generated. Therefore, the bitmap 205 becomes unnecessary as mentioned above, and it is not necessary to prepare it in the memory.

【0036】なお、4パスにおいて、展開バッファ30
2の内容をAND回路102の処理を介することなく記
録バッファ303に入力するのは、不図示の経路でAN
D回路102をバイパスさせるか、不図示のスイッチに
よりマスクバッファ508からAND回路102に向か
う信号線を能動論理レベルにプルアップすることにより
可能である。
In the four passes, the expansion buffer 30
Inputting the contents of No. 2 into the recording buffer 303 without passing through the processing of the AND circuit 102 is performed by an AN via a route not shown.
This can be done by bypassing the D circuit 102 or by pulling up the signal line from the mask buffer 508 to the AND circuit 102 to an active logic level by a switch (not shown).

【0037】以上のように、本実施例によれば、展開バ
ッファのビットマップをリードした後、未記録部分をリ
ードモディファイライトにより更新するようにしている
ために、用意しておくマスクパターンをパス数よりも1
つ少ない数に減少することができ、データメモリ容量を
減少可能とし、コストダウンが可能となる。
As described above, according to this embodiment, since the unrecorded portion is updated by the read-modify-write after the bitmap of the expansion buffer is read, the mask pattern to be prepared is passed. 1 more than a number
The number can be reduced to a smaller number, the data memory capacity can be reduced, and the cost can be reduced.

【0038】以上では4パス記録を考えたが、2パス記
録の場合には、マスクパターンは1パターンのみでデー
タ生成が可能となる。すなわち、先に触れたように、4
つのマスクパターンを用意する場合、そのうち3つを4
パス記録用のものとし、残りの1つ(図1の211)を
2パス記録用のものとすることができ、従来、2パスお
よび4パス記録の双方を行なうために必要であった6種
類のマスクパターンのための記憶領域を大きく減少する
ことができる。
In the above, 4-pass printing was considered, but in the case of 2-pass printing, data can be generated with only one mask pattern. That is, as I mentioned earlier, 4
When preparing one mask pattern, three of them are 4
One for the pass recording and the other one (211 in FIG. 1) for the two-pass recording. Conventionally, six types were required to perform both the two-pass and the four-pass recording. The storage area for the mask pattern can be greatly reduced.

【0039】なお、2パスおよび4パス記録の選択は、
高速記録やファイン記録等の指定操作などに応じて行な
うことができる。
The selection of 2-pass and 4-pass recording is as follows.
It can be performed according to a designated operation such as high-speed recording or fine recording.

【0040】また、以上では文字の記録を例に考えた
が、所定サイズのビットマップ単位としてイメージ(画
像)を印刷する場合にも同様の技術を実施することがで
きるのはいうまでもない。
In the above, the recording of characters has been taken as an example, but it goes without saying that the same technique can be implemented when an image is printed as a bitmap unit of a predetermined size.

【0041】[0041]

【発明の効果】以上から明らかなように、本発明によれ
ば、1記録パスごとに、展開バッファ内のビットマップ
を第1の論理積処理を介して記録するとともに、第2の
論理積処理を介して展開バッファ内のビットマップを更
新する構成を採用しており、1記録パスごとに展開バッ
ファの未記録部分をリードモディファイライトにより更
新するようになっているために、用意しておくマスクパ
ターンを記録パス数よりも1つ少ない数に減少すること
ができ、マスクパターンの格納に必要なメモリ容量が少
なくて済むという優れた効果がある。
As is apparent from the above, according to the present invention, the bitmap in the expansion buffer is recorded through the first logical product process and the second logical product process is performed for each recording pass. The configuration is such that the bitmap in the expansion buffer is updated via, and the unrecorded part of the expansion buffer is updated by read-modify-write for each recording pass. It is possible to reduce the number of patterns to one less than the number of print passes, and there is an excellent effect that the memory capacity required for storing the mask pattern is small.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を採用した記録装置の要部のブロック図
である。
FIG. 1 is a block diagram of a main part of a recording apparatus adopting the present invention.

【図2】本発明において用いられるマスクパターンおよ
びビットマップの処理の様子を示した説明図である。
FIG. 2 is an explanatory diagram showing a processing state of a mask pattern and a bitmap used in the present invention.

【図3】記録装置のブロック図である。FIG. 3 is a block diagram of a recording device.

【図4】従来技術において用いられるマスクパターンお
よびビットマップの処理の様子を示した説明図である。
FIG. 4 is an explanatory diagram showing a state of processing of a mask pattern and a bitmap used in a conventional technique.

【図5】従来の記録装置の要部のブロック図である。FIG. 5 is a block diagram of a main part of a conventional recording apparatus.

【符号の説明】[Explanation of symbols]

102 AND回路 109 反転回路 110 AND回路 111 未記録バッファ 302 展開バッファ 303 記録バッファ 402 マスクパターン 403 マスクパターン 404 マスクパターン 405 マスクパターン 501 展開バッファ 508 マスクバッファ 102 AND circuit 109 Inversion circuit 110 AND circuit 111 Unrecorded buffer 302 Expansion buffer 303 Recording buffer 402 Mask pattern 403 Mask pattern 404 Mask pattern 405 Mask pattern 501 Expansion buffer 508 Mask buffer

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 所定の記録方式によりビットマップを複
数の記録パスで記録する場合、展開バッファに格納され
た記録すべきビットマップと、所定のマスクパターンの
論理積を取ることにより各記録パスで記録すべきビット
マップを生成するビットマップ記録方法において、 前記展開バッファに格納された記録すべきビットマップ
と前記マスクパターンの論理積を取る第1の論理積ステ
ップと、 前記第1の論理積ステップにより得られるビットマップ
を記録機構に送る処理ステップと、 前記マスクパターンの論理を反転させたビットマップ
と、前記展開バッファに格納された記録すべきビットマ
ップの論理積を取る第2の論理積ステップと、 前記第2の論理積ステップにより得られるビットマップ
により、展開バッファに格納された記録すべきビットマ
ップを更新する処理ステップとを有し、 1記録パスごとに、展開バッファ内のビットマップを第
1の論理積ステップを介して記録機構に転送するととも
に、第2の論理積ステップを介して展開バッファ内の記
録すべきビットマップを更新することを特徴とするビッ
トマップ記録方法。
1. When a bitmap is recorded by a plurality of recording passes by a predetermined recording method, a logical product of a bitmap to be recorded stored in an expansion buffer and a predetermined mask pattern is used to obtain a logical product in each recording pass. In a bitmap recording method for generating a bitmap to be recorded, a first logical product step of obtaining a logical product of the bitmap to be recorded stored in the expansion buffer and the mask pattern, and the first logical product step A step of sending the bitmap obtained by the above to a recording mechanism; a second logical AND step of taking the logical product of the bitmap in which the logic of the mask pattern is inverted and the bitmap to be recorded stored in the expansion buffer And the bit map obtained by the second AND step, the record stored in the expansion buffer is recorded. For each recording pass, the bitmap in the expansion buffer is transferred to the recording mechanism via the first AND operation step, and the second AND operation step is performed. A bitmap recording method, characterized in that a bitmap to be recorded in the expansion buffer is updated.
【請求項2】 前記展開バッファ内のビットマップを所
定の出力方式で出力することを特徴とする請求項1に記
載のビットマップ記録方法。
2. The bitmap recording method according to claim 1, wherein the bitmap in the expansion buffer is output by a predetermined output method.
【請求項3】 インクジェット記録方式によりビットマ
ップを出力することを特徴とする請求項2に記載のビッ
トマップ記録方法。
3. The bitmap recording method according to claim 2, wherein the bitmap is output by an inkjet recording method.
【請求項4】 ホストコンピュータより所定形式の記録
データを入力し、この記録データに基づく記録すべきビ
ットマップを、展開バッファで展開することを特徴とす
る請求項1に記載のビットマップ記録方法。
4. The bitmap recording method according to claim 1, wherein recording data in a predetermined format is input from a host computer, and a bitmap to be recorded based on this recording data is expanded in a expansion buffer.
【請求項5】 所定の記録方式によりビットマップを複
数の記録パスで記録する場合、展開バッファに格納され
ている記録すべきビットマップと、マスクバッファに格
納されている所定のマスクパターンの論理積を取ること
により各記録パスで記録すべきビットマップを生成する
記録装置において、 前記展開バッファ内のビットマップと前記マスクバッフ
ァ内のマスクパターンの論理積を取る第1のAND手段
と、 前記第1のAND手段の出力を記録機構に送るための記
録データバッファと、 前記マスクバッファ内のマスクパターンの論理を反転さ
せる反転手段と、 展開バッファ内のビットマップと前記反転手段により反
転されたビットマップの論理積を取る第2のAND手段
と、 前記第2のAND手段の出力により、リードモディファ
イライトにより展開バッファ内のビットマップを更新す
るための未記録データバッファとを有し、 1記録パスごとに、展開バッファ内のビットマップを第
1のAND手段を介して記録データバッファに転送する
とともに、第2のAND手段および未記録データバッフ
ァを介して展開バッファ内のビットマップを更新するこ
とを特徴とする記録装置。
5. When a bitmap is recorded by a plurality of recording passes by a predetermined recording method, a logical product of the bitmap to be recorded stored in the expansion buffer and a predetermined mask pattern stored in the mask buffer. A recording device for generating a bitmap to be recorded in each recording pass by taking a logical AND of a bitmap in the expansion buffer and a mask pattern in the mask buffer; A recording data buffer for sending the output of the AND means to the recording mechanism, an inverting means for inverting the logic of the mask pattern in the mask buffer, a bitmap in the expansion buffer and a bitmap inverted by the inverting means. A read-modify operation is performed by the second AND means for taking a logical product and the output of the second AND means. And an unrecorded data buffer for updating the bitmap in the expansion buffer by means of a write operation and transferring the bitmap in the expansion buffer to the recording data buffer via the first AND means for each recording pass. , A recording device for updating the bit map in the expansion buffer via the second AND means and the unrecorded data buffer.
【請求項6】 前記展開バッファ内のビットマップを所
定の出力方式で出力する出力手段を有することを特徴と
する請求項5に記載の記録装置。
6. The recording apparatus according to claim 5, further comprising an output unit that outputs the bitmap in the expansion buffer by a predetermined output method.
【請求項7】 前記出力手段がインクジェット記録方式
によりビットマップを出力することを特徴とする請求項
6に記載の記録装置。
7. The recording apparatus according to claim 6, wherein the output unit outputs the bitmap by an inkjet recording method.
【請求項8】 記録すべきビットマップの基になる所定
形式の記録データを入力するためのホストコンピュータ
を含むことを特徴とする請求項5に記載の記録装置。
8. The recording apparatus according to claim 5, further comprising a host computer for inputting recording data of a predetermined format which is a basis of a bitmap to be recorded.
JP32654094A 1994-12-28 1994-12-28 Method and apparatus for recording bit map Pending JPH08183208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32654094A JPH08183208A (en) 1994-12-28 1994-12-28 Method and apparatus for recording bit map

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32654094A JPH08183208A (en) 1994-12-28 1994-12-28 Method and apparatus for recording bit map

Publications (1)

Publication Number Publication Date
JPH08183208A true JPH08183208A (en) 1996-07-16

Family

ID=18188978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32654094A Pending JPH08183208A (en) 1994-12-28 1994-12-28 Method and apparatus for recording bit map

Country Status (1)

Country Link
JP (1) JPH08183208A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027535A (en) * 2006-07-21 2008-02-07 Sony Corp Printing device and printing method
JP2012202938A (en) * 2011-03-28 2012-10-22 Anritsu Corp Apd measuring apparatus and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027535A (en) * 2006-07-21 2008-02-07 Sony Corp Printing device and printing method
JP2012202938A (en) * 2011-03-28 2012-10-22 Anritsu Corp Apd measuring apparatus and method

Similar Documents

Publication Publication Date Title
JPH06225140A (en) Method and apparatus for smoothing edge of picture element image
JP3504331B2 (en) Print quality improvement method and apparatus for improving dot print image quality
JPH03199062A (en) Printer
JPH08183208A (en) Method and apparatus for recording bit map
JPS5941052A (en) Character pattern generator
JP2001096854A (en) Apparatus and method for printing processing
JP2626691B2 (en) Printing method of dot printer
JP3703273B2 (en) Image data conversion apparatus, printing apparatus including image data conversion apparatus, and image data conversion method
JP2715475B2 (en) Graphic output device
JP3129133B2 (en) Color printing equipment
JP2636312B2 (en) Printer interface device
JP2657198B2 (en) Printing method of dot printer
JP2710140B2 (en) Output control device
JPH03112671A (en) Printer
JPH05212913A (en) Image forming device
JPS61264377A (en) Character pattern generator
JPH03297669A (en) Image recorder
JPH0449067A (en) Printing apparatus
JPS58107591A (en) Overlapping character pattern generation system
JPH0451190A (en) Pattern generating system
JPH03281363A (en) Document output device
JPH07132651A (en) Print processor
JPH03227670A (en) Color image recorder
JPS6137441A (en) High-speed printing processing system of dot printer
JPH0867034A (en) Printer and address control method for buffer memory used in the same