JPH0817477B2 - Image information conversion device - Google Patents

Image information conversion device

Info

Publication number
JPH0817477B2
JPH0817477B2 JP1182321A JP18232189A JPH0817477B2 JP H0817477 B2 JPH0817477 B2 JP H0817477B2 JP 1182321 A JP1182321 A JP 1182321A JP 18232189 A JP18232189 A JP 18232189A JP H0817477 B2 JPH0817477 B2 JP H0817477B2
Authority
JP
Japan
Prior art keywords
image information
memory
read
signal
scanning system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1182321A
Other languages
Japanese (ja)
Other versions
JPH0346882A (en
Inventor
延幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1182321A priority Critical patent/JPH0817477B2/en
Publication of JPH0346882A publication Critical patent/JPH0346882A/en
Publication of JPH0817477B2 publication Critical patent/JPH0817477B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第5図,第6図) 発明が解決しようとする課題 課題を解決するための手段(第1図) 作用 実施例(第2図〜第4図) 発明の効果 〔概要〕 画像情報変換装置、特に第1のクロックに同期した画
像情報をメモリ交互に書込み処理し、第2のクロックに
同期した画像情報をメモリ交互から読出し処理する装置
に関し、 該メモリの書込み/読出し処理中に強制的にその動作
切換えを行うことなく、該第1,第2のクロックの時間差
を原因として生ずる読出し画像情報の不連続部分の発生
を無くし、画像情報の精度良い変換処理をすることを目
的とし、 二以上の記憶手段と、選択手段と制御手段とを具備
し、入力画像情報を、第1の基準信号に基づいて選択さ
れた一方の記憶手段に書込み、第2の基準信号に基づい
て選択された他方の記憶手段から出力画像情報を読み出
す書込み/読出し装置であって、一つの記憶手段の全画
像情報を読み出すまで、該記憶手段に新たな画像情報の
書込みを禁止する書込み/読出し制御補助手段を設けて
いることを含み構成する。
DETAILED DESCRIPTION OF THE INVENTION [Table of Contents] Outline Industrial field of application Conventional technology (Figs. 5 and 6) Problem to be solved by the invention Means for solving the problem (Fig. 1) Operation Example (FIGS. 2 to 4) Effects of the Invention [Overview] Image information conversion apparatus, in particular, image information synchronized with the first clock is written alternately in the memory, and image information synchronized with the second clock is alternated in the memory. A device for performing read-out processing, the generation of a discontinuous portion of read-out image information caused by the time difference between the first and second clocks without forcibly switching the operation during write / read-out processing of the memory. The present invention comprises two or more storage means, a selection means, and a control means for the purpose of eliminating the error and performing the conversion processing of the image information with high accuracy, and the input image information is selected based on the first reference signal. One storage means A writing / reading device for writing and reading output image information from the other storage means selected based on the second reference signal, wherein a new image is stored in the storage means until all image information in one storage means is read out. It is configured including the provision of write / read control auxiliary means for prohibiting the writing of information.

〔産業上の利用分野〕[Industrial applications]

本発明は、画像情報変換装置に関するものであり、更
に詳しく言えば第1のクロックに同期した画像情報をメ
モリ交互に書込み処理し、第2のクロックに同期した画
像情報をメモリ交互から読出し処理する装置に関するも
のである。
The present invention relates to an image information conversion device, and more specifically, it writes image information synchronized with a first clock alternately in memory, and reads image information synchronized with a second clock from alternate memory. It relates to the device.

近年、デジタル信号処理技術の進歩と共に、複合映像
信号をアナログ/デジタル変換して、画像信号処理をデ
ジタル化することにより、テレビ映像の大幅な画質改善
を目指す、いわゆる高画質テレビジョンの開発がされて
いる。
In recent years, with the progress of digital signal processing technology, so-called high-definition television has been developed, which aims to significantly improve the image quality of television images by converting a composite image signal into an analog / digital signal and digitizing the image signal processing. ing.

これにより、例えば第1の走査系に同期した垂直同期
信号により書込み処理された複合映像データを第2の走
査系の垂直同期信号に同期して複合映像データを読出し
処理する場合に、その書込み/読出し処理の時間差を原
因とする不連続部分を無くすことができる画像情報装置
の要望がある。
Thereby, for example, when the composite video data written by the vertical sync signal synchronized with the first scanning system is read out in synchronization with the vertical sync signal of the second scanning system, the writing / writing There is a demand for an image information apparatus capable of eliminating a discontinuous portion due to a time difference in reading processing.

〔従来の技術〕[Conventional technology]

第5,6図は、従来例に係る説明図である。 5 and 6 are explanatory views according to the conventional example.

第5図は、従来例の画像情報変換装置に係る構成図を
示している。
FIG. 5 is a block diagram of a conventional image information conversion device.

図において、2系統のメモリX,Yを交互に書込み/読
出し処理する画像情報変換装置は、走査系Aの映像信号
DINを格納するメモリ(X)1,メモリ(Y)2と、メモ
リX,Yの書込み/読出し処理の選択をするデマルチプレ
ックス回路3a,3dと、メモリX,Yの書込み/読出しアドレ
スを選択するマルチプレックス回路3b,3cと、書込み制
御信号φ1を発生するライトパルス発生回路4aと、読出
し制御信号φ2を発生するリードパルス発生回路4bと、
メモリX,Yの書込み/読出し処理の制御をするJK−FF回
路5、およびアドレスカウンタ6,7から構成されてい
る。
In the figure, the image information conversion device for writing / reading the two systems of memories X and Y alternately is a video signal of the scanning system A.
Memory (X) 1 for storing DIN, memory (Y) 2, demultiplex circuits 3a, 3d for selecting write / read processing for memories X, Y, and write / read addresses for memory X, Y are selected. Multiplex circuits 3b and 3c, a write pulse generation circuit 4a that generates a write control signal φ1, a read pulse generation circuit 4b that generates a read control signal φ2,
It is composed of a JK-FF circuit 5 for controlling write / read processing of the memories X and Y, and address counters 6 and 7.

また、当該装置は、例えば、テレビ1画面分に係る走
査系Aの映像信号DINを、走査系Aに同期した書込み制
御信号φ1に基づいて、メモリX又はYに書込みをし、
走査系Bに同期した読出し制御信号φ2に基づいて、メ
モリY又はXから先に書き込まれた映像信号を読み出す
ことにより、走査系Aの映像信号Aを、走査系Bの映像
信号DOTに変換処理するものである。
Further, the apparatus writes the video signal DIN of the scanning system A for one screen of the television in the memory X or Y based on the writing control signal φ1 synchronized with the scanning system A, for example.
The video signal A of the scanning system A is converted into the video signal DOT of the scanning system B by reading the video signal previously written from the memory Y or X based on the read control signal φ2 synchronized with the scanning system B. To do.

なお、メモリX,Yの書込み処理は走査系Aの垂直同期
信号Vsync(W)に基づいて行われ、その読出し処理は
走査系Bの垂直同期信号Vsync(R)に基づいて行われ
る。
The writing process of the memories X and Y is performed based on the vertical synchronizing signal Vsync (W) of the scanning system A, and the reading process thereof is performed based on the vertical synchronizing signal Vsync (R) of the scanning system B.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

第6図(a)〜(c)は従来例の画像情報変換装置の
問題点に係る説明図であり、同図(a)は走査系Aの垂
直同期信号Vsync(W)が走査系Bの垂直同期信号Vsync
(R)よりも低い場合の該装置に係る動作タイムチャー
トを示している。
FIGS. 6A to 6C are explanatory diagrams related to the problems of the conventional image information conversion apparatus. In FIG. 6A, the vertical synchronization signal Vsync (W) of the scanning system A is of the scanning system B. Vertical sync signal Vsync
The operation time chart concerning the device when it is lower than (R) is shown.

同図(a)において、走査系Aの垂直同期信号Vsync
(W)に同期して、走査系Aの映像信号DINがメモリX,Y
に書き込まれる。a,c,e,g・・・は、走査系Aの映像信
号DINのメモリXに対する書込みデータを示し、同様に
(a),(c),(e),(g)・・・は、その読出し
データを示している。また、b,d,f,・・・は、走査系A
の映像信号DINのメモリYに対する書込みデータを示
し、同様に(b),(d),(f)・・・は、その読出
データを示している。
In the same figure (a), the vertical synchronization signal Vsync of the scanning system A
In synchronization with (W), the video signal DIN of the scanning system A is transferred to the memories X and Y.
Is written to. a, c, e, g ... Show write data for the video signal DIN of the scanning system A to the memory X, and similarly (a), (c), (e), (g) ... The read data is shown. Further, b, d, f, ... Are the scanning system A
Shows the write data of the video signal DIN to the memory Y, and similarly (b), (d), (f) ... Shows the read data.

これにより、走査系Bの垂直同期信号Vsync(R)に
同期した走査系Bの映像信号DOTは、各メモリX,Yからの
読出しデータ(イ),(イ)+(a),(a)+
(b),(b)+(c),(c),(d)+(e),
(e)+(f),(f)・・・となる。このとき、
(イ)+(a),(a)+(b),(b)+(c),
(c)+(d),(d)+(e)および(e)+(f)
の読出しデータに、不連続部分8が生じている。
As a result, the video signal DOT of the scanning system B synchronized with the vertical synchronization signal Vsync (R) of the scanning system B is read data (a), (a) + (a), (a) from the memories X and Y. +
(B), (b) + (c), (c), (d) + (e),
(E) + (f), (f) ... At this time,
(A) + (a), (a) + (b), (b) + (c),
(C) + (d), (d) + (e) and (e) + (f)
A discontinuous portion 8 is generated in the read data.

同図(b)は、不連続部分8を説明する走査画像に係
る図を示している。
FIG. 3B shows a diagram relating to a scan image for explaining the discontinuous portion 8.

同図(b)のおいて、○印,◎印は一画素分のデータ
であり、メモリXの書込み/読出し処理に係るデータを
◎印として示し、メモリYの書込み/読出し処理に係る
データを○印として示している。これによれば、不連続
部分8は、例えばメモリYからの1水平走査線の3画素
目の映像データ(イ)の読出し処理が終了しないとき
に、4画素目の映像データ(a)に係るメモリXからの
読み出し処理が開始されたために、該読出しデータ
(イ)と読出しデータ(a)との境界に生ずるものであ
る。これは走査Aの垂直同期信号Vsync(W)と走査系
Bの垂直同期信号Vsync(R)との位相差を原因とする
読出し時間差によるものである。また、これはメモリX
への書込み処理が終了したときに、メモリX→Yへの書
込み処理に移行する際や、メモリYからの読出し処理が
終了したときにメモリX→Yへの読出し処理に移行する
際に、書込み処理や読出し処理が途中であっても強制的
に書込み/読出し処理の切換えが行われるために生ずる
ものである。
In FIG. 6B, the circles and the circles are the data for one pixel, the data related to the writing / reading processing of the memory X are shown as the circles, and the data related to the writing / reading processing of the memory Y is indicated. It is shown as a circle. According to this, the discontinuous portion 8 relates to the video data (a) of the fourth pixel when the reading process of the video data (a) of the third pixel of one horizontal scanning line from the memory Y is not completed, for example. This occurs at the boundary between the read data (a) and the read data (a) because the read process from the memory X is started. This is due to the read time difference caused by the phase difference between the vertical sync signal Vsync (W) of the scan A and the vertical sync signal Vsync (R) of the scan system B. This is also memory X
Writing to the memory X → Y when the writing process to the memory X is finished, or to the reading process to the memory X → Y when the reading process from the memory Y is finished. This occurs because the write / read process is forcibly switched even if the process or read process is in progress.

従って、不連続部分8は、読出しデータ(a)(b)
間,(b)(c)間,(c)(d)間,(d)(e)
間,(e)(f)間・・・・にそれぞれ発生する。
Therefore, the discontinuous portion 8 is the read data (a) (b).
, (B) (c), (c) (d), (d) (e)
, (E), (f), ...

同図(c)は、不連続部分8を含んだ走査信号を画面
に表示した状態を示している。
FIG. 6C shows a state in which the scanning signal including the discontinuous portion 8 is displayed on the screen.

同図(c)において、10は位置ずれ画面であり、不連
続部分を含んだ走査信号によりCRT装置9の画面に水平
走査したときに発生するものである。
In FIG. 2C, reference numeral 10 denotes a position shift screen, which is generated when the screen of the CRT device 9 is horizontally scanned by a scanning signal including a discontinuous portion.

このようにして、走査系Aの垂直同期信号Vsync
(W)に基づいて処理された映像信号DINを、走査系B
の垂直同期信号Vsync(R)に同期した走査系Bの映像
信号DOTに変換する場合、両同期信号Vsync(W),
(R)の時間差を原因として、同図(a)のような不連
続部分8を該走査系Bの映像信号DOTに含有することが
ある。
In this way, the vertical synchronization signal Vsync of the scanning system A is
The video signal DIN processed based on (W) is supplied to the scanning system B.
When converting to the video signal DOT of the scanning system B synchronized with the vertical synchronization signal Vsync (R) of
Due to the time difference of (R), the discontinuous portion 8 as shown in FIG. 9A may be included in the video signal DOT of the scanning system B.

これにより、同図(c)のような位置ずれ画面10を生
じ、画像情報を正確な変換処理をすることができないと
いう問題がある。
As a result, the displacement screen 10 as shown in FIG. 6C is generated, and there is a problem that the image information cannot be converted accurately.

本発明は、かかる従来の問題点に鑑みて創作されたも
のであり、メモリの書込み/読出し処理中に強制的にそ
の動作切換えを行うことなく、該第1,第2のクロックの
時間差を原因として生ずる読出し画像情報の不連続部分
の発生を無くし、画像情報の精度良い変換をすることを
可能とする画像情報変換装置の提供を目的とする。
The present invention was created in view of the above conventional problems, and causes the time difference between the first and second clocks without forcibly switching the operation during the memory write / read processing. It is an object of the present invention to provide an image information conversion device capable of performing accurate conversion of image information by eliminating the occurrence of a discontinuous portion of the read image information that occurs.

〔課題を解決するための手段〕[Means for solving the problem]

第1図は、本発明の画像情報変換装置に係る原理図を
示している。
FIG. 1 shows a principle diagram relating to the image information conversion apparatus of the present invention.

その装置は、二以上の記憶手段11,12,・・・と選択手
段13と、制御手段14とを具備し、入力画像情報DINを、
第1の基準信号φ1に基づいて選択された一方の記憶手
段11に書込み、第2の基準信号φ2に基づいて選択され
た他方の記憶手段12から出力画像情報DOTを読み出す書
込み/読出し装置であって、一つの記憶手段(11,12・
・・のいずれか一つ)の全画像情報を読み出すまで、該
記憶手段に新たな画像情報の書込みを禁止する書込み/
読出し制御補助手段15を設けていることを特徴とし、上
記目的を達成する。
The device comprises two or more storage means 11, 12, ..., Selection means 13, and control means 14 for input image information DIN,
A writing / reading device for writing to one storage means 11 selected based on the first reference signal φ1 and reading output image information DOT from the other storage means 12 selected based on the second reference signal φ2. One storage means (11,12 ...
.. Writing / prohibiting writing of new image information in the storage means until all image information
A read control assisting means 15 is provided to achieve the above object.

〔作用〕[Action]

本発明によれば、制御手段14の書込み/読出し制御を
補助する書込み/読出し制御補助手段15が設けられてい
る。
According to the present invention, a write / read control assisting means 15 is provided for assisting the write / read control of the control means 14.

このため、第2の基準信号φ2に基づいて選択された
一方の記憶手段12が、出力画像情報DOTの読出し処理を
行っている途中において、第1の基準信号φ1に基づい
て選択された他方の記憶手段11が入力画像情報DINの書
込み処理を終了した場合であっても、書込み/読出し制
御補助手段15が、書込み処理を終了した記憶手段11の次
期読出し処理について、記憶手段12の読出し処理の終了
時に至るまでの間、記憶手段11の動作機能を拘束するこ
とが可能となる。
For this reason, one of the storage means 12 selected based on the second reference signal φ2 is selected based on the first reference signal φ1 while the output image information DOT is being read. Even when the storage unit 11 finishes the writing process of the input image information DIN, the writing / reading control assisting unit 15 performs the reading process of the storage unit 12 for the next reading process of the storage unit 11 that has finished the writing process. Until the end, the operation function of the storage means 11 can be restricted.

これにより、従来例のような第1,第2の基準信号φ1,
φ2の時間差を原因として生ずる読出し画像情報の不連
続部分の発生をなくすことができる。従って、画像情報
の精度良い変換処理をすることが可能となる。
As a result, the first and second reference signals φ1,
It is possible to eliminate the occurrence of the discontinuous portion of the read image information due to the time difference of φ2. Therefore, it is possible to perform an accurate conversion process of image information.

〔実施例〕〔Example〕

次に図を参照しながら本発明の実施例について説明を
する。
Next, an embodiment of the present invention will be described with reference to the drawings.

第2〜4図は、本発明の実施例に係る画像情報変換装
置を説明する図であり、第2図は、本発明の実施例の画
像情報変換装置に係る構成図を示している。
2 to 4 are diagrams for explaining the image information conversion apparatus according to the embodiment of the present invention, and FIG. 2 is a configuration diagram of the image information conversion apparatus according to the embodiment of the present invention.

なお、本発明の実施例では、2系統のメモリX,Yを使
用して交互に走査系Aの映像信号DINの書込み/読出し
処理をして、走査系Bの映像信号DOTに画像変換をする
画像情報変換装置について説明する。
In the embodiment of the present invention, the writing / reading processing of the video signal DIN of the scanning system A is alternately performed by using the two systems of memories X and Y to perform image conversion into the video signal DOT of the scanning system B. The image information conversion device will be described.

図において、21は第1の記憶手段の一実施例となるメ
モリXであり、走査系Aの垂直同期信号Vsync(W)に
基づいて、走査系Aの映像信号DINの書込み処理をした
り、走査系Bの垂直同期信号Vsync(R)に同期して、
その映像信号を走査系Bの映像信号DOTとして読出し処
理するものである。22は、第2の記憶手段の一実施例と
なるメモリYであり、動作機能はメモリXと同様であ
る。
In the figure, reference numeral 21 denotes a memory X which is an embodiment of the first storage means, and performs a writing process of the video signal DIN of the scanning system A based on the vertical synchronization signal Vsync (W) of the scanning system A, In synchronization with the vertical synchronization signal Vsync (R) of the scanning system B,
The video signal is read out and processed as the video signal DOT of the scanning system B. Reference numeral 22 is a memory Y which is an embodiment of the second storage means and has the same operation function as the memory X.

23a〜23eは、選択手段13の一実施例となるデマルチプ
レックス回路.マルチプレックスル回路,ライトパルス
発生回路およびリードパルス発生回路である。デマルチ
プレックス回路23aは、書込み/読出し制御補助回路か
らの切換え制御信号S3に基づいて、ライトパルス信号S1
をメモリXに書込み信号WRXとして、またはメモリYに
書き込み信号WRYとして、選択出力するものである。マ
ルチプレックス回路23b,23cは、同様に、切換え制御信
号S3に基づいて、書込みアドレスAdd(W)または読出
しアドレスAdd(R)を選択して、それをメモリXまた
はメモリに出力するものである。
Denoted at 23a to 23e are demultiplexing circuits as an example of the selecting means 13. They are a multiplex circuit, a write pulse generation circuit, and a read pulse generation circuit. The demultiplex circuit 23a receives the write pulse signal S1 based on the switching control signal S3 from the write / read control auxiliary circuit.
Is selectively output to the memory X as a write signal WRX or to the memory Y as a write signal WRY. Similarly, the multiplex circuits 23b and 23c select the write address Add (W) or the read address Add (R) based on the switching control signal S3 and output it to the memory X or the memory.

デマルチプレックス回路23dは、同様に切換え制御信
号S3に基づいて、リードパルス信号S2をメモリXに読出
し信号RDXとして、またはメモリYに読出し信号号RDYと
して選択出力するものである。ライトパルス発生回路23
dはライトパルス信号S1を発生するものであり、書込み
禁止信号S4に基づいて、その出力が制御されるものであ
る。例えば、ディセーブル端子▲▼が「L」レベ
ルになると、ライトパルス信号S1の出力がOFFとなるも
のである。リードパルス発生回路23eは、リードパルス
信号S2を発生するものである。
Similarly, the demultiplexing circuit 23d selectively outputs the read pulse signal S2 to the memory X as the read signal RDX or to the memory Y as the read signal RDY based on the switching control signal S3. Write pulse generation circuit 23
d is a signal for generating the write pulse signal S1, and its output is controlled based on the write inhibit signal S4. For example, the output of the write pulse signal S1 is turned off when the disable terminal ▲ ▼ becomes "L" level. The read pulse generation circuit 23e is for generating the read pulse signal S2.

25a,25bは書込み/読出し制御補助手段15の一実施例
となる書込み制御補助回路および読出し制御補助回路で
ある。書込み制御補助回路25aは、AND回路51,JK−FF回
路24c,XOR回路52およびラッチ回路56からなり、アドレ
スカウンタ24aから書込み制御信号S6を入力して、書込
み禁止信号S4,切換え制御信号S3および切換え信号S5を
出力するものである。
Reference numerals 25a and 25b are a write control auxiliary circuit and a read control auxiliary circuit which are one embodiment of the write / read control auxiliary means 15. The write control auxiliary circuit 25a includes an AND circuit 51, a JK-FF circuit 24c, an XOR circuit 52, and a latch circuit 56. The write control signal S6 is input from the address counter 24a, and the write inhibit signal S4, the switching control signal S3 and The switching signal S5 is output.

読出し制御補助回路25bは、XOR回路53,JK−FF回路54
およびAND回路55からなり、アドレスカウンタ24bからの
読出し制御信号S7,書込み制御補助回路25aからの切換え
信号S5を入力して、切換え制御信号S3を出力するもので
ある。
The read control auxiliary circuit 25b includes an XOR circuit 53 and a JK-FF circuit 54
And an AND circuit 55, which receives the read control signal S7 from the address counter 24b and the switching signal S5 from the write control auxiliary circuit 25a and outputs the switching control signal S3.

24a,24bは制御手段14の一実施例となるアドレスカウ
ンタであり、メモリX,Yの書込み/読出し処理の主制御
をするものである。アドレスカウンタ24aは、走査系A
の垂直同期信号Vsync(W)を入力して、書込み制御補
助回路25aに書込み制御信号S6を出力したり、マルチプ
レックス回路23b,23cに書込みアドレスAdd(W)を出力
するものである。
Reference numerals 24a and 24b are address counters which are an example of the control means 14 and which mainly control write / read processing of the memories X and Y. The address counter 24a is a scanning system A
The vertical synchronizing signal Vsync (W) is input and the write control signal S6 is output to the write control auxiliary circuit 25a, and the write address Add (W) is output to the multiplex circuits 23b and 23c.

これにより本発明の実施例に係る2系統のメモリX,Y
を使用した画像情報変換装置が構成される。
As a result, the two memories X and Y according to the embodiment of the present invention are
An image information conversion device using is constructed.

次に、該装置の動作について説明する。 Next, the operation of the device will be described.

第3図は、本発明の第1の実施例の画像情報変換装置
に係る動作(VFが高い場合)タイムチャートであり、走
査系Aの垂直同期信号Vsync(W)が走査系Bの垂直同
期信号Vsync(R)の周波数VFよりも低い場合を示して
いる。
FIG. 3 is an operation time chart (when VF is high) according to the image information conversion apparatus of the first embodiment of the present invention, in which the vertical synchronization signal Vsync (W) of the scanning system A is the vertical synchronization of the scanning system B. The case where the frequency is lower than the frequency VF of the signal Vsync (R) is shown.

図において、まずメモリXが走査系Aの映像信号DIN
に係るデータaの書込み処理をし、メモリYが走査系B
の映像信号DOTに係るデータ(イ)の読出し処理をして
いるものとする。この際に、アドレスカウタ24aの書込
みアドレスAdd(W)を入力したマルチプレックス回路2
3bは、メモリXに書込みアドレスAdd(W)を指定し、
アドレスカウンタ24bのアドレスAdd(R)を入力したマ
ルチプレクサ回路23cはメモリYに読出しアドレスAdd
(R)を指定する。
In the figure, first, the memory X is the video signal DIN of the scanning system A.
Data a related to the scanning system B
It is assumed that the data (a) relating to the video signal DOT is read out. At this time, the multiplex circuit 2 to which the write address Add (W) of the address counter 24a is input
3b specifies the write address Add (W) in the memory X,
The multiplexer circuit 23c to which the address Add (R) of the address counter 24b is input is read out by the read address Add to the memory Y.
(R) is designated.

次に、メモリYへの走査系Aの映像信号DINNに係るデ
ータaの書込み処理が終了すると、アドレスカウンタ24
a,24eには、それぞれの垂直同期信号Vsync(W),
(R)に基づいて、カウントアップを行う。これにより
マルチプレック回路23b,23bは、メモリXに読出しアド
レスAdd(R)を指定し、メモリYに書込みアドレスAdd
(W)を指定する。しかし、メモリYの読出し処理が終
了していないため、書込み制御補助回路25aはライトパ
ルス発生回路23dに書込み禁止信号S4を出力する。これ
により、従来例のようにメモリYの読出し処理中に強制
的にメモリXが書込み処理から読出し処理に切換えられ
るという事態がなくなる。
Next, when the writing process of the data a relating to the video signal DINN of the scanning system A to the memory Y is completed, the address counter 24
a and 24e have vertical sync signals Vsync (W),
Count up based on (R). As a result, the multiplex circuits 23b, 23b specify the read address Add (R) in the memory X and the write address Add in the memory Y.
Specify (W). However, since the reading process of the memory Y is not completed, the write control auxiliary circuit 25a outputs the write inhibit signal S4 to the write pulse generating circuit 23d. This eliminates the situation where the memory X is forcibly switched from the writing process to the reading process during the reading process of the memory Y as in the conventional example.

なお、メモリYの読出し処理の終了検出は、読出し制
御信号S7と切換え制御信号S3を入力した読出し制御補助
回路25bのJK−FF回路54によって行い、その検出結果を
切換え制御信号S3として、デマルチプレック回路23a,23
d及びマルチプレックス回路23b,23cに出力される。一
方、書込み制御補助回路25aでは、JK−FF回路24cのキャ
リーが一つ入力されてその論理が反転し、この次に入力
されるVsync(W)に同期してラッチ回路56に取り込ま
れることによって、例えば「H」レベルになり、書込み
禁止が解除される。
The detection of the end of the reading process of the memory Y is performed by the JK-FF circuit 54 of the read control auxiliary circuit 25b to which the read control signal S7 and the switching control signal S3 are input, and the detection result is used as the switching control signal S3. Prek circuit 23a, 23
It is output to d and the multiplex circuits 23b and 23c. On the other hand, in the write control auxiliary circuit 25a, one carry of the JK-FF circuit 24c is input, its logic is inverted, and the carry is taken into the latch circuit 56 in synchronization with Vsync (W) input next. , Becomes "H" level, and the write protection is released.

これにより、メモリXから走査系Aの映像信号DOTに
係るデータ(a)の読出し処理が開始され、メモリYへ
走査系Bの映像信号DINに係る書込み処理が、次のVsync
(W)より始まるデータcから開始される。
As a result, the reading process of the data (a) related to the video signal DOT of the scanning system A from the memory X is started, and the writing process of the video signal DIN of the scanning system B to the memory Y is performed by the next Vsync.
The data c starts from (W).

このとき、メモリX,Yの状態において、Bは書込み,
読出し処理のいずれも行わない待機状態を示し、Aは書
込み処理のみを行わない状態を示している。従って、メ
モリXの走査系Aの映像信号DINに係る書込みデータ
は、a,e,h・・・となり、その走査系Bの映像信号DOTに
係る読出しデータは、(a),(e),(h)・・・と
なる。また、メモリYの走査系Aの映像信号DINに係る
書込みデータは、c,g,j・・・となり、その走査系Bの
映像信号に係る読出しデータは(イ),(c),
(g),(j)・・・となる。
At this time, in the state of the memories X and Y, B is written,
A standby state in which neither read processing is performed is shown, and A indicates a state in which only write processing is not performed. Therefore, the write data related to the video signal DIN of the scanning system A of the memory X becomes a, e, h ... And the read data related to the video signal DOT of the scanning system B is (a), (e), (H) ... Further, the write data relating to the video signal DIN of the scanning system A of the memory Y is c, g, j ... And the read data relating to the video signal of the scanning system B is (a), (c),
(G), (j) ...

これにより、メモリX,Yからそれぞれ読み出される走
査系Bの映像信号DOTに係るデータは、(イ),
(イ),(a),(a),(c),(c),(c),
(e),(e),(g),(g),(h)・・・とな
る。従って、従来例のような読出しデータに不連続部分
を含むという事態を無くすことができる。
As a result, the data relating to the video signal DOT of the scanning system B read from the memories X and Y are (a),
(A), (a), (a), (c), (c), (c),
(E), (e), (g), (g), (h) ... Therefore, it is possible to eliminate the situation where read data includes a discontinuous portion as in the conventional example.

第4図は、本発明の実施例の画像情報変換装置に係る
動作(VFが低い場合)タイムチャートである。
FIG. 4 is a time chart of the operation (when VF is low) of the image information conversion apparatus according to the embodiment of the present invention.

図において、第1の実施例と異なるのは、第2の実施
例では、走査系Aの垂直同期信号Vsync(W)の周波数
が走査系bの垂直同期信号Vsync(R)の周波数VFより
も高い場合である。
In the figure, the difference from the first embodiment is that in the second embodiment, the frequency of the vertical synchronizing signal Vsync (W) of the scanning system A is higher than the frequency VF of the vertical synchronizing signal Vsync (R) of the scanning system b. It is expensive.

従って、当該装置の構成は、第1の実施例と同様であ
るため説明を省略する。
Therefore, the configuration of the device is the same as that of the first embodiment, and the description thereof is omitted.

この場合も第1の実施例と同様に、メモリXが走査系
Aの映像信号DINに係るデータaの書込み処理をし、メ
モリYが走査系Bの映像信号DOTに係るデータ(イ)の
読出し処理をしているものとすれば、メモリXが先にそ
の書込み処理を終了した場合であっても、メモリYの読
出し処理の終了を待っている。その後、読出し処理終了
に引き続き、メモリXは走査系Bの映像信号DOTに係る
データ(a)の読出し処理に移行する。
Also in this case, as in the first embodiment, the memory X writes the data a relating to the video signal DIN of the scanning system A and the memory Y reads the data (a) relating to the video signal DOT of the scanning system B. Assuming that the memory X is performing the processing, it waits for the completion of the reading processing of the memory Y even if the memory X has completed the writing processing first. Then, following the end of the reading process, the memory X shifts to the reading process of the data (a) related to the video signal DOT of the scanning system B.

これにより、走査系Aの垂直同期信号Vsync(W)の
周波数が走査系Bの垂直同期信号Vsync(R)の周波数V
Fよりも高い場合であっても、第1の実施例と同様に従
来のような読出しデータに不連続部分8を無くすことが
できる。
As a result, the frequency of the vertical synchronization signal Vsync (W) of the scanning system A is the frequency V of the vertical synchronization signal Vsync (R) of the scanning system B.
Even when it is higher than F, it is possible to eliminate the discontinuous portion 8 in the read data as in the prior art, as in the first embodiment.

このようにして、アドレスカウンタ24a,24b,JK−FF回
路24cの書込み/読出し制御を補助するAND回路51,XOR回
路52等からなる書込み制御補助回路25aおよびXOR回路5
3,JK−FF回路54,AND回路55からなる読出し制御補助回路
25bが設けられている。
In this way, the write control auxiliary circuit 25a and the XOR circuit 5 including the AND circuit 51, the XOR circuit 52 and the like for assisting the write / read control of the address counters 24a, 24b and the JK-FF circuit 24c.
3, Read control auxiliary circuit consisting of JK-FF circuit 54 and AND circuit 55
25b is provided.

このため、走査系Bの垂直同期信号Vsync(R)に基
づいて選択されたメモリYが走査系Bの映像信号DOTの
読出し処理を行っている途中において、走査系Aの垂直
同期信号Vsync(W)に基づいて選択されたメモリXが
走査系Aの映像信号DINの書込み処理を終了した場合で
あっても、書込み制御補助回路25aがメモリYの読出し
処理よりも先に書込み処理を終了したメモリXの次期読
出し処理について、該メモリYの読出し処理の終了時に
至までの間、書込み禁止信号S4をライトパルス発生回路
に出力することによって、該メモリXの読出し処理動作
機能を拘束することが可能となる。
Therefore, while the memory Y selected based on the vertical synchronization signal Vsync (R) of the scanning system B is reading the video signal DOT of the scanning system B, the vertical synchronization signal Vsync (W Even if the memory X selected based on the above) completes the writing process of the video signal DIN of the scanning system A, the memory for which the writing control auxiliary circuit 25a has finished the writing process prior to the reading process of the memory Y. Regarding the next read processing of X, the read processing operation function of the memory X can be restricted by outputting the write inhibit signal S4 to the write pulse generation circuit until the end of the read processing of the memory Y. Becomes

これにより、従来例のような走査系A,Bの垂直同期信
号Vsync(W),(R)の時間差を原因として生ずる読
み出しデータの不連続部分の発生を無くすことができ
る。
As a result, it is possible to eliminate the occurrence of the discontinuous portion of the read data caused by the time difference between the vertical synchronizing signals Vsync (W) and (R) of the scanning systems A and B as in the conventional example.

従って、画像情報の精度良い変換処理をすることがで
きることから、従来例のような位置ずれ画面情報の発生
を極力抑制することが可能となる。
Therefore, since it is possible to perform the conversion processing of the image information with high accuracy, it is possible to suppress the occurrence of the displacement screen information as in the conventional example as much as possible.

なお、本発明の実施例では、メモリX,Yの2系統によ
る2画面分の映像信号の書込み/読出し処理について説
明をしたが、画像情報変換装置を、メモリX,Y,Z・・・
の3系統以上により構成してもよい。このときに、JK−
FF回路24cや54の代わりカウンタ等を用い、XOR回路52,5
3の代わりにコンパレータ等を用いることによって、同
様な効果が得られる。
In the embodiment of the present invention, the writing / reading process of the video signals for two screens by the two systems of the memories X, Y has been described.
It may be configured by three or more systems. At this time, JK-
A counter or the like is used instead of the FF circuits 24c and 54, and the XOR circuits 52, 5
By using a comparator or the like instead of 3, the same effect can be obtained.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、書込み/読出制
御補助手段により、従来のようにメモリの書込み/読出
し処理中に強制的にその処理動作を切り換えることな
く、第1,第2の走査系の基準信号の時間差を原因として
生ずる読出し画像情報の不連続部分の発生を無くすこと
が可能となる。
As described above, according to the present invention, the writing / reading control assisting means does not forcibly switch the processing operation during the writing / reading processing of the memory as in the conventional case, and the first and second scanning systems are provided. It is possible to eliminate the occurrence of the discontinuous portion of the read image information which is caused by the time difference of the reference signal.

これにより、異走査系間における画像情報の精度良い
変換処理を行うことが可能となる。
As a result, it is possible to perform an accurate conversion process of image information between different scanning systems.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の画像情報変換装置に係る原理図、 第2図は、本発明の第1の実施例の画像情報変換装置に
係る構成図、 第3図は、本発明の第1の実施例の画像情報変換装置に
係る動作(VFが高い場合)タイムチャート、 第4図は、本発明の第2の実施例の画像情報変換装置に
係る動作(VFが低い場合)タイムチャート、 第5図は、従来例の画像情報変換装置に係る構成図、 第6図(a)〜(c)は、従来例の画像情報変換装置の
問題点に係る説明図である。 (符号の説明) 11,……第1の記憶手段、 12……第2の記憶手段、 13……選択手段、 14……制御手段、 15……書込み/読出し制御補助手段、 φ1……第1の基準信号、 φ2……第2の基準信号、 DIN……入力画像情報、 DOT……出力画像情報。
FIG. 1 is a principle diagram of the image information conversion apparatus of the present invention, FIG. 2 is a configuration diagram of the image information conversion apparatus of the first embodiment of the present invention, and FIG. 3 is a first diagram of the present invention. FIG. 4 is an operation time chart (when VF is low) related to the image information conversion apparatus according to the second embodiment of the present invention. FIG. 5 is a configuration diagram of a conventional image information conversion device, and FIGS. 6A to 6C are explanatory diagrams relating to problems of the conventional image information conversion device. (Explanation of symbols) 11, ... First storage means, 12 ... Second storage means, 13 ... Selection means, 14 ... Control means, 15 ... Write / read control auxiliary means, φ1 ... 1 reference signal, φ2: second reference signal, DIN: input image information, DOT: output image information.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】二以上の記憶手段(11,12,・・・)と、選
択手段(13)と制御手段(14)とを具備し、入力画像情
報(DIN)を、第1の基準信号(φ1)に基づいて選択
された一方の記憶手段(11)に書込み、第2の基準信号
(φ2)に基づいて選択された他方の記憶手段(12)か
ら出力画像情報(DOT)を読出す書込み/読出し装置で
あって、 一つの記憶手段(11,12・・・のいずれか一つ)の全画
像情報を読み出すまで、該記憶手段に新たな画像情報の
書込みを禁止する書込み/読出し制御補助手段(15)を
設けていることを特徴とする画像情報変換装置。
1. A storage device comprising two or more storage means (11, 12, ...), a selection means (13) and a control means (14) for input image information (DIN) as a first reference signal. Write to one storage means (11) selected based on (φ1) and read output image information (DOT) from the other storage means (12) selected based on the second reference signal (φ2). A writing / reading device, which is a writing / reading control for prohibiting writing of new image information in one storage means (any one of 11, 12 ...) Until the entire image information is read. An image information conversion apparatus, characterized in that auxiliary means (15) is provided.
JP1182321A 1989-07-14 1989-07-14 Image information conversion device Expired - Lifetime JPH0817477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1182321A JPH0817477B2 (en) 1989-07-14 1989-07-14 Image information conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1182321A JPH0817477B2 (en) 1989-07-14 1989-07-14 Image information conversion device

Publications (2)

Publication Number Publication Date
JPH0346882A JPH0346882A (en) 1991-02-28
JPH0817477B2 true JPH0817477B2 (en) 1996-02-21

Family

ID=16116265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1182321A Expired - Lifetime JPH0817477B2 (en) 1989-07-14 1989-07-14 Image information conversion device

Country Status (1)

Country Link
JP (1) JPH0817477B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154190B2 (en) * 1992-04-10 2001-04-09 ソニー株式会社 General-purpose scanning cycle converter
JP2006155190A (en) * 2004-11-29 2006-06-15 Sony Corp Data storage device, data processing method, recording medium, and program

Also Published As

Publication number Publication date
JPH0346882A (en) 1991-02-28

Similar Documents

Publication Publication Date Title
JPS62142476A (en) Television receiver
JP3122112B2 (en) Video signal switching device
KR100221742B1 (en) Image display apparatus
JPH09307832A (en) Picture ratio converter and its method
JP2000330536A (en) Liquid crystal multi-display display device
US5963221A (en) Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation
JPH0817477B2 (en) Image information conversion device
KR0151441B1 (en) Image enlarging apparatus of image processing system
JPH1165542A (en) Image signal processor
JP2002101376A (en) Line memory
JP2918049B2 (en) Storage method for picture-in-picture
JP2006154378A (en) Image display controller
JP3122996B2 (en) Video / still image display device
JPS61131975A (en) Picture processor
JPS60130988A (en) Display device of television screen
JP2006253828A (en) Digital camera
KR900000538B1 (en) Controler of multivision system
JPH0727506Y2 (en) Image superimposing device
JPH0461564A (en) Synchronizing signal generator
JP2001204009A (en) Display device
JPS6367083A (en) Video compressing and displaying circuit
JPH0832872A (en) Display device and memory device
JPH0990920A (en) Video signal conversion device
JPH03287299A (en) Image enlarging and reducing device
JPH0738806A (en) Signal switching device