JPH0817401B2 - LAN connection system - Google Patents

LAN connection system

Info

Publication number
JPH0817401B2
JPH0817401B2 JP5031293A JP3129393A JPH0817401B2 JP H0817401 B2 JPH0817401 B2 JP H0817401B2 JP 5031293 A JP5031293 A JP 5031293A JP 3129393 A JP3129393 A JP 3129393A JP H0817401 B2 JPH0817401 B2 JP H0817401B2
Authority
JP
Japan
Prior art keywords
lan
data
cache
unit
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5031293A
Other languages
Japanese (ja)
Other versions
JPH06224910A (en
Inventor
徹 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5031293A priority Critical patent/JPH0817401B2/en
Publication of JPH06224910A publication Critical patent/JPH06224910A/en
Publication of JPH0817401B2 publication Critical patent/JPH0817401B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はLAN(Local A
rea Network)接続システムに関し、特にL
ANとこのLANに接続される装置との接続をなすLA
N接続システムに関する。
The present invention relates to a LAN (Local A)
rea network) connection system, especially L
LA connecting the AN and the device connected to this LAN
N connection system.

【0002】[0002]

【従来の技術】従来、LANに汎用計算機等の装置を接
続し、LAN上の情報処理機器と汎用計算機等の装置と
の間でデータの授受を行う場合には、チャネル制御方式
が用いられていた。すなわち、汎用計算機とLANとを
接続する場合、従来は、汎用計算機とLAN接続装置と
を汎用計算機の入出力制御装置内のチャネル制御装置に
より接続していた。
2. Description of the Related Art Conventionally, a channel control method has been used when a device such as a general-purpose computer is connected to a LAN and data is transmitted and received between an information processing device on the LAN and a device such as the general-purpose computer. It was That is, when a general-purpose computer and a LAN are connected, conventionally, the general-purpose computer and the LAN connection device have been connected by a channel control device in the input / output control device of the general-purpose computer.

【0003】そして、汎用計算機内のチャネル制御装置
は、一般に割込み制御部、データ転送制御部、入出力制
御部及びデータバッファからなり、割込み制御部が中央
処理装置との間でチャネル制御のための制御入出力を行
い、データバッファが記憶装置との間でデータの入出力
を行っていた。
A channel control device in a general-purpose computer generally comprises an interrupt control unit, a data transfer control unit, an input / output control unit and a data buffer, and the interrupt control unit controls a channel with a central processing unit. Control input / output was performed, and the data buffer input / output data to / from the storage device.

【0004】また、LAN接続装置は、汎用計算機との
接続のために汎用計算機と同様な機能を有するチャネル
制御部と、LANとの接続のためのLAN制御部とを含
んで構成されている。
Further, the LAN connection device is configured to include a channel control unit having a function similar to that of the general-purpose computer for connection with the general-purpose computer, and a LAN control unit for connection with the LAN.

【0005】LANから汎用計算機へのアクセスは、ま
ずLAN接続装置のLAN制御部をアクセスしてLAN
のデータをLAN接続装置へ送り、LAN接続装置内で
LANからのデータをバッファリングし、チャネル接続
部へデータを送る。その後、LAN接続装置のチャネル
接続部と汎用計算機のチャネル接続装置との間でチャネ
ル制御の制御情報をやり取りしてチャネルを開設する起
動制御を行った後に、データを転送する転送制御を行
う。そして、データ転送が終了した時点で終結制御を行
い、中央制御装置へデータ転送終了を知らせるとともに
データを汎用計算機の記憶装置に格納する。
To access the general-purpose computer from the LAN, first access the LAN control unit of the LAN connection device to access the LAN.
Data is sent to the LAN connection device, the data from the LAN is buffered in the LAN connection device, and the data is sent to the channel connection unit. After that, the control information of the channel control is exchanged between the channel connection unit of the LAN connection device and the channel connection device of the general-purpose computer to perform activation control to open a channel, and then transfer control to transfer data is performed. Then, the termination control is performed at the time when the data transfer is completed, the central control unit is notified of the end of the data transfer, and the data is stored in the storage device of the general-purpose computer.

【0006】このように、従来は、1回のデータ転送の
ためにアクセス許可、データ転送及びアクセス終了とい
う3回のチャネル制御を実行するためのデータ転送時間
とデータ授受のためのハードウェアやチャネル制御のた
めのファームウェア及びソフトウェアによる制御時間と
が必ず必要であった。
As described above, conventionally, the data transfer time for executing the channel control for three times of the access permission, the data transfer and the access end for one data transfer, and the hardware and the channel for the data transfer. The control time by firmware and software for control was always required.

【0007】[0007]

【発明が解決しようとする課題】上述した従来のLAN
接続システムでは、データ転送処理以外に、汎用計算機
とLAN接続装置との間のチャネル制御のためのチャネ
ル制御データの送受信の時間とチャネル制御を行うため
のハードウェア、ファームウェア及びソフトウェアの実
行時間が必要となっていた。そのため、汎用計算機とL
ANとのデータ転送処理以外の時間が必要となり、デー
タ転送速度が低くなるという欠点があった。
DISCLOSURE OF THE INVENTION The conventional LAN described above
In the connection system, in addition to data transfer processing, time for transmitting / receiving channel control data for channel control between the general-purpose computer and the LAN connection device and execution time for hardware, firmware and software for channel control are required. It was. Therefore, a general-purpose computer and L
There is a drawback in that the time other than the data transfer processing with the AN is required and the data transfer speed becomes low.

【0008】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的はLANとこのLA
Nに接続される装置との間のデータ転送処理速度を高め
ることのできるLAN接続システムを提供することであ
る。
The present invention has been made to solve the above-mentioned conventional drawbacks, and its purpose is to provide a LAN and this LA.
It is an object of the present invention to provide a LAN connection system capable of increasing the data transfer processing speed with a device connected to N.

【0009】[0009]

【課題を解決するための手段】本発明によるLAN接続
システムは、LANと前記LANに接続される装置との
接続をなすLAN接続システムであって、前記装置内部
の中央処理装置から直接アクセスできかつ前記LANか
らもアクセスでき前記LANからのデータが格納される
第1のキャッシュメモリと、前記装置内部の中央処理装
置から直接アクセスできかつ前記LANからもアクセス
でき前記中央処理装置からのデータが格納される第2の
キャッシュメモリとを有し、これらキャッシュメモリを
介して前記装置と前記LANとの間でデータの授受を行
うようにしたことを特徴とする。
A LAN connection system according to the present invention is a LAN connection system for connecting a LAN and an apparatus connected to the LAN, which can be directly accessed from a central processing unit inside the apparatus, and Can be accessed from LAN and data from the LAN is stored
A first cache memory and a central processing unit inside the device.
Can be accessed directly from the LAN and can also be accessed from the LAN
A second data storage device capable of storing data from the central processing unit
A cache memory is provided , and data is transmitted and received between the device and the LAN via these cache memories.

【0010】[0010]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0011】図1は本発明によるLAN接続システムの
第1の実施例の構成を示すブロック図である。図におい
て、1は汎用計算機、11は汎用計算機1内のCPU部
(中央処理装置)である。主記憶部12はデータキャッ
シュメモリ14に接続され、データキャッシュメモリ1
4はCPU部11と共にCPUバス13に接続されてい
る。また、汎用計算機1の立上げのとき、LAN2から
のデータを格納するアドレスのアドレス情報をCPU部
11へ渡すために、ROMや磁気ディスク内に書込まれ
たメモリマップ情報21を読出して予め主記憶部12に
格納しておき、これをCPU部11に読込ませる。
FIG. 1 is a block diagram showing the configuration of a first embodiment of a LAN connection system according to the present invention. In the figure, 1 is a general-purpose computer, and 11 is a CPU unit (central processing unit) in the general-purpose computer 1. The main storage unit 12 is connected to the data cache memory 14, and the data cache memory 1
Reference numeral 4 is connected to the CPU bus 13 together with the CPU section 11. When the general-purpose computer 1 is started up, the memory map information 21 written in the ROM or the magnetic disk is read out in advance so as to pass the address information of the address for storing the data from the LAN 2 to the CPU unit 11. It is stored in the storage unit 12 and read by the CPU unit 11.

【0012】キャッシュ制御部22は、データキャッシ
ュメモリ14の内部を主記憶部12に格納されたメモリ
マップ情報21に従い汎用キャッシュ領域とLAN用キ
ャッシュ領域とに分割し、LAN2とのアクセスの場合
にはLAN用キャッシュ領域に対してアクセスする。ま
た、キャッシュ制御部22はデータキャッシュメモリ1
4に対してキャッシュアクセス部23からアクセスがあ
ったとき、キャッシュアクセス部23からの書込み信号
を受け、データキャッシュメモリ14のLAN用キャッ
シュ領域の内容を直ちに主記憶部12へ書込む。
The cache control unit 22 divides the inside of the data cache memory 14 into a general-purpose cache area and a LAN cache area according to the memory map information 21 stored in the main storage unit 12, and in the case of access to the LAN2. Access to the LAN cache area. Further, the cache control unit 22 uses the data cache memory 1
4 is accessed from the cache access unit 23, the write signal from the cache access unit 23 is received, and the contents of the LAN cache area of the data cache memory 14 are immediately written to the main storage unit 12.

【0013】LAN制御部24は、LAN2と物理的に
接続され、LAN2との間でデータの送受信を行う。ま
た、LAN制御部24はLAN接続フラグをもち、LA
N制御部24自身の機能調査が正常に終了するとそのL
AN接続フラグをセットする。そして、LAN制御部2
4はLAN2との接続許可を示すLAN接続フラグを調
べ、そのLAN接続フラグがセットしてあればデータを
送受信し、LAN接続フラグがセットされていなけれ
ば、LAN2からのデータを取込まない。また、LAN
制御部24はLAN2からデータを受信し、定められた
プロトコルで応答し、応答データをLAN2へ送出す
る。さらにまた、LAN制御部24はプロトコル解析後
のデータをキャッシュアクセス部23に送る。
The LAN control unit 24 is physically connected to the LAN 2 and transmits / receives data to / from the LAN 2. Further, the LAN control unit 24 has a LAN connection flag, and
When the function investigation of the N control unit 24 itself ends normally, the L
Set the AN connection flag. Then, the LAN control unit 2
Reference numeral 4 examines a LAN connection flag indicating permission to connect to the LAN 2, and if the LAN connection flag is set, data is transmitted / received. If the LAN connection flag is not set, data from the LAN 2 is not fetched. LAN
The control unit 24 receives data from the LAN2, responds with a predetermined protocol, and sends the response data to the LAN2. Furthermore, the LAN control unit 24 sends the data after the protocol analysis to the cache access unit 23.

【0014】キャッシュアクセス部23はLAN制御部
24より受取ったデータをデータキャッシュメモリ14
のLAN用キャッシュ領域へ送り、キャッシュ制御部2
2へ書込信号を出す。CPU部11は主記憶部12との
間でデータを送受するときには、必ずデータキャッシュ
メモリ14に対してアクセスをする。
The cache access unit 23 stores the data received from the LAN control unit 24 in the data cache memory 14
To the LAN cache area of the cache controller 2
A write signal is output to 2. When the CPU section 11 sends and receives data to and from the main storage section 12, it always accesses the data cache memory 14.

【0015】かかる構成において、汎用計算機1の立上
げ時に、CPU部11がアクセスするときに参照するメ
モリマップテーブルとして、メモリマップ情報21をC
PU部11とキャッシュ制御部22とに登録する。そし
て、CPU部11が主記憶部12もしくはデータキャッ
シュ14にアクセスするときには、そのメモリマップ情
報21によるメモリマッピングテーブルを参照してアク
セスをする。
In such a configuration, when the general-purpose computer 1 is started up, the memory map information 21 is stored in C as a memory map table that the CPU unit 11 refers to when accessing.
It is registered in the PU unit 11 and the cache control unit 22. Then, when the CPU section 11 accesses the main memory section 12 or the data cache 14, the CPU section 11 refers to the memory mapping table based on the memory map information 21 to access.

【0016】LAN2よりデータが入力される場合、L
AN制御部24でデータを受信し、その受信データをプ
ロトコル解析し応答する。LAN制御部24で受信した
データはキャッシュアクセス部23に渡される。キャッ
シュアクセス部23はデータキャッシュメモリ14のL
AN用キャッシュAへ受信データを書込み、データを書
込んだ旨をキャッシュ制御部22へ書込み信号として通
知する。キャッシュ制御部22はデータキャッシュメモ
リ14がキャッシュアクセス部23による書込みで更新
されたことを知ると、データキャッシュメモリ14のL
AN用キャッシュAのデータを主記憶部12のメモリマ
ップ情報21により指定された場所へ書込む。CPU部
11がLAN2からのデータを読取るために主記憶部1
2のメモリマップ情報21で指定された場所をアクセス
するとき、データキャッシュメモリ14のLAN用キャ
ッシュAをアクセスする。そして、LAN2からの所要
のデータがあれば読み、既になければ主記憶部12をア
クセスし、データを読取る。
When data is input from LAN2, L
The AN control unit 24 receives data, analyzes the received data by protocol, and responds. The data received by the LAN control unit 24 is passed to the cache access unit 23. The cache access unit 23 is L of the data cache memory 14.
The received data is written into the AN cache A, and the fact that the data has been written is notified to the cache control unit 22 as a write signal. When the cache control unit 22 knows that the data cache memory 14 has been updated by the writing by the cache access unit 23, the L of the data cache memory 14 is updated.
The data in the AN cache A is written to the location specified by the memory map information 21 in the main storage unit 12. The main storage unit 1 for the CPU unit 11 to read data from the LAN 2
When accessing the location designated by the memory map information 21 of No. 2, the LAN cache A of the data cache memory 14 is accessed. Then, if the required data from the LAN 2 is present, it is read, and if it is not already present, the main memory 12 is accessed and the data is read.

【0017】汎用計算機1よりLAN2へデータを出力
する場合、CPU部11はメモリマップ情報21に従
い、データキャッシュメモリ14のLAN用キャッシュ
Bをへて主記憶部12にアクセスし、出力データを主記
憶部12へ書込む。キャッシュ制御部22はデータキャ
ッシュメモリ14のLAN用キャッシュBにCPU部1
1から出力データが書込まれたことをCPU部11の書
込信号及びアドレス信号より知るとキャッシュアクセス
部23に出力要求信号を出してデータキャッシュメモリ
14のLAN用キャッシュBへのリードアクセスが可能
であることを通知し、キャッシュアクセス部23に出力
データを読取らせる。
When data is output from the general-purpose computer 1 to the LAN 2, the CPU unit 11 accesses the main memory unit 12 via the LAN cache B of the data cache memory 14 according to the memory map information 21, and outputs the output data to the main memory. Write to section 12. The cache control unit 22 stores the LAN cache B of the data cache memory 14 in the CPU unit 1.
When it is known from the write signal and the address signal of the CPU section 11 that the output data has been written from 1, the output request signal is issued to the cache access section 23 and the read access to the LAN cache B of the data cache memory 14 is possible. Is notified and the cache access unit 23 is caused to read the output data.

【0018】図2は本発明によるLAN接続システムの
第2の実施例の構成を示すブロック図であり、図1と同
等部分は同一符号により示されている。図において、1
は汎用計算機、11は汎用計算機1のCPU部(中央処
理装置)である。主記憶部12はLANキャッシュ制御
部16に接続され、LAN用キャッシュ制御部16は汎
用データキャッシュ15に接続されており、汎用データ
キャッシュ15はCPU部11と共にCPUバス13に
接続されている。また、汎用計算機1の立上げのとき、
LAN2からのデータを格納するアドレスのアドレス情
報をCPU部11へ渡すために、メモリマップ情報21
を予め主記憶部12に格納しておいてCPU部11に読
込ませる。
FIG. 2 is a block diagram showing the configuration of the second embodiment of the LAN connection system according to the present invention, and the same portions as those in FIG. 1 are designated by the same reference numerals. In the figure, 1
Is a general-purpose computer, and 11 is a CPU unit (central processing unit) of the general-purpose computer 1. The main memory unit 12 is connected to the LAN cache control unit 16, the LAN cache control unit 16 is connected to the general-purpose data cache 15, and the general-purpose data cache 15 is connected to the CPU bus 13 together with the CPU unit 11. When the general-purpose computer 1 is started up,
In order to pass the address information of the address for storing the data from the LAN 2 to the CPU section 11, the memory map information 21
Is stored in the main storage unit 12 in advance and read by the CPU unit 11.

【0019】LAN用キャッシュ制御部16は、主記憶
部12に格納されたメモリマップ情報21にLAN用キ
ャッシュアドレスを格納し、通過するデータのアドレス
をフィルタリングしてLAN用データの場合にのみ、そ
れを格納する。また、LAN用キャッシュ制御部16に
対してキャッシュアクセス部23からアクセスがあった
とき、キャッシュアクセス部23からの書込信号を受
け、LAN用キャッシュ制御部16に格納された内容を
直ちに主記憶部12へ書込む。
The LAN cache control unit 16 stores the LAN cache address in the memory map information 21 stored in the main memory unit 12, filters the address of passing data, and only in the case of LAN data, To store. When the cache access unit 23 accesses the LAN cache control unit 16, the write signal from the cache access unit 23 is received and the contents stored in the LAN cache control unit 16 are immediately stored in the main storage unit. Write to 12.

【0020】LAN制御部24は、LAN2と物理的に
接続され、LAN2との間でデータの送受信を行う。ま
た、LAN制御部24はLAN制御フラグをもち、LA
N制御部24自身の機能調査が正常に終了するとそのL
AN接続フラグをセットする。そして、LAN制御部2
4は、LAN2との接続許可を示すLAN接続フラグを
調べ、そのLAN接続フラグがセットしてあればデータ
を送受信し、LAN接続フラグがセットされていなけれ
ば、LAN2からのデータを取込まない。また、LAN
制御部24は、LAN2よりデータを受信し、定められ
たプロトコルで応答し、応答データをLAN2へ送出す
る。さらにまた、LAN制御部24はプロトコル解析後
のデータをキャッシュアクセス部23に送る。
The LAN control unit 24 is physically connected to the LAN 2 and transmits / receives data to / from the LAN 2. Further, the LAN control unit 24 has a LAN control flag and
When the function investigation of the N control unit 24 itself ends normally, the L
Set the AN connection flag. Then, the LAN control unit 2
Reference numeral 4 examines a LAN connection flag indicating permission to connect to the LAN 2, and if the LAN connection flag is set, data is transmitted / received. If the LAN connection flag is not set, data from the LAN 2 is not fetched. LAN
The control unit 24 receives data from the LAN2, responds with a predetermined protocol, and sends the response data to the LAN2. Furthermore, the LAN control unit 24 sends the data after the protocol analysis to the cache access unit 23.

【0021】キャッシュアクセス部23はLAN制御部
24より受取ったデータをLAN用キャッシュ制御部1
6へ送ると同時に書込み信号を出す。CPU部11は主
記憶部12との間でデータを送受するときには、必ず汎
用データキャッシュメモリ15及びLAN用キャッシュ
制御部16をへて主記憶部12にアクセスをする。
The cache access unit 23 receives the data received from the LAN control unit 24 from the LAN cache control unit 1
At the same time as sending to 6, the write signal is issued. When sending and receiving data to and from the main storage unit 12, the CPU unit 11 always accesses the main storage unit 12 via the general-purpose data cache memory 15 and the LAN cache control unit 16.

【0022】かかる構成において、汎用計算機1の立上
げ時に、CPU部11がアクセスするときに参照するメ
モリマップテーブルとして、メモリマップ情報21をC
PU部11とLAN用キャッシュ制御部16とに登録す
る。そして、CPU部11は主記憶部12にアクセスす
るときには、そのメモリマップ情報21によるメモリマ
ッピングテーブルを参照してアクセスをする。
In such a configuration, when the general-purpose computer 1 is started up, the memory map information 21 is stored in C as a memory map table to be referred to when the CPU section 11 makes an access.
It is registered in the PU unit 11 and the LAN cache control unit 16. Then, when accessing the main storage unit 12, the CPU unit 11 refers to the memory mapping table according to the memory map information 21 to access.

【0023】LAN2よりデータが入力される場合、L
AN制御部24でデータを受信し、その受信データをL
AN制御部24がプロトコル解析し応答する。LAN制
御部24で受信したデータはキャッシュアクセス部23
に渡される。キャッシュアクセス部23はLAN用キャ
ッシュ制御部16へ受信データを書込み、データを書込
んだ旨を書込信号でLAN用キャッシュ制御部16へ通
知する。LAN用キャッシュ制御部16はキャッシュア
クセス部23による書込みで更新されたとき、LAN用
キャッシュ制御部16のデータを主記憶部12のメモリ
マップ情報21により指定された場所へ書込む。CPU
部11がLAN2からのデータを読取るために主記憶部
12のメモリマップ情報21で指定された場所をアクセ
スするとき、LAN用キャッシュ制御部16をアクセス
する。そして、LAN用キャッシュ制御部16はアドレ
ス信号をフィルタリングし、LAN用キャッシュ制御部
16に格納されているデータを調べ、LAN2からの所
要のデータがあれば読み、既になければ主記憶部12か
らデータを読取る。
When data is input from LAN2, L
The AN control unit 24 receives the data and sets the received data to L
The AN control unit 24 analyzes the protocol and responds. The data received by the LAN control unit 24 is the cache access unit 23.
Passed to. The cache access unit 23 writes the received data in the LAN cache control unit 16 and notifies the LAN cache control unit 16 of the fact that the data has been written by a write signal. The LAN cache control unit 16 writes the data of the LAN cache control unit 16 to the location designated by the memory map information 21 of the main storage unit 12 when updated by the writing by the cache access unit 23. CPU
When the unit 11 accesses the location designated by the memory map information 21 of the main storage unit 12 to read the data from the LAN 2, the LAN cache control unit 16 is accessed. Then, the LAN cache control unit 16 filters the address signal, checks the data stored in the LAN cache control unit 16, reads the required data from the LAN 2, and reads the data from the main storage unit 12 if it does not already exist. Read.

【0024】かかる構成において、汎用計算機1よりL
AN2へデータを出力する場合、CPU部11はメモリ
マップ情報21に従い、汎用データキャッシュ15とL
AN用キャッシュ制御部16とをへて主記憶部12にア
クセスし、出力データを主記憶部12へ書込む。LAN
用キャッシュ制御部16はCPU部11から出力データ
が書込まれたことをCPU部11の書込み信号とアドレ
ス信号より知るとキャッシュアクセス部23に出力要求
信号を出しリードアクセスが可能であることを通知す
る。そして、キャッシュアクセス部23に出力データを
読取らせる。
In such a configuration, L from the general-purpose computer 1
When outputting data to the AN2, the CPU unit 11 follows the memory map information 21 and the general-purpose data cache 15 and L
The main cache 12 is accessed via the AN cache controller 16 and the output data is written to the main memory 12. LAN
When the cache control unit 16 knows that the output data has been written from the CPU unit 11 from the write signal and the address signal of the CPU unit 11, it issues an output request signal to the cache access unit 23 to notify that read access is possible. To do. Then, the cache access unit 23 is made to read the output data.

【0025】以上のように、第1及び第2の実施例にお
いては、チャネル制御方式を用いずに、データキャッシ
ュメモリを用いてCPU部11とLAN2との間でデー
タ送受を行うので、データ転送処理速度を高めることが
できるのである。
As described above, in the first and second embodiments, the data transfer is performed between the CPU section 11 and the LAN 2 by using the data cache memory without using the channel control method. The processing speed can be increased.

【0026】図3は本発明によるLAN接続システムの
第3の実施例の構成を示すブロック図であり、図1及び
図2と同等部分は同一符号により示されている。図にお
いて、本実施例では、CPU部11からLAN2へのデ
ータ送出速度とLAN2からCPU部11へのデータ格
納速度との違いを吸収し、データ送出及びデータ格納の
処理効率を上げるために、キャッシュアクセス部23と
LAN制御部24との間にLANデータバッファ25が
設けられている。そして、キャッシュアクセス部23に
は入力データキューイングフラグと出力データキューイ
ングフラグとを有している。それ以外は第1の実施例
(図1)の構成と同様である。
FIG. 3 is a block diagram showing the configuration of the third embodiment of the LAN connection system according to the present invention, and the same parts as those in FIGS. 1 and 2 are designated by the same reference numerals. In the figure, in the present embodiment, in order to absorb the difference between the data transmission speed from the CPU unit 11 to the LAN2 and the data storage speed from the LAN2 to the CPU unit 11 and improve the processing efficiency of the data transmission and the data storage, A LAN data buffer 25 is provided between the access unit 23 and the LAN control unit 24. The cache access unit 23 has an input data queuing flag and an output data queuing flag. Other than that, the configuration is the same as that of the first embodiment (FIG. 1).

【0027】LAN2よりデータが入力される場合、L
AN制御部24でデータを受信し、受信データをプロト
コル解析し応答する。LAN制御部24で受信したデー
タはキャッシュアクセス部23に渡される。キャッシュ
アクセス部23はデータキャッシュメモリ14のLAN
用キャッシュAへ受信データを書込み、キャッシュ制御
部22へ書込信号として通知する。
When data is input from LAN2, L
The AN control unit 24 receives the data, analyzes the protocol of the received data, and responds. The data received by the LAN control unit 24 is passed to the cache access unit 23. The cache access unit 23 is the LAN of the data cache memory 14.
The received data is written into the cache A for use and is notified to the cache control unit 22 as a write signal.

【0028】しかし、データキャッシュメモリ14がビ
ジー状態である場合が考えられる。この場合には、キャ
ッシュアクセス部23はデータキャッシュメモリ14の
LAN用キャッシュAに書込めなかったデータをLAN
データバッファ25へキューイングすることにより一時
保持して入力データキューイングフラグをセットする。
キャッシュアクセス部23はデータキャッシュメモリ1
4のLAN用キャッシュがビジーでなくなったとき、入
力データキューイングフラグが立っていれば、LANデ
ータバッファ25にキューイングされたデータを直ちに
デキューし、データキャッシュメモリ14のLAN用キ
ャッシュAに書込む。これにより、データキャッシュメ
モリ14がビジー状態である場合でもLAN2からのデ
ータ受信がスムーズに行われる。後の処理は第1の実施
例の場合と同様である。
However, it is possible that the data cache memory 14 is busy. In this case, the cache access unit 23 uses the data that could not be written in the LAN cache A of the data cache memory 14 to the LAN.
By queuing to the data buffer 25, it is temporarily held and the input data queuing flag is set.
The cache access unit 23 is the data cache memory 1
If the input data queuing flag is set when the LAN cache of No. 4 is not busy, the data queued in the LAN data buffer 25 is immediately dequeued and written in the LAN cache A of the data cache memory 14. . As a result, even when the data cache memory 14 is in a busy state, data can be smoothly received from the LAN 2. The subsequent processing is the same as in the case of the first embodiment.

【0029】かかる構成において、汎用計算機1よりL
AN2へデータを出力する場合、CPU部11はメモリ
マップ情報21に従い、データキャッシュメモリ14の
LAN用キャッシュBをへて主記憶部12にアクセスし
出力データを主記憶部12へ書込む。キャッシュ制御部
22はデータキャッシュメモリ14のLAN用キャッシ
ュBにCPU部11から出力データが書込まれたことを
CPU部11の書込み信号及びアドレス信号より知ると
キャッシュアクセス部23に出力要求信号を出し、デー
タキャッシュメモリ14のLAN用キャッシュBへのリ
ードアクセスが可能であることを通知する。そして、キ
ャッシュアクセス部23に出力データを読取らせる。
In such a configuration, L from the general-purpose computer 1
When outputting data to the AN 2, the CPU unit 11 accesses the main storage unit 12 via the LAN cache B of the data cache memory 14 according to the memory map information 21, and writes the output data to the main storage unit 12. When the cache control unit 22 knows from the write signal and the address signal of the CPU unit 11 that the output data is written from the CPU unit 11 into the LAN cache B of the data cache memory 14, it issues an output request signal to the cache access unit 23. , That the read access to the LAN cache B of the data cache memory 14 is possible. Then, the cache access unit 23 is made to read the output data.

【0030】しかし、LAN制御部24がビジー状態で
キャッシュアクセス部23がデータを書込めないときに
はLANデータバッファ25にキャッシュアクセス部2
3がデータをキューイングし、出力データキューイング
フラグをセットする。LAN制御部24は、キャッシュ
アクセス部23の出力データキューイングフラグがセッ
トされていた場合には、LANデータバッファ25から
データを読取る。
However, when the LAN control unit 24 is busy and the cache access unit 23 cannot write data, the cache access unit 2 is loaded in the LAN data buffer 25.
3 queues the data and sets the output data queuing flag. The LAN control unit 24 reads the data from the LAN data buffer 25 when the output data queuing flag of the cache access unit 23 is set.

【0031】図4は本発明によるLAN接続システムの
第4の実施例の構成を示すブロック図であり、図1〜図
3と同等部分は同一符号により示されている。図におい
て、本実施例では、CPU部11からLAN2へのデー
タ送出速度とLAN2からCPU部11へのデータ格納
速度との違いを吸収し、データ送出及びデータ格納の処
理効率を上げるために、キャッシュアクセス部23とL
AN制御部24との間にLANデータバッファ25が設
けられている。そして、キャッシュアクセス部23には
入力データキューイングフラグと出力データキューイン
グフラグとを有している。それ以外は第2の実施例(図
2)の構成と同様である。
FIG. 4 is a block diagram showing the configuration of the fourth embodiment of the LAN connection system according to the present invention, and the same portions as those in FIGS. 1 to 3 are designated by the same reference numerals. In the figure, in the present embodiment, in order to absorb the difference between the data transmission speed from the CPU unit 11 to the LAN2 and the data storage speed from the LAN2 to the CPU unit 11 and improve the processing efficiency of the data transmission and the data storage, Access unit 23 and L
A LAN data buffer 25 is provided between the LAN control unit 24 and the AN control unit 24. The cache access unit 23 has an input data queuing flag and an output data queuing flag. Other than that, the configuration is the same as that of the second embodiment (FIG. 2).

【0032】LAN2よりデータが入力される場合、L
AN接続部25でデータを受信し、受信データをLAN
制御部24がプロトコル解析し応答する。LAN制御部
24で受信したデータはキャッシュアクセス部23に渡
される。キャッシュアクセス部23はLAN用キャッシ
ュ制御部16へ受信データを書込む。
When data is input from LAN2, L
Data is received by the AN connection unit 25, and the received data is sent to the LAN.
The control unit 24 analyzes the protocol and responds. The data received by the LAN control unit 24 is passed to the cache access unit 23. The cache access unit 23 writes the received data in the LAN cache control unit 16.

【0033】しかし、LAN用キャッシュ制御部16が
ビジー状態である場合が考えられる。この場合には、キ
ャッシュアクセス部23はLAN用キャッシュ制御部1
6に書込めなかったデータをLANデータバッファ25
へキューイングすることにより一時保持し入力データキ
ューイングフラグをセットする。キャッシュアクセス部
23はLAN用キャッシュ制御部16がビジーでなくな
ったとき、入力データキューイングフラグが立っていれ
ば、LANデータバッファ25にキューイングされたデ
ータを直ちにデキューし、LAN用キャッシュ制御部1
6に書込む。こうすることにより、LAN用キャッシュ
制御部16がビジー状態である場合でもデータ転送がス
ムーズに行われる。後の処理は第2の実施例の場合と同
様である。 かかる構成において、汎用計算機1よりL
AN2へデータを出力する場合、CPU部11はメモリ
マップ情報21に従い、汎用データキャッシュ15とL
AN用キャッシュ制御部16をへて主記憶部12にアク
セスし出力データを主記憶部12へ書込む。LAN用キ
ャッシュ制御部16はCPU部11から出力データが書
込まれたことをCPU部11の書込み信号及びアドレス
信号より知るとキャッシュアクセス部23に出力要求信
号を出し、LAN用キャッシュ制御部16へのリードア
クセスが可能であることを通知する。そして、キャッシ
ュアクセス部23に出力データを読取らせる。
However, it is possible that the LAN cache controller 16 is in a busy state. In this case, the cache access unit 23 is the LAN cache control unit 1
Data that could not be written in 6 is LAN data buffer 25
By queuing to, the input data queuing flag is set by holding it temporarily. When the LAN cache control unit 16 is not busy, the cache access unit 23 immediately dequeues the data queued in the LAN data buffer 25 if the input data queuing flag is set, and the LAN cache control unit 1
Write to 6. By doing so, data transfer is smoothly performed even when the LAN cache control unit 16 is in a busy state. The subsequent processing is the same as in the case of the second embodiment. In this configuration, L
When outputting data to the AN2, the CPU unit 11 follows the memory map information 21 and the general-purpose data cache 15 and L
The main cache unit 12 is accessed through the AN cache control unit 16 and the output data is written in the main storage unit 12. When the LAN cache control unit 16 knows from the write signal and the address signal of the CPU unit 11 that the output data has been written from the CPU unit 11, it issues an output request signal to the cache access unit 23 and sends it to the LAN cache control unit 16. Notify that read access is possible. Then, the cache access unit 23 is made to read the output data.

【0034】その後、LAN制御部24がビジー状態で
キャッシュアクセス部23がデータを書込めないときに
はLANデータバッファ25にキャッシュアクセス部2
3がデータをキューイングし、出力データキューイング
フラグをセットする。LAN制御部24は、キャッシュ
アクセス部23の出力データキューイングフラグがセッ
トされていた場合には、LANデータバッファ25から
データを読取る。
After that, when the LAN control unit 24 is busy and the cache access unit 23 cannot write data, the cache access unit 2 is added to the LAN data buffer 25.
3 queues the data and sets the output data queuing flag. The LAN control unit 24 reads the data from the LAN data buffer 25 when the output data queuing flag of the cache access unit 23 is set.

【0035】以上のように、第3及び第4の実施例にお
いては、LANデータバッファ25を追加してCPU部
11とLAN2との間の処理速度の違いを吸収している
ので、第1及び第2の実施例に比べて処理効率が向上す
るのである。
As described above, in the third and fourth embodiments, the LAN data buffer 25 is added to absorb the difference in processing speed between the CPU section 11 and the LAN 2, so The processing efficiency is improved as compared with the second embodiment.

【0036】図5は本発明によるLAN接続システムの
第5の実施例の構成を示すブロック図であり、図1〜図
4と同等部分は同一符号により示されている。図におい
て、本実施例では、LAN制御部24が複数のプロトコ
ルに対応できるように、LAN制御部24に接続される
LANの様々なプロトコル情報をLAN制御部24に与
えるプロトコル情報部26が設けられている。この点を
除けば第3の実施例(図3)の構成と同様である。
FIG. 5 is a block diagram showing the configuration of a fifth embodiment of the LAN connection system according to the present invention, and the same portions as those in FIGS. 1 to 4 are designated by the same reference numerals. In the figure, in the present embodiment, a protocol information unit 26 is provided for giving various protocol information of the LAN connected to the LAN control unit 24 to the LAN control unit 24 so that the LAN control unit 24 can support a plurality of protocols. ing. Except for this point, the configuration is the same as that of the third embodiment (FIG. 3).

【0037】メモリマップ情報21には、プロトコル選
別情報をつけ加えておく。
Protocol selection information is added to the memory map information 21.

【0038】汎用計算機1の立上げ時、メモリマップ情
報21に付加したプロトコル選別情報を主記憶部12に
格納する。主記憶部12に設定したプロトコル選別情報
をキャッシュ制御部22が読取る。キャッシュアクセス
部23は汎用計算機1の立上げ時キャッシュ制御部22
に設定された情報を読取る。LAN制御部24はキャッ
シュアクセス部23に設定された汎用計算機1の立上げ
時の情報を読取り、プロトコル選別情報があればプロト
コル情報部26より必要なプロトコルを読込み、LAN
接続フラグをセットする。
When the general-purpose computer 1 is started up, the protocol selection information added to the memory map information 21 is stored in the main storage unit 12. The cache control unit 22 reads the protocol selection information set in the main storage unit 12. The cache access unit 23 is the startup cache control unit 22 of the general-purpose computer 1.
Read the information set in. The LAN control unit 24 reads the startup information of the general-purpose computer 1 set in the cache access unit 23, reads the required protocol from the protocol information unit 26 if there is protocol selection information, and
Set the connection flag.

【0039】図6は本発明によるLAN接続システムの
第6の実施例の構成を示すブロック図であり、図1〜図
5と同等部分は同一符号により示されている。本実施例
では、LAN制御部24が複数のプロトコルに対応でき
るように、LAN制御部24に接続されるLANの様々
なプロトコル情報をLAN制御部24に与えるプロトコ
ル情報部26が設けられている。この点を除けば第4の
実施例(図4)の構成と同様である。
FIG. 6 is a block diagram showing the configuration of a sixth embodiment of the LAN connection system according to the present invention, and the same portions as those in FIGS. 1 to 5 are designated by the same reference numerals. In this embodiment, a protocol information unit 26 is provided to give various protocol information of the LAN connected to the LAN control unit 24 to the LAN control unit 24 so that the LAN control unit 24 can support a plurality of protocols. Except for this point, the configuration is the same as that of the fourth embodiment (FIG. 4).

【0040】メモリマップ情報21には、プロトコル選
別情報をつけ加えておく。
Protocol selection information is added to the memory map information 21.

【0041】汎用計算機1の立上げ時、メモリマップ情
報21に付加したプロトコル選別情報を主記憶部12に
格納する。主記憶部12に設定したプロトコル選別情報
をLAN用キャッシュ制御部16が読取る。キャッシュ
アクセス部23は汎用計算機1の立上げ時LAN用キャ
ッシュ制御部16に設定された情報を読取る。LAN制
御部24はキャッシュアクセス部23に設定された汎用
計算機1の立上げ時の情報を読取り、プロトコル選別情
報があればプロトコル情報部26より必要なプロトコル
を読込み、LAN接続フラグをセットする。
When the general-purpose computer 1 is started up, the protocol selection information added to the memory map information 21 is stored in the main storage unit 12. The LAN cache control unit 16 reads the protocol selection information set in the main storage unit 12. The cache access unit 23 reads the information set in the LAN cache control unit 16 at startup of the general-purpose computer 1. The LAN control unit 24 reads the startup information of the general-purpose computer 1 set in the cache access unit 23, reads the necessary protocol from the protocol information unit 26 if there is protocol selection information, and sets the LAN connection flag.

【0042】以上のように、第5及び第6の実施例にお
いては、プロトコル情報部26を追加しているので、L
AN制御部24が複数のプロトコルに対応できるという
効果がある。
As described above, in the fifth and sixth embodiments, since the protocol information section 26 is added, L
There is an effect that the AN control unit 24 can support a plurality of protocols.

【0043】なお、上述した各実施例におけるキャッシ
ュメモリは、CPU側及びLAN側の両方からアクセス
できるように構成する必要がある。例えば、周知のデュ
アルポートRAMを用いれば良い。そして、LAN側か
らキャッシュメモリへの書込みについては、受信したパ
ケットのヘッダ等を取り除いたデータ部分を単位として
行えば良い。このように、主記憶よりも高速にアクセス
できるキャッシュメモリを使用するため、データ転送処
理が高速に実行できるのである。
The cache memory in each of the above-mentioned embodiments must be constructed so that it can be accessed from both the CPU side and the LAN side. For example, a well-known dual port RAM may be used. Then, writing from the LAN side to the cache memory may be performed in units of the data portion from which the header and the like of the received packet have been removed. In this way, access faster than main memory
Data transfer processing is possible because the available cache memory is used.
Reason can be executed at high speed.

【0044】また、上述した実施例では汎用計算機につ
いてのシステムの場合を説明したがこれに限らず各種の
装置について本実施例が適用できる。
Further, in the above-mentioned embodiment, the case of the system for the general-purpose computer has been explained, but the present embodiment is not limited to this, and this embodiment can be applied to various devices.

【0045】[0045]

【発明の効果】以上説明したように本発明では、LAN
と汎用計算機等の処理装置との間のデータ転送の際、汎
用計算機のCPU部から直接アクセスされるキャッシュ
メモリを使用しチャネル制御を行っていないため、汎
用計算機とLANとの間で不要な入出力制御のための制
御操作が必要なくなり、直ちにデータ処理が行われるの
でデータ転送速度が大幅に高まるという効果がある。
た、複数のプロトコル情報の中からデータの授受に必要
なプロトコル情報を読込み、この読込んだプロトコル情
報を用いて前記データの授受を行うことにより、複数の
プロトコルに対応できるという効果がある。
As described above, according to the present invention, the LAN
A cache that is directly accessed from the CPU section of a general-purpose computer when data is transferred between the general-purpose computer and a processing device such as a general-purpose computer
Using the memory, because it does not go to channel control, a control operation for an unnecessary output control between the general-purpose computer and LAN is not needed, since the data transfer rate immediately the data processing is performed that significantly increases the effective. Well
Also, it is necessary to send and receive data from multiple protocol information
Read the detailed protocol information, and read the read protocol information.
By sending and receiving the data using
It has the effect of supporting the protocol.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例によるLAN接続システ
ムの構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a LAN connection system according to a first embodiment of the present invention.

【図2】本発明の第2の実施例によるLAN接続システ
ムの構成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a LAN connection system according to a second embodiment of the present invention.

【図3】本発明の第3の実施例によるLAN接続システ
ムの構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of a LAN connection system according to a third embodiment of the present invention.

【図4】本発明の第4の実施例によるLAN接続システ
ムの構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of a LAN connection system according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施例によるLAN接続システ
ムの構成を示すブロック図である。
FIG. 5 is a block diagram showing a configuration of a LAN connection system according to a fifth embodiment of the present invention.

【図6】本発明の第6の実施例によるLAN接続システ
ムの構成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration of a LAN connection system according to a sixth embodiment of the present invention.

【符号の説明】 1 汎用計算機 2 LAN 11 CPU部 12 主記憶部 13 CPUバス 14 データキャッシュメモリ 15 汎用データキャッシュ 16 LAN用キャッシュ制御部 21 メモリマップ情報 22 キャッシュ制御部 23 キャッシュアクセス部 24 LAN制御部 25 LANデータバッファ 26 プロトコル情報部[Description of Reference Signs] 1 general-purpose computer 2 LAN 11 CPU unit 12 main storage unit 13 CPU bus 14 data cache memory 15 general-purpose data cache 16 LAN cache control unit 21 memory map information 22 cache control unit 23 cache access unit 24 LAN control unit 25 LAN data buffer 26 Protocol information section

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04L 29/10 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H04L 29/10

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 LANと前記LANに接続される装置と
の接続をなすLAN接続システムであって、前記装置内
部の中央処理装置から直接アクセスできかつ前記LAN
からもアクセスでき前記LANからのデータが格納され
る第1のキャッシュメモリと、前記装置内部の中央処理
装置から直接アクセスできかつ前記LANからもアクセ
スでき前記中央処理装置からのデータが格納される第2
のキャッシュメモリとを有し、これらキャッシュメモリ
を介して前記装置と前記LANとの間でデータの授受を
行うようにしたことを特徴とするLAN接続システム。
1. A LAN connection system for connecting a LAN and a device connected to the LAN, wherein the central processing unit inside the device can directly access the LAN and the LAN.
Data from the LAN can be accessed.
A first cache memory, and central processing inside the device
It can be accessed directly from the device and also from the LAN.
Second, the data from the central processing unit is stored.
And a cache memory, and data is transmitted and received between the device and the LAN via these cache memories.
【請求項2】 前記キャッシュメモリがビジー状態のと
き、該キャッシュメモリに書込むべきデータを一時保持
するデータバッファを更に追加したことを特徴とする請
求項1記載のLAN接続システム。
2. The LAN connection system according to claim 1, further comprising a data buffer for temporarily holding data to be written in the cache memory when the cache memory is in a busy state.
【請求項3】 前記LANとの間でデータの授受を行う
ための複数のプロトコル情報を保持する保持手段と、シ
ステム立上げ時に前記保持手段内の複数のプロトコル情
報の中から前記データの授受に必要なプロトコル情報を
読込む手段とを更に含み、この読込んだプロトコル情報
を用いて前記データの授受を行うことを特徴とする請求
項1又は2記載のLAN接続システム。
3. Data is exchanged with the LAN.
Holding means for holding multiple protocol information for
When the system is started up, a plurality of protocol information in the holding means is
The protocol information necessary for sending and receiving the above-mentioned data from the information
The read protocol information is further included, including read means.
The LAN connection system according to claim 1 or 2, wherein the data is transmitted and received by using .
JP5031293A 1993-01-27 1993-01-27 LAN connection system Expired - Lifetime JPH0817401B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5031293A JPH0817401B2 (en) 1993-01-27 1993-01-27 LAN connection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5031293A JPH0817401B2 (en) 1993-01-27 1993-01-27 LAN connection system

Publications (2)

Publication Number Publication Date
JPH06224910A JPH06224910A (en) 1994-08-12
JPH0817401B2 true JPH0817401B2 (en) 1996-02-21

Family

ID=12327263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5031293A Expired - Lifetime JPH0817401B2 (en) 1993-01-27 1993-01-27 LAN connection system

Country Status (1)

Country Link
JP (1) JPH0817401B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7472205B2 (en) 2002-04-24 2008-12-30 Nec Corporation Communication control apparatus which has descriptor cache controller that builds list of descriptors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181257A (en) * 1988-01-13 1989-07-19 Nec Corp Adaptor
JPH01256840A (en) * 1988-04-07 1989-10-13 Hitachi Ltd Communication equipment coupling terminal equipment and network
JPH02118867A (en) * 1988-10-28 1990-05-07 Mitsubishi Electric Corp Message communication processing system
DE68926850T2 (en) * 1988-12-29 1997-01-30 Ibm Data processing arrangement
JPH02236748A (en) * 1989-03-10 1990-09-19 Nec Corp Store buffer
JP3178474B2 (en) * 1991-03-12 2001-06-18 横河電機株式会社 Communication control device

Also Published As

Publication number Publication date
JPH06224910A (en) 1994-08-12

Similar Documents

Publication Publication Date Title
US5630059A (en) Expedited message transfer in a multi-nodal data processing system
US4419728A (en) Channel interface circuit providing virtual channel number translation and direct memory access
US6115761A (en) First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment
US6564271B2 (en) Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter
JPH10222477A (en) Method for transferring data structure between computer systems
JPH07281976A (en) Method for control of packet fifo
US20020184453A1 (en) Data bus system including posted reads and writes
EP1288785B1 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
JP3513291B2 (en) Data transfer device
JPH0817401B2 (en) LAN connection system
US5774745A (en) Method and apparatus for writing and reading entries in an event status queue of a host memory
US6233628B1 (en) System and method for transferring data using separate pipes for command and data
JPH03127154A (en) Transfer control system
JP2715815B2 (en) Data writing method
JP2546901B2 (en) Communication control device
JP2002185470A (en) Lan connection system
JPH1031616A (en) Inter-process communication system
JP3057754B2 (en) Memory circuit and distributed processing system
JPH0440551A (en) Data transfer system
JPH05314061A (en) Bus interface control system
JP3056169B2 (en) Data transmission / reception method and method
CN117762836A (en) Acceleration unit, special data processor, host and read-write signal transmission method
JPH0623967B2 (en) Device disconnection method
KR100265056B1 (en) Interface method between processor and serial input/output controller
JPH07334453A (en) Memory access system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 17

EXPY Cancellation because of completion of term