JPH08139218A - Hybrid integrated circuit device and its manufacture - Google Patents

Hybrid integrated circuit device and its manufacture

Info

Publication number
JPH08139218A
JPH08139218A JP6273202A JP27320294A JPH08139218A JP H08139218 A JPH08139218 A JP H08139218A JP 6273202 A JP6273202 A JP 6273202A JP 27320294 A JP27320294 A JP 27320294A JP H08139218 A JPH08139218 A JP H08139218A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
hybrid integrated
ceramic substrate
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6273202A
Other languages
Japanese (ja)
Inventor
Yoshio Dobashi
芳男 土橋
Nobuyoshi Maejima
信義 前嶋
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6273202A priority Critical patent/JPH08139218A/en
Publication of JPH08139218A publication Critical patent/JPH08139218A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To prevent a resin flash from sticking to the exposed surface of a radiating plate in a hybrid integrated circuit device, by performing its transfer molding while clamping up and down through ejecting elements the supporting plate for supporting its ceramic board in the case of its transfer molding. CONSTITUTION: A lead frame 4 is clamped between lower and upper forms 33, 34 of a molding form 32, and a cavity 35, a runner 36, a gate 37 and the like are formed. In the lower and upper forms 33, 34, electing elements 33a, 33b made of an elastic substance are provided in the opposite parts to each other, and a supporting plate 5 is sandwiched between them. Therefore, the rear surface of a radiating plate 15 fastened to a ceramic board 9 is adhered tightly to the bottom of the cavity 35, and thereby, resin is prevented from flowing into the clearance between the bottom of the cavity 35 and a radiating surface 16 of the radiating plate 15. Also, in the cavity 35, the supporting plate 5 and the ceramic board 9 are prevented from vibrating up and down. Therefore, after the transfer molding of a hybrid integrated circuit device, resin flash is prevented from being generated on the radiating surface 16 of the radiating plate 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は混成集積回路装置(ハイ
ブリッドIC)およびその製造方法に関し、特に金属板
上にセラミック基板が取り付けられる構造の混成集積回
路装置の製造技術に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device (hybrid IC) and a method of manufacturing the same, and is particularly effective when applied to a technique for manufacturing a hybrid integrated circuit device having a structure in which a ceramic substrate is mounted on a metal plate. Regarding

【0002】[0002]

【従来の技術】混成集積回路装置においては、高機能・
高集積化を図るための構造として、トランスファモール
ド形ハイブリッドICが知られている。トランスファモ
ールド形ハイブリッドICについては、工業調査会発行
「最新ハイブリッド実装技術」1988年5月15日発行、P1
3 およびP14 に記載されている。この文献には、「半導
体IC用のリードフレーム上に絶縁エリヤを設け,その
上に能動素子,受動素子をすべてチップ状態で搭載し,
トランスファモールド封止してワンパッケージ化してい
る。」旨記載されている。同文献の図においては、モー
ルド内のリードフレーム上には接着剤を介して配線シー
トが取り付けられ、この配線シート上には導体配線が設
けられているとともに、ICチップ,Trチップおよび
複合R(C)アレイが搭載されている。
2. Description of the Related Art In a hybrid integrated circuit device,
A transfer mold hybrid IC is known as a structure for achieving high integration. Regarding the transfer mold type hybrid IC, "Latest hybrid mounting technology" issued by the Industrial Research Institute, May 15, 1988, P1
3 and P14. In this document, "an insulating area is provided on a lead frame for a semiconductor IC, on which active elements and passive elements are all mounted in a chip state,
It is packaged in a transfer mold to form a single package. Is stated. " In the drawing of the document, a wiring sheet is attached on a lead frame in a mold via an adhesive, and a conductor wiring is provided on the wiring sheet, and an IC chip, a Tr chip and a composite R ( C) An array is mounted.

【0003】また、特開昭61-102163 号公報には、モノ
リシックICの製造ラインをそのまま使用すべく、金属
性のリードフレームを用いるハイブリッドICの製造技
術について記載されている。この文献には、半導体ペレ
ット,コンデンサ素子パターン,抵抗素子パターン等を
有する多層配線基板がリードフレームのランドに固定さ
れた構造が示されている。
Further, Japanese Patent Laid-Open No. 61-102163 discloses a hybrid IC manufacturing technique using a metallic lead frame in order to use the monolithic IC manufacturing line as it is. This document discloses a structure in which a multilayer wiring board having a semiconductor pellet, a capacitor element pattern, a resistance element pattern, etc. is fixed to a land of a lead frame.

【0004】一方、単一のLSIチップをパッケージ内
に封止する構造となるLSI等半導体装置においては、
性能の向上により、一層放熱性向上が望まれている。放
熱手段については、日経BP社発行「日経エレクトロニ
クス」1991年9月21日号、P123〜P136に列記されてお
り、構造を変える方法として外部構造変更としては放熱
フィン取付法,内部構造変更ではリードフレームの多層
化,放熱板埋め込み方式等がある。これらの手法におい
ては部品材料の単価アップや高密度基板の内蔵化等が障
害となってくる。また、材料を変える方法では、リード
フレームの熱伝導率を上げるべくリードフレーム材料を
銅系のものに変更したり、封止体(パッケージ)を形成
する樹脂として高熱伝導性樹脂を使用して放熱性を高め
る等の手法がある。また、前記文献における放熱板埋め
込み方式では、放熱板(ヒート・スプレッダ)の一面は
パッケージから露出している。
On the other hand, in a semiconductor device such as an LSI having a structure in which a single LSI chip is sealed in a package,
Due to the improvement in performance, further improvement in heat dissipation is desired. The heat dissipation means are listed in Nikkei BP's "Nikkei Electronics" September 21, 1991 issue, P123 to P136. As a method of changing the structure, a heat dissipation fin mounting method is used as the external structure change, and a lead is used as the internal structure change There are multi-layered frames and embedded heat sinks. In these methods, increasing the unit price of component materials and embedding a high-density board become obstacles. In addition, in the method of changing the material, the lead frame material is changed to copper to increase the thermal conductivity of the lead frame, and the high heat conductive resin is used as the resin forming the sealing body (package) to radiate heat. There are methods such as improving the sex. Further, in the heat sink embedding method in the above-mentioned document, one surface of the heat sink (heat spreader) is exposed from the package.

【0005】[0005]

【発明が解決しようとする課題】本発明者等において
は、混成集積回路装置においても放熱性を向上させるた
めに、前記ヒート・スプレッダ(放熱板)を組み込んだ
構造を検討した。ヒート・スプレッダは、封止体の一面
に一面を露出させる構造となるため、トランスファモー
ルド時には、ヒート・スプレッダの外面はモールド型の
キャビティ底に接触するようになる。この際、ヒート・
スプレッダはリードフレームを介して支持されているた
め、ヒート・スプレッダをキャビティ底に強く押し付け
る力が作用し難くなり、ヒート・スプレッダとキャビテ
ィ底面に隙間が発生することがある。この隙間は、薄い
がレジンが浸入するとモールド後のレジンフラッシュと
呼称される不良原因となる。
DISCLOSURE OF THE INVENTION The inventors of the present invention have studied a structure in which the heat spreader (heat dissipation plate) is incorporated in order to improve heat dissipation even in a hybrid integrated circuit device. Since the heat spreader has a structure in which one surface is exposed on one surface of the sealing body, the outer surface of the heat spreader comes into contact with the cavity bottom of the mold during transfer molding. At this time, heat
Since the spreader is supported via the lead frame, it becomes difficult for the force that strongly presses the heat spreader against the bottom of the cavity to act, and a gap may occur between the heat spreader and the bottom of the cavity. Although this gap is thin, if resin penetrates, it causes a defect called resin flash after molding.

【0006】そこで、本発明者においては、前記ヒート
・スプレッダをモールド型のキャビティ底に強く押し付
けるピンをモールド型に設けることを考えた。一方、本
発明者等においては、放熱性をより高めるために、前記
ヒート・スプレッダ上に設ける配線基板は、熱伝導率の
良いアルミナ基板を使用することを検討した。
Therefore, the inventor of the present invention considered providing the mold with a pin for strongly pressing the heat spreader against the cavity bottom of the mold. On the other hand, the present inventors have studied to use an alumina substrate having a high thermal conductivity as the wiring substrate provided on the heat spreader in order to further enhance the heat dissipation.

【0007】しかし、アルミナ基板は圧縮力に弱く、ヒ
ート・スプレッダ上のアルミナ基板をモールド型に設け
たピンで押圧すると、アルミナ基板にクラックが発生し
たりあるいは粉砕されてしまうことが本発明者によって
あきらかにされた。また、トランスファモールドにおい
ては、モールド型(金型)でのクランプ条件等は微妙な
コントロールはでき難い。
However, the present inventors have found that the alumina substrate is weak in compressive force, and when the alumina substrate on the heat spreader is pressed by the pins provided in the mold, the alumina substrate may be cracked or crushed. I was revealed. Further, in transfer molding, it is difficult to delicately control clamp conditions and the like in the mold (die).

【0008】一方、リードフレームの一部に配線基板を
設け、かつ前記配線基板部分をトランスファモールドに
よって封止する場合、配線基板部分はリードフレームの
周囲でモールド型に挟持されるだけであることから、キ
ャビティ内に流入する溶けたレジンの流れによって上下
に振られることもあり、半導体チップの電極と配線基板
のパッドとを接続する細いワイヤのループ部分が、モー
ルド後封止体の表面に現れたりする外観不良も発生する
ことがある。特に封止体の薄型化が進む現況では、ワイ
ヤの一部露出は大きな問題となるおそれがある。
On the other hand, when the wiring board is provided on a part of the lead frame and the wiring board portion is sealed by transfer molding, the wiring board portion is only sandwiched by the mold around the lead frame. , It may be shaken up and down due to the flow of molten resin flowing into the cavity, and the loop part of the thin wire that connects the electrode of the semiconductor chip and the pad of the wiring board may appear on the surface of the sealing body after molding. A defective appearance may occur. Particularly under the current situation where the thickness of the sealing body is becoming thinner, partial exposure of the wire may pose a serious problem.

【0009】本発明の目的は、封止体の表面に露出する
放熱板を有する半導体装置において、前記放熱板の露出
面にレジンフラッシュが発生し難い半導体装置を提供す
ることにある。
An object of the present invention is to provide a semiconductor device having a heat dissipation plate exposed on the surface of a sealing body, in which resin flash is less likely to occur on the exposed surface of the heat dissipation plate.

【0010】本発明の他の目的は、封止体の表面に被モ
ールド物の一部が露出しない半導体装置を提供すること
にある。
Another object of the present invention is to provide a semiconductor device in which a part of the object to be molded is not exposed on the surface of the sealing body.

【0011】本発明の他の目的は放熱板の露出面にレジ
ンフラッシュが発生したり封止体の表面に被モールド物
の一部が露出したりしないような封止(半導体装置製
造)技術を提供することにある。
Another object of the present invention is to provide a sealing (semiconductor device manufacturing) technique in which a resin flash is not generated on the exposed surface of the heat sink and a part of the object to be molded is not exposed on the surface of the sealing body. To provide.

【0012】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.

【0013】[0013]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の混成集積回路装
置は、樹脂からなる封止体と、前記封止体の内外に亘っ
て延在するリードと、前記樹脂内に配置される前記一部
のリードと繋がる支持板と、前記支持板に固定されかつ
受動部品や能動部品等を搭載したセラミック基板とを有
しかつ前記封止体には前記支持板に繋がる抜け孔が局所
的に存在してなる混成集積回路装置であり、その製造方
法においては、前記封止体はトランスファモールドによ
って形成され、かつトランスファモールド時にはモール
ド型にあらかじめ設けられた突子によって前記支持板を
局所的に上下からクランプしてモールドを行うように構
成されている。また、本発明の混成集積回路装置は、前
記セラミック基板の一部には前記封止体の表面に一部が
露出する放熱板が取り付けられている構造となってい
る。
The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, the hybrid integrated circuit device of the present invention includes a sealing body made of resin, leads extending inside and outside the sealing body, and a support plate connected to the part of the leads arranged in the resin. And a ceramic substrate fixed to the support plate and having a passive component, an active component, etc. mounted thereon, and a through hole connected to the support plate locally exists in the sealing body. In the manufacturing method, the sealing body is formed by transfer molding, and at the time of transfer molding, the support plate is locally clamped from above and below by the protrusions provided in the mold to perform the molding. Is configured. The hybrid integrated circuit device of the present invention has a structure in which a heat radiating plate, a part of which is exposed on the surface of the sealing body, is attached to a part of the ceramic substrate.

【0014】また、本発明の他の実施例による混成集積
回路装置においては、前記クランパの抜け孔は前記セラ
ミック基板に設けられた貫通孔の内側にセラミック基板
に触れることなく形成されている。前記貫通孔はセラミ
ック基板の未使用領域に設けられる。
In the hybrid integrated circuit device according to another embodiment of the present invention, the through hole of the clamper is formed inside the through hole provided in the ceramic substrate without touching the ceramic substrate. The through hole is provided in an unused area of the ceramic substrate.

【0015】[0015]

【作用】上記した手段によれば、本発明の混成集積回路
装置は、その製造時、受動部品や能動部品等を搭載した
セラミック基板を支持する支持板をトランスファモール
ド時に上下から突子でクランプしてトランスファモール
ドを行うため、トランスファモールドのモールド型内の
キャビティ内に前記配線基板等は正確に位置決めされて
トランスファモールドされるため、被モールド物の一
部、たとえば、半導体チップの電極とセラミック基板の
パッドを接続するワイヤの一部が封止体表面に露出する
ようなことがなくなる。
According to the above-mentioned means, in the hybrid integrated circuit device of the present invention, the support plate for supporting the ceramic substrate on which the passive components, the active components, etc. are mounted is clamped from above and below by the protrusions at the time of transfer molding during the manufacturing thereof. In order to perform transfer molding by transfer molding, since the wiring board and the like are accurately positioned and transferred in the cavity in the mold of the transfer mold, a part of the object to be molded, for example, the electrodes of the semiconductor chip and the ceramic substrate A part of the wire connecting the pads is not exposed on the surface of the sealing body.

【0016】また、本発明の混成集積回路装置において
は、前記封止体の表面に一面が露出する放熱板が設けら
れているが、トランスファモールド時、セラミック基板
を支持する支持板が突子で上下から位置決めされるた
め、露出する放熱板の表面にトランスファモールド時の
レジンが洩れ出る現象が防止でき、熱伝導性の高い混成
集積回路装置となる。
Further, in the hybrid integrated circuit device of the present invention, a heat radiating plate, one surface of which is exposed, is provided on the surface of the encapsulant. However, during transfer molding, the supporting plate for supporting the ceramic substrate is a protrusion. Since the resin is positioned from above and below, it is possible to prevent the resin from leaking to the exposed surface of the heat radiating plate during transfer molding, resulting in a hybrid integrated circuit device having high thermal conductivity.

【0017】また、本発明の混成集積回路装置は、配線
基板として熱伝導性の高いセラミック基板が使用されて
いることから、放熱性の優れた混成集積回路装置とな
る。
Further, the hybrid integrated circuit device of the present invention is a hybrid integrated circuit device having excellent heat dissipation because a ceramic substrate having high thermal conductivity is used as the wiring substrate.

【0018】また、本発明の混成集積回路装置の製造方
法によれば、トランスファモールド時、硬く脆いセラミ
ック基板をクランプすることがないことから、セラミッ
ク基板を破損させることがない。
According to the method for manufacturing a hybrid integrated circuit device of the present invention, since the hard and brittle ceramic substrate is not clamped during transfer molding, the ceramic substrate is not damaged.

【0019】また、本発明の他の実施例による混成集積
回路装置においては、前記クランパの抜け孔は前記セラ
ミック基板に設けられた貫通孔の内側にセラミック基板
に触れることなく形成されていることから、クランパの
加圧接触によるセラミック基板の破損を防止できるだけ
ではなく、前記貫通孔はセラミック基板の未使用領域に
設けられていることから、トランスファモールド時にク
ランプする構造としても、セラミック基板の大型化を引
き起こすこともない。
Further, in the hybrid integrated circuit device according to another embodiment of the present invention, the through hole of the clamper is formed inside the through hole provided in the ceramic substrate without touching the ceramic substrate. Not only can the ceramic substrate be prevented from being damaged by the pressure contact of the clamper, but the through hole is provided in an unused region of the ceramic substrate, so that the ceramic substrate can be increased in size even when clamped during transfer molding. It does not cause.

【0020】[0020]

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の実施例である第1実施例に
よる混成集積回路装置の要部を示す模式的断面図、図2
は同じく混成集積回路装置の要部を示す一部の斜視図、
図3は同じく混成集積回路装置の製造に用いるリードフ
レームの要部を示す模式的平面図、図4は同じく混成集
積回路装置の製造におけるトランスファモールド状態を
示す模式的断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 is a schematic cross-sectional view showing a main part of a hybrid integrated circuit device according to a first embodiment which is an embodiment of the present invention.
Is also a partial perspective view showing a main part of the hybrid integrated circuit device,
FIG. 3 is a schematic plan view showing a main part of a lead frame which is also used for manufacturing the hybrid integrated circuit device, and FIG. 4 is a schematic sectional view showing a transfer mold state in manufacturing the hybrid integrated circuit device.

【0021】本発明の混成集積回路装置は、モノリシッ
クなICを製造する場合と同様にいずれも金属製のリー
ドフレームを使用して製造される。本発明の一実施例の
混成集積回路装置、すなわち、第1実施例の混成集積回
路装置1は、図1および図2に示すような構造となって
いる。混成集積回路装置1は、外観的には矩形偏平状の
レジンで形成される封止体(パッケージ)2と、このパ
ッケージ2の周囲から突出する複数のリード3とからな
っている。前記パッケージ2の厚さは略3mm程度であ
る。
Each of the hybrid integrated circuit devices of the present invention is manufactured by using a metal lead frame as in the case of manufacturing a monolithic IC. The hybrid integrated circuit device of one embodiment of the present invention, that is, the hybrid integrated circuit device 1 of the first embodiment has a structure as shown in FIGS. The hybrid integrated circuit device 1 is composed of a sealing body (package) 2 formed of a resin having a rectangular flat shape in appearance, and a plurality of leads 3 protruding from the periphery of the package 2. The package 2 has a thickness of about 3 mm.

【0022】前記リード3はパッケージ2の内外に亘っ
て延在するとともに、ガルウィング型となっている。前
記リード3は、図3に示すリードフレーム4のリード部
分から形成される。また、前記パッケージ2の内部に
は、これもリードフレーム4から形成される支持板5が
位置している。前記支持板5はタブとも称され、リード
フレーム4の状態ではタブ吊りリード8によって支持さ
れている。
The lead 3 extends inside and outside the package 2 and is of a gull wing type. The lead 3 is formed from the lead portion of the lead frame 4 shown in FIG. Also, inside the package 2, a support plate 5, which is also formed from the lead frame 4, is located. The support plate 5 is also called a tab, and is supported by a tab suspension lead 8 in the state of the lead frame 4.

【0023】第1実施例の支持板5は矩形枠体となると
ともに、主面(上面)には厚さ0.6mm程度のセラミ
ック基板9が固定されている。このセラミック基板9
は、アルミナ基板からなるとともに、図示はしないが多
層の配線基板となり、主面(上面)には能動部品である
ICやLSI等からなる半導体チップ10が固定されて
いる。前記半導体チップ10は所望数搭載されている。
半導体チップ10の図示しない上面電極と、セラミック
基板9の上面の図示しない配線のパッドとは、導電性
(Au)のワイヤ11によって電気的に接続されてい
る。また、前記セラミック基板9の上面には、各種の受
動部品が搭載されている。図1では、たとえば、チップ
コンデンサ12が搭載されている。
The support plate 5 of the first embodiment has a rectangular frame body, and a ceramic substrate 9 having a thickness of about 0.6 mm is fixed to the main surface (upper surface). This ceramic substrate 9
Is made of an alumina substrate, and is a multilayer wiring substrate (not shown), and a semiconductor chip 10 made of an active component such as IC or LSI is fixed to the main surface (upper surface). The desired number of semiconductor chips 10 are mounted.
An upper surface electrode (not shown) of the semiconductor chip 10 and a wiring pad (not shown) on the upper surface of the ceramic substrate 9 are electrically connected by a conductive (Au) wire 11. Various passive components are mounted on the upper surface of the ceramic substrate 9. In FIG. 1, for example, a chip capacitor 12 is mounted.

【0024】一方、前記セラミック基板9の主面の周囲
には、図1では図示はしないが、接続パッドが設けら
れ、この接続パッドとリード3の内端は導電性(Au)
のワイヤ13で電気的に接続されている。前記ワイヤ1
3は、図1では説明の便宜上図示してないが、図3に示
すように、セラミック基板9の図示しない接続パッド
と、リード3の内端部分を電気的に接続する。
On the other hand, although not shown in FIG. 1, connection pads are provided around the main surface of the ceramic substrate 9, and the connection pads and the inner ends of the leads 3 are conductive (Au).
Are electrically connected by a wire 13. The wire 1
Although not shown in FIG. 1 for convenience of description, reference numeral 3 electrically connects the connection pad (not shown) of the ceramic substrate 9 and the inner end portion of the lead 3 as shown in FIG.

【0025】また、前記セラミック基板9の裏面(下
面)には、銅等熱伝導性の良好な金属で形成された1.
15〜1.2mm程度の厚さからなる放熱板(ヒート・
スプレッダ)15が接着固定されている。この放熱板1
5の一面、すなわち、下面は、前記パッケージ2の下面
と同一高さとなり、パッケージ2から露出している。こ
の露出面は、放熱面16となる。前記セラミック基板9
も配線基板のうちでは熱伝導性に優れている。この結
果、半導体チップ10で発熱した熱は、熱伝導性の良好
なセラミック基板9および放熱板15を介してパッケー
ジ2の外部に放熱され、たとえば、実装された場合、マ
ザーボードやシャーシに直接伝熱されることになる。
The back surface (lower surface) of the ceramic substrate 9 is made of a metal having a good thermal conductivity such as copper.
A heat sink with a thickness of about 15 to 1.2 mm (heat.
The spreader 15 is adhesively fixed. This heat sink 1
One surface of 5, that is, the lower surface has the same height as the lower surface of the package 2 and is exposed from the package 2. This exposed surface becomes the heat dissipation surface 16. The ceramic substrate 9
Also has excellent thermal conductivity among wiring boards. As a result, the heat generated in the semiconductor chip 10 is radiated to the outside of the package 2 via the ceramic substrate 9 and the heat dissipation plate 15 having good thermal conductivity, and, for example, when mounted, the heat is directly transferred to the mother board or the chassis. Will be done.

【0026】他方、これが本発明の特徴の一つである
が、図1および図2に示すように、前記パッケージ2の
上下部分には、対応して抜け孔20a,20bが設けら
れている。この抜け孔20a,20bの底は、前記支持
板5に繋がる。すなわち、抜け孔20a,20bの底は
支持板5によって形成されている。これは、パッケージ
2を形成する際のトランスファモールド時のモールド型
の円形断面をした突子からなるクランパの抜け孔であ
る。前記抜け孔20a,20bには大気が入り込むこと
から、放熱効果をも奏することになる。
On the other hand, this is one of the features of the present invention. As shown in FIGS. 1 and 2, through holes 20a and 20b are provided in the upper and lower portions of the package 2 correspondingly. The bottoms of the through holes 20a and 20b are connected to the support plate 5. That is, the bottoms of the through holes 20a and 20b are formed by the support plate 5. This is a through hole of a clamper formed by a protrusion having a circular cross section of the mold during transfer molding when forming the package 2. Since the atmosphere enters the through holes 20a and 20b, it also has a heat dissipation effect.

【0027】つぎに、第1実施例の混成集積回路装置1
の製造について説明する。混成集積回路装置1の製造に
おいては、図3に示すように、リードフレーム4が用意
される。このリードフレーム4は、0.1〜0.25m
mの厚さのFe−Ni系合金あるいはCu合金等からな
る金属板をエッチングまたは精密プレスによってパター
ニングすることによって形成される。リードフレーム4
は複数の単位リードパターンを一方向に直列に並べた形
状となっている。単位リードパターンは、一対の平行に
延在する外枠26と、この一対の外枠26を連結しかつ
外枠26に直交する方向に延在する一対の内枠27とに
よって形成される枠内に形成されている。
Next, the hybrid integrated circuit device 1 of the first embodiment.
The production will be described. In manufacturing the hybrid integrated circuit device 1, as shown in FIG. 3, a lead frame 4 is prepared. This lead frame 4 is 0.1 to 0.25 m
It is formed by patterning a metal plate having a thickness of m and made of a Fe—Ni based alloy, a Cu alloy, or the like by etching or precision pressing. Lead frame 4
Has a shape in which a plurality of unit lead patterns are arranged in series in one direction. The unit lead pattern is inside a frame formed by a pair of outer frames 26 extending in parallel and a pair of inner frames 27 connecting the pair of outer frames 26 and extending in a direction orthogonal to the outer frame 26. Is formed in.

【0028】また、前記枠の各外枠26および内枠27
の内側からは、相互に平行となって、枠の中央に延在す
る複数のリード3が設けられている。このリード3は、
枠の四隅に張り出した支持片29間に亘って設けられた
細いダム30と交差するパターンとなっている。そし
て、前記ダム30によって、各リード3はその途中を支
持されている。前記ダム30は、後述するトランスファ
モールド時、溶けたレジンの流出を阻止するダムとして
作用する。また、このダム30の内側の片持梁状のリー
ド部分をインナーリードと呼称し、外側の部分をアウタ
ーリードと呼称している。前記インナーリードの先端
は、特に限定はされないが、一段階段状に変形してい
る。また、前記外枠26には、図示しないがガイド孔が
設けられている。このガイド孔は、リードフレーム4の
移送や位置決め等のガイドとして利用される。なお、前
記リードフレーム4は必要に応じて所望個所にメッキが
施されている。
Further, each outer frame 26 and inner frame 27 of the above frame.
A plurality of leads 3 extending parallel to each other and extending to the center of the frame are provided from the inside. This lead 3
It has a pattern that intersects with a thin dam 30 provided between the support pieces 29 protruding at the four corners of the frame. Each lead 3 is supported on the way by the dam 30. The dam 30 acts as a dam that prevents the melted resin from flowing out during transfer molding described later. Further, the cantilevered lead portion inside the dam 30 is called an inner lead, and the outside portion is called an outer lead. The tip of the inner lead is not particularly limited, but is deformed in a step shape. The outer frame 26 is provided with a guide hole (not shown). The guide hole is used as a guide for transferring and positioning the lead frame 4. It should be noted that the lead frame 4 is plated at desired locations as necessary.

【0029】混成集積回路装置1の製造においては、前
記リードフレーム4が用意された後、図3に示されるよ
うに、前記支持板5上にセラミック基板9を載置固定す
る。セラミック基板9の固定にはハンダあるいは接着剤
が使用される。図3においてはセラミック基板9上の各
部品は省略してある。
In manufacturing the hybrid integrated circuit device 1, after the lead frame 4 is prepared, the ceramic substrate 9 is mounted and fixed on the support plate 5 as shown in FIG. Solder or an adhesive is used to fix the ceramic substrate 9. In FIG. 3, each component on the ceramic substrate 9 is omitted.

【0030】つぎに、セラミック基板9の周囲に設けら
れた図示しない接続パッドと、リード3の内端部分をA
u等からなるワイヤ13で電気的に接続する。
Next, the connection pads (not shown) provided around the ceramic substrate 9 and the inner end portions of the leads 3 are
It is electrically connected by a wire 13 made of u or the like.

【0031】つぎに、図4に示すように、トランスファ
モールド装置のモールド型32によって、前記リードフ
レーム4の所定部分をモールドする。すなわち、リード
フレーム4は、図4に示されるように、モールド型32
の下型33と、上型34との間に型締めされる。型締め
によって、下型33と上型34によってキャビティ3
5,ランナー36,ランナー36とキャビティ35を繋
ぐゲート37等が形成される。
Next, as shown in FIG. 4, a predetermined portion of the lead frame 4 is molded by the mold 32 of the transfer molding device. That is, as shown in FIG. 4, the lead frame 4 has a mold 32.
The mold is clamped between the lower mold 33 and the upper mold 34. By the mold clamping, the lower mold 33 and the upper mold 34 form the cavity 3
5, a runner 36, a gate 37 connecting the runner 36 and the cavity 35, etc. are formed.

【0032】また、これが本発明の特徴の一つである
が、前記下型33および上型34にはそれぞれ対応する
部分に弾性体からなる突子33a,34aが設(植設)
けられている。この例では、図3に示すように、突子3
3a,34aは2組設けられ、いずれも支持板5を挟持
(クランプ)するようになっている。このクランプによ
って支持板5およびセラミック基板9はキャビティ35
内において、上下に振られることがなくなり、たとえ
ば、セラミック基板9に固定された放熱板15の下の面
は、キャビティ35の底に密着し、レジンがキャビティ
底と放熱板15の放熱面16との間に流れ込まないよう
にしている。これにより、トランスファモールド後は、
放熱板15の放熱面16にレジンフラッシュが発生する
ことがなくなる。
This is one of the features of the present invention. The lower mold 33 and the upper mold 34 are provided (planted) with protrusions 33a, 34a made of an elastic body at corresponding portions.
Have been killed. In this example, as shown in FIG.
Two sets of 3a and 34a are provided, and both of them hold the support plate 5 (clamp). This clamp causes the support plate 5 and the ceramic substrate 9 to move into the cavity 35.
In the inside, it is not shaken up and down, and for example, the lower surface of the heat dissipation plate 15 fixed to the ceramic substrate 9 is in close contact with the bottom of the cavity 35, and the resin serves as the cavity bottom and the heat dissipation surface 16 of the heat dissipation plate 15. I try not to pour in between. As a result, after transfer molding,
The resin flash does not occur on the heat dissipation surface 16 of the heat dissipation plate 15.

【0033】また、前記クランプ動作によって、支持板
5、すなわちセラミック基板9がキャビティ35内にお
いて常に一定の高さに維持されるため、半導体チップ1
0とセラミック基板9のパッドを接続するワイヤ11の
ループ頂上部分がキャビティ35の上面に接触したり、
近接するようなことがなくなる。この結果、トランスフ
ァモールド後の混成集積回路装置1においては、パッケ
ージ2の上面にワイヤ11が露出したり、その姿を目視
できる状態とはならず、外観不良の発生が抑止されるこ
とになる。
Further, since the supporting plate 5, that is, the ceramic substrate 9 is always maintained at a constant height in the cavity 35 by the clamping operation, the semiconductor chip 1
0, the loop top portion of the wire 11 connecting the pad of the ceramic substrate 9 contacts the upper surface of the cavity 35,
It will never come close. As a result, in the hybrid integrated circuit device 1 after the transfer molding, the wire 11 is not exposed on the upper surface of the package 2 and the appearance of the wire 11 is not visible, and the appearance failure is suppressed.

【0034】なお、図3においては、レジンの流れる順
序に沿って、ランナー36,ゲート37,パッケージ
2,フローキャビティ40,エアーベント41が二点鎖
線で示されている。
In FIG. 3, the runner 36, the gate 37, the package 2, the flow cavity 40, and the air vent 41 are indicated by a chain double-dashed line in the order in which the resin flows.

【0035】このような第1実施例の混成集積回路装置
は、つぎのような効果を奏する。
The hybrid integrated circuit device of the first embodiment has the following effects.

【0036】(1)第1実施例の混成集積回路装置で
は、放熱板上には熱伝導性の高いセラミック基板が固定
され、このセラミック基板上に発熱性の高い半導体チッ
プ等が固定されていることから、半導体チップ等で発生
した熱は速やかにセラミック基板および放熱板を介して
パッケージの外に放散されるため、混成集積回路装置の
動作が安定する。したがって、信頼性の高い混成集積回
路装置を提供することができる。
(1) In the hybrid integrated circuit device of the first embodiment, a ceramic substrate having a high thermal conductivity is fixed on the heat dissipation plate, and a semiconductor chip having a high heat generating property is fixed on the ceramic substrate. Therefore, the heat generated in the semiconductor chip or the like is quickly dissipated to the outside of the package via the ceramic substrate and the heat dissipation plate, so that the operation of the hybrid integrated circuit device is stabilized. Therefore, a highly reliable hybrid integrated circuit device can be provided.

【0037】(2)上記(1)により、本発明の混成集
積回路装置においては、放熱性向上により、高出力化が
達成できる。
(2) Due to the above (1), in the hybrid integrated circuit device of the present invention, higher output can be achieved by improving heat dissipation.

【0038】(3)第1実施例の混成集積回路装置にお
いては、放熱板の放熱面がパッケージ面から露出してい
ることから、混成集積回路装置の実装におけるハンダリ
フロー時パッケージクラックが発生しない。
(3) In the hybrid integrated circuit device of the first embodiment, since the heat radiation surface of the heat sink is exposed from the package surface, package cracking does not occur during solder reflow during mounting of the hybrid integrated circuit device.

【0039】(4)本発明の混成集積回路装置は、トラ
ンスファモールド時に被モールド物の一部をクランプす
るが、クランプ箇所は硬く脆いセラミック基板部分では
なく、セラミック基板を支持する金属製の支持板をクラ
ンプすることから、セラミック基板の破損を生じなくな
るとともに、クランプ圧を高く保つことができるため、
モールド型内のキャビティ内における被モールド物を確
実に保持できる。
(4) In the hybrid integrated circuit device of the present invention, a part of the object to be molded is clamped at the time of transfer molding, but the clamp location is not a hard and brittle ceramic substrate part, but a metal support plate for supporting the ceramic substrate. Since the ceramic substrate is clamped, damage to the ceramic substrate does not occur and the clamping pressure can be kept high.
It is possible to reliably hold the object to be molded in the cavity in the mold.

【0040】(5)上記(4)により、本発明の混成集
積回路装置は、その製造時、放熱板の露出面をモールド
型のキャビティ底面に密着させることができる。この結
果、放熱板とキャビティ底面にトランスファモールド時
の溶けたレジンが浸入し難くなり、トランスファモール
ド後、放熱板の露出面に薄いレジン膜(レジンフラッシ
ュ)が形成されることがなくなり、伝熱抵抗の増大を招
くことがなくなって放放熱性に優れた混成集積回路装置
が製造できることになる。たとえば、当社従来品による
出力1.0WMAXが、セラミック基板および放熱板の
使用によって、その倍である2.0W以上となった。
(5) According to the above (4), in the hybrid integrated circuit device of the present invention, the exposed surface of the heat dissipation plate can be brought into close contact with the bottom surface of the cavity of the mold during manufacturing. As a result, the melted resin during transfer molding is less likely to enter the heat sink and the bottom of the cavity, and a thin resin film (resin flash) is not formed on the exposed surface of the heat sink after transfer molding, and the heat transfer resistance is reduced. Therefore, it is possible to manufacture a hybrid integrated circuit device excellent in heat dissipation and heat dissipation. For example, the output of 1.0 WMAX of our conventional product became 2.0 W or more, which is twice that of the output due to the use of the ceramic substrate and heat sink.

【0041】(6)上記(4)により、本発明の混成集
積回路装置は、その製造時、セラミック基板は支持板を
介して所定高さにクランプされるため、パッケージの表
面にワイヤが露出したり、ワイヤを目視できるようなパ
ッケージ形態がなくなり、混成集積回路装置の信頼性向
上および製造歩留りの向上が達成できる。
(6) According to the above (4), in the hybrid integrated circuit device of the present invention, the ceramic substrate is clamped to the predetermined height via the supporting plate during the manufacturing, so that the wire is exposed on the surface of the package. In addition, the package form in which the wires can be viewed is eliminated, and the reliability and manufacturing yield of the hybrid integrated circuit device can be improved.

【0042】図5は本発明の他の実施例である第2実施
例による混成集積回路装置の要部を示す一部の断面図で
ある。この実施例では、リードフレームとして部分的に
厚さが異なる異形材料を使用して製造した混成集積回路
装置1の一部を示すものである。厚さが厚い部分は、そ
のまま放熱板15として使用する。そして、放熱板15
上に固定したセラミック基板9から外れた支持板5部分
を、パッケージ形成時、トランスファモールド時のモー
ルド型の一対の突子でクランプしてパッケージ2を形成
する。この第2実施例の混成集積回路装置1の場合も、
前記第1実施例と同様に放熱板15の放熱面16面にレ
ジンフラッシュが存在しない放熱性の良好なものとな
る。また、パッケージ表面にワイヤが露出したり、ワイ
ヤを目視できるような不良品の発生を抑えることができ
る。また、第2実施例の混成集積回路装置においても、
前記パッケージ2に形成された抜け孔20a,20bか
ら熱が放散される。なお、図5においては、セラミック
基板9上の部品は省略してある。
FIG. 5 is a partial sectional view showing a main part of a hybrid integrated circuit device according to a second embodiment which is another embodiment of the present invention. In this embodiment, a part of the hybrid integrated circuit device 1 manufactured by using a different shape material having different thickness as a lead frame is shown. The thick portion is used as the heat dissipation plate 15 as it is. And the heat sink 15
A portion of the support plate 5 which is detached from the ceramic substrate 9 fixed on the upper side is clamped by a pair of protrusions of a mold die at the time of transfer molding when the package is formed to form the package 2. Also in the case of the hybrid integrated circuit device 1 of the second embodiment,
Similar to the first embodiment, there is no resin flash on the heat radiating surface 16 of the heat radiating plate 15 and the heat radiating property is good. Further, it is possible to suppress the occurrence of defective products in which the wires are exposed on the package surface and the wires can be visually observed. Further, also in the hybrid integrated circuit device of the second embodiment,
Heat is dissipated from the through holes 20a and 20b formed in the package 2. In addition, in FIG. 5, parts on the ceramic substrate 9 are omitted.

【0043】図6は、本発明の他の実施例である第3実
施例による混成集積回路装置の要部を示す断面図であ
る。第3実施例の混成集積回路装置1では、セラミック
基板9よりも支持板5を大きくすると、混成集積回路装
置が大型化するため、セラミック基板9と支持板5を同
じ大きさとし、セラミック基板9の回路部分等として使
用しない部分に貫通孔45を設ける構造となっている。
そして、この貫通孔45内に、トランスファモールド時
のモールド型32の突子33aを挿入するようにしてな
るものである。この場合、前記突子33aの直径は、前
記貫通孔45よりも充分小さくし、突子33aがセラミ
ック基板9に接触しないようになっている。これは、突
子33aによるセラミック基板9の破損を防止するため
である。
FIG. 6 is a sectional view showing a main part of a hybrid integrated circuit device according to a third embodiment which is another embodiment of the present invention. In the hybrid integrated circuit device 1 of the third embodiment, if the support plate 5 is made larger than the ceramic substrate 9, the hybrid integrated circuit device becomes larger, so that the ceramic substrate 9 and the support plate 5 have the same size. A through hole 45 is provided in a portion that is not used as a circuit portion or the like.
Then, the projection 33a of the molding die 32 at the time of transfer molding is inserted into the through hole 45. In this case, the diameter of the protrusion 33a is made sufficiently smaller than that of the through hole 45 so that the protrusion 33a does not contact the ceramic substrate 9. This is to prevent the ceramic substrate 9 from being damaged by the protrusion 33a.

【0044】図7は、本発明の他の実施例である第4実
施例による混成集積回路装置の要部を示す断面図であ
る。この実施例では、支持板5を平坦な構造とするとと
もに、裏面(下面)には放熱板を取り付けない一般的な
混成集積回路装置1に本発明を適用した例である。この
実施例の場合には、トランスファモールド時に、モール
ド型の突子によって確実にクランプされ、モールド型の
キャビティの一定の高さに設定されるため、パッケージ
表面にワイヤが露出したり、ワイヤを目視できるような
不良品の発生を抑えることができる。
FIG. 7 is a sectional view showing a main part of a hybrid integrated circuit device according to a fourth embodiment which is another embodiment of the present invention. This embodiment is an example in which the present invention is applied to a general hybrid integrated circuit device 1 in which the support plate 5 has a flat structure and a heat sink is not attached to the back surface (lower surface). In the case of this embodiment, at the time of transfer molding, it is securely clamped by the protrusion of the mold die and set to a certain height of the cavity of the mold die, so that the wire is exposed on the package surface or the wire is visually inspected. The occurrence of such defective products can be suppressed.

【0045】図8は本発明の他の実施例である第5実施
例による混成集積回路装置の要部を示す断面図である。
この実施例ではTO220型のような構造の混成集積回
路装置1である。すなわち、放熱板15上にセラミック
基板9を固定し、このセラミック基板9上に能動部品
(半導体チップ10)や受動部品(チップコンデンサ1
2等)を搭載してなるものである。そして、放熱板15
の一方にリード3を平行に複数設けた構造となってい
る。前記放熱板15はいずれかのリード3に支持されて
いる。この混成集積回路装置1の製造においても、部分
的に厚さの異なる異形材料が使用される。TO220型
でかつ放熱板の一面が露出する構造では、放熱板15の
一方が、図8に示すように、二点鎖線で示されるモール
ド型32の下型33と上型34でクランプされるが、他
方はリード3部分でしかクランプされない。そこで、こ
の第5実施例の場合は、上型34の突子34aと下型3
3とで放熱板15の放熱面16をキャビティ35の底に
押し付けるようにしてトランスファモールドを行うもの
である。この第5実施例の場合も、前記各実施例と同様
にセラミック基板9の破損を防止しつつ、放熱板15の
放熱面16へのレジンフラッシュの付着発生を防止し、
かつパッケージ表面にワイヤが露出したり、ワイヤを目
視できるような不良品の発生を抑えることができる。
FIG. 8 is a sectional view showing a main part of a hybrid integrated circuit device according to a fifth embodiment which is another embodiment of the present invention.
In this embodiment, it is a hybrid integrated circuit device 1 having a structure like TO220 type. That is, the ceramic substrate 9 is fixed on the heat sink 15, and active components (semiconductor chip 10) and passive components (chip capacitor 1) are mounted on the ceramic substrate 9.
2 etc.). And the heat sink 15
A plurality of leads 3 are provided in parallel on one side. The heat dissipation plate 15 is supported by one of the leads 3. Also in the manufacture of the hybrid integrated circuit device 1, deformed materials having partially different thicknesses are used. In the TO220 type structure in which one surface of the heat dissipation plate is exposed, one side of the heat dissipation plate 15 is clamped by the lower mold 33 and the upper mold 34 of the mold mold 32 shown by the two-dot chain line as shown in FIG. , The other is clamped only at the lead 3 part. Therefore, in the case of the fifth embodiment, the protrusion 34a of the upper mold 34 and the lower mold 3 are
3, the transfer surface 16 of the heat dissipation plate 15 is pressed against the bottom of the cavity 35 for transfer molding. Also in the case of the fifth embodiment, as in the above-mentioned respective embodiments, the ceramic substrate 9 is prevented from being damaged, and the resin flash is prevented from adhering to the heat dissipation surface 16 of the heat dissipation plate 15.
In addition, it is possible to prevent the wires from being exposed on the surface of the package and the occurrence of defective products in which the wires are visible.

【0046】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記抜け孔20a,20bを樹脂等を重点して塞いでお
けば、耐湿性の向上を図ることができる。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say, for example,
Moisture resistance can be improved if the through holes 20a and 20b are closed with emphasis on resin or the like.

【0047】[0047]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明の混成集積回路装置は、リー
ドフレームを使用して製造されるものである。パッケー
ジの内部には、矩形枠からなる支持板が位置し、この支
持板上には能動部品や受動部品を搭載したセラミック基
板が固定されている。また、セラミック基板の裏(下
面)には一面がパッケージから露出する放熱板が取り付
けられている。混成集積回路装置の製造におけるトラン
スファモールド時には、モールド型にあらかじめ設けら
れた突子によって前記支持板を局所的に上下からクラン
プしてモールドを行う。この結果、放熱板の放熱面とモ
ールド型によって形成されるキャビティの底に密着する
ため、放熱板の放熱面にレジンフラッシュが発生しなく
なり、放熱性の良好な製品となる。また、前記セラミッ
ク基板は支持板を介してキャビティ内で所定の高さに位
置付けされるため、パッケージの表面にワイヤが露出し
たり、ワイヤを目視できるような不良品の発生を抑える
ことができ、製造歩留りも向上する。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. The hybrid integrated circuit device of the present invention is manufactured using a lead frame. A support plate composed of a rectangular frame is located inside the package, and a ceramic substrate on which active components and passive components are mounted is fixed on the support plate. Further, a heat radiating plate whose one surface is exposed from the package is attached to the back (lower surface) of the ceramic substrate. At the time of transfer molding in the manufacture of the hybrid integrated circuit device, the support plate is locally clamped from above and below by the protrusions provided in advance in the mold to perform the molding. As a result, since the heat radiation surface of the heat radiation plate and the bottom of the cavity formed by the mold are brought into close contact with each other, resin flash does not occur on the heat radiation surface of the heat radiation plate, and the product has good heat radiation performance. Further, since the ceramic substrate is positioned at a predetermined height in the cavity via the support plate, it is possible to suppress the occurrence of defective products such that the wires are exposed on the surface of the package or the wires can be visually observed. The manufacturing yield is also improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例である第1実施例による混成集
積回路装置の要部を示す模式的断面図である。
FIG. 1 is a schematic cross-sectional view showing a main part of a hybrid integrated circuit device according to a first embodiment which is an embodiment of the present invention.

【図2】第1実施例による混成集積回路装置の要部を示
す一部の斜視図である。
FIG. 2 is a partial perspective view showing a main part of the hybrid integrated circuit device according to the first embodiment.

【図3】第1実施例による混成集積回路装置の製造に用
いるリードフレームの要部を示す模式的平面図である。
FIG. 3 is a schematic plan view showing a main part of a lead frame used for manufacturing the hybrid integrated circuit device according to the first embodiment.

【図4】第1実施例による混成集積回路装置の製造にお
けるトランスファモールド状態を示す模式的断面図であ
る。
FIG. 4 is a schematic cross-sectional view showing a transfer mold state in manufacturing the hybrid integrated circuit device according to the first example.

【図5】本発明の他の実施例である第2実施例による混
成集積回路装置の要部を示す一部の断面図である。
FIG. 5 is a partial cross-sectional view showing a main part of a hybrid integrated circuit device according to a second embodiment which is another embodiment of the present invention.

【図6】本発明の他の実施例である第3実施例による混
成集積回路装置の要部を示す断面図である。
FIG. 6 is a sectional view showing a main part of a hybrid integrated circuit device according to a third embodiment which is another embodiment of the present invention.

【図7】本発明の他の実施例である第4実施例による混
成集積回路装置の要部を示す断面図である。
FIG. 7 is a sectional view showing a main part of a hybrid integrated circuit device according to a fourth embodiment which is another embodiment of the present invention.

【図8】本発明の他の実施例である第5実施例による混
成集積回路装置の要部を示す断面図である。
FIG. 8 is a sectional view showing a main part of a hybrid integrated circuit device according to a fifth embodiment which is another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…混成集積回路装置、2…封止体(パッケージ)、3
…リード、4…リードフレーム、5…支持板、8…タブ
吊りリード、9…セラミック基板、10…半導体チッ
プ、11…ワイヤ、12…チップコンデンサ、13…ワ
イヤ、15…放熱板、16…放熱面、20a,20b…
抜け孔、26…外枠、27…内枠、29…支持片、32
…モールド型、33…下型、33a…突子、34…上
型、34a…突子、35…キャビティ、36…ランナ
ー、37…ゲート、40…フローキャビティ、41…エ
アーベント、45…貫通孔。
1 ... Hybrid integrated circuit device, 2 ... Sealing body (package), 3
... lead, 4 ... lead frame, 5 ... support plate, 8 ... tab suspension lead, 9 ... ceramic substrate, 10 ... semiconductor chip, 11 ... wire, 12 ... chip capacitor, 13 ... wire, 15 ... radiating plate, 16 ... radiating Surface, 20a, 20b ...
Through hole, 26 ... Outer frame, 27 ... Inner frame, 29 ... Support piece, 32
... Mold type, 33 ... Lower mold, 33a ... Protrusion, 34 ... Upper mold, 34a ... Protrusion, 35 ... Cavity, 36 ... Runner, 37 ... Gate, 40 ... Flow cavity, 41 ... Air vent, 45 ... Through hole .

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 G ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 23/50 G

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 樹脂からなる封止体と、前記封止体の内
外に亘って延在するリードと、前記樹脂内に配置されか
つ前記一部のリードと繋がる支持板と、前記支持板に固
定されかつ受動部品や能動部品等を搭載したセラミック
基板とを有する混成集積回路装置であって、前記封止体
はトランスファモールドによって形成され、かつ前記封
止体の一部にはトランスファモールド時に前記支持板を
上下からクランプしたクランパの抜け孔が存在している
ことを特徴とする混成集積回路装置。
1. A sealing body made of a resin, leads extending inside and outside the sealing body, a support plate arranged in the resin and connected to the part of the leads, and the support plate. A hybrid integrated circuit device having a fixed ceramic substrate on which passive components, active components, etc. are mounted, wherein the encapsulant is formed by transfer molding, and a part of the encapsulant is used during transfer molding. A hybrid integrated circuit device having a through hole for a clamper that clamps a support plate from above and below.
【請求項2】 前記クランパの抜け孔は前記セラミック
基板に設けられた貫通孔の内側にセラミック基板に触れ
ることなく形成されていることを特徴とする請求項1記
載の混成集積回路装置。
2. The hybrid integrated circuit device according to claim 1, wherein the through hole of the clamper is formed inside a through hole provided in the ceramic substrate without touching the ceramic substrate.
【請求項3】 前記セラミック基板の一部には前記封止
体の表面に一部が露出する放熱板が取り付けられている
ことを特徴とする請求項1または請求項2に記載の混成
集積回路装置。
3. The hybrid integrated circuit according to claim 1, wherein a heat radiating plate, a part of which is exposed on the surface of the sealing body, is attached to a part of the ceramic substrate. apparatus.
【請求項4】 樹脂からなる封止体と、前記封止体の内
外に亘って延在するリードと、前記樹脂内に配置される
前記一部のリードと繋がる支持板と、前記支持板に固定
されかつ受動部品や能動部品等を搭載したセラミック基
板とを有しかつ前記封止体には前記支持板に繋がる抜け
孔が局所的に存在してなる混成集積回路装置の製造方法
であって、前記封止体はトランスファモールドによって
形成され、かつトランスファモールド時にはモールド型
にあらかじめ設けられた突子によって前記支持板を局所
的に上下からクランプしてモールドを行うことを特徴と
する混成集積回路装置の製造方法。
4. A sealing body made of resin, leads extending inside and outside of the sealing body, a support plate connected to the part of the leads arranged in the resin, and the support plate. A method of manufacturing a hybrid integrated circuit device, comprising: a ceramic substrate that is fixed and has a passive component, an active component, etc. mounted therein, and a through hole that is connected to the support plate locally exists in the sealing body. The encapsulant is formed by transfer molding, and at the time of transfer molding, the support plate is locally clamped from above and below by a protrusion provided in the mold to perform molding. Manufacturing method.
JP6273202A 1994-11-08 1994-11-08 Hybrid integrated circuit device and its manufacture Pending JPH08139218A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6273202A JPH08139218A (en) 1994-11-08 1994-11-08 Hybrid integrated circuit device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6273202A JPH08139218A (en) 1994-11-08 1994-11-08 Hybrid integrated circuit device and its manufacture

Publications (1)

Publication Number Publication Date
JPH08139218A true JPH08139218A (en) 1996-05-31

Family

ID=17524527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6273202A Pending JPH08139218A (en) 1994-11-08 1994-11-08 Hybrid integrated circuit device and its manufacture

Country Status (1)

Country Link
JP (1) JPH08139218A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008251A1 (en) * 1996-08-20 1998-02-26 Hitachi, Ltd. Semiconductor and method for manufacturing the same
US6087202A (en) * 1997-06-03 2000-07-11 Stmicroelectronics S.A. Process for manufacturing semiconductor packages comprising an integrated circuit
US6200121B1 (en) * 1998-06-25 2001-03-13 Nec Corporation Process for concurrently molding semiconductor chips without void and wire weep and molding die used therein
JP2007329159A (en) * 2006-06-06 2007-12-20 Denso Corp Semiconductor device
US20140217620A1 (en) * 2007-12-14 2014-08-07 Denso Corporation Semiconductor device and method for manufacturing the same
KR20150043923A (en) * 2013-10-15 2015-04-23 페어차일드코리아반도체 주식회사 Power module package and method for manufacturing the same
CN104979673A (en) * 2014-04-04 2015-10-14 阿尔卑斯电气株式会社 Electronic part
WO2017133941A1 (en) * 2016-02-05 2017-08-10 Robert Bosch Gmbh Molded module, method for producing a molded module, and molding tool for the overmolding of a molded module
CN108443846A (en) * 2018-04-09 2018-08-24 澳洋集团有限公司 A kind of cooling stand for LED chip installation base plate
JP2019135741A (en) * 2018-02-05 2019-08-15 三菱電機株式会社 Semiconductor device, method for manufacturing the same, and power converter
CN113451238A (en) * 2021-07-16 2021-09-28 马楚莹 Hollow integrated circuit package

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008251A1 (en) * 1996-08-20 1998-02-26 Hitachi, Ltd. Semiconductor and method for manufacturing the same
KR100342797B1 (en) * 1996-08-20 2002-07-04 가나이 쓰도무 Semiconductor and method for manufacturing the same
US6087202A (en) * 1997-06-03 2000-07-11 Stmicroelectronics S.A. Process for manufacturing semiconductor packages comprising an integrated circuit
US6200121B1 (en) * 1998-06-25 2001-03-13 Nec Corporation Process for concurrently molding semiconductor chips without void and wire weep and molding die used therein
US6315540B1 (en) * 1998-06-25 2001-11-13 Nec Corporation Molding die for concurrently molding semiconductor chips without voids and wire weep
JP2007329159A (en) * 2006-06-06 2007-12-20 Denso Corp Semiconductor device
US9087924B2 (en) * 2007-12-14 2015-07-21 Denso Corporation Semiconductor device with resin mold
US20140217620A1 (en) * 2007-12-14 2014-08-07 Denso Corporation Semiconductor device and method for manufacturing the same
KR20150043923A (en) * 2013-10-15 2015-04-23 페어차일드코리아반도체 주식회사 Power module package and method for manufacturing the same
US11004698B2 (en) 2013-10-15 2021-05-11 Semiconductor Components Industries, Llc Power module package
US11615967B2 (en) 2013-10-15 2023-03-28 Semiconductor Components Industries, Llc Power module package and method of manufacturing the same
CN104979673A (en) * 2014-04-04 2015-10-14 阿尔卑斯电气株式会社 Electronic part
CN104979673B (en) * 2014-04-04 2017-08-25 阿尔卑斯电气株式会社 Electronic unit
WO2017133941A1 (en) * 2016-02-05 2017-08-10 Robert Bosch Gmbh Molded module, method for producing a molded module, and molding tool for the overmolding of a molded module
JP2019135741A (en) * 2018-02-05 2019-08-15 三菱電機株式会社 Semiconductor device, method for manufacturing the same, and power converter
CN108443846A (en) * 2018-04-09 2018-08-24 澳洋集团有限公司 A kind of cooling stand for LED chip installation base plate
CN108443846B (en) * 2018-04-09 2020-08-11 澳洋集团有限公司 Heat dissipation support for LED chip mounting substrate
CN113451238A (en) * 2021-07-16 2021-09-28 马楚莹 Hollow integrated circuit package

Similar Documents

Publication Publication Date Title
JP3170182B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP3420057B2 (en) Resin-sealed semiconductor device
JP3255646B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2002190488A (en) Method for manufacturing semiconductor device and the semiconductor device
JP3367299B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2001237361A (en) Lead frame having small lifting mount pad
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2829925B2 (en) Semiconductor package and electronic circuit board
JPH08139218A (en) Hybrid integrated circuit device and its manufacture
JPH098186A (en) Semiconductor integrated circuit device and its manufacture
JP3655338B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3686047B2 (en) Manufacturing method of semiconductor device
JPH03174749A (en) Semiconductor device
JPH03214763A (en) Lead frame for semiconductor integrated circuit device and the device using the same
JP3529507B2 (en) Semiconductor device
JP5119092B2 (en) Manufacturing method of semiconductor device
JP3314574B2 (en) Method for manufacturing semiconductor device
JPH09116045A (en) Resin-sealed semiconductor device of bga type using lead frame and its manufacture
JP3521931B2 (en) Semiconductor device and manufacturing method thereof
JP3684517B2 (en) Semiconductor device
JPH09312372A (en) Manufacture of semiconductor device
KR200179419Y1 (en) Semiconductor package
JP4175339B2 (en) Manufacturing method of semiconductor device
JP2968704B2 (en) Semiconductor device
JPH04119653A (en) Integrated circuit element