JP3529507B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3529507B2 JP3529507B2 JP22619995A JP22619995A JP3529507B2 JP 3529507 B2 JP3529507 B2 JP 3529507B2 JP 22619995 A JP22619995 A JP 22619995A JP 22619995 A JP22619995 A JP 22619995A JP 3529507 B2 JP3529507 B2 JP 3529507B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- substrate
- resin
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Wire Bonding (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＳＩのパッケー
ジに係り、特に、ＬＳＩチップと略同じ大きさのパッケ
ージ及びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LSI package, and more particularly to a package having substantially the same size as an LSI chip and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来、この種のパッケージは、μ−ＢＧ
Ａ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼
ばれ、また色々なタイプのチップサイズパッケージが開
発されている。2. Description of the Related Art Conventionally, this type of package is a μ-BG.
It is called by various names such as A, chip size package, CSP, and various types of chip size packages have been developed.
【０００３】このような、第２のチップサイズパッケー
ジについては、例えば、実践講座「ＶＬＳＩパッケージ
ング技術（下）」、日経ＢＰ社発行、１９９３年５月３
１日 １７４頁に記載されるものがあった。Regarding such a second chip size package, for example, a practical course "VLSI packaging technology (bottom)", published by Nikkei BP, May 3, 1993.
There was one described on page 174 a day.
【０００４】図１１はかかる従来のチップサイズパッケ
ージがセラミック基板に実装された全体断面図、図１２
は図１１のＡ部拡大断面図である。FIG. 11 is an overall sectional view of such a conventional chip size package mounted on a ceramic substrate.
FIG. 12 is an enlarged sectional view of part A of FIG. 11.
【０００５】これらの図に示すように、ＬＳＩチップ１
のアルミニューム電極２にＡｕのスタッドバンプ３が形
成され、これが２層配線のセラミック基板５にフリップ
チップボンディングされている。As shown in these figures, the LSI chip 1
Au stud bumps 3 are formed on the aluminum electrodes 2 and are flip-chip bonded to the two-layer wiring ceramic substrate 5.
【０００６】セラミック基板５の上配線層７と下配線層
８はビアホール６でつながっている。このセラミック基
板５とこのスタッドバンプ３とは、ＡｇＰｄペースト４
で電気的につながり、このＡｇＰｄペースト４はこのセ
ラミック基板５のビアホール６と電気的に接続されてい
る。そのＬＳＩチップ１とこのセラミック基板５とは両
者間に注入された封止樹脂９で固定されている。このセ
ラミック基板５の裏面にはランド８Ａが形成され、ビア
ホール６と電気的に接続され、さらにこのランド８Ａは
外部配線に接続される。The upper wiring layer 7 and the lower wiring layer 8 of the ceramic substrate 5 are connected by a via hole 6. This ceramic substrate 5 and this stud bump 3 are made of AgPd paste 4
The AgPd paste 4 is electrically connected to the via hole 6 of the ceramic substrate 5. The LSI chip 1 and the ceramic substrate 5 are fixed by a sealing resin 9 injected between them. A land 8A is formed on the back surface of the ceramic substrate 5 and is electrically connected to the via hole 6, and the land 8A is connected to an external wiring.
【０００７】また、２層のプリント基板にＬＳＩをワイ
ヤボンド後、ＬＳＩ搭載側をモールドし、パッケージ裏
面にエリヤ状に半田バンプを形成する（実装は、この半
田バンプにより、基板に直接ハンダ付けする）。Further, after the LSI is wire-bonded to the two-layer printed circuit board, the LSI mounting side is molded and solder bumps are formed in the form of areas on the back surface of the package (mounting is directly soldered to the board by the solder bumps). ).
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記し
た従来の構造ではＬＳＩを配線基板に実装するのに、２
多層のセラミック基板を用いるので高価格となる。ま
た、セラミックの膨張係数等の影響を除去するには、セ
ラミックの厚さを０．４ｍｍ以下にする必要があり、安
定に操作するにはセラミックとしては薄すぎる。However, in the above-described conventional structure, it takes two steps to mount the LSI on the wiring board.
Since a multilayer ceramic substrate is used, the cost is high. Further, in order to remove the influence of the expansion coefficient of the ceramic and the like, the thickness of the ceramic needs to be 0.4 mm or less, which is too thin as a ceramic for stable operation.
【０００９】また、以下のような問題点を有している。Further, there are the following problems.
【００１０】（１）プリント基板（上記文献ではエポキ
シ樹脂）とモールド樹脂間の密着性が悪く、両者の接合
面からしばしば剥離が生ずる。(1) The adhesion between the printed circuit board (epoxy resin in the above-mentioned document) and the mold resin is poor, and peeling often occurs from the joint surface between them.
【００１１】（２）プリント基板とモールド材の熱膨張
係数の違いから、リフロー時、パッケージに反りが生
じ、信頼性のある搭載が不可能となる。(2) Due to the difference in thermal expansion coefficient between the printed circuit board and the molding material, the package warps during reflow, making reliable mounting impossible.
【００１２】（３）２層のプリント基板を配線基板に実
装することになるので、価格が割高となる。(3) Since the two-layer printed circuit board is mounted on the wiring board, the cost is high.
【００１３】（４）モールド用の金型が必要であり、し
かも、モールド材に離型剤の添加が必要である（モール
ド樹脂と基板、配線金属等の密着が悪くなる）。(4) A mold for molding is required, and a mold release agent is required to be added to the molding material (adhesion between the mold resin and the substrate, wiring metal, etc. is deteriorated).
【００１４】（５）放熱が良くない。(5) The heat dissipation is not good.
【００１５】（６）プリント基板（文献ではエポキシ樹
脂）を用いるので、プリント基板の耐熱性を超える用途
には用いられない。(6) Since a printed circuit board (epoxy resin in literature) is used, it cannot be used for applications exceeding the heat resistance of the printed circuit board.
【００１６】など、多数の問題点があり、ファインピッ
チＱＦＰの未達分野をフォローする技術と称せられなが
ら、その一般的な実用化が今なお危ぶまれている。Although there are many problems such as the above, and it is called as a technology for following the unachieved field of fine pitch QFP, its general practical use is still in jeopardy.
【００１７】本発明は、上記問題点を除去し、単層配線
板を用い、構造が簡素化され、価格を低く抑えることが
できる半導体装置を提供することを目的とする。An object of the present invention is to eliminate the above-mentioned problems and to provide a semiconductor device using a single-layer wiring board, having a simple structure and keeping the cost low.
【００１８】[0018]
【課題を解決するための手段】本発明は、上記目的を達
成するために、
〔１〕半導体装置において、第１の表面と前記第１の表
面と反対側の第２の表面とを有し、前記第１の表面と前
記第２の表面とを貫通する第１および第２の貫通孔が設
けられた樹脂基板と、前記第１の貫通孔を覆うように前
記樹脂基板の前記第１の表面上に形成された金属配線
と、前記第２の貫通孔を覆うように前記樹脂基板の前記
第１の表面側に形成された導電体と、前記導電体上に搭
載された、前記金属配線に電気的に接続された複数の電
極を有する半導体チップと、前記樹脂基板の前記第２の
表面側に形成され、前記第１の貫通孔内に露出する前記
金属配線に接続された、配線基板に接続するための接続
端子と、前記配線基板と熱的に接続させるために前記第
２の貫通孔内に露出する前記導電体上に設けられた金属
と、 を含むことを特徴とする。In order to achieve the above object, the present invention provides [1] a semiconductor device having a first surface and a second surface opposite to the first surface. , A resin substrate provided with first and second through holes penetrating the first surface and the second surface, and the first of the resin substrate so as to cover the first through hole. A metal wiring formed on the surface, a conductor formed on the first surface side of the resin substrate so as to cover the second through hole, and the metal wiring mounted on the conductor. A semiconductor chip having a plurality of electrodes electrically connected to the wiring board, and a wiring board formed on the second surface side of the resin substrate and connected to the metal wiring exposed in the first through hole Connection terminal for connecting to the wiring board and the first terminal for thermally connecting to the wiring board.
The metal provided on the conductor exposed in the through hole of No. 2
And are included.
【００１９】〔２〕上記〔１〕記載の半導体装置におい
て、前記樹脂基板は単層基板であることを特徴とする。 [2] In the semiconductor device according to [1] above
The resin substrate is a single layer substrate.
【００２０】〔３〕上記〔１〕又は〔２〕記載の半導体
装置において、前記樹脂基板はガラスエポキシ基板であ
ることを特徴とする。 [3] The semiconductor according to the above [1] or [2]
In the device, the resin substrate is a glass epoxy substrate.
It is characterized by
【００２１】〔４〕上記〔１〕又は〔２〕記載の半導体
装置において、前記樹脂基板はポリイミドフィルムであ
ることを特徴とする。 [4] The semiconductor according to the above [1] or [2]
In the device, the resin substrate is a polyimide film.
It is characterized by
【００２２】〔５〕上記〔１〕から〔４〕のいずれか１
項に記載の半導体装置において、さ らに、前記導電体を
露出する前記第２の貫通孔内に設けられ、前記導電体と
熱的に接続する金属を備えたことを特徴とする。 [5] Any one of [1] to [4] above
The semiconductor device according to claim, in the et, the conductor
It is provided in the exposed second through hole, and is connected to the conductor.
It is characterized by having a metal that is thermally connected.
【００２３】〔６〕上記〔１〕から〔５〕のいずれか１
項に記載の半導体装置において、前記接続端子は半田ボ
ールであることを特徴とする。 [6] Any one of [1] to [5] above
In the semiconductor device according to the item 1, the connection terminal is a solder bump.
It is characterized by being
【００２４】〔７〕上記〔１〕から〔６〕のいずれか１
項に記載の半導体装置において、前記半導体チップの裏
面が前記導電体に固定されており、前記電極は前記金属
配線にワイヤを介して接続されていることを特徴とす
る。 [7] Any one of [1] to [6] above
The semiconductor device according to the item 1,
The surface is fixed to the conductor and the electrode is the metal
Characterized by being connected to the wiring through wires
It
【００２５】[0025]
【発明の実施の形態】以下、本発明の実施例について図
を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００２６】図１は本発明の第１実施例を示すＬＳＩを
実装するための単層の樹脂基板の平面図、図２は図１の
Ａ−Ａ′断面図、図３はその樹脂基板を有する小型パッ
ケージの断面図である。FIG. 1 is a plan view of a single-layer resin substrate for mounting an LSI showing the first embodiment of the present invention, FIG. 2 is a sectional view taken along the line AA 'in FIG. 1, and FIG. 3 shows the resin substrate. It is sectional drawing of the small package which it has.
【００２７】ここで、ＬＳＩを実装するために、例え
ば、単層の樹脂基板を用いる。必ずしも樹脂に限定する
ものではないが、樹脂基板が現在のところ低価格であり
望ましい。Here, for mounting the LSI, for example, a single-layer resin substrate is used. Although not necessarily limited to a resin, a resin substrate is currently inexpensive and desirable.
【００２８】図１において、１００は配線層を支える樹
脂基板であり、ポリイミドフィルム、ガラスエポキシ基
板が用いられる。ポリイミドフィルムの場合、５０μｍ
前後の厚さが一般的である。ガラスエポキシ基板の場合
は、通常のプリント基板を用いることができる。In FIG. 1, reference numeral 100 denotes a resin substrate that supports a wiring layer, and a polyimide film or a glass epoxy substrate is used. 50 μm for polyimide film
Front and back thickness is common. In the case of a glass epoxy board, a usual printed board can be used.
【００２９】１０１，１０２，１０３，…，１０８は、
ＬＳＩの各電極とワイヤボンディングにより電気的に接
続される銅配線板であり（必ずしも銅である必要はな
い）、略３５μｍ位の厚さがよく用いられる。１０１は
ランド１１１につながり、１０２はランド１１２につな
がり、１０３はランド１１３につながる。他も同様であ
る。, 101, 102, 103, ..., 108 are
It is a copper wiring board that is electrically connected to each electrode of the LSI by wire bonding (not necessarily copper), and a thickness of about 35 μm is often used. 101 is connected to the land 111, 102 is connected to the land 112, and 103 is connected to the land 113. Others are the same.
【００３０】ランド１１１内に点線で示された１２１
は、樹脂基板１００の樹脂部に形成された穴である（従
って、銅のランド１１１は樹脂基板１００の裏面に露出
している）。121 indicated by a dotted line in the land 111
Is a hole formed in the resin portion of the resin substrate 100 (thus, the copper land 111 is exposed on the back surface of the resin substrate 100).
【００３１】穴１２２，穴１２３，…，１２８も同様で
あり、樹脂基板１００の裏面に露出している。１３０は
リードフレームにおけるダイパッドに相当する。このよ
うに、樹脂基板１００に銅配線板１０１，１０２，１０
３，…，１０８、ランド１１１，１１２，１１３，…，
１１８、ダイパッド１３０、そして、ダイパッド１３０
には開口（穴）１３１等が形成されている。The holes 122, holes 123, ..., 128 are similar, are exposed on the back surface of the resin substrate 100. Reference numeral 130 corresponds to a die pad in the lead frame. In this way, the copper wiring boards 101, 102, 10 are formed on the resin substrate 100.
3, ..., 108, lands 111, 112, 113 ,.
118, die pad 130, and die pad 130
An opening (hole) 131 and the like are formed in the.
【００３２】本実施例に用いる樹脂基板をよりよく理解
するため、図２に示すように、ダイパッド（金属板、例
えば銅板）１３０の直下も樹脂が削除され開口（穴）１
３１が形成されている。この穴１３１の形成は、ダイパ
ッド１３０からの放熱の機能を果たす。 In order to better understand the resin substrate used in this embodiment, as shown in FIG. 2, the resin is removed just below the die pad (metal plate, for example, copper plate) 130 so that an opening (hole) 1 is formed.
31 is formed. This hole 131 is formed by the die
The function of radiating heat from the pad 130 is fulfilled.
【００３３】この様にして準備された樹脂基板１００の
ダイパッド１３０に、図３に示すように、ＬＳＩ１４０
をダイスボンディングし、さらにＬＳＩ１４０の各電極
から銅配線板１０１，１０２，１０３，…，１０８にワ
イヤボンディングを行う。次に、ＬＳＩ１４０，ワイヤ
１４１，１４２等を保護するためモールド樹脂１４３で
モールドを行う。On the die pad 130 of the resin substrate 100 thus prepared, as shown in FIG.
, And then wire bonding is performed from each electrode of the LSI 140 to the copper wiring boards 101, 102, 103 ,. Next, LSI 140 , wire
Molding is performed with a mold resin 143 to protect 141, 142 and the like.
【００３４】最後に、極通常の手法により半田ボール１
５２，１５３を穴１２１，１２２，１２３，１２４，
…，１２８の露出面に設置して一個のパッケージとす
る。このＬＳＩが放熱を特に必要とする場合は、ダイパ
ッド１３０の裏面にも半田等のダイパッド（金属）１５
１を設置し、配線基板に熱的に接続させ放熱効果をあげ
ることができる。Finally, the solder ball 1
52, 153 through holes 121, 122, 123, 124,
… Installed on 128 exposed surfaces to form one package. If the LSI requires a particularly heat dissipation, die Pas head such as solder on the back surface of the die pad 130 (metal) 15
1 can be installed and thermally connected to the wiring board to enhance the heat dissipation effect.
【００３５】図３において、モールド樹脂１４３を用い
てモールドするが、その場合、全面にモールドする場合
もある。いわゆる、ポッティング剤をポッティングする
のみでもよい。１４１はＬＳＩ１４０の電極から銅配線
板１０４にボンディングされたワイヤであり、１４２は
ＬＳＩ１４０の電極から銅配線板１０８にボンディング
されたワイヤである。In FIG. 3, the molding resin 143 is used for molding, but in this case, the entire surface may be molded. The so-called potting agent may only be potted. Reference numeral 141 is a wire bonded from the electrode of the LSI 140 to the copper wiring board 104, and 142 is a wire bonded from the electrode of the LSI 140 to the copper wiring board 108.
【００３６】そして、半田ボール１５２はランド１１４
に、半田ボール１５３はランド１１８に接続されてい
る。Then, the solder ball 152 is connected to the land 114.
In addition, the solder ball 153 is connected to the land 118.
【００３７】図４は本発明の第２実施例を示すＬＳＩを
実装するための単層の樹脂基板の平面図、図５はその樹
脂基板にＬＳＩを実装した小型パッケージの断面（図４
のＢ−Ｂ′線に対応する断面）図である。以下、第１実
施例と同じ部分の説明は省略する。FIG. 4 is a plan view of a single-layer resin substrate for mounting an LSI showing the second embodiment of the present invention, and FIG. 5 is a cross section of a small package in which the LSI is mounted on the resin substrate (see FIG. 4).
FIG. 7 is a cross-sectional view taken along line BB ′ in FIG. Hereinafter, the description of the same parts as those in the first embodiment will be omitted.
【００３８】上記第１実施例では配線基板に接続するた
めの半田ボール１５２，１５３は、ＬＳＩ１４０の周囲
に存在した。しかし、よりパッケージの寸法を小さくす
るため第２実施例では、その半田ボールのほとんどをＬ
ＳＩの直下に設置する。In the first embodiment, the solder balls 152 and 153 for connecting to the wiring board are present around the LSI 140. However, in order to further reduce the package size, in the second embodiment, most of the solder balls are L
Install directly under SI.
【００３９】これらの図に示すように、銅配線板２０１
の先端にあるランド２１１はＬＳＩ２４０の直下に存在
する。２２１，２２４，２２８はランド２１１，２１
４，２１８における樹脂にあけられた穴である（第１実
施例と同様である）。銅配線板２０２は本実施例では、
ＬＳＩ２４０の直下にはない。銅配線板２０４に連なる
ランド２１４は直下に存在する。以下同様である。図４
の一点破線２３１は銅配線板２０１，２０３，２０４，
２０５，２０７，２０８の上に塗布された絶縁シートで
ある。As shown in these figures, the copper wiring board 201
The land 211 at the tip of the is located immediately below the LSI 240. 221, 224 , and 228 are lands 211 and 21.
4 and 218 are holes formed in the resin (similar to the first embodiment). In this embodiment, the copper wiring board 202 is
It is not directly under the LSI 240. The land 214 connected to the copper wiring board 204 exists immediately below. The same applies hereinafter. Figure 4
The dashed-dotted line 231 indicates the copper wiring boards 201, 203, 204,
It is an insulating sheet applied on 205, 207 and 208.
【００４０】この基板の絶縁シート２３１にＬＳＩ２４
０のダイスボンドを行い、次にワイヤボンド、樹脂２４
３を被着した後、樹脂基板２００の樹脂側（本発明では
裏面と記載）から穴２２８，２２４に半田ボール２３
８，２３４を配置する。なお、図５において、２４１、
２４２はワイヤ、２４３はモールド樹脂である。The LSI 24 is formed on the insulating sheet 231 of this substrate.
0 die bond, then wire bond, resin 24
3 is deposited, the solder ball 23 is inserted into the holes 228 and 224 from the resin side of the resin substrate 200 (described as the back surface in the present invention).
8, 234 are arranged. In FIG. 5, 241,
242 is a wire and 243 is a mold resin.
【００４１】図６は本発明の第３実施例を示すＬＳＩを
実装するための単層の樹脂基板の平面図、図７はその樹
脂基板にＬＳＩを実装した小型パッケージの断面（図６
のＣ−Ｃ′線断面）図である。FIG. 6 is a plan view of a single-layer resin substrate for mounting an LSI showing the third embodiment of the present invention, and FIG. 7 is a cross section of a small package in which the LSI is mounted on the resin substrate (see FIG. 6).
9 is a cross-sectional view taken along line CC ′ of FIG.
【００４２】この実施例では搭載するＬＳＩにバンプを
形成し、フリップチップ方式により基板にひとまず実装
し、チップサイズパッケージとし、次に、そのチップサ
イズパッケージを回路基板に実装する形態をとる。In this embodiment, bumps are formed on the LSI to be mounted and mounted on a substrate by a flip chip method to form a chip size package, and then the chip size package is mounted on a circuit board.
【００４３】図６において、既に述べた様に３００は樹
脂基板であり、例えば、絶縁層に金属板を張り付け、こ
の金属板を所望の形状にエッチング等により加工形成し
たものである。点線で囲った部分にＬＳＩ３５０が搭載
される。３０１，３０２，３０３，３０４，…３０８は
加工形成された銅等による金属配線板で、この部分にＬ
ＳＩ３５０の各電極からワイヤがボンドされる。In FIG. 6, as already described, 300 is a resin substrate, which is formed by, for example, attaching a metal plate to an insulating layer and processing the metal plate into a desired shape by etching or the like. The LSI 350 is mounted in the portion surrounded by the dotted line. Designated by 301, 302, 303, 304, ...
Wires are bonded from each electrode of SI350.
【００４４】３１１，３１２，３１３，３１４，…３１
８は、それぞれ金属配線板３０１，３０２，３０３，３
０４，…３０８と電気的に連なったランドであり、点線
３５０の内側に設置されている。３２１，３２２，３２
３，３２４，…３２８は各ランド３１１，３１２，３１
３，３１４，…３１８の部分に絶縁層のみに形成された
穴でありＬＳＩの搭載されない側には銅板が露出してい
る。311, 312, 313, 314, ... 31
8 are metal wiring boards 301, 302, 303, 3 respectively
04, ... 308 are electrically connected to the land, and are installed inside the dotted line 350. 321, 322, 32
3, 324, ... 328 are the lands 311, 312, 31
.. 318 are holes formed only in the insulating layer, and a copper plate is exposed on the side where the LSI is not mounted.
【００４５】一点破線３４１はこの基板に接着された絶
縁シートであり、ランド３１１，３１２，３１３，３１
４，…３１８の内側に存在する様に設置される。One-dot broken line 341 is an insulating sheet adhered to this substrate, and lands 311, 312, 313, 31.
It is installed so that it exists inside 4, ... 318.
【００４６】このような基板にＬＳＩ３５０をフリップ
チップ実装した状態が図７に示されており、図６のＣ−
Ｃ′線に沿う断面図である。図において、３４４、３４
８はＬＳＩ３５０に形成されたバンプであり、穴３２
４，３２８の部分に半田ボール３３４，３３８が設置さ
れている。必要に応じて樹脂モールドする。FIG. 7 shows a state in which the LSI 350 is flip-chip mounted on such a substrate.
It is sectional drawing which follows the C'line. In the figure, 344, 34
Reference numeral 8 is a bump formed on the LSI 350, and has a hole 32.
Solder balls 334, 338 are installed at the portions 4, 328. Resin mold if necessary.
【００４７】次に、本発明の第４実施例について説明す
る。Next, a fourth embodiment of the present invention will be described.
【００４８】この第４実施例では本発明のチップサイズ
パッケージと外部回路との電気接続に半田ボール等は使
用せずパッケージの配線板の一部を加工して接続端子と
する手法について説明する。In the fourth embodiment, a method will be described in which a solder ball or the like is not used for electrical connection between the chip size package of the present invention and an external circuit and a part of the wiring board of the package is processed to be a connection terminal.
【００４９】図８は本発明の第４実施例を示すＬＳＩを
実装するための単層の樹脂基板の平面図、図９は図８の
Ｄ−Ｄ′断面図、図１０はその樹脂基板を有する小型パ
ッケージの断面図である。FIG. 8 is a plan view of a single-layer resin substrate for mounting an LSI showing the fourth embodiment of the present invention, FIG. 9 is a sectional view taken along the line DD ′ of FIG. 8, and FIG. 10 shows the resin substrate. It is sectional drawing of the small package which it has.
【００５０】これらの図に示すように、４００は配線板
を支える絶縁基板、配線板４０１，４０２，４０３，…
４０８等にＬＳＩが接続される。４２１，４２２，４２
３，４２４，…４２８は絶縁板に形成された穴である。
４１１は配線板４０１に連なり外部回路と接続する端子
である。４１４は配線板４０４に連なり外部基板と接続
する端子である。同様に、４１８は配線板４０８に連な
り外部回路に接続する端子である。As shown in these figures, 400 is an insulating substrate for supporting the wiring board, and wiring boards 401, 402, 403, ...
An LSI is connected to 408 and the like. 421, 422, 42
3, 424, ... 428 are holes formed in the insulating plate.
Reference numeral 411 is a terminal connected to the wiring board 401 and connected to an external circuit. Reference numeral 414 is a terminal connected to the wiring board 404 and connected to an external substrate. Similarly, 418 is a terminal connected to the wiring board 408 and connected to an external circuit.
【００５１】端子４１１は穴４２１の場所で宙に浮いて
いる。端子４１４は穴４２４の場所で宙に浮いている。
端子４１８は穴４２８で宙に浮いている。他も同様であ
る。この様な構造は通常の技術で容易に作製できる。例
えば、穴を予め形成した絶縁基板に金属板を張り付け、
これを表面からエッチングすればよい。The terminal 411 is suspended in the air at the hole 421. The terminal 414 is suspended in the air at the hole 424.
The terminal 418 is suspended in the air by the hole 428. Others are the same. Such a structure can be easily manufactured by an ordinary technique. For example, attach a metal plate to an insulating substrate with preformed holes,
This may be etched from the surface.
【００５２】次に、宙に浮いたこれら端子を加工する。
この加工も通常の手段で容易に実現できる。端子４１
４，４１８は外部回路と接続し易いように変形してい
る。Next, these terminals floating in the air are processed.
This processing can also be easily realized by ordinary means. Terminal 41
4, 418 are deformed so as to be easily connected to an external circuit.
【００５３】ＬＳＩを接続した状態が図１０に示されて
いるが、要部を明確にするために、絶縁シートやモール
ド樹脂は図示されておらず、省略されている。FIG. 10 shows the state in which the LSIs are connected, but the insulating sheet and the molding resin are not shown and are omitted for the sake of clarifying the main part.
【００５４】また、４５４，４５８はＬＳＩ４５０に形
成されたバンプであり、配線板４０４，４０８に接続さ
れている。Further, reference numerals 454 and 458 are bumps formed on the LSI 450 and are connected to the wiring boards 404 and 408.
【００５５】さらに、以下のような利用形態をとること
ができる。Furthermore, the following usage forms can be adopted.
【００５６】（１）上記実施例では説明を容易にするた
め（樹脂）基板にＬＳＩを一個搭載した例を説明した
が、複数個搭載することも可能であり、また同時にチッ
プ部品等を搭載することも可能である。(1) In the above embodiment, an example is described in which one LSI is mounted on the (resin) substrate for ease of explanation, but it is also possible to mount a plurality of LSIs, and at the same time, chip parts and the like are mounted. It is also possible.
【００５７】（２）ＬＳＩ、チップ部品群を複数個基板
に搭載後、それぞれを工程の途中、または最後に切り離
すようにしてもよい。(2) After mounting a plurality of LSI and chip component groups on a substrate, they may be separated during or at the end of the process.
【００５８】（３）半田ボールを設置する場合は、半田
レジストの記述は行わなかったが、基板の絶縁層部分に
レジスト層の役目を兼ねさせたためであり、改めて半田
レジスト層を塗布するようにしてもよい。(3) When the solder balls were set, the solder resist was not described, but it is because the insulating layer portion of the substrate also serves as the resist layer. Therefore, the solder resist layer should be applied again. May be.
【００５９】（４）第２実施例において、絶縁シートを
用いた。この絶縁シートはＬＳＩをダイスボンドすると
きの接着剤で代用することができる。(4) An insulating sheet was used in the second embodiment. This insulating sheet can be replaced with an adhesive when dicing the LSI.
【００６０】（５）第３実施例においては、バンプを用
いたが、そのバンプは金、銅等の場合、鉛−錫半田の場
合等がある。また、絶縁シートはバンプが接続時溶融し
て流出するのを防ぐ半田ダムの役割を持たせるもので、
金、銅等を用いた場合は特に必要としなかった。(5) Although the bumps are used in the third embodiment, the bumps may be gold, copper or the like, or may be lead-tin solder or the like. Also, the insulating sheet has a role of a solder dam that prevents the bumps from melting and flowing out during connection.
When gold or copper was used, it was not necessary.
【００６１】（６）第４実施例においては、ＬＳＩがフ
リップチップ実装されているが、この実装方法に限った
ものではなく、ワイヤボンド実装等他の実装方法によっ
てもよい。また、外部回路との接続場所が常にＬＳＩ直
下にある必要はない。(6) Although the LSI is flip-chip mounted in the fourth embodiment, the mounting method is not limited to this, and another mounting method such as wire bond mounting may be used. Further, the connection location with the external circuit does not always have to be directly under the LSI.
【００６２】更に、単層配線基板の配線の先端部分を加
工して接続端子とする説明を行ったが、必ずしも先端で
有る必要はなく、途中部分を開口（スルーホール）上に
浮かし、これを加工するようにしてもよい。Further, although the description has been given that the tip portion of the wiring of the single-layer wiring board is processed to be the connection terminal, it does not necessarily have to be the tip, and the middle portion is floated on the opening (through hole) and this is used. It may be processed.
【００６３】次に、本発明の第５実施例について説明す
る。Next, a fifth embodiment of the present invention will be described.
【００６４】図１３〜図１８は本発明の第５実施例を示
す構成図であり、図１３は本発明の第５実施例を示すＬ
ＳＩの実装基板を示す斜視図、図１４は図１３のＥ−
Ｅ′線断面図、図１５はそのＬＳＩの実装基板の平面
図、図１６は本発明の第５実施例を示す小型パッケージ
の製造工程断面図である。13 to 18 are block diagrams showing a fifth embodiment of the present invention, and FIG. 13 is an L showing the fifth embodiment of the present invention.
FIG. 14 is a perspective view showing a mounting board of SI, and FIG.
FIG. 15 is a plan view of the LSI mounting substrate, and FIG. 16 is a cross-sectional view of a manufacturing process of a small package showing a fifth embodiment of the present invention.
【００６５】図１３において、５００は金属基板、例え
ばコバール板または銅板であり、３０〜１００μｍ厚で
ある。この金属基板５００にＬＳＩ５１１，５１２，５
１３，５１４，５１５，５１６，…を規則正しくダイス
ボンドする。例えば、ＬＳＩ５１１とＬＳＩ５１２との
間隔Ｌ1 、ＬＳＩ５１１とＬＳＩ５１４との間隔Ｌ2は
既知である。お互いの角度も既知である。５０１，５０
２…はボンディングを行う場合の基準孔である。基準孔
５０１，５０２…と各ＬＳＩとの位置関係は既知であ
る。In FIG. 13, reference numeral 500 denotes a metal substrate, such as a Kovar plate or a copper plate, which has a thickness of 30 to 100 μm. LSIs 511, 512, 5 are mounted on the metal substrate 500.
Die-bonds 13, 514, 515, 516, ... Regularly. For example, the distance L 1 between the LSI 511 and the LSI 512 and the distance L 2 between the LSI 511 and the LSI 514 are known. The angles of each other are known. 501,50
2 ... Reference holes for bonding. The positional relationship between the reference holes 501, 502 ... And each LSI is known.
【００６６】また、５２１，５２２，５２３，…，５３
１，５３６は、ＬＳＩ５１１の各々のパッド（電極）か
ら金属基板５００に張られたワイヤである。これらは通
常のワイヤボンドによるものである。同様に、５４１，
５４２，５４３，…，５５６はＬＳＩ５１２の各パッド
と金属基板５００をつなぐワイヤ、５６１，…５６３，
…，５７１はＬＳＩ５１４から金属基板５００にボンド
されたワイヤである。Further, 521, 522, 523, ..., 53
Reference numerals 1 and 536 are wires extending from the pads (electrodes) of the LSI 511 to the metal substrate 500. These are by normal wire bonding. Similarly, 541
, 556 are wires for connecting the respective pads of the LSI 512 and the metal substrate 500, 561, ... 563 ,
..., 57 1 is a wire that is bonded to the metal substrate 500 from LSI514.
【００６７】点線で示された円部６１０は金属基板５０
０における位置を示すもので、円部６１０にワイヤ５２
１が接続される。同様に円部６１１にワイヤ５２２が接
続され、円部６１２にワイヤ５２３が接続される。円部
６３１にはワイヤ５６３が、円部６３２にはワイヤ５７
１が接続されている。各円部はその位置が既知である。The circle 610 indicated by the dotted line is the metal substrate 50.
The position of the wire 52 on the circle 610.
1 is connected. Similarly, the wire 522 is connected to the circle 611, and the wire 523 is connected to the circle 612. The wire 563 is attached to the circular portion 631, and the wire 57 is attached to the circular portion 632.
1 is connected. The position of each circle is known.
【００６８】上記したように、金属基板５００にＬＳＩ
がダイスボンド、ワイヤボンドされた後、全面に樹脂
（ここでは、エポキシ樹脂）を被着した。図１４におい
て、６５０は樹脂であり、この樹脂６５０を押圧しつつ
加熱硬化させた。As described above, the LSI is formed on the metal substrate 500.
After die-bonding and wire-bonding, a resin (here, epoxy resin) was applied to the entire surface. In FIG. 14, 650 is a resin, and the resin 650 was heated and cured while being pressed.
【００６９】この工程では金属基板５００をホットプレ
スにセットし、その表面からプレスを行った（この工程
は理解が容易であるので図示していない）。In this step, the metal substrate 500 was set in a hot press and pressed from the surface (this step is not shown because it is easy to understand).
【００７０】なお、今回はモールド金型は用いないの
で、樹脂６５０と金属基板５００、樹脂６５０とＬＳＩ
５１１，５１２，５１３，…との密着を良くするため
の、カップリング剤を十分に活用することができた。ま
た、樹脂６５０に離型剤は添加しなかった。Since the molding die is not used this time, the resin 650 and the metal substrate 500, the resin 650 and the LSI.
It was possible to fully utilize the coupling agent for improving the close contact with 511, 512, 513, .... No release agent was added to the resin 650.
【００７１】金属の種類、特にその熱膨張係数、厚さ、
寸法により樹脂との間で応力が許容値以上の値で発生
し、好ましくない状態が生ずることがある。予め金属基
板５００を切断し、樹脂の収縮を許容する方法も有効で
あった。The type of metal, in particular its coefficient of thermal expansion, thickness,
Depending on the dimensions, a stress may occur between the resin and the resin at a value higher than the allowable value, and an unfavorable state may occur. A method of cutting the metal substrate 500 in advance and allowing the resin to shrink is also effective.
【００７２】ホットプレスと樹脂６５０との間には、プ
レス時に薄いエポキシ製のシートを挿入し、シートが樹
脂６５０と接着した状態の時はシートはそのままにし、
剥離作業は行わなかった。A thin epoxy sheet is inserted between the hot press and the resin 650 at the time of pressing, and when the sheet is adhered to the resin 650, the sheet is left as it is.
No peeling work was performed.
【００７３】プレスに際しては金属基板５００とプレス
板間にスペーサーを入れ、圧力１５ｋｇ／ｃｍ2 、温度
８０℃で加圧時間１時間にわたって硬化した。スペーサ
ーの寸法により樹脂の厚さをコントロールでき、また加
圧硬化させることにより、ＬＳＩ等の存在による表面の
凹凸も発生していなかった。At the time of pressing, a spacer was placed between the metal substrate 500 and the pressing plate, and the resin was cured at a pressure of 15 kg / cm 2 and a temperature of 80 ° C. for a pressing time of 1 hour. The thickness of the resin can be controlled by the dimensions of the spacer, and the surface unevenness due to the presence of LSI and the like did not occur due to pressure hardening.
【００７４】次に、金属基板５００を所望の形状にエッ
チングすることを試みた。金属基板５００は通常の金属
を用いているので、そのエッチング加工は既存の技術を
用いることができた。例えば、金属基板５００の表面に
ドライフィルムを被着し、マスクを用いて現像後、エッ
チング液で不要な部分を除去する。位置合わせは基準孔
５０１，５０２…等を用いた。金属基板５００が銅の場
合は、塩化鉄、塩化錫等による良好なエッチング液が開
発されている。コバール等他の金属についても同様であ
る。Next, an attempt was made to etch the metal substrate 500 into a desired shape. Since the metal substrate 500 uses a normal metal, an existing technique can be used for the etching process. For example, a dry film is adhered to the surface of the metal substrate 500, development is performed using a mask, and an unnecessary portion is removed with an etching solution. The reference holes 501, 502, ... Are used for alignment. When the metal substrate 500 is copper, a good etching solution using iron chloride, tin chloride or the like has been developed. The same applies to other metals such as Kovar.
【００７５】図１５はエッチング終了後の金属基板であ
る。５１１Ａはその裏面に図１のＬＳＩ５１１が搭載さ
れた部分であり、リードフレームのダイパッドに相当
し、図１３ではＬＳＩ５１１の周辺に点線でその位置が
示されている。５１２Ａ，５１３Ａ，…等についても同
様である。FIG. 15 shows the metal substrate after etching is completed. 511A is a portion on the back surface of which the LSI 511 of FIG. 1 is mounted and corresponds to the die pad of the lead frame. In FIG. 13, the position is shown by a dotted line around the LSI 511. The same applies to 512A, 513A, ...
【００７６】また、円部６１０の裏面にはワイヤ５２１
（図１３参照）がつながっている。円部６１１の裏面に
はワイヤ５２２（図１３参照）がつながっている。他の
円部についても同様である。Further, a wire 521 is provided on the back surface of the circular portion 610.
(See FIG. 13) are connected. A wire 522 (see FIG. 13) is connected to the back surface of the circular portion 611. The same applies to the other circles.
【００７７】図１６は金属基板のエッチング後の工程断
面図である。つまり、図１３のＡ−Ａ′線に沿った断面
図である。FIG. 16 is a sectional view of a step after the etching of the metal substrate. That is, it is a cross-sectional view taken along the line AA ′ of FIG.
【００７８】まず、図１６（ａ）に示すように、ＬＳＩ
５１１，５１４は樹脂６５０で封止されている。First, as shown in FIG.
511 and 514 are sealed with resin 650.
【００７９】次に、図１６（ｂ）に示すように、上記し
た全ての円部に半田ボールを接続するために、これら円
部の接続場所以外の部分に半田レジスト７０１をコーテ
ィングする。Next, as shown in FIG. 16B, in order to connect the solder balls to all the above-mentioned circles, the solder resist 701 is coated on the portions other than the connection places of these circles.
【００８０】次いで、図１６（ｃ）に示すように、通常
の半田ボール形成方法により、半田ボール７０２，７０
３を形成した後、最後の工程として図１５に示した一点
破線Ｃ１，Ｃ３，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８，…に沿
ってカッティングを行う。Next, as shown in FIG. 16C, the solder balls 702, 70 are formed by a normal solder ball forming method.
After 3 is formed, as the final step, cutting is performed along the dashed lines C1, C3, ..., C2, C4, C6, C8 ,.
【００８１】次に、ＬＳＩの放熱を良好にするため、図
１６（ｄ）に示すように、５１１Ａ，５１２Ａ、５１３
Ａ，…にも半田等を被着し、基板との熱的接触を改良す
ることも可能である。ここでは、熱伝導良好材７０４を
半田ボールとともに具備した状況を示す。Next, in order to improve the heat dissipation of the LSI, as shown in FIG. 16D, 511A, 512A and 513 are used.
It is also possible to apply solder or the like to A, ... To improve the thermal contact with the substrate. Here, the situation is shown in which the material 704 having good thermal conductivity is provided together with the solder balls.
【００８２】図１７は本発明の第６実施例を示すＬＳＩ
の実装基板の平面図である。FIG. 17 is an LSI showing a sixth embodiment of the present invention.
3 is a plan view of the mounting board of FIG.
【００８３】図１７において、１０００は支持体であ
り、これに金属片（矩形部）１２１０，１２２０，１２
３０，１２４０，１２５０，１２６０、また、金属片
（円部）１０１０、１０２０、…１０５０，…が設置さ
れている。作り方の一例として、１０００は支持体とし
ての接着剤を塗布したカプトンテープであり、これに金
属基板を張り付けた後エッチングにより図に示すような
金属片の配置を得る。In FIG. 17, 1000 is a support, on which metal pieces (rectangular parts) 1210, 1220, 12 are provided.
30, 1240, 1250, 1260 and metal pieces (circle parts) 1010, 1020, ... 1050 ,. As an example of how to make it, 1000 is a Kapton tape coated with an adhesive as a support, and a metal substrate is attached to this and etched to obtain the arrangement of metal pieces as shown in the figure.
【００８４】次いで、金属片１２１０にＬＳＩを図１５
と同じ様にダイボンドしたＬＳＩのパット（電極）から
金属片１０１０，１０２０，…，１０５０…に各々ワイ
ヤボンドを行う。金属片１２２０、１２３０、…につい
ても同様である。Then, the LSI is formed on the metal piece 1210 as shown in FIG.
Similarly, wire bonds are performed from the pads (electrodes) of the die-bonded LSI to the metal pieces 1010, 1020, ..., 1050. The same applies to the metal pieces 1220, 1230, ....
【００８５】更に、エポキシ樹脂を全面に十分に被着
後、既に第１実施例で述べたように、ホットプレスによ
り押圧、加熱しつつ硬化させる。次に、同じように、第
５実施例で示したように、半田レジストの塗布、半田ボ
ールの設置を行いその後、図１７に一点破線で示したＣ
１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８等の位置
をカッティングする。Further, after the epoxy resin is sufficiently adhered to the entire surface, it is hardened while being pressed and heated by the hot press, as already described in the first embodiment. Next, similarly, as shown in the fifth embodiment, application of solder resist and installation of solder balls are performed, and thereafter, C indicated by a dashed line in FIG.
The positions of 1, C3, C5, ..., C2, C4, C6, C8 etc. are cut.
【００８６】図１８は本発明の第７実施例を示すＬＳＩ
の実装基板の平面図、図１９は図１８のＦ−Ｆ′線断面
図である。ここでは、図１８に即して説明するが、他の
小型パッケージ領域においても同様である。この実施例
では金属片が配線の役目も担うものである。FIG. 18 is an LSI showing a seventh embodiment of the present invention.
19 is a plan view of the mounting substrate of FIG. 19 and FIG. 19 is a sectional view taken along line FF ′ of FIG. Here, description will be given with reference to FIG. 18, but the same applies to other small package regions. In this embodiment, the metal piece also serves as a wiring.
【００８７】この図において、金属片４０３０にはＬＳ
Ｉのパッドからのワイヤがボンドされるが金属片４０３
０の裏面には半田ボールは設置されない。金属片４０３
０はこれに連なる配線４０３１を経て金属片４０３２に
達する。配線４０３１はＬＳＩの直下を通過する。この
金属片４０３２の裏面に実装用の半田ボールが形成され
る。In this figure, LS is attached to the metal piece 4030.
Wire from I pad is bonded but metal piece 403
No solder balls are installed on the back surface of 0. Metal piece 403
0 reaches the metal piece 4032 through the wiring 4031 connected to this. The wiring 4031 passes directly under the LSI. Solder balls for mounting are formed on the back surface of the metal piece 4032.
【００８８】また、金属片４０６０にもＬＳＩのパッド
からのワイヤがボンドされるが配線４０６１を通って金
属片４０６２に達し、この金属片４０６２の裏面に半田
ボールが形成される。同様に、金属片４１１０にワイヤ
は接続されるが、金属片４１１０の裏面に半田ボールは
形成されず、これに連なる配線４１１１を通って金属片
４１１２に達し、この金属片４１１２の裏面に半田ボー
ルが設置される。Wires from the pads of the LSI are also bonded to the metal piece 4060, but reach the metal piece 4062 through the wiring 4061, and solder balls are formed on the back surface of the metal piece 4062. Similarly, although a wire is connected to the metal piece 4110, a solder ball is not formed on the back surface of the metal piece 4110, reaches the metal piece 4112 through the wiring 4111 that is continuous with the wire, and the solder ball is formed on the back surface of the metal piece 4112. Is installed.
【００８９】ここで、金属片の形状を得る作業はＬＳＩ
の実装前であっても、樹脂の硬化後であってもよい。Ｌ
ＳＩの固定のためには、配線４１１１，４０３１等の幅
を広く設計することも可能であるし、電気的につながっ
ていない金属片を４２１０′，４２２０′，…の領域に
相当する場所に設置しても良い（図示なし）。Here, the work for obtaining the shape of the metal piece is LSI
Before mounting, or after the resin is cured. L
In order to fix the SI, it is possible to design the wirings 4111, 4031, etc. to have a wide width, and install metal pieces that are not electrically connected at locations corresponding to the regions 4210 ', 4220', .... You may do (not shown).
【００９０】図１９の断面においては、４１００は半田
レジスト、４４０６，４４１６はワイヤ、４５１４はＬ
ＳＩ、４６５０はモールド樹脂である。In the cross section of FIG. 19, 4100 is a solder resist, 4406 and 4416 are wires, and 4514 is L.
SI and 4650 are mold resins.
【００９１】エポキシ樹脂モールド、半田マスクの塗
布、半田ボールの設置、樹脂のカッティング等は第５実
施例及び第６実施例と全く同じである。全工程終了後に
おける図１８のＦ−Ｆ′線に相当する場所の要部断面を
図１９に示す。図１９において４０６０、４０６１は半
田ボールである。Epoxy resin molding, application of solder mask, installation of solder balls, resin cutting and the like are exactly the same as in the fifth and sixth embodiments. FIG. 19 shows a cross section of the main part of a portion corresponding to the line FF ′ in FIG. 18 after the completion of all the steps. In FIG. 19, 40 60 and 40 61 are solder balls.
【００９２】図２０〜図２２は本発明の第８実施例を示
す構成図であり、図２０はそのＬＳＩの実装基板の斜視
図、図２１は図２０の裏面図、図２２は図２０のＧ−
Ｇ′線断面図である。20 to 22 are block diagrams showing an eighth embodiment of the present invention. FIG. 20 is a perspective view of a mounting board of the LSI, FIG. 21 is a rear view of FIG. 20, and FIG. G-
It is a G'line sectional view.
【００９３】この実施例では、いわゆるマルチチップモ
ジュール方式について説明する。In this embodiment, a so-called multichip module system will be described.
【００９４】ＢＧＡに搭載するのは、ＬＳＩ４０２０と
ＬＳＩ４０３０、チップ部品４０４０であり多層配線４
５００を含んでいる。The LSI 4020, the LSI 4030, and the chip component 4040 are mounted on the BGA.
Includes 500.
【００９５】この実施例の工程では、ＬＳＩ４０２０と
ＬＳＩ４０３０、チップ部品４０４０を金属板４０１０
の所定の場所にダイスボンドする（金属板４０１０は第
５実施例におけるものと同様であるので、本実施例では
図示しない）。ダイスボンドは、図２０に示すように行
う。ただし、この工程では基板は４０１０であり、図の
様な配線パターンは、まだ、形成されていない。形成さ
れるとして実装の作業を行う。このダイスボンドの工程
は全く通常の接続技術で行える。In the process of this embodiment, the LSI 4020, the LSI 4030, the chip component 4040 are mounted on the metal plate 4010.
Is die-bonded to a predetermined place (the metal plate 4010 is the same as that in the fifth embodiment, so it is not shown in this embodiment). Dice bonding is performed as shown in FIG. However, the substrate is 4010 in this step, and the wiring pattern as shown in the drawing has not been formed yet. Implementation work is performed as it is formed. This die-bonding process can be performed by a completely ordinary connecting technique.
【００９６】次に、ＬＳＩ４０２０とＬＳＩ４０３０の
各パッドから金属板４０１１に所定の場所にそれぞれワ
イヤボンドする。本ワイヤボンドの要領は第５実施例と
同じである。また、多層配線部４５００をボンディング
技術等で形成する。Next, wires are bonded from the pads of the LSI 4020 and the LSI 4030 to the metal plate 4011 at predetermined locations. The procedure of this wire bond is the same as that of the fifth embodiment. Further, the multilayer wiring part 4500 is formed by a bonding technique or the like.
【００９７】ＬＳＩ、チップ部品及びワイヤの各々のボ
ンディングの順序はこだわらない。The order of bonding each of the LSI, the chip parts and the wires does not matter.
【００９８】これらＬＳＩ４０２０とＬＳＩ４０３０、
チップ部品４０４０、多層配線４５００、ボンディング
された多数のワイヤの群を、図２０に示すように、規則
正しく金属板４０１０に形成していく。These LSI 4020 and LSI 4030,
As shown in FIG. 20, a chip component 4040, a multilayer wiring 4500, and a group of many bonded wires are regularly formed on a metal plate 4010.
【００９９】次に、第５実施例のように、全面にエポキ
シ樹脂４６５０を被着し、ホットプレスで加熱、押圧し
てエポキシ樹脂を硬化させる。さらに、金属板４０１０
の露出している側から、これも、第５実施例と同じ工程
でエッチング加工する。エッチング加工後を図２１に示
す。Next, as in the fifth embodiment, the epoxy resin 4650 is applied to the entire surface and heated and pressed by a hot press to cure the epoxy resin. Furthermore, the metal plate 4010
Etching is also performed from the exposed side in the same step as in the fifth embodiment. FIG. 21 shows the state after the etching process.
【０１００】図２１において、４０７１、４０７２の反
対側の面にはＬＳＩ４０２０、４０３０が接続されてい
る。４０４０はチップ部品である。その他基板４０１０
がエッチング加工されて、金属片４４０１，４４０２，
４４０３，４４０４，４４０５，４４０６，…になる。In FIG. 21, LSIs 4020 and 4030 are connected to the surfaces opposite to 4071 and 4072. 4040 is a chip component. Other substrate 4010
Is etched, metal pieces 4401, 4402,
4403, 4404, 4405, 4406, ...
【０１０１】このＢＧＡでは、接続用の半田ボールは完
成後のモジュールの両端に設置するとした。この方針に
基づいて、既成の手法で半田用レジストを塗布し、次に
半田ボールを設置した。さらに、図２０の一点破線Ｃ
１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８…に沿っ
てカッティングを行った。In this BGA, the solder balls for connection are set at both ends of the completed module. Based on this policy, a resist for solder was applied by an existing method, and then a solder ball was set. Furthermore, the dashed-dotted line C in FIG.
Cutting was performed along 1, C3, C5, ..., C2, C4, C6, C8.
【０１０２】図２２に示すように、カッティングされた
小型パッケージには、半田ボール４０３１，４０３３、
半田レジスト４１００が形成されている。As shown in FIG. 22, solder balls 4031, 4033,
Solder resist 4100 is formed.
【０１０３】図２３は本発明の第９実施例を示すＬＳＩ
の実装基板の平面図、図２４は本発明の第９実施例を示
す小型パッケージの断面（図２３のＨ−Ｈ′線断面）図
である。FIG. 23 is an LSI showing a ninth embodiment of the present invention.
FIG. 24 is a plan view of the mounting board of FIG. 24, and FIG. 24 is a cross-sectional view (cross-section taken along the line HH 'of FIG. 23) of the small package showing the ninth embodiment of the present invention.
【０１０４】この実施例ではＢＧＡの接続用半田ボール
をＬＳＩ直下にも設置するようにしている。In this embodiment, the solder balls for connection of BGA are also installed directly under the LSI.
【０１０５】金属基板（図示なし）に第５実施例と同様
に、複数のＬＳＩをダイスボンドするが、ダイスボンド
前に絶縁シート５２１０，５２２０，…，５２６０をＬ
ＳＩを設置する場所に接着しておく。（図２３は金属片
１０１０をエッチング加工した後の図であるが、ＬＳＩ
１０２１と絶縁シート５２１０等の関係を、この図から
理解することができる）。A plurality of LSIs are diced on a metal substrate (not shown) as in the fifth embodiment, but the insulating sheets 5210, 5220, ...
Adhere to the place where SI is installed. (FIG. 23 is a diagram after etching the metal piece 1010.
The relationship between 1021 and the insulating sheet 5210 and the like can be understood from this figure).
【０１０６】ＬＳＩのダイスボンディング後は、図２３
に示す金属片１０１０，１０２０，１０３０，１０４
０，１０５０，…の各場所にＬＳＩの各パッドからワイ
ヤボンディングを行う。この工程は第１実施例とほぼ同
じである。さらにエポキシ樹脂の被着（図示せず）、加
熱押圧による樹脂硬化を行う。After the die bonding of the LSI, FIG.
Metal pieces 1010, 1020, 1030, 104 shown in
Wire bonding is performed from each pad of the LSI to each location of 0, 1050, .... This step is almost the same as in the first embodiment. Further, an epoxy resin is adhered (not shown) and the resin is cured by heating and pressing.
【０１０７】次に、金属板４０１０を、図２３に示すよ
うに、エッチング加工する。この図において、金属片１
０２０（裏面にワイヤが接続されている）に配線が連な
り、更に、ＬＳＩ０２１の直下にある金属片１０２２に
達している。金属片１０２２には半田ボールが後ほど設
置される。金属片１１２２に関しても同様である。Next, the metal plate 4010 is etched as shown in FIG. In this figure, the metal piece 1
020 Ri wiring is Tsurana <br/> the (wires are connected to the back surface), and further, reaches the metal piece 1022 directly under the LS I021. Solder balls will be installed on the metal pieces 1022 later. The same applies to the metal piece 1122.
【０１０８】半田ボール設置後、図２３の一点破線Ｃ
１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８，…に沿
いカッティングを行う。After installing the solder balls, the dashed line C in FIG.
1, C3, C5, ..., C2, C4, C6, C8 ,.
【０１０９】更に、以下のような利用形態をとることが
できる。Furthermore, the following usage forms can be adopted.
【０１１０】第５実施例で金属基板の材質を、銅、また
はコバールとしたが、これらの金属に限ることではなく
銅合金、または全く他の金属を用いることが可能であ
り、表面のメッキについても規定するものではない。In the fifth embodiment, the material of the metal substrate is copper or kovar. However, the material is not limited to these metals, and copper alloy or any other metal can be used. Is not specified.
【０１１１】金属基板については他の実施例についても
同様である。またその厚さも限定するものではない。The same applies to the other examples regarding the metal substrate. Moreover, the thickness thereof is not limited.
【０１１２】本発明の実施例においては、ＬＳＩの実装
はワイヤボンディングにおいて説明したが、フリップチ
ップ方式等他の方式によっても可能であることは言うま
でもない。In the embodiments of the present invention, the mounting of the LSI has been described by wire bonding, but it goes without saying that other methods such as a flip chip method are also possible.
【０１１３】また、ＬＳＩ等をモールドするモールド材
としてエポキシ樹脂として説明した。使用される状況に
より、例えば、耐熱が必要な雰囲気では耐熱性エポキシ
樹脂、ポリイミド樹脂等が用いられるべきである。Further, the epoxy resin has been described as the molding material for molding the LSI or the like. Depending on the conditions of use, heat-resistant epoxy resin, polyimide resin, etc. should be used in an atmosphere where heat resistance is required.
【０１１４】第５実施例においてホットプレスと樹脂間
にプレス時樹脂膜を挿入するとしたが、これは硬化され
る樹脂とプレスとの接着を防ぐものであり、他の実施例
においても同様である。樹脂膜でなく、紙等であっても
よい。不要な場合も多い。In the fifth embodiment, the resin film is inserted between the hot press and the resin at the time of pressing, but this is to prevent the cured resin and the press from adhering to each other, and the same applies to other embodiments. . Instead of a resin film, paper or the like may be used. Often unnecessary.
【０１１５】上記実施例では、モジュールは外部との接
続を半田ボールで行うと説明した。しかし、状況によっ
ては半田ボールのかわりにリード線、リード端子を接続
することも可能であり、またいわゆるリードレスパッケ
ージと同様な実装方法も可能である。In the above embodiment, it has been described that the module is connected to the outside with solder balls. However, depending on the situation, it is possible to connect a lead wire or a lead terminal instead of the solder ball, and a mounting method similar to a so-called leadless package is also possible.
【０１１６】上記のような構成になっているので、半田
ボールによる接続点を最も効率的な場所に設置すること
が可能となる。With the above-mentioned structure, it becomes possible to install the connection point by the solder ball at the most efficient place.
【０１１７】従来のリードフレームを用いた手法ではＬ
ＳＩのパッドとパッケージのピンとが、そのまま対応し
てしまうので設計の自由度が無く、結果としてＬＳＩを
搭載するプリント基板の配線を大きく引き回す必要もし
ばしば生じた。また、ＢＧＡでも、その内部で配置を変
えようとするとプリント基板の総数が増え、価格上昇に
つながった。In the conventional method using the lead frame, L
Since the SI pad and the package pin correspond to each other as they are, there is no degree of freedom in designing, and as a result, it is often necessary to largely route the wiring of the printed circuit board on which the LSI is mounted. Also, in BGA, if the layout is changed inside, the total number of printed circuit boards will increase, leading to an increase in price.
【０１１８】本発明の構造では簡単に接続点の配置を変
更することができる。In the structure of the present invention, the arrangement of the connection points can be easily changed.
【０１１９】更に、プリント基板を用いないＭＣＭ（マ
ルチチップモジュール）を得ることが可能である。近年
電子機器の発達に伴い、例えば自動車のエンジンの近傍
に低価格のＭＣＭを設置する要望も多い。従来のＦＲ−
４基板からなるモジュールでは耐熱性等に問題があって
搭載は不可能であった。Furthermore, it is possible to obtain an MCM (multi-chip module) that does not use a printed board. With the development of electronic devices in recent years, there are many demands for installing a low-cost MCM near an automobile engine, for example. Conventional FR-
It was impossible to mount a module consisting of four substrates because of problems with heat resistance and the like.
【０１２０】更に、本発明によるＭＣＭでは十分対応が
可能である。Furthermore, the MCM according to the present invention can sufficiently deal with the problem.
【０１２１】また、通常のＢＧＡに比べ、作製するのが
容易である。またプリント基板を用いていないので実装
時反りが生じ難く実装に便利である。Further, it is easier to manufacture than a normal BGA. Further, since no printed circuit board is used, warpage is unlikely to occur during mounting, which is convenient for mounting.
【０１２２】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。Further, the present invention is not limited to the above-mentioned embodiments, and various modifications can be made within the scope of the present invention, and they are not excluded from the scope of the present invention.
【０１２３】[0123]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。As described in detail above, according to the present invention, the following effects can be achieved.
【０１２４】（１）ＬＳＩにバンプを形成することなく
パッケージを作製することが可能であり、しかも単層配
線板を用いるので価格を低く抑えることができる。(1 ) It is possible to manufacture a package without forming bumps on L SI, and since the single-layer wiring board is used, the price can be kept low.
【０１２５】また、単層配線板にＬＳＩを実装し、パッ
ケージを作製するようにしたので、小型化を図るととも
に、価格を低く抑えることができる。Since the LSI is mounted on the single-layer wiring board to produce the package, the size can be reduced and the price can be kept low.
【０１２６】（２）ＬＳＩの周辺に端子を形成するよう
にしたので、上記（１）の構成に加え、端子間の間隔を
十分にとり、確実な接続を行うことができる。(2 ) Since the terminals are formed around the L SI, in addition to the structure of (1) above, a sufficient space can be provided between the terminals to ensure a reliable connection.
【０１２７】（３）単層配線板に形成されるバンプをＬ
ＳＩの面積内に配置するようにしたので、上記（１）の
構成に加え、集積度を高め、小型化を図ることができ
る。(3 ) L the bumps formed on the single- layer wiring board
Since they are arranged within the area of SI, in addition to the configuration of (1) above, the degree of integration can be increased and downsizing can be achieved.
【０１２８】（４）略ＬＳＩの面積を有する単層配線板
にＬＳＩを実装し、パッケージを作製するようにしたの
で、小型化を図るとともに、価格を低く抑えることがで
きる。(4 ) Since the LSI is mounted on the single-layer wiring board having an area of about LSI to manufacture the package, the size can be reduced and the cost can be kept low.
【０１２９】（５）前記単層配線基板の開口から金属配
線板の先端または途中部分が突出した電極部を形成する
ようにしたので、集積度を高めるとともに、低価格のチ
ップサイズパッケージを得ることができる。[0129] (5) the tip or the middle part of the metal wiring board from the front Kitanso wiring board opening was made to form the electrode portion protruding, to increase the degree of integration, obtain a low-cost chip size package be able to.
【０１３０】また、半田ボールを使用しないので接続部
に傷がつき難い。実装前の素子評価にも便利である。Further, since the solder balls are not used, the connecting portion is not easily scratched. It is also convenient for element evaluation before mounting.
【０１３１】（６）簡単な工程で、多くの小型パッケー
ジを低価格で製造することができる。[0131] (6) easy single steps, it is possible to manufacture many small packages at low cost.
【０１３２】（７）従来のプリント基板を用いることな
く、小型パッケージ（ＢＧＡ）を得ることができる。[0132] (7) without using a printed circuit board of the past, it is possible to obtain a compact package (BGA).
【０１３３】（８）プリント基板を用いないので、エポ
キシ樹脂と基板との剥離の心配が無い。いわゆる、モー
ルド用の金型を用いないので、エポキシ樹脂に離型剤を
入れる必要がなく、しかも、金属とエポキシ樹脂との接
着を良くするカップリング剤を十分に用いることができ
る。[0133] (8) does not use the printed circuit boards, worry of separation between the epoxy resin and the substrate is not. Since a so-called molding die is not used, it is not necessary to add a release agent to the epoxy resin, and a coupling agent that improves the adhesion between the metal and the epoxy resin can be sufficiently used.
【０１３４】従って、樹脂と金属、樹脂とＬＳＩとの接
続を確かなものにでき、信頼性の高い小型パッケージを
得ることができる。Therefore, the connection between the resin and the metal and the resin and the LSI can be made reliable, and a highly reliable small package can be obtained.
【０１３５】ＬＳＩのパッドからのワイヤを通った信号
は、直接接続用の半田ボールに至るので、接続距離を短
くでき、電気特性の良好な小型パッケージを得ることが
できる。The signal passing through the wire from the LSI pad reaches the solder ball for direct connection, so that the connection distance can be shortened and a small package having good electric characteristics can be obtained.
【０１３６】工数が少なく、材料も少ないので低価格の
パッケージを得ることができる。Since the number of steps is small and the materials are small, a low-cost package can be obtained.
【０１３７】モールド用の金型が不要なので初期投資が
少ない。Initial investment is small because a mold for molding is unnecessary.
【０１３８】更に、樹脂の硬化時、既に金属片が形成さ
れているので、樹脂と金属との熱膨張係数の違いによる
応力の発生は極めて小さい。Furthermore, since the metal pieces have already been formed when the resin is cured, the generation of stress due to the difference in the coefficient of thermal expansion between the resin and the metal is extremely small.
【図１】本発明の第１実施例を示すＬＳＩを実装するた
めの単層の樹脂基板の平面図である。FIG. 1 is a plan view of a single-layer resin substrate for mounting an LSI showing a first embodiment of the present invention.
【図２】図１のＡ−Ａ′断面図である。FIG. 2 is a sectional view taken along the line AA ′ of FIG.
【図３】本発明の第１実施例を示す樹脂基板を有する小
型パッケージの断面図である。FIG. 3 is a sectional view of a small package having a resin substrate according to the first embodiment of the present invention.
【図４】本発明の第２実施例を示すＬＳＩを実装するた
めの単層の樹脂基板の平面図である。FIG. 4 is a plan view of a single-layer resin substrate for mounting an LSI showing a second embodiment of the present invention.
【図５】本発明の第２実施例を示す樹脂基板にＬＳＩを
実装した小型パッケージの断面（図４のＢ−Ｂ′線に対
応する断面）図である。FIG. 5 is a cross-sectional view (cross-section corresponding to the line BB ′ in FIG. 4) of a small package in which an LSI is mounted on a resin substrate showing a second embodiment of the present invention.
【図６】本発明の第３実施例を示すＬＳＩを実装するた
めの単層の樹脂基板の平面図である。FIG. 6 is a plan view of a single-layer resin substrate for mounting an LSI showing the third embodiment of the present invention.
【図７】本発明の第３実施例を示す樹脂基板にＬＳＩを
実装した小型パッケージの断面（図６のＣ−Ｃ′線に対
応する断面）図である。FIG. 7 is a cross-sectional view (cross-section corresponding to line CC ′ of FIG. 6) of a small package in which an LSI is mounted on a resin substrate showing a third embodiment of the present invention.
【図８】本発明の第４実施例を示すＬＳＩを実装するた
めの単層の樹脂基板の平面図である。FIG. 8 is a plan view of a single-layer resin substrate for mounting an LSI showing a fourth embodiment of the present invention.
【図９】図８のＤ−Ｄ′断面図である。9 is a cross-sectional view taken along the line DD ′ of FIG.
【図１０】本発明の第４実施例を示す樹脂基板を有する
小型パッケージの断面図である。FIG. 10 is a cross-sectional view of a small package having a resin substrate showing a fourth embodiment of the present invention.
【図１１】従来のチップサイズパッケージがセラミック
基板に実装された全体断面図である。FIG. 11 is an overall cross-sectional view of a conventional chip size package mounted on a ceramic substrate.
【図１２】図１１のＡ部拡大断面図である。FIG. 12 is an enlarged cross-sectional view of part A of FIG.
【図１３】本発明の第５実施例を示すＬＳＩの実装基板
を示す斜視図である。FIG. 13 is a perspective view showing an LSI mounting substrate showing a fifth embodiment of the present invention.
【図１４】図１３のＥ−Ｅ′線断面図である。14 is a sectional view taken along line EE ′ of FIG.
【図１５】本発明の第５実施例を示すＬＳＩの実装基板
の平面図である。FIG. 15 is a plan view of an LSI mounting substrate showing a fifth embodiment of the present invention.
【図１６】本発明の第５実施例を示す小型パッケージの
製造工程断面図である。FIG. 16 is a sectional view of a manufacturing process for a small package, which illustrates the fifth embodiment of the present invention.
【図１７】本発明の第６実施例を示すＬＳＩの実装基板
の平面図である。FIG. 17 is a plan view of an LSI mounting substrate showing a sixth embodiment of the present invention.
【図１８】本発明の第７実施例を示すＬＳＩの実装基板
の平面図である。FIG. 18 is a plan view of an LSI mounting substrate showing a seventh embodiment of the present invention.
【図１９】図１８のＦ−Ｆ線断面図である。19 is a cross-sectional view taken along line FF of FIG.
【図２０】本発明の第８実施例を示すＬＳＩの実装基板
の斜視図である。FIG. 20 is a perspective view of an LSI mounting substrate showing an eighth embodiment of the present invention.
【図２１】図２０の裏面図である。21 is a rear view of FIG. 20. FIG.
【図２２】図２０のＧ−Ｇ′線断面図である。22 is a sectional view taken along line GG ′ of FIG.
【図２３】本発明の第９実施例を示すＬＳＩの実装基板
の平面図である。FIG. 23 is a plan view of an LSI mounting substrate showing a ninth embodiment of the present invention.
【図２４】本発明の第９実施例を示す小型パッケージの
断面（図２３のＨ−Ｈ′線に対応する断面）図である。FIG. 24 is a cross-sectional view (cross-section corresponding to the line HH ′ in FIG. 23) of the small package showing the ninth embodiment of the present invention.
１００，２００，３００ 樹脂基板
１０１〜１０８，２０１〜２０８ 銅配線板
１１１〜１１８，２１１，２１４，２１８，３１１〜３
１８ ランド
１２１〜１２８，２２１，２２４，２２８，３２１〜３
２８，４２１〜４２８穴
１３０，１５１，５１１Ａ，５１２Ａ，５１３Ａ，…５
１６Ａ ダイパッド
１３１ 開口（穴）
１４０，２４０，３５０，４５０，５１１〜５１６，１
０２１，４０２０，４０３０，４５１４ ＬＳＩ
１４１，１４２，２４１，２４２，５２１，５２２，５
２３，…５３１，５３６，５４１，５４２，５４３，
…，５５６，５６１，…５６３，…５７１，４４０６，
４４１６ ワイヤ
１４３，２４３，４６５０ モールド樹脂
１５２，１５３，２３４，２３８，３３４，３３８，７
０２，７０３，４０３１，４０３３ 半田ボール
２３１，３４１ 絶縁シート
３０１〜３０８ 金属配線板
３４４，３４８，４５４，４５８ バンプ
４００ 絶縁基板
４０１，４０２，４０３，４０４，…４０１〜４０８
配線板
４１１，４１４，４１８ 端子
５００ 金属基板
５０１，５０２… 基準孔
６１０，６１１，６１２，６１４，６２０，６２１，６
３１，６３２ 円部
６５０，４６５０ 樹脂
７０１，４１００ 半田レジスト
７０４ 熱伝導良好材
１０００ カプトンテープ（支持体）
１０１０，１０２０，１０２２，１０５０，１１６０，
１２１０，１２２０，１２３０，１２４０，１２５０，
１２６０，４０３０，４０３２，４０６０，４０６２，
４１１０，４１１２，４４０１，４４０２，…４４０６
金属片
１０３１，１０６１，１１１１，４０３１，４０６１，
４１１１ 配線
４０１１ 金属板
４０４０ チップ部品
４５００ 多層配線
５２１０，５２２０，…５２６０ 絶縁シート100, 200, 300 Resin substrates 101-108, 201-208 Copper wiring boards 111-118, 211, 214, 218, 311-3
18 lands 121-128, 221, 224, 228, 321-3
28, 421 to 428 holes 130, 151, 511A, 512A, 513A, ... 5
16A die pad 131 openings (holes) 140, 240, 350, 450, 511 to 516, 1
021, 4020 , 4030 , 4514 LSI 141, 142, 241, 242, 521 , 522 , 5
23 , ..., 531,536,541,542,543,
..., 556, 561, ... 563, ... 571, 4406,
4416 Wire 143, 243, 4650 Mold resin 152, 153, 234, 238, 334, 338, 7
02 , 703 , 4031 , 4033 Solder balls 231 , 341 Insulating sheets 301 to 308 Metal wiring boards 344, 348, 454, 458 Bump 400 Insulating substrates 401, 402, 403, 404 , ... 401 to 408
Wiring boards 411, 414 , 418 Terminals 500 Metal boards 501, 502 ... Reference holes 610, 611, 612 , 614 , 620 , 621 , 6
31,632 yen unit 650,4650 resin 701,4100 solder resist 704 thermal conductivity better material 1000 Kapton tape (support) 1010, 1020, 1022, 1050, 1160,
1210, 1220, 1230, 1240, 1250,
1260, 4030, 4032, 4060, 4062
4110, 4112, 4401, 4402, ... 4406
Metal pieces 1031, 1061, 1111, 4031, 4061
4111 wiring 4011 metal plate 4040 chip component 4500 multilayer wiring 5210, 5220, ... 5260 insulating sheet
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−112354（ＪＰ，Ａ) 特開 平７−226454（ＪＰ，Ａ) 特開 平７−66330（ＪＰ，Ａ) 特開 平７−226418（ＪＰ，Ａ) 特開 平３−94431（ＪＰ，Ａ) 特開 平３−94459（ＪＰ，Ａ) 特開 平５−129473（ＪＰ，Ａ) 特開 昭59−208756（ＪＰ，Ａ) 特開 平７−58160（ＪＰ，Ａ) 特開 平８−167676（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 ─────────────────────────────────────────────────── --- Continuation of the front page (56) Reference JP-A-6-112354 (JP, A) JP-A-7-226454 (JP, A) JP-A-7-66330 (JP, A) JP-A-7- 226418 (JP, A) JP-A-3-94431 (JP, A) JP-A-3-94459 (JP, A) JP-A-5-129473 (JP, A) JP-A-59-208756 (JP, A) JP-A-7-58160 (JP, A) JP-A-8-167676 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 23/12
Claims (7)
側の第２の表面とを有し、前記第１の表面と前記第２の
表面とを貫通する第１および第２の貫通孔が設けられた
樹脂基板と、 （ｂ）前記第１の貫通孔を覆うように前記樹脂基板の前
記第１の表面上に形成された金属配線と、 （ｃ）前記第２の貫通孔を覆うように前記樹脂基板の前
記第１の表面側に形成された導電体と、 （ｄ）前記導電体上に搭載された、前記金属配線に電気
的に接続された複数の電極を有する半導体チップと、 （ｅ）前記樹脂基板の前記第２の表面側に形成され、前
記第１の貫通孔内に露出する前記金属配線に接続され
た、配線基板に接続するための接続端子と、（ｆ）前記配線基板と熱的に接続させるために前記第２
の貫通孔内に露出する前記導電体上に設けられた金属
と、 を含むことを特徴とする半導体装置。1. A first and a first surface having a first surface and a second surface opposite to the first surface and penetrating the first surface and the second surface. A resin substrate provided with two through holes; (b) a metal wiring formed on the first surface of the resin substrate so as to cover the first through hole; and (c) the second wiring. A conductor formed on the first surface side of the resin substrate so as to cover the through hole; and (d) a plurality of electrodes mounted on the conductor and electrically connected to the metal wiring. A semiconductor chip having: (e) a connection terminal formed on the second surface side of the resin substrate and connected to the metal wiring exposed in the first through hole for connecting to a wiring substrate (F) In order to make a thermal connection with the wiring board, the second
Metal provided on the conductor exposed in the through hole of
And a semiconductor device comprising:
記樹脂基板は単層基板であることを特徴とする半導体装
置。 2. The semiconductor device according to claim 1, wherein
The resin substrate is a single-layer substrate.
Place
て、前記樹脂基板はガラスエポキシ基板であることを特
徴とする半導体装置。 3. The semiconductor device according to claim 1 or 2.
In addition, the resin substrate is a glass epoxy substrate.
Semiconductor device to collect.
て、前記樹脂基板はポリイミドフィルムであることを特
徴とする半導体装置。 4. The semiconductor device according to claim 1 or 2.
In addition, the resin substrate is a polyimide film.
Semiconductor device to collect.
半導体装置において、さらに、前記導電体を露出する前
記第２の貫通孔内に設けられ、前記導電体と熱的に接続
する金属を備えたことを特徴とする半導体装置。 5. The method according to any one of claims 1 to 4.
In a semiconductor device, before exposing the conductor.
Provided in the second through hole and thermally connected to the conductor.
A semiconductor device comprising a metal for
半導体装置において、前記接続端子は半田ボールである
ことを特徴とする半導体装置。 6. The method according to any one of claims 1 to 5.
In the semiconductor device, the connection terminals are solder balls
A semiconductor device characterized by the above.
半導体装置において、前記半導体チップの裏面が前記導
電体に固定されており、前記電極は前記金属 配線にワイ
ヤを介して接続されていることを特徴とする半導体装
置。 7. The method according to any one of claims 1 to 6.
In a semiconductor device, the back surface of the semiconductor chip is the conductive layer.
Fixed to an electric body, and the electrodes are connected to the metal wiring.
Semiconductor device characterized by being connected through
Place
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22619995A JP3529507B2 (en) | 1995-09-04 | 1995-09-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22619995A JP3529507B2 (en) | 1995-09-04 | 1995-09-04 | Semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002094690A Division JP2002319649A (en) | 2002-03-29 | 2002-03-29 | Semiconductor device |
| JP2002094691A Division JP3686047B2 (en) | 2002-03-29 | 2002-03-29 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974149A JPH0974149A (en) | 1997-03-18 |
| JP3529507B2 true JP3529507B2 (en) | 2004-05-24 |
Family
ID=16841447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22619995A Expired - Fee Related JP3529507B2 (en) | 1995-09-04 | 1995-09-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3529507B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| JP2004186460A (en) * | 2002-12-04 | 2004-07-02 | Sanyo Electric Co Ltd | Method of manufacturing circuit unit |
| JP4744071B2 (en) * | 2003-09-30 | 2011-08-10 | 三洋電機株式会社 | Semiconductor module |
| US20070216033A1 (en) * | 2006-03-20 | 2007-09-20 | Corisis David J | Carrierless chip package for integrated circuit devices, and methods of making same |
| JP6029873B2 (en) * | 2012-06-29 | 2016-11-24 | 新光電気工業株式会社 | Wiring board, method for manufacturing wiring board, and method for manufacturing semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (en) * | 1983-05-12 | 1984-11-27 | Sony Corp | Manufacture of semiconductor device package |
| JP2840316B2 (en) * | 1989-09-06 | 1998-12-24 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
| JP2781018B2 (en) * | 1989-09-06 | 1998-07-30 | 新光電気工業株式会社 | Semiconductor device and manufacturing method thereof |
| JPH05129473A (en) * | 1991-11-06 | 1993-05-25 | Sony Corp | Resin-sealed surface-mounting semiconductor device |
| EP0582052A1 (en) * | 1992-08-06 | 1994-02-09 | Motorola, Inc. | Low profile overmolded semiconductor device and method for making the same |
| JP2708696B2 (en) * | 1993-06-30 | 1998-02-04 | 株式会社ピーエフユー | Semiconductor element mounting connector |
| JPH0758160A (en) * | 1993-08-10 | 1995-03-03 | Nippon Steel Corp | Film carrier and semiconductor device using same |
| JP2674536B2 (en) * | 1993-12-16 | 1997-11-12 | 日本電気株式会社 | Chip carrier semiconductor device and manufacturing method thereof |
| JP3297959B2 (en) * | 1994-02-10 | 2002-07-02 | ソニー株式会社 | Semiconductor device |
| JPH08167676A (en) * | 1994-12-13 | 1996-06-25 | Ibiden Co Ltd | Semiconductor device |
-
1995
- 1995-09-04 JP JP22619995A patent/JP3529507B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0974149A (en) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313547B2 (en) | Manufacturing method of chip size package | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| KR19990083550A (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
| JPH07321248A (en) | Ball grid array semiconductor device and manufacture thereof | |
| US5757068A (en) | Carrier film with peripheral slits | |
| JP3529507B2 (en) | Semiconductor device | |
| JP3686047B2 (en) | Manufacturing method of semiconductor device | |
| JP3339881B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| KR100251868B1 (en) | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof | |
| JPH0864635A (en) | Semiconductor device | |
| JP4175339B2 (en) | Manufacturing method of semiconductor device | |
| JP4260766B2 (en) | Semiconductor device | |
| JP3084648B2 (en) | Semiconductor device | |
| JP4130277B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP3314574B2 (en) | Method for manufacturing semiconductor device | |
| JP3297959B2 (en) | Semiconductor device | |
| JP3739632B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3331146B2 (en) | Manufacturing method of BGA type semiconductor device | |
| JP2006237632A (en) | Semiconductor device | |
| JP3258564B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2006013533A (en) | Semiconductor device | |
| JP2002319649A (en) | Semiconductor device | |
| JP2968704B2 (en) | Semiconductor device | |
| JP2568057B2 (en) | Integrated circuit device | |
| US20030205793A1 (en) | Wire-bonded chip on board package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |