KR200179419Y1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR200179419Y1
KR200179419Y1 KR2019970017177U KR19970017177U KR200179419Y1 KR 200179419 Y1 KR200179419 Y1 KR 200179419Y1 KR 2019970017177 U KR2019970017177 U KR 2019970017177U KR 19970017177 U KR19970017177 U KR 19970017177U KR 200179419 Y1 KR200179419 Y1 KR 200179419Y1
Authority
KR
South Korea
Prior art keywords
die
substrate
package
semiconductor package
base film
Prior art date
Application number
KR2019970017177U
Other languages
Korean (ko)
Other versions
KR19990003579U (en
Inventor
남택환
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019970017177U priority Critical patent/KR200179419Y1/en
Publication of KR19990003579U publication Critical patent/KR19990003579U/en
Application granted granted Critical
Publication of KR200179419Y1 publication Critical patent/KR200179419Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

1. 청구범위에 기재된 고안이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

반도체 패키지(package)에 관한 것으로, 특히 리드 프레임을 사용하지 않음으로써 그 크기를 최소화 할 수 있는 반도체 패키지에 관한 것임.The present invention relates to a semiconductor package, and more particularly to a semiconductor package which can be minimized by not using a lead frame.

2. 고안이 해결하려고 하는 기술적 과제2. The technical problem the invention is trying to solve

종래의 기술은 리드 프레임(lead frame)을 이용하여 다이를 패키지 하므로 공정이 복잡해지고 패키지의 크기(size)나 두께(thickness)가 다이(die) 크기에 비해 커지는 단점이 발생함으로 다핀화 하는데 어려움이 있음.Conventional techniques package the die using a lead frame, which makes the process complicated and difficult to multi-pin because the size or thickness of the package becomes larger than the die size. has exist.

3. 고안의 해결방법의 요지3. Summary of solution of design

웨이퍼(wafer)상태에서 범핑(bumping)된 다이를 리드 프레임을 사용하지 않고 패드 커넥션 홀(pad connection hole)이 형성되어 있는 새롭게 고안된 테이프(tape)에 적착함으로써 다핀화가 가능한 초박형 CSP(Chip Size Package)를 구현함.Ultra-thin CSP (Chip Size Package) that can be pinned by attaching a die bumped in a wafer state to a newly designed tape with pad connection holes formed without using a lead frame. Implement

4. 고안의 중요한 용도4. Important uses of the devise

반도체 소자의 칩 패키지 공정Chip package process of semiconductor device

Description

반도체 패키지{Semiconductor package}Semiconductor Package {Semiconductor package}

본 고안은 반도체 패키지(package)에 관한 것으로, 특히 리드 프레임(lead frame)이 없이 다이를 패키지 할 수 있는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package capable of packaging a die without a lead frame.

반도체 어셈블리(assembly) 분야에서 칩(chip)을 패키지 하는데 사용되어지는 종래의 기술은 대부분이 리드 프레임을 이용하므로 조립 공정 단계가 많고 복잡하며, 크기(size)나 두께(thickness)가 다이의 크기에 비해 훨씬 커지는 단점이 있다. 또한 일반적으로 많이 사용되는 QFP 타입(Quad Flat Package type) 이나 BGA(Ball Grid Array) 형태의 패키지는 와이어 본딩 등을 위하여 리드간의 간격을 최소한으로 줄이는데 한계가 있으며, 이는 패키지의 소형화에 제약으로 작용하게 된다.Conventional techniques used to package chips in the field of semiconductor assembly use many of the assembly processes because most of them use a lead frame, and the size and thickness of the dies vary depending on the die size. There is a disadvantage that is much larger. Also, the commonly used QFP type (Quad Flat Package type) or BGA (Ball Grid Array) type packages have a limit in reducing the gap between leads for wire bonding, etc., which limits the miniaturization of packages. do.

따라서 본 고안은, 다이 크기에 맞게 패키지하여 크기를 줄임으로써 조립 공정을 단축하고 비용을 절감하여 다이를 다핀화 하는데 그 목적이 있다.Therefore, the present invention is intended to shorten the assembly process and reduce the cost by multiplying the die by reducing the size by packaging to fit the die size.

상술한 목적을 달성하기 위한 본 고안에 따른 반도체 패키지는 외곽부에 다수의 패드 커넥션 홀이 형성되어 있는 기판과, 상기 기판의 외곽 상부에 고정되어 있는 베이스 필름과, 상기 베이스 필름의 안쪽에 형성된 각 패드 커넥션 홀 내에 삽입되어 상기 기판의 하부로 노출되는 다수의 솔더 볼과, 상기 기판의 표면에 고정되며, 하부면에는 상기 각 솔더 볼과 전기적으로 연결되는 다수의 범프가 형성되어 있는 다이와, 상기 다이 상부면에 형성되되 상기 다이를 보호하는 금속 봉합판을 포함하여 이루어진 것을 특징으로 한다.The semiconductor package according to the present invention for achieving the above object is a substrate formed with a plurality of pad connection holes in the outer portion, the base film is fixed to the upper portion of the outer substrate, each formed on the inside of the base film A die having a plurality of solder balls inserted into a pad connection hole and exposed to a lower portion of the substrate, fixed to a surface of the substrate, and having a plurality of bumps formed at a lower surface thereof and electrically connected to the respective solder balls; Is formed on the upper surface, characterized in that comprises a metal sealing plate to protect the die.

도 1(a)는 본 고안에 사용되는 테이프 스트립(tape strip)의 부분 평면도.1 (a) is a partial plan view of a tape strip used in the present invention.

도 1(b)는 도 1(a)의 정면도.Figure 1 (b) is a front view of Figure 1 (a).

도 2(a) 내지 도 2(c)는 본 고안에 의한 패키지를 제조하는 단계를 순차적으로 도시한 단면도.2 (a) to 2 (c) are cross-sectional views sequentially showing the steps of manufacturing a package according to the present invention.

* 도면의 주요부분에 대한 기호설명 ** Explanation of Symbols on Major Parts of Drawings *

11 : 기판 12 : 베이스 필름(base film)11 substrate 12 base film

13 : 패드 커넥션 홀(pad connection hole)13: pad connection hole

14 : 접착 테이프 15 : 얇은 구리막(thin Copper layer)14: adhesive tape 15: thin copper layer

16 : 솔더 볼(solder ball) 17 : 범프(bump)16 solder ball 17 bump

18 : 다이(die) 19 : 금속 봉합판(metal plate sealing)18: die 19: metal plate sealing

첨부된 도면을 참조하여 본 고안을 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.

도 1(a)는 본 고안에 의한 다이 패키지 방법에 사용되는 테이프 스트립의 부분 평면도이고, 도 1(b)는 도1(a)의 정면도이다. 본 고안에 사용되는 각 테이프는 도1(a) 및 도1(b)에 도시한 것과 같이 테이프와 같은 얇은 기판(11) 및 베이스 필름(12)으로 구성되어 진다.Figure 1 (a) is a partial plan view of a tape strip used in the die package method according to the present invention, Figure 1 (b) is a front view of Figure 1 (a). Each tape used in the present invention is composed of a thin substrate 11 such as a tape and a base film 12 as shown in Figs. 1 (a) and 1 (b).

도 2(a) 내지 도 2(d)는 본 고안에 의한 패키지를 제조하는 단계를 순차적으로 도시한 단면도이다.2 (a) to 2 (d) are cross-sectional views sequentially illustrating steps of manufacturing a package according to the present invention.

도 2(a)는 도 1(a)의 선 A-A를 따라 절취한 상태의 단면도로써, 다이가 부착되는 테이프의 일부분을 도시한다. 이 테이프 스트립은 다수의 패드 커넥션 홀(pad connection hole;13)이 구성된 얇은 기판(11)과 기판(11)의 외곽부에 양면을 접착 테이프(14)로 고정시킨 베이스 필름(12)으로 구성되어 있다. 각각의 패드 커넥션 홀(13)은 베이스 필름(12)의 내측에 형성되며, 각 패드 커넥션 홀(13)에는 전기적으로 접속이 잘 될 수 있도록 주석(Sn)을 도금(plating)한 후, 패드 커넥션 홀(13)속으로 솔더 볼(16)을 삽입한다. 특히 솔더 볼(16)은 기판(11)의 하부로 노출되도록 삽입한다. 기판(11)의 하부면에는 소자의 구동시 발생하는 열을 방출시킬 수 있도록 얇은 구리막(15)을 부착한다.FIG. 2 (a) is a cross-sectional view taken along the line A-A of FIG. 1 (a), showing a portion of the tape to which the die is attached. The tape strip is composed of a thin substrate 11 composed of a plurality of pad connection holes 13 and a base film 12 fixed to both sides with an adhesive tape 14 on the outer portion of the substrate 11. have. Each pad connection hole 13 is formed inside the base film 12, and each pad connection hole 13 is plated with tin (Sn) to be electrically connected, and then the pad connection. The solder ball 16 is inserted into the hole 13. In particular, the solder ball 16 is inserted to be exposed to the bottom of the substrate (11). A thin copper film 15 is attached to the lower surface of the substrate 11 to release heat generated when the device is driven.

도 2(b)와 같이, 웨이퍼(wafer)상태에서 범프(bump;17)를 형성한 후 분리(sawing)한 다이(die;18)를 기판(11)의 표면에 접착 테이프(14)를 이용하여 접착 고정시킨다. 이 때 기판(11)의 솔더 볼(16)이 삽입되어 있는 패드 커넥션 홀(13)에 범프(17)가 전기적으로 잘 접속 될 수 있도록 히터 블록(heater block)위에 놓고 접착 한다. 따라서 각 패드 커낵션 홀(13)에 삽입 된 솔더 볼(16)과 각 범프(17)를 접속함으로써, 종래의 리드 프레임과 다이간의 연결을 위한 와이어 본딩(wire bonding)공정이 필요없게 됨을 알 수 있다.As shown in FIG. 2B, a die 18 formed after forming a bump 17 in a wafer state and then sawing is used on the surface of the substrate 11 using an adhesive tape 14. To fix it. At this time, the bump 17 is placed on a heater block so as to be electrically connected to the pad connection hole 13 into which the solder ball 16 of the substrate 11 is inserted and bonded. Therefore, by connecting the solder balls 16 and each bump 17 inserted into each pad connection hole 13, it can be seen that a conventional wire bonding process for connecting the lead frame and the die is unnecessary. have.

마지막으로 도 2(c)와 같이, 다이를 보호하기 위해 다이의 상부에 금속 봉합판(metal plate sealing;19)을 씌움으로써 최종적인 패키지가 완성된다.Finally, as shown in Figure 2 (c), the final package is completed by applying a metal plate sealing (19) on top of the die to protect the die.

이와 같이 테이프 스트립의 각 테이프에 패키지 조립이 완료된 후, 각 테이프를 절단하여 각각의 패키지로 분리하게 되며, 기판(11)의 하부로 노출된 각 솔더볼(16)의 하단이 인쇄회로 기판(도시되지 않음)의 패턴에 접속됨으로써 패키지는 회로 기판에 전기적으로 실장된다.After package assembly is completed on each tape of the tape strip as described above, each tape is cut and separated into respective packages, and the lower end of each solder ball 16 exposed to the lower portion of the substrate 11 is a printed circuit board (not shown). Package is electrically mounted on a circuit board.

상술한 바와 같이 본 고안에 의하면, 다이의 크기에 맞게 디자인된 테이프를 사용하는 어셈블리로써 와이어 본딩 성형 공정 및 포밍, 트리밍 공정 등을 실시할 필요가 없으며, 또한 패키지 전체 크기를 다이의 크기 정도로 줄일 수 있어 패키지의 소형화 추세에 부응할 수 있다. 또한 얇은 구리막과 금속 캡(cap)의 사용으로 우수한 열 방출 효과있다.As described above, according to the present invention, the assembly using the tape designed to the size of the die does not need to perform the wire bonding molding process, the forming and the trimming process, and also reduces the overall package size to the size of the die. This makes it possible to meet the trend of miniaturization of packages. In addition, the use of a thin copper film and a metal cap (cap) has excellent heat dissipation effect.

Claims (5)

외곽부에 다수의 패드 커넥션 홀이 형성되어 있는 기판과,A substrate having a plurality of pad connection holes formed at an outer portion thereof; 상기 기판의 외곽 상부에 고정되어 있는 베이스 필름과,A base film fixed to an outer upper portion of the substrate, 상기 베이스 필름의 안쪽에 형성된 각 패드 커넥션 홀 내에 삽입되어 상기 기판의 하부로 노출되는 다수의 솔더 볼과,A plurality of solder balls inserted into each pad connection hole formed inside the base film and exposed to the bottom of the substrate; 상기 기판의 표면에 고정되며, 하부면에는 상기 각 솔더 볼과 전기적으로 연결되는 다수의 범프가 형성되어 있는 다이와,A die fixed to a surface of the substrate and having a plurality of bumps formed on a lower surface thereof and electrically connected to the respective solder balls; 상기 다이 상부면에 위치한 상태로 베이스 필름에 고정되어 상기 다이를 보호하는 금속 봉합판을 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.And a metal encapsulation plate secured to the base film while being positioned on the upper surface of the die to protect the die. 제 1항에 있어서,The method of claim 1, 각 패드 커넥션 홀은 그 표면에 전도성이 양호한 물질이 도금되어 있는 것을 특징으로 하는 반도체 패키지.Each pad connection hole is a semiconductor package, characterized in that the surface is plated with a good conductive material. 제 1항에 있어서,The method of claim 1, 상기 기판의 하부면에 소자의 구동시 발생하는 열을 방출시킬 수 있는 얇은 방열판을 구비한 것을 특징으로 하는 반도체 패키지.And a thin heat sink on the lower surface of the substrate, the thin heat sink capable of dissipating heat generated when the device is driven. 제 1항에 있어서,The method of claim 1, 상기 다이를 기판에 고정시키고 또는 상기 금속 봉합판을 베이스 필름에 고정시키기 위하여 접착 테이프를 이용한 것을 특징으로 하는 반도체 패키지.And an adhesive tape to fix the die to the substrate or to fix the metal sealing plate to the base film. 제 1항에 있어서,The method of claim 1, 상기 방열판은 구리막인 것을 특징으로 하는 반도체 패키지.The heat sink is a semiconductor package, characterized in that the copper film.
KR2019970017177U 1997-06-30 1997-06-30 Semiconductor package KR200179419Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970017177U KR200179419Y1 (en) 1997-06-30 1997-06-30 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970017177U KR200179419Y1 (en) 1997-06-30 1997-06-30 Semiconductor package

Publications (2)

Publication Number Publication Date
KR19990003579U KR19990003579U (en) 1999-01-25
KR200179419Y1 true KR200179419Y1 (en) 2000-05-01

Family

ID=19504869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970017177U KR200179419Y1 (en) 1997-06-30 1997-06-30 Semiconductor package

Country Status (1)

Country Link
KR (1) KR200179419Y1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891650B1 (en) * 2002-08-13 2009-04-02 삼성테크윈 주식회사 Film substrate for semiconductor package and method for manufacturing the same
KR101332866B1 (en) 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891650B1 (en) * 2002-08-13 2009-04-02 삼성테크윈 주식회사 Film substrate for semiconductor package and method for manufacturing the same
KR101332866B1 (en) 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
KR19990003579U (en) 1999-01-25

Similar Documents

Publication Publication Date Title
US7432583B2 (en) Leadless leadframe package substitute and stack package
US7112871B2 (en) Flipchip QFN package
US5302849A (en) Plastic and grid array semiconductor device and method for making the same
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
KR0169820B1 (en) Chip scale package with metal wiring substrate
JP5227501B2 (en) Stack die package and method of manufacturing the same
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
US20060166397A1 (en) Thermal enhanced package for block mold assembly
US20070065984A1 (en) Thermal enhanced package for block mold assembly
JP2002190488A (en) Method for manufacturing semiconductor device and the semiconductor device
KR101119708B1 (en) Land grid array packaged device and method of forming same
JPH10200012A (en) Package of ball grid array semiconductor and its manufacturing method
JP2009537990A (en) Flip chip MLP with folded heat sink
US9899208B2 (en) Molded leadframe substrate semiconductor package
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
KR200179419Y1 (en) Semiconductor package
JPH08241940A (en) Semiconductor device and its manufacture
JPH0964244A (en) Semiconductor device and its manufacture
JP4038021B2 (en) Manufacturing method of semiconductor device
KR100487135B1 (en) Ball Grid Array Package
US20150102425A1 (en) Flip chip contact (fcc) power package
KR0119757Y1 (en) Semiconductor package
KR200159861Y1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee