KR100487135B1 - Ball Grid Array Package - Google Patents

Ball Grid Array Package Download PDF

Info

Publication number
KR100487135B1
KR100487135B1 KR1019970081102A KR19970081102A KR100487135B1 KR 100487135 B1 KR100487135 B1 KR 100487135B1 KR 1019970081102 A KR1019970081102 A KR 1019970081102A KR 19970081102 A KR19970081102 A KR 19970081102A KR 100487135 B1 KR100487135 B1 KR 100487135B1
Authority
KR
South Korea
Prior art keywords
tape
package
grid array
ball grid
die
Prior art date
Application number
KR1019970081102A
Other languages
Korean (ko)
Other versions
KR19990060856A (en
Inventor
남택환
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019970081102A priority Critical patent/KR100487135B1/en
Publication of KR19990060856A publication Critical patent/KR19990060856A/en
Application granted granted Critical
Publication of KR100487135B1 publication Critical patent/KR100487135B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 테이프 다중 볼 그리드 어레이(tape multi ball grid array; TMBGA) 패키지에 관한 것이다. 본 발명의 볼 그리드 어레이 패키지는 다층 기판(multi layer substrate)에 형성된 캐비티(cavity)내에 방열판(heat spreader)을 사이에 두고 범핑 기술(bumping technology)과 TAB 테이프를 이용하여 2개의 다이(die)가 연결되도록 구성하므로써, 다중 칩 모듈(multi chip module; MCM) 패키지 역할을 하면서, 칩 스케일 패키지(chip scale package; CSP)를 구현할 수 있다.The present invention relates to a tape multi ball grid array (TMBGA) package. In the ball grid array package of the present invention, two dies are formed by using a bumping technology and a TAB tape with a heat spreader interposed in a cavity formed on a multi-layer substrate. By configuring the connection, the chip scale package (CSP) may be implemented while serving as a multi chip module (MCM) package.

Description

볼 그리드 어레이 패키지Ball grid array package

본 발명은 테이프 다중 볼 그리드 어레이(tape multi ball grid array; TMBGA) 패키지에 관한 것으로, 특히 2개의 다이(die)를 연결하여 다중 칩 모듈(multi chip module; MCM) 패키지 역할을 하면서, 칩 스케일 패키지(chip scale package; CSP)를 구현할 수 있는 테이프 다중 볼 그리드 어레이 및 그 제조 방법에 관한 것이다. TECHNICAL FIELD The present invention relates to a tape multi ball grid array (TMBGA) package, and in particular, a chip scale package, while acting as a multi chip module (MCM) package by connecting two dies. A tape multi-ball grid array capable of implementing a chip scale package (CSP) and a method of manufacturing the same.

일반적으로, 반도체 소자의 패키지 공정은 반도체 소자의 제조공정을 완료한 후에 실시하며, 그 공정 순서는 웨이퍼 검사(wafer inspection) 단계와, 접착성 필름 위에 웨이퍼를 부착하는 웨이퍼 설치(wafer mounting) 단계와, 여러 개의 칩으로 만들어져 있는 웨이퍼를 칩 별로 분리하기 위해 절단하는 소잉(sawing) 단계와, 패키지 기판에 접착성 물질을 이용하여 다이를 리드 프레임(lead frame)에 부착(attaching)하고, 다이의 패드(pad)와 패키지의 리드를 전도성 금속선을 이용하여 와이어 본딩(wire bonding)하고, 칩 주변에 보호재를 씌우고(molding) 성형하는 다이 본딩(die bonding) 단계와, 기판(PCB)에 장착 가능한 형태로 리드 성형하는 리드 포밍(lead forming)단계와, 이후 마킹(marking), 리드 피니싱(lead finishing), 검사 및 테스트 단계를 거쳐 패키지 공정이 완료된다.In general, the semiconductor device package process is performed after the semiconductor device manufacturing process is completed. The process sequence includes a wafer inspection step, a wafer mounting step of attaching a wafer on an adhesive film, A sawing step of cutting a wafer made of a plurality of chips for each chip, and attaching the die to a lead frame using an adhesive material on the package substrate, and the pad of the die The pad and the lead of the package are wire bonded using conductive metal wires, and a die bonding step of forming and molding a protective material around the chip, and in a form that can be mounted on a PCB. The package process is completed through a lead forming step of lead forming, followed by marking, lead finishing, inspection and testing.

이와 같이 패키지 조립(package assembly) 기술로 개별 소자를 만드는데, 경박 단소화되어가는 전자 제품의 추세에 맞추어 패키지 조립 기술도 더욱 더 얇고 작아지는 패키지 타입(package type)을 필요로 하고 있다.As such, in order to make individual devices using package assembly technology, package assembly technology also requires a package type that is thinner and smaller in accordance with the trend of thin and short electronic products.

따라서, 본 발명은 2개의 다이(die)를 연결하여 다중 칩 모듈(MCM) 패키지 역할을 하면서, 칩 스케일 패키지(CSP)를 구현하여 패키지의 크기를 소형화할 수 있는 테이프 다중 볼 그리드 어레이 패키지를 제공함에 그 목적이 있다. Accordingly, the present invention provides a tape multi-ball grid array package that can reduce the size of a package by implementing a chip scale package (CSP) while acting as a multi-chip module (MCM) package by connecting two dies. Has its purpose.

이러한 목적을 달성하기 위한 본 발명의 볼 그리드 어레이 패키지는 내부 리드 및 외부 리드를 갖는 캐비티가 구비된 다층 기판; 상기 내부 리드에 본딩 되며, 상기 캐비티 내에 설치된 제 1 다이; 상기 제 1 다이상부에 부착된 방열판; 티에이비 테이프를 이용하여 상기 내부 리드와 본딩 되며, 상기 방열판상부에 부착된 제 2 다이; 상기 티에이비 테이프에 연결되며, 상기 외부 리드를 본딩 하는 에이씨에프 테이프; 및 상기 다층 기판의 뒷면에 설치된 솔더 볼을 포함하여 구성된 것을 특징으로 한다.The ball grid array package of the present invention for achieving this object is a multi-layer substrate having a cavity having an inner lead and an outer lead; A first die bonded to the inner lead and installed in the cavity; A heat sink attached to the first die portion; A second die bonded to the inner lead using a TBI tape and attached to an upper portion of the heat sink; An AFC tape connected to the TV tape and bonding the external lead; And solder balls installed on the rear surface of the multilayer substrate.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 테이프 다중 볼 그리드 어레이(TMBGA)가 형성될 다층 기판의 평면도이고, 도 2(a) 내지 도 2(e)는 본 발명의 실시예에 따른 테이프 다중 볼 그리드 어레이 제조 방법을 설명하기 위한 단면도이다.1 is a plan view of a multi-layer substrate on which a tape multi-ball grid array (TMBGA) of the present invention is to be formed, and FIGS. 2 (a) to 2 (e) illustrate a method of manufacturing a tape multi-ball grid array according to an embodiment of the present invention. It is sectional drawing for illustration.

도 1을 참조하면, 다수의 캐비티(cavity; 18)가 형성된 다층 기판(multi layer substrate; 12)이 제공되고, 다층 기판(12)의 각 캐비티(18) 안에는 내부 리드(inner lead; 14)가 형성되고, 각 캐비티(18) 밖에는 외부 리드(out lead; 16)가 형성된다. Referring to FIG. 1, a multi-layer substrate 12 having a plurality of cavities 18 is provided, and an inner lead 14 is formed in each cavity 18 of the multi-layer substrate 12. And an outer lead 16 is formed outside each cavity 18.

도 2(a)를 참조하면, 제 1 범프(bump; 24)가 형성된 제 1 다이(22)를 다층 기판(12)의 캐비티(18) 안에 형성된 내부 리드(14)에 맞추어 설치하여 제 1 범프(24)에 내부 리드(14)가 본딩 되도록 한다. 제 1 범프(24)는 주로 금(Au)으로 형성된다.Referring to FIG. 2 (a), the first die 22 having the first bumps 24 formed thereon is aligned with the inner leads 14 formed in the cavity 18 of the multi-layer substrate 12 to form the first bumps. Let the inner lead 14 bond to 24. The first bump 24 is mainly formed of gold (Au).

도 2(b)를 참조하면, 제 1 다이(22)의 상부면에 제 1 접착 테이프(first adhesive tape; 32)를 부착하고, 방열판(heat spreader; 42)을 제 1 다이(22)가 덮이도록 제 1 접착 테이프(32)를 이용하여 부착한다. 방열판(42)은 산화피막(anodizing)이 입혀진 알루미늄(Al)으로 형성되며, 다이를 수용할 수 있는 "H"자 모양을 갖는다.Referring to FIG. 2B, a first adhesive tape 32 is attached to an upper surface of the first die 22, and a heat spreader 42 is covered with the first die 22. It adheres using the 1st adhesive tape 32 so that it may become. The heat dissipation plate 42 is formed of aluminum (Al) coated with anodizing, and has a "H" shape for accommodating a die.

도 2(c)를 참조하면, 방열판(42)에 제 2 접착 테이프(34)를 부착하고, 제 2 범프(28)가 형성된 제 2 다이(26)를 방열기(42)에 수용되도록 제 2 접착 테이프(34)를 이용하여 부착한다.Referring to FIG. 2 (c), the second adhesive tape 34 is attached to the heat sink 42, and the second die 26 is formed such that the second die 26 having the second bumps 28 is accommodated in the heat sink 42. It attaches using the tape 34.

도 2(d)를 참조하면, 에이씨에프(ACF : anisotropic conductive film) 테이프(38)를 이용하여 외부 리드(16)를 본딩(bonding)하고, 에이씨에프 테이프(38)와 연결되도록 부착된 테에이비(TAB : tape automated bonding) 테이프(38)를 이용하여 제 2 다이(26)의 제 2 범프(28)에 내부 리드(14)를 본딩 한다. 제 2 범프(28)는 제 1 범프(24)와 마찬가지로 주로 금(Au)으로 형성된다.Referring to FIG. 2 (d), an TA is attached to bond the external lead 16 using an anisotropic conductive film (ACF) tape 38 and to be connected to the AC tape 38. The inner lead 14 is bonded to the second bump 28 of the second die 26 using a tape automated bonding (TAB) tape 38. The second bump 28 is formed mainly of gold (Au) like the first bump 24.

도 2(e)를 참조하면, 캐비티(18)의 공간 및 상부를 에폭시 수지(epoxy resin; 44)로 채워 인캡슐(encapsulation)한 후, 다층 기판(12)의 뒷면에 솔더 볼(solder ball; 46)을 설치한다.Referring to FIG. 2E, after encapsulating the space and the upper portion of the cavity 18 with an epoxy resin 44, solder balls are formed on the rear surface of the multilayer substrate 12. 46).

상기한 공정에 의해 도 1에 도시된 다층 기판(12)의 각 캐비티(18)에 소자가 형성되며, 이후 리드 포밍(lead forming) 공정과 각 소자의 개별화(singulation) 공정 등을 거쳐 본 발명의 테이프 다중 볼 그리드 어레이(TMBGA)가 완성된다.By the above process, an element is formed in each cavity 18 of the multilayer substrate 12 shown in FIG. 1, and then, through a lead forming process, a singulation process of each element, and the like. A tape multiple ball grid array (TMBGA) is completed.

본 발명의 테이프 다중 볼 그리드 어레이(TMBGA)는 캐비티(18)가 형성된 다층 기판(12)이 제공되고, 캐비티(18)에 2개의 다이(22 및 26)가 연결(connection)되도록 구성된다. 캐비티(18)의 안에는 내부 리드(14)가 형성되고, 캐비티(18) 밖에는 외부 리드(16)가 형성된다. 캐비티(18)내에는 제 1 및 2 다이(22 및 26)가 방열판(42)을 사이에 두고 형성되되, 제 1 다이(22)는 내부 리드(14)와 본딩 되고, 제 2 다이(26)는 티에이비 테이프(38)를 이용하여 내부 리드(14)와 본딩 된다. 티에이비 테이프(38)는 에이씨에프 테이프(38)와 연결되도록 부착되며, 외부 리드(16)는 에이씨에프 테이프(38)에 의해 본딩 된다. 다층 기판(12)의 하부면에는 솔더 볼(46)이 설치된다. The tape multi-ball grid array (TMBGA) of the present invention is provided with a multi-layer substrate 12 having a cavity 18 formed thereon, and configured so that two dies 22 and 26 are connected to the cavity 18. An inner lead 14 is formed inside the cavity 18, and an outer lead 16 is formed outside the cavity 18. In the cavity 18, first and second dies 22 and 26 are formed with the heat sink 42 interposed therebetween, the first die 22 being bonded with the inner lead 14, and the second die 26. Is bonded with the inner lead 14 using the tie tape 38. The TV tape 38 is attached to be connected with the AFC tape 38, and the outer lead 16 is bonded by the AFC tape 38. Solder balls 46 are provided on the lower surface of the multilayer substrate 12.

상술한 바와 같이, 본 발명은 다층 기판에 형성된 캐비티 내에 방열판을 사이에 두고 2개의 다이가 연결되도록 구성하므로 멀티 칩 모듈(MCM) 패키지 역할을 할 수 있게 하고, 범프를 이용하여 리드를 연결하므로 칩 크기에 가까운 칩 스케일 패키지(PCB)를 구현할 수 있으며, 방열판을 삽입하므로 열 방출 효과가 우수하며, 패키지 조립 공정을 줄일 수 있어 생산성을 높일 수 있다. As described above, the present invention can be configured to serve as a multi-chip module (MCM) package because the two dies are connected to each other with a heat sink in the cavity formed in the multilayer substrate, and the leads are connected using bumps A chip scale package (PCB) close to the size can be realized, and the heat sink is inserted to provide excellent heat dissipation, and the package assembly process can be reduced to increase productivity.

도 1은 본 발명의 테이프 다중 볼 그리드 어레이 패키지가 형성될 다층 기판의 평면도.1 is a plan view of a multi-layer substrate on which a tape multi-ball grid array package of the present invention will be formed.

도 2(a) 내지 도 2(e)는 본 발명의 실시예에 따른 테이프 다중 볼 그리드 어레이 패키지 제조 방법을 설명하기 위한 단면도.2 (a) to 2 (e) are cross-sectional views illustrating a method for manufacturing a tape multi-ball grid array package according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

12: 다층 기판 14: 내부 리드12: multilayer substrate 14: internal lead

16: 외부 리드 18: 캐비티16: external lead 18: cavity

22: 제 1 다이 24: 제 1 범프22: first die 24: first bump

26: 제 2 다이 28: 제 2 범프26: second die 28: second bump

32: 제 1 접착 테이프 34: 제 2 접착 테이프32: first adhesive tape 34: second adhesive tape

36: 에이씨에프 테이프 38: 티에이비 테이프36: A.F. tape 38: T.A. tape

42: 방열판 44: 에폭시 수지42: heat sink 44: epoxy resin

46: 솔더 볼46: solder ball

Claims (4)

내부 리드 및 외부 리드를 갖는 캐비티가 구비된 다층 기판;A multilayer substrate having a cavity having an inner lead and an outer lead; 상기 내부 리드에 본딩 되며, 상기 캐비티 내에 설치된 제 1 다이;A first die bonded to the inner lead and installed in the cavity; 상기 제 1 다이상부에 부착된 방열판;A heat sink attached to the first die portion; 티에이비 테이프를 이용하여 상기 내부 리드와 본딩 되며, 상기 방열판상부에 부착된 제 2 다이;A second die bonded to the inner lead using a TBI tape and attached to an upper portion of the heat sink; 상기 티에이비 테이프에 연결되며, 상기 외부 리드를 본딩 하는 에이씨에프 테이프; 및An AFC tape connected to the TV tape and bonding the external lead; And 상기 다층 기판의 하부면에 설치된 솔더 볼을 포함하여 구성된 것을 특징으로 하는 다중 볼 그리드 어레이 패키지.The multi-ball grid array package comprising a solder ball installed on the lower surface of the multi-layer substrate. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 2 다이는 상기 내부 리드에 본딩하기 위하여 펌프가 형성된 것을 특징으로 하는 다중 볼 그리드 어레이 패키지.And the first and second dies are pumped to bond to the internal leads. 제 2 항에 있어서,The method of claim 2, 상기 범프는 금으로 형성되는 것을 특징으로 하는 다중 볼 그리드 어레이 패키지.And the bumps are formed of gold. 제 1 항에 있어서,The method of claim 1, 상기 방열판은 산화피막이 입혀진 알루미늄으로 형성되며, 상기 제 1 및 2 다이 각각을 수용할 수 있도록 "H"자 모양인 것을 특징으로 하는 다중 볼 그리드 어레이 패키지.The heat sink is formed of anodized aluminum, characterized in that the "H" shape to accommodate each of the first and second die, multiple ball grid array package.
KR1019970081102A 1997-12-31 1997-12-31 Ball Grid Array Package KR100487135B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081102A KR100487135B1 (en) 1997-12-31 1997-12-31 Ball Grid Array Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081102A KR100487135B1 (en) 1997-12-31 1997-12-31 Ball Grid Array Package

Publications (2)

Publication Number Publication Date
KR19990060856A KR19990060856A (en) 1999-07-26
KR100487135B1 true KR100487135B1 (en) 2005-08-10

Family

ID=37303970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081102A KR100487135B1 (en) 1997-12-31 1997-12-31 Ball Grid Array Package

Country Status (1)

Country Link
KR (1) KR100487135B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639556B1 (en) * 2000-01-06 2006-10-31 삼성전자주식회사 Chip scale stack package and manufacturing method thereof
KR100747996B1 (en) * 2001-03-26 2007-08-08 앰코 테크놀로지 코리아 주식회사 Semiconductor package
KR100442880B1 (en) * 2002-07-24 2004-08-02 삼성전자주식회사 Stacked semiconductor module and manufacturing method thereof
KR100701380B1 (en) * 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 Heat spreading type package structure
KR101319393B1 (en) * 2007-02-20 2013-10-17 엘지전자 주식회사 A method producing a boad having multi-chip and a boad having multi-chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613541A (en) * 1992-03-02 1994-01-21 Motorola Inc Three-dimensional multichip semiconductor device which can be laminated and manufacture thereof
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5631497A (en) * 1990-07-11 1997-05-20 Hitachi, Ltd. Film carrier tape and laminated multi-chip semiconductor device incorporating the same
KR19980022344A (en) * 1996-09-21 1998-07-06 황인길 Stacked BGA Semiconductor Package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631497A (en) * 1990-07-11 1997-05-20 Hitachi, Ltd. Film carrier tape and laminated multi-chip semiconductor device incorporating the same
JPH0613541A (en) * 1992-03-02 1994-01-21 Motorola Inc Three-dimensional multichip semiconductor device which can be laminated and manufacture thereof
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
KR19980022344A (en) * 1996-09-21 1998-07-06 황인길 Stacked BGA Semiconductor Package

Also Published As

Publication number Publication date
KR19990060856A (en) 1999-07-26

Similar Documents

Publication Publication Date Title
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7432583B2 (en) Leadless leadframe package substitute and stack package
US6720666B2 (en) BOC BGA package for die with I-shaped bond pad layout
USRE39957E1 (en) Method of making semiconductor package with heat spreader
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US7019406B2 (en) Thermally enhanced semiconductor package
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
JP2546192B2 (en) Film carrier semiconductor device
JP5227501B2 (en) Stack die package and method of manufacturing the same
KR100442880B1 (en) Stacked semiconductor module and manufacturing method thereof
US20030178719A1 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6429043B1 (en) Semiconductor circuitry device and method for manufacturing the same
US20090039485A1 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
US6894904B2 (en) Tab package
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
WO2004070790A2 (en) Molded high density electronic packaging structure for high performance applications
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH10335577A (en) Semiconductor device and its manufacture
KR100487135B1 (en) Ball Grid Array Package
US6339253B1 (en) Semiconductor package
US7579680B2 (en) Packaging system for semiconductor devices
US20040173903A1 (en) Thin type ball grid array package
JP3628991B2 (en) Semiconductor device and manufacturing method thereof
US20240014123A1 (en) Semiconductor device with lead-on-chip interconnect and method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee