JPH07295924A - コンピュータ・バスおよび仲裁方法 - Google Patents

コンピュータ・バスおよび仲裁方法

Info

Publication number
JPH07295924A
JPH07295924A JP5201652A JP20165293A JPH07295924A JP H07295924 A JPH07295924 A JP H07295924A JP 5201652 A JP5201652 A JP 5201652A JP 20165293 A JP20165293 A JP 20165293A JP H07295924 A JPH07295924 A JP H07295924A
Authority
JP
Japan
Prior art keywords
bus
module
arbitration
bup
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5201652A
Other languages
English (en)
Inventor
William N Waggener
エヌ． ワグナー ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lockheed Martin Corp
Original Assignee
Loral Fairchild Corp
Lockheed Martin Fairchild Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Loral Fairchild Corp, Lockheed Martin Fairchild Corp filed Critical Loral Fairchild Corp
Publication of JPH07295924A publication Critical patent/JPH07295924A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/372—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 複数のモジュール間でデータを転送し、バス
仲裁が分散化し、柔軟性のあるコンピュータ・バスを提
供する。 【構成】 複数のデータ・ラインは、バス２０２に接続
されたモジュール２０８間でデータ・ビットを転送する
ように動作可能である。各モジュール２０８に単一の仲
裁ライン２０４が接続され、次のバス・サイクル期間に
バス２０２が使用可能であるかどうかを示すために使用
される。バス２０２上の各モジュール２０８には、次の
ＢＵＰタイム・スロット期間にそのモジュール２０８に
バス２０２へのアクセスを許可するかどうかを各モジュ
ール２０８の優先度に基づいて判断するための仲裁回路
３００が実装されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的には、コンピュ
ータ・バス・アーキテクチャに関し、具体的には、優先
順位付けを柔軟化する分散仲裁手法を含むパケット化通
信を目的とした仮想パケット・バスおよび仲裁方法に関
するものである。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる米国特許出願第０７／９２９，４４５号の明
細書の記載に基づくものであって、当該米国特許出願の
番号を参照することによって当該米国特許出願の明細書
の記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】プロセッサ・モジュール、コントローラ
・モジュール、通信インタフェース（リレー）モジュー
ルなどの複数のモジュールからなるディジタル・コンピ
ュータ・システムでは、これらのモジュール間でデータ
転送を行うことを可能にする媒体が採用されている。採
用されている媒体の代表的なものとしては、バスと呼ば
れる物理データ・チャネル（通信路）がある。バスは各
モジュール上の通信ポートに接続されている。代表的な
データ・バス・アーキテクチャでは、情報はバス上を１
ワード単位で伝達されている。さらに、同じバスを複数
のモジュールが共用しているので、各ワードを送出する
ためにバスをアクセスするとき、モジュール間でバスの
争奪（競合）が起こっている。
【０００４】コンピュータ・バスは、バスに接続された
モジュール間で異種タイプの情報を転送し、その転送を
制御するための多数のラインから構成されているのが代
表的である。従来のバス・アーキテクチャは、パラレル
・データ・バス構造と複数の制御ラインを含んでいる。
データ・バスの代表的なものは、Ｎビット幅になってい
る（ただし、Ｎはワード当たりのビット数である）。
【０００５】時間的には、バスはバス・サイクルと呼ば
れる一連のタイム・スロットに分割されている。バス・
サイクルとは、あるモジュールがバスをアクセスするこ
とを許可される時間期間のことである。従来のバス・ア
ーキテクチャでは、バス・サイクルはクロック・サイク
ルと同じ長さになっている。従って、従来のシステムで
は、各クロック・サイクルごとに１個のＮビット・ワー
ドがモジュールから転送されている。
【０００６】以下のシナリオは、従来のバス・アーキテ
クチャを採用したコンピュータ・システムで普通に行わ
れていることを説明したものである。あるモジュール
（第１モジュール）は、データ・バス上を別のモジュー
ル（第２モジュール）へ送ろうとしている（転送しよう
としている）ワードまたは一連のワードをもっている。
第１モジュールはバスをアクセスしたいことを通知す
る。バスへのアクセスを仲裁する手段は、次のバス・サ
イクルで第１モジュールにアクセスを許可するかどうか
を判断する。第１モジュールにアクセスが許可されなけ
れば、第１モジュールは、アクセスが許可されるまでそ
の要求を繰り返さなければならない。バス・アクセスが
第１モジュールに許可されると、第１モジュールは、バ
スを経由して最初のワードを第２モジュールへ送ること
ができる。このプロセスは、第１モジュールが送ろうと
する後続の各ワードごとになん度も繰り返されなければ
ならない。あるモジュールから複数のワードを転送する
ことが許される場合もあるが、その転送形体は制限され
ている。
【０００７】従来のバス・アーキテクチャは２つの点で
制約がある。１つは、各バス・サイクルごとに転送が許
されるのは、１ワード（または限定された複数ワード転
送）だけという制約である。もう１つは、各種モジュー
ルによるバス・アクセスを制御するために採用されてい
る仲裁手法に制約があることである。
【０００８】バス・アクセスが単一ワードに制限されて
いる、上述の従来バス・アーキテクチャでは、コンピュ
ータ・システムは通信の柔軟性が一定範囲に限られてお
り、どの環境においても最適なシステム・パフォーマン
スが得られるとは限らない。ある種の環境では、コンピ
ュータ・システムは各種の通信ネットワークとのインタ
フェースとなることが要求されている。例えば、コンピ
ュータ・システムに通信コントローラとしての機能をも
たせて、ノードをインタフェースとするネットワーク間
の通信を制御している。別の例では、コンピュータ・シ
ステムは科学計算や事務計算を目的に使用され、データ
を得るためにネットワークとのインタフェースにすぎな
い場合もある。
【０００９】上記環境においてコンピュータの基礎とな
る機能がどのようなものであるかに関係なく、コンピュ
ータに要求されることは、コンピュータがインタフェー
スとなる各種通信ネットワークからデータを受け取り、
時にはデータを通信ネットワーク上に送出することであ
る。これらの通信ネットワークの代表的なものは、パケ
ット・レベルで動作している。つまり、ネットワークは
パケットと定義された単位でデータを転送している。パ
ケットの特性は、どの通信標準によるかに応じて定義さ
れている。パケットは、長さが特定数のビット、または
特定数のオクテット（ｏｃｔｅｔ）として定義されてい
るのが代表的である。例えば、非同期転送モード（Ａｓ
ｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ−
ＡＴＭ）の通信仕様では、５３オクテット・パケットが
定義されている。
【００１０】従来のバス・アーキテクチャで採用されて
いる１ワードまたは限定複数ワード伝送方式は、これら
のパケット・レベル通信標準とは直接に互換性がない。
例えば、あるデータ・パケットがネットワーク・インタ
フェース・カードで受信されたとき、そのパケットは従
来のコンピュータ・バス上を直接に送信することができ
ない。送信するためには、データ・パケットを分解して
から（ｄｅｐａｃｋｅｔｉｚｅ−データをパケットから
取り除くこと）、Ｎビット・ワード単位でバス上を送信
する必要があり、そのデータが別のネットワークを経由
して別の宛先に送られる場合には、パケットに再組み立
てする必要がある。この非互換性の結果、インタフェー
ス・モジュールに追加の回路が必要になる。この追加回
路に要求されることは、インタフェース・カードがデー
タをパケットから取り除き（パケット分解）、再びデー
タをパケットに組み立て、パケット・レベルとワード・
レベルの両方で動作することを可能にすることである。
【００１１】従来のバス・アーキテクチャはその仲裁手
法に制約がある。多くの従来システムでは、バス仲裁は
中央アービタ（ａｒｂｉｔｅｒ）が取り扱っている。こ
れらのシステムでは、各モジュールはバス・アクセス要
求ラインとアクセス許可時にモジュールに通知するライ
ンをもっている。多くの場合、制御ラインが追加され
て、仲裁システムの状態（ステート）などの追加情報が
得られるようにしている。仲裁が集中化されたシステム
では、各モジュールはバス・アクセス要求を中央アービ
タに送信している。各アクセス期間ごとに、中央アービ
タは、要求したモジュールの優先度に基づいてバス・ア
クセスを許可する。
【００１２】他の仲裁方式では、仲裁機能をバスに接続
されたモジュールに分散させている。これらのシステム
では、各モジュールに仲裁回路が置かれて、各モジュー
ル自身がバスへのアクセスが許可されるかどうかを判断
できるようにしている。多くの場合、これらのシステム
では、仲裁の分散化を可能にする仲裁バスが必要であ
る。これらの仲裁バスの代表的なものは、Ｙまたは２Ｙ
ラインの幅になっている（ただし、Ｙはモジュールの個
数である）。集中システムの場合と同様に、バス争奪
は、要求側システムの優先度を判断し、最高優先度の要
求モジュールにアクセスを許可することによって解決し
ている。
【００１３】従来の仲裁手法には、モジュールに優先度
を割り当てる方法に制約があるため、コンピュータ・バ
ス動作の柔軟性に制約がある。この制約は、集中（中
央）仲裁方式と分散仲裁方式の両方に見られる。従来シ
ステムでは、優先度の割当て方法は、さまざまなものが
ある。１つは、物理アドレス、バス・ロケーション、ま
たはモジュールのカード・スロット・ロケーションを基
準にして優先度を割当てる方法である。これらの優先度
は固定しており、モジュールを配置替えするか、そのア
ドレスを変更しない限り、変更ができない。この最初の
方法による優先度割当て手法を採用した従来の仲裁方式
では、時には、優先順位をモジュール・ロケーション間
で回転させることによって柔軟性をもたせている。
【００１４】従来システムで優先度を割り当てる第２の
方法は、初期割当てを行っておき、そのあと、後続の各
バス・サイクルの開始時に各モジュールの優先度を回転
する方法である。この方法では、各モジュールは初期優
先度から始まる。モジュールにアクセスが許可されるた
びに、モジュールの優先度がシフトしていく。ある種の
方式では、各モジュールの優先度はすべてが一定の方法
でインクリメントまたはデクリメントするようになって
いる。
【００１５】
【発明が解決しようとする課題】以上説明したように、
従来のバス・アーキテクチャは次の２点で制約がある。
１つは、各バス・サイクル期間にデータを１ワード単位
でしか転送できないという制約である。もう１つは、採
用されている仲裁手法には、モジュール優先度の割当て
と変更に柔軟性がないという制約である。さらに、従来
の分散仲裁手法では、多数の信号通路、つまり、バス上
のモジュールの個数に比例する個数の信号通路からなる
仲裁バスが必要である。
【００１６】従って、従来のバス・アーキテクチャは、
外部通信ネットワークとのインタフェースとなるときの
柔軟性に制約があり、また、その仲裁およびモジュール
優先度割当て方式に制約がある。
【００１７】本発明は、柔軟性のある分散バス仲裁を含
めて、パケット・レベルでバス通信を行うコンピュータ
・バスおよび仲裁方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明によるバスは、パ
ケット単位でデータを転送する構造になっている。この
場合、パケットは長さがＮビットの複数のワードから構
成されている（ただし、Ｎはデータ・バスの幅であ
る）。
【００１９】本発明による仲裁方式は、バスへのアクセ
スを争奪（競合）する各モジュールにバス仲裁ロジック
が置かれている分散仲裁手法である。各モジュールの仲
裁回路とのインタフェースとなる単一バス仲裁ラインが
設けられている。バス仲裁ロジックは各モジュールの優
先度を判断するためのロジックと、各モジュールにいつ
バス・アクセスを許可すべきかを各モジュールの優先度
に基づいて判断するためのロジックとからなっている。
【００２０】請求項１記載の発明は、コンピュータ・バ
スに接続された複数のモジュール間でデータを転送する
ためのコンピュータ・バスにおいて、（ａ）ワード・ビ
ットを転送するように動作可能な各モジュールに接続さ
れた複数のデータ・ラインと、（ｂ）各モジュールに接
続された単一仲裁ラインと、（ｃ）各モジュールに接続
され、バスをＢＵＰタイム・スロットと呼ばれるサイク
ル期間に時間的に分割するように動作可能なバス・パケ
ット（ＢＵＰ）クロックと、（ｄ）各モジュールに接続
され、前記ＢＵＰタイム・スロットをアクセス・タイム
・スロットに分割するように動作可能なアクセス・タイ
ム・クロックと、（ｅ）バス上の各モジュール用に設け
られ、前記ＢＵＰクロックと、前記仲裁ラインと、前記
アクセス・タイム・クロックとに接続されて、複数のモ
ジュール間のバス争奪を仲裁するように構成された仲裁
回路とを備えたことを特徴とする。
【００２１】請求項２記載の発明は、請求項１に記載の
コンピュータ・バスにおいて、前記ＢＵＰタイム・スロ
ットは、多数のワードからなるパケットが１つの該ＢＵ
Ｐタイム・スロット期間にモジュール間で転送できるだ
けの十分な時間期間であることを特徴とする。
【００２２】請求項３記載の発明は、請求項１に記載の
コンピュータ・バスにおいて、各モジュールの前記仲裁
回路は、（１）前記ＢＵＰクロックに接続された入力
と、コンパレータに接続された出力とをもつステート・
マシンと、（２）前記ステート・マシンに接続された入
力と、フリップフロップに接続された出力とをもち、比
較タイム・パルスを出力するように構成された前記コン
パレータと、（３）前記コンパレータに接続され、前記
仲裁ラインから入力されたバス使用中（ｂｕｓｙ）信号
に応答する第１入力と、バス使用可能信号を出力する出
力とをもつ前記フリップフロップと、（４）前記フリッ
プフロップの出力に接続されたベースと、アースに接続
されたエミッタと、仲裁ラインに接続されたコレクタと
をもち、モジュールが前記バス使用可能信号を肯定した
とき仲裁ラインを低状態にするように動作可能なトラン
ジスタとを備えたことを特徴とする。
【００２３】請求項４記載の発明は、請求項３に記載の
コンピュータ・バスにおいて、前記仲裁回路は、前記Ｂ
ＵＰクロックに接続された第１入力と、前記アクセス・
タイム・クロックに接続された第２入力と、前記コンパ
レータに接続された出力をもつカウンタとをさらに備
え、該カウンタは、該アクセス・タイム・クロックのパ
ルスをカウントし、該ＢＵＰクロックのパルスが現れる
とリセットし、カウンタ値信号を出力するように構成さ
れ、前記ステート・マシンは優先度値信号を前記コンパ
レータに出力するように構成されたことを特徴とする。
【００２４】請求項５記載の発明は、請求項４に記載の
コンパレータ・バスにおいて、前記仲裁回路は、前記フ
リップフロップに接続され、バス要求信号に応答すると
共に、該フリップフロップの該出力に応答し、モジュー
ルがバス・アクセスを要求しているときのみ前記バス使
用可能信号を出力するＡＮＤゲートをさらに備えたこと
を特徴とする。
【００２５】請求項６記載の発明は、請求項４に記載の
コンピュータ・バスにおいて、前記コンパレータはＡＮ
Ｄゲートを介して前記フリップフロップに接続され、該
ＡＮＤゲートは前記仲裁ラインに接続された入力をもつ
ことを特徴とする。
【００２６】請求項７記載の発明は、請求項３に記載の
コンピュータ・バスにおいて、前記仲裁ラインに接続さ
れ、前記バス使用中信号を出力するように構成されたバ
ッファをさらに備えたことを特徴とする。
【００２７】請求項８記載の発明は、請求項３に記載の
コンピュータ・バスにおいて、前記コンパレータはモジ
ュール・アクセス番号を受け取るように構成された入力
をもち、前記ステート・マシンはインクリメントした出
力を出力するように構成され、該ステート・マシンはさ
らに初期設定値を受け取るように構成されたことを特徴
とする。
【００２８】請求項９記載の発明は、請求項８に記載の
コンピュータ・バスにおいて、前記仲裁回路は、前記フ
リップフロップと前記トランジスタとに接続され、バス
要求信号に応答すると共に、該フリップフロップの該出
力に応答して、モジュールがバス・アクセスを要求して
いるときだけ前記バス使用可能信号を出力するＡＮＤゲ
ートをさらに備えたことを特徴とする。
【００２９】請求項１０記載の発明は、請求項８に記載
のコンピュータ・バスにおいて、前記コンパレータはＡ
ＮＤゲートを介して前記フリップフロップに接続され、
該ＡＮＤゲーチは前記仲裁ラインに接続された入力をも
つことを特徴とする。
【００３０】請求項１１記載の発明は、請求項８に記載
のコンピュータ・バスにおいて、前記仲裁ラインとＶcc
間に接続され、前記トランジスタがターン・オンしてい
なければ、該仲裁ラインを高レベルに維持するように構
成されたプル・アップ抵抗をさらに備えたことを特徴と
する。
【００３１】請求項１２記載の発明は、請求項３に記載
のコンピュータ・バスにおいて、前記仲裁ラインは光フ
ァイバ・ケーブルであり、前記仲裁回路はさらに、
（５）Ｖccと前記トランジスタ間に接続され、該トラン
ジスタが前記バス使用可能信号によってターン・オンし
たとき光を放出するように構成された第１ホトダイオー
ドと、（６）Ｖccとアース間に接続され、光ファイバ仲
裁ライン上の光によってターン・オンしたとき低レベル
・バス使用中信号を出力するように構成された第２ホト
ダイオードと、（７）前記第１ホトダイオードからの光
を光フィバ仲裁ラインに結合し、光ファイバ仲裁ライン
から出た光を前記第２ホトダイオードに結合するために
光カプラとを備えたことを特徴とする。
【００３２】請求項１３記載の発明は、請求項１に記載
のコンピュータ・バスにおいて、モジュールの各々に接
続され、モジュール・グループ間の仲裁を行うための複
数の仲裁ラインをさらに備え、前記仲裁回路は前記仲裁
ラインの少なくとも１つに接続されたグループ仲裁ロジ
ックをさらに備えたことを特徴とする。
【００３３】請求項１４記載の発明は、複数のモジュー
ル間で仲裁ラインからなるコンピュータ・バスの争奪が
行ったとき、その仲裁を行う方法であって、（１）バス
をＢＵＰタイム・スロットと呼ばれるバス・サイクルに
時間的に分割するステップであって、該ＢＵＰタイム・
スロットの長さをＢＵＰクロックを使用して定義したス
テップと、（２）前記ＢＵＰタイム・スロットをアクセ
ス・タイム・クロックを使用してさらに複数のアクセス
・タイム・スロットに分割するステップであって、該ア
クセス・タイム・クロックの発生回数は前記ＢＵＰクロ
ックの発生回数の倍数であるステップと、（３）各モジ
ュールについて、モジュールの優先度値を発生したアク
セス・タイム・スロットの数を表す値と比較するステッ
プと、（４）前記優先度値が発生したアクセス・タイム
・スロットの数を表す前記値と等しいとき、比較タイム
・パルスを生成するステップと、（５）前記比較タイム
・パルス、バス使用可能、およびバス要求信号に基づい
てバス使用可能信号を生成するステップと、（６）前記
バス使用可能信号を使用して仲裁ラインを低レベルにす
るステップとを備えたことを特徴とする。
【００３４】請求項１５記載の発明は、請求項１４に記
載の仲裁方法において、前記ＢＵＰタイム・スロットの
開始時に各モジュールの前記優先度値を更新するステッ
プをさらに含むことを特徴とする。
【００３５】請求項１６記載の発明は、請求項１４に記
載の仲裁方法において、前記ＢＵＰタイム・スロットは
パケットでデータの転送を可能にするだけの十分な長さ
であることを特徴とする。
【００３６】請求項１７記載の発明は、コンピュータ・
バスであって、該コンピュータ・バスに接続された複数
のモジュール間でデータを転送するためのコンピュータ
・バスにおいて、（ａ）ワード・ビットを転送するよう
に動作可能な各モジュールに接続された複数のデータ・
ラインと、（ｂ）各モジュールに接続された単一仲裁ラ
インと、（ｃ）各モジュールに接続され、バスをＢＵＰ
タイム・スロットと呼ばれるサイクル期間に時間的に分
割するように動作可能なバス・パケット（ＢＵＰ）クロ
ックと、（ｄ）各モジュールに接続され、前記ＢＵＰタ
イム・スロットをアクセス・タイム・スロットに分割す
るように動作可能なアクセス・タイム・クロックと、
（ｅ）モジュール間でコンピュータ・バスへのアクセス
争奪が起こったときその仲裁を行い、前記ＢＵＰクロッ
クと、前記仲裁ラインと、前記アクセス・タイム・クロ
ックとに接続された手段とを備えたことを特徴とする。
【００３７】請求項１８記載の発明は、請求項１７に記
載したコンピュータ・バスにおいて、前記仲裁を行う手
段は、（１）前記アクセス・タイム・クロックのパルス
をカウントし、カウントした該パルスの数を表す第１信
号を出力する第１手段と、（２）前記第１信号をモジュ
ールの優先度を表す番号と比較し、比較タイム・パルス
を出力する第２手段と、（３）前記第２手段に接続さ
れ、バス使用中信号に応答し、前記比較タイム・パルス
に応答して、バス使用可能信号を出力する第３手段と、
（４）前記第３手段に接続され、前記仲裁ラインに接続
され、前記バス使用可能信号に応答して、前記仲裁ライ
ンを低レベルにする第４手段とを備えたことを特徴とす
る。
【００３８】請求項１９記載の発明は、請求項１８に記
載のコンピュータ・バスにおいて、前記仲裁を行う手段
は、前記第２手段に接続され、前記モジュール・アクセ
ス番号を初期設定し、更新するための第５手段をさらに
備えたことを特徴とする。
【００３９】
【作用】本発明によれば、バスは時間的にバス・パケッ
ト（Ｂｕｓ Ｐａｃｋｅｔ）と呼ばれるバス・サイクル
期間、つまり、ＢＵＰタイム・スロットに分割されてい
る。ＢＵＰタイム・スロットとは、あるモジュールにア
クセスを許可する時間期間を定義したものである。ＢＵ
Ｐタイム・スロットは、アクセス・タイム・クロック信
号を用いて、アクセス・タイム・スロットにさらに分割
される。
【００４０】本発明によれば、ディジタル・カウンタ
は、ＢＵＰクロックを用いてＢＵＰタイム・スロットの
開始時にリセットされる。ディジタル・カウンタはアク
セス・タイム・クロックのパルスのカウントを始めるこ
とによって、アクセス・タイム・スロットをカウントす
る。カウンタの出力値はコンパレータ（比較器）に出力
される。
【００４１】ステート・マシン（ｓｔａｔｅ ｍａｃｈ
ｉｎｅ）はモジュールの優先度を指示し、優先度値をコ
ンパレータに出力する。コンパレータは優先度値をカウ
ンタ値と比較し、これらの値が一致していると、コンパ
レータは比較タイム・パルスを出力する。比較タイム・
パルスは、バスへのアクセスを最終的に要求する場合に
使用される。
【００４２】各モジュールのコンパレータはカウントが
とられたアクセス・タイム・スロットの個数をそのモジ
ュールの優先度値と比較する。その結果、優先番号が小
さい（つまり、優先度が高い）モジュールに対しては、
比較タイム・パルスが他のモジュールよりも早く生成さ
れる。バス・アクセスを要求し、比較タイム・パルスを
生成した最初のモジュールは最終的に仲裁ラインを低
（ｌｏｗ）にするので、他のモジュールはアクセスが拒
否されることになる。
【００４３】優先度の高い（優先番号が小さい）モジュ
ールがバスへのアクセスをまだ要求していないで、仲裁
ラインを低にしていなければ、別のモジュールがバスを
要求すると、その要求モジュールの比較タイム・パルス
が使用されてバス使用可能（ｂｕｓ ａｖａｉｌａｂｌ
ｅ）信号が生成される。このバス使用可能信号が仲裁ラ
インを低にするために使用されると、他のモジュールが
バス・アクセス権を取得することが禁止される。
【００４４】バス仲裁は現在のＢＵＰタイム・スロット
期間に行われて、次のＢＵＰタイム・スロット時にどの
モジュールがバスへアクセスできるかが判断される。各
ＢＵＰタイム・スロットの開始時に、カウンタ値はその
初期値にリセットされるので、モジュールの優先度はい
くつかの優先度割当て方式に基づいて更新することがで
きる。各ＢＵＰタイム・スロットごとにモジュールの優
先度を設定するには、いくつかの優先度割当て方式が使
用可能である。いくつかの異なる優先度方式をシステム
に採用できるので、システムの柔軟性を最大にすること
ができる。
【００４５】
【実施例】本発明のその他の特徴と利点については、本
発明の各種実施例の構造およびオペレーションと共に、
添付図面を参照して以下に詳しく説明する。なお、図面
において、同一要素または機能的に類似の要素は、同一
または類似参照符号を付けて示されている。さらに、参
照符号の左端桁の数字は参照符号が最初に現れる図面を
示している。
【００４６】目次 １．本発明の概要 ２．環境例 ３．バス ４．バス仲裁 ５．優先順位付け手法 ６．モジュール・キャパシティの拡張 ７．高速動作 １．本発明の概要 本発明は、柔軟性のある分散バス仲裁を含めて、パッケ
ージ化バス通信のためのシステムおよび方法を提供する
ことを目的としている。本発明によるバスは、データ転
送をパケットという単位で取り扱う構造になっている。
パケットはＭ個のワードから構成されている。ただし、
Ｍ個のワードの各々はＮビット長になっている。
【００４７】バスは分散仲裁方式を使用している。この
方式では、バス・アクセスを争奪する各モジュールはバ
ス仲裁ロジックをもっている。バス仲裁ロジックはモジ
ュールの優先度を判断するロジックと、モジュールにい
つバス・アクセスを許可するかをモジュールの優先度に
基づいて判断するロジックとから構成されている。
【００４８】バス仲裁ロジックは、優先順位付け方式に
柔軟性をもたせる機能を備えている。本発明によれば、
いくつかの代替優先順位付け方式を採用することが可能
である。これらの方式を通して、システムの柔軟性と適
応性を向上している。
【００４９】従って、本発明による仲裁は、各モジュー
ルに接続された単一のバス仲裁ラインだけを使用して実
現することが可能である。この単一バス仲裁ラインは、
次のバス・サイクル期間にバスへのアクセスが別のモジ
ュールにすでに許可されているかどうかを示すために使
用される。
【００５０】２．環境例 本発明は、ネットワーク・パケット・スイッチとしての
機能をもつコンピュータ・システムで使用されることを
目的に開発されたものである。図１はネットワーク・パ
ケット・スイッチ１００およびその代表的なインタフェ
ースとして構成されたコンピュータ・システムを示すブ
ロック図である。以下では、図１を参照して環境例を説
明する。この環境例のネットワーク・パケット・スイッ
チ１００は２つの別々のバスを含んでいる。仮想パケッ
ト・バス１０２（以下ＶＰＢ １０２と呼ぶ）は、本発
明による高速仮想非同期転送モード（ＶＡＴＭ）バスで
ある。もう１つのバスは標準ＶＭＥバス１０４であり、
これはローカルの低速ステータス（状況）および制御情
報を扱うために用意されたものである。
【００５１】Ｔ−１フレーム・リレー・モジュール１０
６は、最高４つまでのＴ−１フレーム・リレー・チャネ
ルを受け取って、これらのチャネルからのデータをパケ
ット化してＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａ
ｎｓｆｅｒ Ｍｏｄｅ−非同期転送モード）パケットに
入れる。トランク・インタフェース・モジュール（ｔｒ
ｕｎｋ ｉｎｔｅｒｆａｃｅ ｍｏｄｕｌｅ）１０８は
ＶＰＢ １０２からＡＴＭパケットを受け取る。このト
ランク・インタフェース・モジュールは標準Ｔ−３また
はＳＯＮＥＴ形式のＡＴＭパケットとのインタフェース
となって、トランスポートするものである。プロセッサ
・モジュール１１０はネットワーク要素管理機能を備
え、外部イーサネット（Ｅｔｈｅｒｎｅｔ）ネットワー
ク１１４とのインタフェースとなる。外部イーサネット
・ネットワーク１１４はノードにネットワーク管理イン
タフェースを提供する。デュアル冗長電源モジュール１
１２はシステム電源を供給する。
【００５２】ネットワーク・パケット・スイッチ１００
の機能は、フレーム・リレー・サービス（Ｆｒａｍｅ
Ｒｅｌａｙ Ｓｅｒｖｉｃｅ）や交換マルチ・メガビッ
ト・データ・サービス（Ｓｗｉｔｃｈｅｄ Ｍｕｌｔｉ
−Ｍｅｇａｂｉｔ ＤａｔａＳｅｒｖｉｃｅ−ＳＭＤ
Ｓ）などのネットワーク・データ・サービスのユーザを
発生源とするデータ・パケットを受け取り、そのデータ
・パケットをそのパケットのアドレスに従って他のネッ
トワーク・ノードに転送（ｒｏｕｔｅ）することであ
る。さらに、ネットワーク・パケット・スイッチ１００
は、パケット・スイッチのロケーションにアドレスされ
た他のノードからデータ・パケットを受け取る。本発明
の主題であるＶＰＢ １０２は、Ｔ−１フレーム・リレ
ー・モジュール１０６などのユーザ・アクセス・モジュ
ールと、トランク・インタフェース・モジュール１０８
などのノード間通信リンク（一般にトランク（ｔｒｕｎ
ｋ）と呼ばれる）との間でデータ・パケットを受け渡し
するための内部通信経路を提供する。多数のフレーム・
リレー・モジュール１０６の１つに置かれたユーザ・イ
ンタフェースから発生したパケットは、バスを経由して
トランク・モジュール１０８のいずれかに転送すること
も、フレーム・リレー・モジュール１０６経由で他のロ
ーカル・ユーザに転送することも可能である。
【００５３】３．バス 図２の（Ａ）は、本発明によるＶＰＢ １０２を示す図
である。図２に示すように、ＶＰＢ １０２はデータ・
バス２０２、共通バス仲裁ライン２０４およびバス・パ
ケット（ＢＵＰ）クロック・ライン２０６から構成され
ている。本発明の好適実施例では、ＶＰＢ １０２は複
数のモジュール２０８とのインタフェースとなるバック
プレーン・バスである。モジュール２０８は回路カード
にすることができ、その場合は、カード縁のコネクタを
使用してバックプレーンＶＰＢ１０２に差し込まれる。
また、モジュール２０８には、「環境例」の個所で述べ
たように、プロセッサ・モジュール１１０やトランク・
インタフェース・モジュール１０８などのモジュールを
含めることができる。
【００５４】好適実施例では、データ・バス２０２は６
４ビット幅である（つまり、Ｎは６４である）。この幅
にしたのは、ＶＰＢ １０２を５３オクテット・パケッ
ト標準と互換性をもたせるためであり、他のシステム機
能用にビットに余裕をもたせるためである。仮想パケッ
ト・バスの好適実施例では、５３オクテットＡＴＭパケ
ットを使用している。データ・バス幅を６４ビットにす
ると、各パケットには７つのバス転送が必要であり、３
オクテットは追加ビットとして残しておくことができる
（７バス転送・各転送ごとに８オクテット−５３オクテ
ット）。これらの余分のビットはいろいろな目的に使用
できる。例えば、パケット・エラー検出のためのエラー
訂正パリティ情報の搬送、ステータス情報の搬送などで
ある。データ・バス２０２を６４ビット以外の幅にする
ことも可能である。
【００５５】本発明によるＶＰＢ １０２の独特の特徴
は、ワードをグループ単位（パケット）にしてデータ転
送を可能にすることである。パケットは、長さがＭワー
ドとして定義されている。好適実施例では、パケット長
は７ワードである（つまり、Ｍは７である）。データ転
送をパケット単位で扱うために、バス・サイクルの長さ
はパケット長をカバーするように定義されている。従っ
て、本発明によるＶＰＢ １０２は、パケット・タイミ
ング概念を用いてバス・サイクルを定義している。
【００５６】図２の（Ｂ）は本発明によるＶＰＢ １０
２のパケット・タイミング概念図である。図２の（Ａ）
および（Ｂ）を参照して、パケット・タイミング概念に
ついて説明する。ＢＵＰクロック・ライン２０６は、Ｖ
ＰＢバス１０２上のすべてのモジュール２０８にＢＵＰ
クロック信号２２６を送る。ＢＵＰクロック信号２２６
は、時間的にＶＰＢ １０２をバス・サイクル期間に分
割する。これらのバス・サイクル期間はＢＵＰタイム・
スロット（ｔｉｍｅ ｓｌｏｔ）と呼ばれる。ＢＵＰク
ロック信号２２６は、各ＢＵＰタイム・スロットの開始
を示すタイミング・パルスである。ＢＵＰタイム・スロ
ットの長さＬはバス・パケット長Ｍを扱えるだけの長さ
になっている。バス・パケット長ＬはＶＰＢ １０２の
最小データ転送時間単位である。ＶＰＢ １０２上のす
べてのパケット転送は、ＢＵＰクロック信号２２６で定
義されたＢＵＰタイム・スロット期間内に行われる。
【００５７】従って、Ｍ＝７とした好適実施例では、バ
ス・パケット長Ｌは、７個のＮビット・ワード２２８が
その時間内に転送できるように選択されている。従っ
て、データ・バス２０２は、Ｎビットの幅と、バス・パ
ケット長Ｌで定義した長さの期間とで表して定義するこ
とができる。
【００５８】４．バス仲裁 本発明によれは、バス仲裁は分散仲裁方式で処理され
る。バス上の各モジュールには仲裁回路が実装されてい
る。この仲裁回路は、そのモジュールが次のＢＵＰタイ
ム・スロット期間にバスをアクセスできるかどうかを、
現ＢＵＰタイム・スロット期間に判断する。仲裁回路
は、現在のモジュール優先度を判断するための論理要素
（ｌｏｇｉｃａｌ ｅｌｅｍｅｎｔ）と、その優先度に
基づいてバス・アクセスを許可するかどうかを判断する
論理要素とを含んでいる。モジュール優先度を更新する
ための回路も実装されている。仲裁回路には、ＢＵＰク
ロック２２６とアクセス・タイム・クロックが入力され
る。
【００５９】現ＢＵＰタイム・スロット期間に、仲裁回
路はアクセス・タイム・クロック信号のパルスをカウン
トすることを開始する。仲裁回路は、カウントをとった
値を現在のモジュール優先度と比較する。カウント値が
モジュール優先度と等しいときは、次の２条件が満足さ
れていれば、そのモジュールは次のＢＵＰタイム・スロ
ット期間にバスへアクセスすることが許可される。２条
件とは、（ｉ）そのモジュールはアクセスを要求してい
ること、（ｉｉ）バスが優先度の高いモジュールから要
求されていないこと、である。モジュールにバスへのア
クセスが許可されると、そのモジュールは現ＢＵＰタイ
ム・スロットが経過するまで、仲裁ラインを低（ｌｏ
ｗ）にする。仲裁ラインが低のときは、他のどのモジュ
ールにも、次のＢＵＰタイム・スロット期間、アクセス
は許可されない。
【００６０】図３は、本発明による仲裁回路を示す概略
図である。図３に示すように、バス・アービタ（ｂｕｓ
ａｒｂｉｔｅｒ）３００は共通バス仲裁ライン２０４
と、アクセス・タイム・クロック３０８と、ＢＵＰクロ
ック信号２２６とに結ばれている。
【００６１】バス・アービタ３００は７つの論理要素か
ら構成されている。以下、これらの論理要素について説
明する。バス・アービタ３００はステート・マシン（ｓ
ｔａｔｅ ｍａｃｈｉｎｅ）３０２を含んでいる。ステ
ート・マシン３０２はモジュールの優先度をディジタル
形式で示すために使用される。また、バス・アービタ３
００はカウンタ３０４とコンパレータ（比較器）３０６
も含んでいる。カウンタ３０４はアクセス・タイム・ク
ロック３０８のエッジ（縁）をカウントする。好適実施
例では、カウンタ３０４は初期値から始まり、アクセス
・タイム・クロック信号３０８が正向きになるたびにそ
の値をインクリメントする。カウンタ値はカウンタ値信
号３５４として出力される。カウンタ３０４は、ＢＵＰ
クロック信号２２６によって初期値にリセットされる。
別の実施例として、カウンタ３０４をインクリメントさ
せるのではなく、デクリメントさせることも、負向きに
なったときカウンタ３０４がそれに応答するようにする
ことも可能である。
【００６２】コンパレータ３０６はステート・マシン３
０２から与えられたモジュール優先度を、カウンタ値信
号３５４と突き合わせて比較する。
【００６３】バッファ３１０は仲裁ライン２０４をモニ
タ（監視）するために使用され、バスへのアクセスが次
のＢＵＰタイム・スロット期間にまだ可能であるかどう
かが判断される。仲裁ライン２０４が高（ｈｉｇｈ）な
らば、バスは次のＢＵＰタイム・スロット期間にまだ使
用可能である。しかるに、仲裁ライン２０４が低なら
ば、次のタイム・スロット期間にバスをすでに要求して
いるモジュールが別にいることを意味する。
【００６４】フリップフロップ３１４は、カウンタ３０
４がステート・マシン３０２から通知されたモジュール
優先度までに達したとき、バスが次のＢＵＰタイム・ス
ロット時にまだ使用可能になっていれば、セットされ
る。フリップフロップ３１４がセットされ、モジュール
が次のＢＵＰタイム・スロット期間にバス・アクセスを
要求しているときは、トランジスタ３１６はターン・オ
ンする。トランジスタ３１６がターン・オンすると、仲
裁ライン２０４は低になるので、他のモジュールは次の
ＢＵＰタイム・スロット期間にバスをアクセスすること
が禁止される。
【００６５】ステート・マシン３０２には、モジュール
の初期優先度を示す初期値が初期値信号３６６によって
ロードされる。モジュールの優先度値は各ＢＵＰタイム
・スロットごとに更新信号３６８によって更新すること
が可能である。
【００６６】図４および図５は、本発明によるバス・ア
ービタ３００の動作を示すフローチャートである。図６
は、本発明のバス・アービタ３００の種々信号間の時間
的関係を示すタイミング図である。以下、図３、図４、
図５、および図６を参照して、バス・アービタ３００の
動作について説明する。なお、以下では、あるモジュー
ルを例にして、そのバス・アービタ３００の動作を、他
のモジュールのバス・アービタ３００に起こる事象（イ
ベント）と関連づけて説明する。各モジュールのバス・
アービタ３００の動作の仕方は同じである。
【００６７】ステップ４０２において、時刻τ＝０のと
き、ＢＵＰクロック信号２２６のＢＵＰクロック・パル
ス５０２が現れると、現ＢＵＰタイム・スロットが開始
される。この現ＢＵＰタイム・スロット期間の時間は、
次のＢＵＰタイム・スロット期間にどのモジュールにバ
スへのアクセスを許可するかを判断するために使用され
る。次のＢＵＰタイム・スロットは時刻τ＝２に開始す
る。さらに、ＢＵＰクロック・パルス５０２が現れる
と、カウンタ３０４は初期値にリセットされ、フリップ
フロップ３１４がリセットされる。また、ＢＵＰクロッ
ク・パルス５２０が現れると、ステート・マシン３０２
は、初期値信号３６６で判断された初期優先度値に、あ
るいは更新信号３６８で判断された更新優先度値にセッ
トされる。
【００６８】ステップ４０４において、カウンタ３０４
は、アクセス・タイム・クロック３０８のパルスをカウ
ントすることを開始する。アクセス・タイム・クロック
３０８のクロック速度は、ＢＵＰクロック２２６より高
速になっている。従って、カウンタ３０４は、図６に示
すように、各ＢＵＰタイム・スロットを一定数の短時間
タイム・スロットに分割することを基本にしている。こ
れらのタイム・スロットの長さは、アクセス・タイム・
クロック３０８の期間によって定義される。例えば、ア
クセス・タイム・クロック３０８のクロック速度がＢＵ
Ｐクロック２２６よりも１６倍高速であれば、カウンタ
３０４はＢＵＰタイム・スロット期間内に１６回インク
リメント（またはデクリメント）することになる。従っ
て、この例では、カウンタ３０４はＢＵＰタイム・スロ
ットを１６セグメントに分割することになる。
【００６９】カウンタ３０４はアクセス・タイム・クロ
ック３０８のパルス５０４をその初期値からカウントす
ることを始め、カウンタ値信号３５４をコンパレータ３
０６へ出力する。カウンタ３０４は、次のＢＵＰクロッ
ク・パルスが現れて、カウンタ３０４がその初期値にリ
セットされるまで、パルス３５４のカウントを続ける。
リセットされたカウンタ３０４は、その初期値からカウ
ントすることを再び始める。好適実施例では、カウンタ
値信号３５４はディジタル・ワード形式になっている。
ワードの幅はカウンタ３０４が到達する最大値が収まる
ように選択されている。この最大値はアクセス・タイム
・クロック３０８の発生回数とＢＵＰクロック２２６の
発生回数との比率で定義することができる。
【００７０】ステート・マシン３０２は、ＢＵＰタイム
・スロット全期間を通してモジュールの優先度を継続的
に示している。ステート・マシンはモジュール優先度値
信号３５２（タイム・アクセス・ステート３５２とも呼
ばれる）をコンパレータ３０６へ出力する。バス上の各
モジュールは、どのＢＵＰタイム・スロット時において
も、固有のタイム・アクセス・ステート３５２をもって
いる。好適実施例では、モジュールのタイム・アクセス
・ステート３５２はディジタル・ワード形式で示され
る。このディジタル・ワードの幅は、各モジュールごと
に固有のタイム・アクセス・ステート３５２が表せるだ
けの幅になっている。
【００７１】カウンタ３０４がパルス５０４をカウント
しているとき、コンパレータ３０６はカウンタ値信号３
５４を、ステート・マシン３０２から通知されたタイム
・アクセス・ステート３５２と比較している。
【００７２】ステップ４０６において、カウンタ値信号
３５４がタイム・アクセス・ステート３５２（つまり、
優先度値）と一致していると、コンパレータ３０６は比
較タイム・パルス５０６をコンパレータ出力信号経路３
５６上に送出する。比較タイム・パルス５０６は、カウ
ンタ３０４がモジュールのタイム・アクセス・ステート
３５２までに達したことを示している。この事象が起こ
ったことは、図６に時刻τ＝１で示されている。
【００７３】上例のように、アクセス・タイム・クロッ
ク３０８がＢＵＰタイム・スロットを１６セグメントに
分割する場合は、１６個の離散カウント（ｄｉｓｔｉｎ
ｃｔｃｏｕｎｔｓ）が１ＢＵＰタイム・スロットでカウ
ンタ３０４から出力される。従って、この例では、１６
モジュールが固有のタイム・アクセス・ステート３５２
をもつことができる。これらの固有タイム・アクセス・
ステート３５２の各々はＢＵＰタイム・スロットにおけ
る固有のタイム・アクセス・ウィンドウを定義してい
る。
【００７４】ステップ４０８において、問題のモジュー
ルよりも優先度が高い別のモジュールが次のＢＵＰタイ
ム・スロット期間にバスへのアクセスを要求していれ
ば、仲裁ライン２０４はすでに低状態にあるので（後述
する）、仲裁プロセスは完了している。問題のモジュー
ルは次のタイム・スロット期間にはアクセスが許可され
ない。仲裁プロセスは、ＢＵＰクロック２２６の次のＢ
ＵＰクロック・パルス５０２と共に、再びステップ４０
２から開始される。他方、バスが次のＢＵＰタイム・ス
ロット期間にまだ使用可能であれば、バス・アービタ３
００はステップ４１０から仲裁プロセスを継続する。ス
テップ４０８は以下でもっと詳しく説明する。
【００７５】ステップ４１０において、比較タイム・パ
ルス５０６は入力ポートＳからフリップフロップ３１４
に入力される。比較タイム・パルス５０６はフリップフ
ロップ３１４の出力ポートＱを高（ｈｉｇｈ）にセット
する。この結果、フリップフロップの出力信号３６０は
高状態に遷移する。
【００７６】ステップ４１２において、モジュールが次
の仲裁期間にバスへのアクセスを要求していなければ、
バス要求信号３６２は低であるので、このモジュールの
仲裁プロセスは終了する。仲裁は、ＢＵＰクロック２２
６の次のＢＵＰクロック・パルス５０２が現れると、ス
テップ４０２から再開される。
【００７７】しかるに、モジュールが次の仲裁期間にバ
スへのアクセスを要求しているときは、モジュールは高
状態バス要求信号３６２を要求する。ステップ４１４に
おいて、高フリップフロップ出力信号３６０と高状態バ
ス要求信号３６２がＡＮＤゲート３２０に入力される
と、バス使用可能信号３６４は高状態に遷移する。バス
使用可能信号が高になると、トランジスタ３１６がター
ン・オンする。トランジスタ３１６のコレクタはバス仲
裁ライン２０４に接続され、ソースは接地される。バス
仲裁ライン２０４は、プル・アップ抵抗（ｐｕｌｌ−ｕ
ｐ ｒｅｓｉｓｔｏｒ）がＶccに接続されるので高のま
ま維持される。従って、トランジスタ３１６がそのベー
スに現れたバス使用可能信号３６４によってターン・オ
ンすると、バス仲裁ライン２０４は接地状態になる。バ
ス仲裁ライン２０４が低のときは、他のどのモジュール
にもバスへのアクセスが許可されない。
【００７８】さらに、バス使用可能信号３６４は、次の
ＢＵＰタイム・スロット期間にモジュールにバスへのア
クセスが許可されたことをモジュールに通知する。
【００７９】好適実施例では、トランジスタ３１６はバ
イポーラ・トランジスタが使用されている。説明するま
でもなく、電気的スイッチング・デバイスが十分に高速
ならば、どのタイプのデバイスを使用しても、トランジ
スタ３１６と同一の機能が得られる。別タイプのスイッ
チング・デバイスとしては、仲裁ラインを接地状態にす
る機能をもつＭＯＳ電界効果トランジスタ・デバイスや
標準ロジック・ゲートがある。
【００８０】ステップ４１６において、時刻τ＝２のと
き、アクセスが許可されたモジュールはバス経由でその
パケットを送信する。この時点で、仲裁プロセスはステ
ップ４０２から再び始まる。ＢＵＰクロック２２６のパ
ルス５０２が現れると、カウンタ３０４はその初期値に
リセットされ、ステート・マシン３０２の優先度が更新
され（あるいはリセットされ）、フリップフロップ３１
４がリセットされる。フリップフロップ３１４がリセッ
トされると、フリップフロップ出力信号３６０は低にな
る。これにより、バス使用可能信号３６４は低になるの
で、トランジスタ３１６はターン・オフする。トランジ
スタ３１６がターン・オフすると、バス仲裁ライン２０
４はプル・アップ抵抗３２２によって高に維持される。
【００８１】ステップ４０８で上述したように、優先度
が高い他のモジュールがアクセスを要求していない場合
を除き、問題のモジュールにはバスへのアクセスが許可
されない。以下では、この判断がどのように行われるか
について詳しく説明する。各モジュールのカウンタ３０
４はアクセス・タイム・クロック３０８のパルス５０４
をカウントしている。一実施例では、カウンタ３０４は
アップカウンタ（ｕｐｃｏｕｎｔｅｒ）が使用され、初
期値を０としてそのカウントを開始する。従って、タイ
ム・アクセス・ステート３５２が他のモジュールより低
いモジュールは、タイム・アクセス・ステート３５２が
高いモジュールよりも前にその比較タイム・パルス５０
６を生成する。比較タイム・パルス５０６を最初に生成
し、高状態バス要求信号３６２でバスを要求したモジュ
ールは、上述したように仲裁ライン２０４を低状態にす
る。次のＢＵＰタイム・スロット期間にそのモジュール
にアクセスが許可される。従って、他のモジュールに対
してはアクセスはすべて禁止されることになる。
【００８２】あるモジュールが仲裁ライン２０４を低状
態にすると、各バス・アービタ３００に置かれているバ
ッファ３１０は、低状態バス使用中信号３５８をＡＮＤ
ゲート３１８の入力端子に付与する。この低状態バス使
用中信号３５８は、比較タイム・パルス５０６がフリッ
プフロップ３１４をセットするのを禁止する。従って、
あるモジュールが仲裁ライン２０４を低状態にすると、
他のモジュールがそのフリップフロップ出力信号３６０
を高にセットし、高状態バス使用可能信号３６４を生成
し、次のＢＵＰタイム・スロット期間にバスをアクセス
することが禁止される。
【００８３】別の実施例によれば、バス・アービタ３０
０を別の方法で実現することも可能である。例えば、フ
リップフロップ３１４をＪＫフリップフロップにして、
比較タイム・パルス５０６でクロックをとることが可能
である。この実施例では、Ｊ入力はバス要求信号３６２
となる。従って、バス要求信号３６２が高のとき、比較
タイム・パルス５０６が現れると、Ｑ出力は高信号とな
る。この場合も、ＪＫフリップフロップはＢＵＰクロッ
ク２２６でリセットされる。
【００８４】さらに別の実施例によれば、カウンタ３０
４の代わりにステート・マシンを使用し、ステート・マ
シン３０２を省いてバス・アービタ３００を実現するこ
とも可能である。図７は、この別実施例によるバス・ア
ービタ３００を示す図である。図７に示すように、モジ
ュール・アクセス番号６５２はハード布線によってコン
パレータ３０６に入力される。モジュール・アクセス番
号６５２は各モジュール別に固有になっている。各モジ
ュールは固有初期値６５６でステート・マシン６０２を
初期設定する。アクセス・タイム・クロック３０８のパ
ルスによって、ステート・マシン６０２はクロックがと
られる。アクセス・タイム・クロック３０８のパルスが
現れるたびに、ステート・マシン出力６５４はインクリ
メントする。コンパレータ３０６はステート・マシン出
力６５４をモジュール・アクセス番号６５２と比較す
る。番号が一致していれば、比較タイム・パルス５０６
が生成される。この比較タイム・パルス５０６は、好適
実施例の場合と同じように、バス仲裁ライン２０４を低
状態にするために使用される。ＢＵＰクロック信号２２
６のパルス５０２は、新しいＢＵＰタイム・スロットが
開始されるつど、ステート・マシンをインクリメントし
て新しい状態にする。
【００８５】再び図３において、さらに別実施例によれ
ば、バス使用中信号３５６は（図示のＡＮＤゲート３１
８に供給される代わりに）カウンタ３０４に直接に転送
される。この別実施例では、カウンタ３０４は、バス使
用中信号３５８が低状態のときカウントが禁止される。
従って、ＡＮＤゲート３１８は不要である。
【００８６】さらに別実施例によるバス・アービタ３０
０では、バス要求信号３６２をＡＮＤゲート３１８に入
力して、バス・アクセスを許可または禁止しているの
で、ＡＮＤゲート３２０が不要になっている。
【００８７】以上説明した代替実施例は、本発明による
バス仲裁回路の多数の実施例のうちの一部にすぎず、こ
れらはすべて機能的には同等のものである。
【００８８】５．優先順位付け手法 本発明のバス仲裁によれば、モジュール優先度を柔軟に
割り当て、更新することができる。モジュール優先度を
決定する優先順位付け（ｐｒｉｏｒｉｔｉｚａｔｉｏ
ｎ）手法は多数の方法が可能である。コンピュータ・シ
ステムの要件に基づいて異種優先順位付け方式を採用し
て、システム・パフォーマンスを最適化することができ
る。以下では、これらの優先順位付け手法の例につい
て、その概要を説明する。
【００８９】再び図３において、前述したように、モジ
ュールの優先度はステート・マシン３０２によって制御
される。ステート・マシン３０２は、モジュール優先度
を示すタイム・アクセス・ステート３５２を出力する。
最も単純な構成では、ステート・マシンは固定したハー
ド布線番号になっている。この構成では、各モジュール
には、固有の固定優先番号（タイム・アクセス・ステー
ト３５２）が割り当てられている。この優先度は、いく
つかの異なるストラテジ（ｓｔｒａｔｅｇｙ）に従って
割り当てることができる。例えば、各モジュールの優先
番号は、バス上のモジュールのロケーションに従って割
り当てることが可能である。
【００９０】好適実施例では、ステート・マシン３０２
は、各ＢＵＰクロック・パルス５０２が現れるたびに更
新されるような形で実現されている。すべてのモジュー
ルにおけるステート・マシン３０２は、タイム・アクセ
ス・ステート３５２が各モジュールに対して一意的にな
るように同期がとられ、および同一になっていなければ
ならない。
【００９１】各ＢＵＰクロック・パルス５０２ごとにモ
ジュール優先度を決定するための優先度方式は様々なも
のが実現可能である。これらの各種方式の実現は、ステ
ート・マシン３２０が実現されている態様を変更するこ
とによって達成される。一例として、モジュロＮカウン
タをステート・マシン３０２として使用すると、単純な
優先度方式が実現できる。この方式では、モジュロＮカ
ウンタはモジュール番号で初期設定される。この初期設
定は、初期設定信号３６６をステート・マシン３０２に
送ることによって行われる。初期設定されたあと、すべ
てのモジュールのモジュロＮカウンタは、各ＢＵＰスロ
ットごとにＢＵＰクロック・パルス５０２に現れるとデ
クリメントする。従って、各ＢＵＰタイム・スロットの
あと、各モジュールの優先度は１ずつ増えていく。ある
モジュールがバスを要求し、あるＢＵＰタイム・スロッ
ト期間にバスを獲得すると、モジュール・タイム・アク
セス・ウィンドウは、ＢＵＰクロック・パルス５０２が
モジュロＮカウンタをデクリメントしたとき、１アクセ
ス・タイムだけ遅れて移動する。最低優先度タイム・ア
クセス・ステートをもっていたモジュールは、最高優先
度に移され、他のモジュールはすべて優先度が減少す
る。
【００９２】別の方法として、「ラウンド・ロビン」
（ｒｏｕｎｄ ｒｏｂｉｎ）方式を実現することも可能
である。この方式は、ＶＰＢを獲得したモジュールのア
クセス・ステートを最低優先度（最終タイム・アクセ
ス）に移し、低い優先度をもっていたすべてのモジュー
ルの優先度をデクリメントすることによって実現され
る。この場合、バスを獲得したモジュールより遅れたア
クセス・ステートをもつモジュールはそのステートをイ
ンクリメントし、高い優先度をもつモジュールは現ステ
ートを維持し、最近のバス・ユーザは最終アクセス・タ
イムに移ることになる。ステート・マシンと結ばれた更
新ラインはステート・マシンを制御する。
【００９３】疑似乱数列（ｐｓｅｕｄｏ ｒａｎｄｏｍ
ｓｅｑｕｅｎｃｅ−ＰＲＳ）ジェネレータを使用し
て、アクセス・タイム・ステートを生成することも可能
である。すべてのモジュールが同一のＰＲＳジェネレー
タをもち、各モジュールがそのモジュール番号などの一
意的なステートでジェネレータを初期設定するようにす
れば、すべてのＰＲＳジェネレータは各ＢＵＰスロット
ごとにインクリメントし、すべてのモジュールには同一
の長期平均バス優先度が与えられることになる。ステー
ト・マシンは、各モジュールに対して一意的なステート
を生成し、初期設定によって同期をとることができるマ
シンならば、どのようなマシンでも構わない。その１つ
として、テーブル・ルックアップ（ｔａｂｌｅ ｌｏｏ
ｋｕｐ）方法がある。
【００９４】６．モジュール・キャパシティの拡張 これまでに述べてきた仲裁手法によれば、バス・アクセ
スを争奪できる複数のモジュールは、アクセス・タイム
・クロックとＢＵＰクロックとの比率によって制限され
ている。言い換えれば、バス・アクセスを争奪できるモ
ジュールの個数は１バス・タイム・スロット内で作成で
きるアクセス・タイム・ウィンドウの個数に制限されて
いる。
【００９５】実現という観点から見たとき、望ましいこ
とは、アクセス・タイム・クロックとＢＵＰタイム・ク
ロックとの比率を最小化することである。しかし、その
ようにすると、システム構成に含めることができるモジ
ュールの個数が制限されることになる。
【００９６】この制限は、モジュールをグループ化する
ことにより解消することができる。この実現方法では、
各モジュール・グループごとに１つの仲裁ラインが用意
される。これらの仲裁ラインは、個別のモジュール優先
度だけでなく、グループ優先度を判断するためにも使用
される。
【００９７】図８は、それぞれが２つのグループに属す
る２つのモジュールを示している。以下では、グループ
優先度の考え方を、２つのモジュール・グループを例に
して説明する。この考え方を任意の個数のモジュール・
グループまで拡張する方法は、当業者に自明のことであ
る。図８に示すように、モジュールＡ１はグループに属
し、モジュールＢ１はグループＢに属している。２つの
仲裁ライン７０４Ａ、７０４Ｂは、それぞれグループＡ
に属するすべてのモジュールおよびグループＢに属する
すべてのモジュールに結ばれている。説明を簡単にする
ために、各グループのモジュールは１つだけが示されて
いる。
【００９８】各モジュールはグループ優先度ロジック７
０２を含んでいる。グループ優先度ロジック７０２は、
グループ間でバスを争奪するという競合を解決するため
に使用される。
【００９９】優先度信号７３２はグループ優先度ロジッ
ク７０２に入力される。この優先度信号７３２はグルー
プの優先度を示している。各グループは優先度信号７３
２で表された一意的な優先度値をもっている。
【０１００】グループＢに属するすべてのモジュール
は、上述した好適実施例で説明したようにバスへのアク
セスを争奪する。例えば、グループＢが最高優先度をも
つとすると、グループＢ内のあるモジュールにバスへの
アクセスが許可されると、仲裁ライン７０４Ｂはトラン
ジスタ７０６によって低状態にされる。仲裁ライン７０
４Ｂが低状態になると、低状態信号がグループＡ内のバ
ッファ７０８Ａに送られる。この低状態信号は入力端Ｑ
からグループ優先度ロジック７０２Ａに入力される。こ
の低状態信号がグループ優先度ロジック７０２Ａの入力
端Ｑに現れると、グループＡに属するモジュールは、ト
ランジスタ７０６Ａをターン・オンして仲裁ライン７０
４Ａを低状態にすることが禁止される。
【０１０１】７．高速動作 仲裁ラインの速度は、本発明による仮想パケット・バス
の全体速度を決める重要な要因になっている。仲裁ライ
ンを光ファイバで構築すれば、バンド幅の利用効率を向
上することができる。図９は、光ファイバを使用した仲
裁ラインの構築例である。図９を参照して、光ファイバ
実現例を説明する。仲裁ライン８０２は光ファイバを用
いて構築されている。光ファイバはインコヒーレント光
ファイバで、もっと簡単に言えば、光パイプ（ｏｐｔｉ
ｃａｌ ｌｉｇｈｔ ｐｉｐｅ）で実現することが可能
である。光ファイバ仲裁ライン８０２は光カプラ（ｏｐ
ｔｉｃａｌ ｃｏｕｐｌｅｒ）８０４を用いた仲裁回路
に接続されている。ホトダイオード（発光ダイオード−
ＬＥＤ）８０８は電流を光信号８１０に変換する。光信
号８１０は光カプラ８０４を介して仲裁ライン８０２上
に送出される。従って、高状態バス使用可能信号３６４
によってトランジスタ３１６がターン・オンすると（上
述した実施例と同じ）、電流がＬＥＤ ８０８に流れ
る。その結果、ＬＥＤ ８０８から出力された光は仲裁
ライン８０２上に送出される。従って、次のＢＵＰタイ
ム・スロット期間にモジュールにアクセスが許可された
ときは、光が仲裁ライン８０２に現れることになる。
【０１０２】ホトダイオード８１２は光カプラ８０４か
ら光エネルギを受光する。仲裁ライン８０２に光が存在
しないと、ホトダイオード８１２の電流は、暗流レベル
と呼ばれるレベルまで減少する。暗流レベルまで減少す
ると、Ｖccからの電流はアースに流れないので、論理高
レベルがバッファ３１０の入力に現れる。
【０１０３】他方、光が仲裁ライン８０２に存在する
と、ホトダイオード８１２からＶCC電流がアースに流れ
るので、低状態信号がバッファ３１０の入力に現れる。
【０１０４】８．結論 以上、本発明の各種実施例について説明してきたが、こ
れらは単なる例であり、上述した実施例に限定されるも
のではない。従って、本発明の範囲は上述した実施例に
限定されるものではなく、その範囲は、特許請求の範囲
に記載された特徴事項に明確化されている通りである。
【図面の簡単な説明】
【図１】本発明の環境例においてネットワーク通信ノー
ドとして働くコンピュータ・システムを示すブロック図
である。
【図２】（Ａ）は本発明による仮想パケット・バスの構
造を示すブロック図、（Ｂ）は仮想パケット・バスをＢ
ＵＰタイム・スロットに分割した様子を示すタイミング
図である。
【図３】本発明の実施例を示す回路図である。
【図４】本発明の動作を示すフローチャートである。
【図５】図４と共に本発明の動作を示すフローチャート
である。
【図６】本発明の実施例による仲裁回路の主要タイミン
グ信号が時間的に配置されている様子を示すタイミング
図である。
【図７】カウンタを使用しないで構築された本発明の別
実施例を示す図である。
【図８】モジュール・グループ内に配置されたモジュー
ル間の仲裁を示すブロック図である。
【図９】光ファイバ仲裁ラインを使用して本発明による
仲裁回路を実現した例を示す図である。
【符号の説明】
１００ ネットワーク・パケット・スイッチ １０２ 仮想パケット・バス（ＶＰＢ） １０４ 標準ＶＭＥバス １０６ Ｔ−１フレーム・リレー・モジュール １０８ トランク・インタフェース・モジュール １１０ プロセッサ・モジュール １１２ デュアル冗長電源モジュール １１４ 外部イーサネット・ネットワーク ２０２ データ・バス ２０４ 共通バス仲裁ライン ２０６ バス・パケット（ＢＵＰ）クロック・ライン ２０８ モジュール ２２６ ＢＵＰクロック ３００ バス・アービタ（仲裁回路） ３０２ ステート・マシン ３０４ カウンタ ３０６ コンパレータ ３０８ アクセス・タイム・クロック ３１０ バッファ ３１４ フリップフロップ ３１６ トランジスタ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータ・バスに接続された複数の
    モジュール間でデータを転送するためのコンピュータ・
    バスにおいて、 （ａ）ワード・ビットを転送するように動作可能な各モ
    ジュールに接続された複数のデータ・ラインと、 （ｂ）各モジュールに接続された単一仲裁ラインと、 （ｃ）各モジュールに接続され、バスをＢＵＰタイム・
    スロットと呼ばれるサイクル期間に時間的に分割するよ
    うに動作可能なバス・パケット（ＢＵＰ）クロックと、 （ｄ）各モジュールに接続され、前記ＢＵＰタイム・ス
    ロットをアクセス・タイム・スロットに分割するように
    動作可能なアクセス・タイム・クロックと、 （ｅ）バス上の各モジュール用に設けられ、前記ＢＵＰ
    クロックと、前記仲裁ラインと、前記アクセス・タイム
    ・クロックとに接続されて、複数のモジュール間のバス
    争奪を仲裁するように構成された仲裁回路とを備えたこ
    とを特徴とするコンピュータ・バス。
  2. 【請求項２】 請求項１に記載のコンピュータ・バスに
    おいて、前記ＢＵＰタイム・スロットは、多数のワード
    からなるパケットが１つの該ＢＵＰタイム・スロット期
    間にモジュール間で転送できるだけの十分な時間期間で
    あることを特徴とするコンピュータ・バス。
  3. 【請求項３】 請求項１に記載のコンピュータ・バスに
    おいて、各モジュールの前記仲裁回路は、 （１）前記ＢＵＰクロックに接続された入力と、コンパ
    レータに接続された出力とをもつステート・マシンと、 （２）前記ステート・マシンに接続された入力と、フリ
    ップフロップに接続された出力とをもち、比較タイム・
    パルスを出力するように構成された前記コンパレータ
    と、 （３）前記コンパレータに接続され、前記仲裁ラインか
    ら入力されたバス使用中（ｂｕｓｙ）信号に応答する第
    １入力と、バス使用可能信号を出力する出力とをもつ前
    記フリップフロップと、 （４）前記フリップフロップの出力に接続されたベース
    と、アースに接続されたエミッタと、仲裁ラインに接続
    されたコレクタとをもち、モジュールが前記バス使用可
    能信号を肯定したとき仲裁ラインを低状態にするように
    動作可能なトランジスタとを備えたことを特徴とするコ
    ンピュータ・バス。
  4. 【請求項４】 請求項３に記載のコンピュータ・バスに
    おいて、 前記仲裁回路は、前記ＢＵＰクロックに接続された第１
    入力と、前記アクセス・タイム・クロックに接続された
    第２入力と、前記コンパレータに接続された出力をもつ
    カウンタとをさらに備え、該カウンタは、該アクセス・
    タイム・クロックのパルスをカウントし、該ＢＵＰクロ
    ックのパルスが現れるとリセットし、カウンタ値信号を
    出力するように構成され、 前記ステート・マシンは優先度値信号を前記コンパレー
    タに出力するように構成されたことを特徴とするコンピ
    ュータ・バス。
  5. 【請求項５】 請求項４に記載のコンパレータ・バスに
    おいて、前記仲裁回路は、前記フリップフロップに接続
    され、バス要求信号に応答すると共に、該フリップフロ
    ップの該出力に応答し、モジュールがバス・アクセスを
    要求しているときのみ前記バス使用可能信号を出力する
    ＡＮＤゲートをさらに備えたことを特徴とするコンピュ
    ータ・バス。
  6. 【請求項６】 請求項４に記載のコンピュータ・バスに
    おいて、前記コンパレータはＡＮＤゲートを介して前記
    フリップフロップに接続され、該ＡＮＤゲートは前記仲
    裁ラインに接続された入力をもつことを特徴とするコン
    ピュータ・バス。
  7. 【請求項７】 請求項３に記載のコンピュータ・バスに
    おいて、前記仲裁ラインに接続され、前記バス使用中信
    号を出力するように構成されたバッファをさらに備えた
    ことを特徴とするコンピュータ・バス。
  8. 【請求項８】 請求項３に記載のコンピュータ・バスに
    おいて、前記コンパレータはモジュール・アクセス番号
    を受け取るように構成された入力をもち、前記ステート
    ・マシンはインクリメントした出力を出力するように構
    成され、該ステート・マシンはさらに初期設定値を受け
    取るように構成されたことを特徴とするコンピュータ・
    バス。
  9. 【請求項９】 請求項８に記載のコンピュータ・バスに
    おいて、前記仲裁回路は、前記フリップフロップと前記
    トランジスタとに接続され、バス要求信号に応答すると
    共に、該フリップフロップの該出力に応答して、モジュ
    ールがバス・アクセスを要求しているときだけ前記バス
    使用可能信号を出力するＡＮＤゲートをさらに備えたこ
    とを特徴とするコンピュータ・バス。
  10. 【請求項１０】 請求項８に記載のコンピュータ・バス
    において、前記コンパレータはＡＮＤゲートを介して前
    記フリップフロップに接続され、該ＡＮＤゲーチは前記
    仲裁ラインに接続された入力をもつことを特徴とするコ
    ンピュータ・バス。
  11. 【請求項１１】 請求項８に記載のコンピュータ・バス
    において、前記仲裁ラインとＶcc間に接続され、前記ト
    ランジスタがターン・オンしていなければ、該仲裁ライ
    ンを高レベルに維持するように構成されたプル・アップ
    抵抗をさらに備えたことを特徴とするコンピュータ・バ
    ス。
  12. 【請求項１２】 請求項３に記載のコンピュータ・バス
    において、前記仲裁ラインは光ファイバ・ケーブルであ
    り、前記仲裁回路はさらに、 （５）Ｖccと前記トランジスタ間に接続され、該トラン
    ジスタが前記バス使用可能信号によってターン・オンし
    たとき光を放出するように構成された第１ホトダイオー
    ドと、 （６）Ｖccとアース間に接続され、光ファイバ仲裁ライ
    ン上の光によってターン・オンしたとき低レベル・バス
    使用中信号を出力するように構成された第２ホトダイオ
    ードと、 （７）前記第１ホトダイオードからの光を光フィバ仲裁
    ラインに結合し、光ファイバ仲裁ラインから出た光を前
    記第２ホトダイオードに結合するために光カプラとを備
    えたことを特徴とするコンピュータ・バス。
  13. 【請求項１３】 請求項１に記載のコンピュータ・バス
    において、モジュールの各々に接続され、モジュール・
    グループ間の仲裁を行うための複数の仲裁ラインをさら
    に備え、前記仲裁回路は前記仲裁ラインの少なくとも１
    つに接続されたグループ仲裁ロジックをさらに備えたこ
    とを特徴とするコンピュータ・バス。
  14. 【請求項１４】 複数のモジュール間で仲裁ラインから
    なるコンピュータ・バスの争奪が行ったとき、その仲裁
    を行う方法であって、 （１）バスをＢＵＰタイム・スロットと呼ばれるバス・
    サイクルに時間的に分割するステップであって、該ＢＵ
    Ｐタイム・スロットの長さをＢＵＰクロックを使用して
    定義したステップと、 （２）前記ＢＵＰタイム・スロットをアクセス・タイム
    ・クロックを使用してさらに複数のアクセス・タイム・
    スロットに分割するステップであって、該アクセス・タ
    イム・クロックの発生回数は前記ＢＵＰクロックの発生
    回数の倍数であるステップと、 （３）各モジュールについて、モジュールの優先度値を
    発生したアクセス・タイム・スロットの数を表す値と比
    較するステップと、 （４）前記優先度値が発生したアクセス・タイム・スロ
    ットの数を表す前記値と等しいとき、比較タイム・パル
    スを生成するステップと、 （５）前記比較タイム・パルス、バス使用可能、および
    バス要求信号に基づいてバス使用可能信号を生成するス
    テップと、 （６）前記バス使用可能信号を使用して仲裁ラインを低
    レベルにするステップとを備えたことを特徴とする仲裁
    方法。
  15. 【請求項１５】 請求項１４に記載の仲裁方法におい
    て、前記ＢＵＰタイム・スロットの開始時に各モジュー
    ルの前記優先度値を更新するステップをさらに含むこと
    を特徴とする仲裁方法。
  16. 【請求項１６】 請求項１４に記載の仲裁方法におい
    て、前記ＢＵＰタイム・スロットはパケットでデータの
    転送を可能にするだけの十分な長さであることを特徴と
    する仲裁方法。
  17. 【請求項１７】 コンピュータ・バスであって、該コン
    ピュータ・バスに接続された複数のモジュール間でデー
    タを転送するためのコンピュータ・バスにおいて、 （ａ）ワード・ビットを転送するように動作可能な各モ
    ジュールに接続された複数のデータ・ラインと、 （ｂ）各モジュールに接続された単一仲裁ラインと、 （ｃ）各モジュールに接続され、バスをＢＵＰタイム・
    スロットと呼ばれるサイクル期間に時間的に分割するよ
    うに動作可能なバス・パケット（ＢＵＰ）クロックと、 （ｄ）各モジュールに接続され、前記ＢＵＰタイム・ス
    ロットをアクセス・タイム・スロットに分割するように
    動作可能なアクセス・タイム・クロックと、 （ｅ）モジュール間でコンピュータ・バスへのアクセス
    争奪が起こったときその仲裁を行い、前記ＢＵＰクロッ
    クと、前記仲裁ラインと、前記アクセス・タイム・クロ
    ックとに接続された手段とを備えたことを特徴とするコ
    ンピュータ・バス。
  18. 【請求項１８】 請求項１７に記載したコンピュータ・
    バスにおいて、前記仲裁を行う手段は、 （１）前記アクセス・タイム・クロックのパルスをカウ
    ントし、カウントした該パルスの数を表す第１信号を出
    力する第１手段と、 （２）前記第１信号をモジュールの優先度を表す番号と
    比較し、比較タイム・パルスを出力する第２手段と、 （３）前記第２手段に接続され、バス使用中信号に応答
    し、前記比較タイム・パルスに応答して、バス使用可能
    信号を出力する第３手段と、 （４）前記第３手段に接続され、前記仲裁ラインに接続
    され、前記バス使用可能信号に応答して、前記仲裁ライ
    ンを低レベルにする第４手段とを備えたことを特徴とす
    るコンピュータ・バス。
  19. 【請求項１９】 請求項１８に記載のコンピュータ・バ
    スにおいて、前記仲裁を行う手段は、前記第２手段に接
    続され、前記モジュール・アクセス番号を初期設定し、
    更新するための第５手段をさらに備えたことを特徴とす
    るコンピュータ・バス。
JP5201652A 1992-08-14 1993-08-13 コンピュータ・バスおよび仲裁方法 Pending JPH07295924A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US929445 1986-11-12
US07/929,445 US5430848A (en) 1992-08-14 1992-08-14 Distributed arbitration with programmable priorities

Publications (1)

Publication Number Publication Date
JPH07295924A true JPH07295924A (ja) 1995-11-10

Family

ID=25457872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5201652A Pending JPH07295924A (ja) 1992-08-14 1993-08-13 コンピュータ・バスおよび仲裁方法

Country Status (8)

Country Link
US (1) US5430848A (ja)
JP (1) JPH07295924A (ja)
CA (1) CA2103780A1 (ja)
DE (1) DE4326964A1 (ja)
DK (1) DK92893A (ja)
FR (1) FR2694828B1 (ja)
GB (1) GB2269728B (ja)
SE (1) SE9302626L (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4242133A1 (de) * 1992-12-14 1994-06-16 Siemens Ag Anordnung mit mehreren Funktionseinheiten
US5434850A (en) 1993-06-17 1995-07-18 Skydata Corporation Frame relay protocol-based multiplex switching scheme for satellite
US6771617B1 (en) 1993-06-17 2004-08-03 Gilat Satellite Networks, Ltd. Frame relay protocol-based multiplex switching scheme for satellite mesh network
US5729702A (en) * 1993-06-21 1998-03-17 Digital Equipment Corporation Multi-level round robin arbitration system
DE4407795A1 (de) * 1994-03-09 1995-09-14 Sel Alcatel Ag Verfahren und Schaltungsanordnung zur Koordination des Zugriffs mehrerer Nachrichtenquellen auf einen Bus
US6178475B1 (en) * 1994-12-19 2001-01-23 Advanced Micro Devices Inc. Multimedia system employing timers to properly allocate bus access
KR0155269B1 (ko) * 1995-01-16 1998-11-16 김광호 버스 중재방법 및 그 장치
US5710891A (en) * 1995-03-31 1998-01-20 Sun Microsystems, Inc. Pipelined distributed bus arbitration system
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer
US5968154A (en) * 1995-07-25 1999-10-19 Cho; Jin Young Distributed priority arbitrating method and system in multi-point serial networks with different transmission rates
US5894562A (en) * 1996-10-28 1999-04-13 Motorola, Inc. Method and apparatus for controlling bus arbitration in a data processing system
US5915102A (en) * 1996-11-06 1999-06-22 International Business Machines Corporation Common arbiter interface device with arbitration configuration for centralized common bus arbitration
US5948089A (en) * 1997-09-05 1999-09-07 Sonics, Inc. Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation
US6560682B1 (en) 1997-10-03 2003-05-06 Intel Corporation System and method for terminating lock-step sequences in a multiprocessor system
US6092137A (en) * 1997-11-26 2000-07-18 Industrial Technology Research Institute Fair data bus arbitration system which assigns adjustable priority values to competing sources
US6138200A (en) * 1998-06-09 2000-10-24 International Business Machines Corporation System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration
US6363445B1 (en) 1998-10-15 2002-03-26 Micron Technology, Inc. Method of bus arbitration using requesting device bandwidth and priority ranking
ATE332531T1 (de) * 1998-10-30 2006-07-15 Avocent Huntsville Corp Geteilter rechner
US6418494B1 (en) 1998-10-30 2002-07-09 Cybex Computer Products Corporation Split computer architecture to separate user and processor while retaining original user interface
IL130039A (en) * 1999-05-19 2003-07-06 Eci Telecom Ltd Cell bus and method for using same
US6810422B1 (en) 2000-01-14 2004-10-26 Lockheed Martin Tactical Defense Systems System and method for probabilistic quality of communication service determination
DE10028370B4 (de) * 2000-06-08 2005-05-04 Siemens Ag Verfahren zur Datenkommunikation zwischen mehreren MAC-Steuereinheiten
GB2372916A (en) * 2001-02-28 2002-09-04 Motorola Inc Dynamic bus arbitration for shared bus architecture
US7024505B2 (en) * 2002-03-28 2006-04-04 Seagate Technology Llc Fair arbitration method in a distributed arbitration system
US6886051B2 (en) * 2002-03-28 2005-04-26 Seagate Technology Llc Device discovery method and apparatus
US7007138B2 (en) * 2002-04-17 2006-02-28 Matsushita Electric Industiral Co., Ltd. Apparatus, method, and computer program for resource request arbitration
US7321623B2 (en) 2002-10-01 2008-01-22 Avocent Corporation Video compression system
US7065595B2 (en) * 2003-03-27 2006-06-20 International Business Machines Corporation Method and apparatus for bus access allocation
US7478025B1 (en) * 2003-04-18 2009-01-13 Unisys Corporation System and method to support dynamic partitioning of units to a shared resource
US9560371B2 (en) 2003-07-30 2017-01-31 Avocent Corporation Video compression system
US7107376B2 (en) * 2004-01-26 2006-09-12 International Business Machines Corp. Systems and methods for bandwidth shaping
US7457461B2 (en) 2004-06-25 2008-11-25 Avocent Corporation Video compression noise immunity
US7783820B2 (en) * 2005-12-30 2010-08-24 Avocent Corporation Packet-switched split computer having disassociated peripheral controller and plural data buses
TW200814780A (en) 2006-04-28 2008-03-16 Avocent Corp DVC delta commands
FI122301B (fi) * 2006-08-25 2011-11-30 Atomia Oy Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi
DE102011007437A1 (de) * 2010-11-15 2012-05-16 Continental Teves Ag & Co. Ohg Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen
US8984194B2 (en) * 2011-01-21 2015-03-17 Numia Medical Technology Llc Multi-master bus arbitration and resource control

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453551A (en) * 1981-02-25 1984-06-12 John Anderson Apparatus for pattern recognition of ECG signals for detecting fibrillation
JPH0366358A (ja) * 1989-08-03 1991-03-22 Terumo Corp 生体信号計測装置
EP0554605A1 (en) * 1992-02-06 1993-08-11 Cardiac Pacemakers, Inc. Arrhythmia detector using delta modulated turning point morphology of the ECG wave
US20120089038A1 (en) * 2010-10-07 2012-04-12 Kyungmoo Ryu Method and system for identifying cardiac arrhythmia driver sites
WO2013123549A1 (en) * 2012-02-20 2013-08-29 Adelaide Research & Innovation Pty Ltd Method for identifying a cardiac region for ablation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320502A (en) * 1978-02-22 1982-03-16 International Business Machines Corp. Distributed priority resolution system
US4229791A (en) * 1978-10-25 1980-10-21 Digital Equipment Corporation Distributed arbitration circuitry for data processing system
US4481580A (en) * 1979-11-19 1984-11-06 Sperry Corporation Distributed data transfer control for parallel processor architectures
US4412281A (en) * 1980-07-11 1983-10-25 Raytheon Company Distributed signal processing system
IT1129371B (it) * 1980-11-06 1986-06-04 Cselt Centro Studi Lab Telecom Commutatore di messaggi a struttura distribuita su canale ad accesso casuale per colloquio a messaggi tra unita elaborative
US4442504A (en) * 1981-03-09 1984-04-10 Allen-Bradley Company Modular programmable controller
FR2513407B1 (fr) * 1981-09-24 1987-01-16 Finger Ulrich Systeme d'arbitrage des demandes d'acces de plusieurs processeurs a des ressources communes, par l'intermediaire d'un bus commun
US4486826A (en) * 1981-10-01 1984-12-04 Stratus Computer, Inc. Computer peripheral control apparatus
USRE33705E (en) * 1982-02-24 1991-10-01 Digital Equipment Corporation Interchangeable interface circuit structure
US4570217A (en) * 1982-03-29 1986-02-11 Allen Bruce S Man machine interface
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
US4556939A (en) * 1983-04-29 1985-12-03 Honeywell Inc. Apparatus for providing conflict-free highway access
US4637013A (en) * 1983-07-05 1987-01-13 Canon Kabushiki Kaisha Token exchange data transmission system having system configuration discrimination
US4766536A (en) * 1984-04-19 1988-08-23 Rational Computer bus apparatus with distributed arbitration
US4612542A (en) * 1984-12-20 1986-09-16 Honeywell Inc. Apparatus for arbitrating between a plurality of requestor elements
US4730268A (en) * 1985-04-30 1988-03-08 Texas Instruments Incorporated Distributed bus arbitration for a multiprocessor system
US4908749A (en) * 1985-11-15 1990-03-13 Data General Corporation System for controlling access to computer bus having address phase and data phase by prolonging the generation of request signal
US4785396A (en) * 1986-01-28 1988-11-15 Intel Corporation Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit
US4802161A (en) * 1986-09-16 1989-01-31 Gte Communication Systems Corporation Packet bus interface
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
US4972313A (en) * 1989-08-07 1990-11-20 Bull Hn Information Systems Inc. Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453551A (en) * 1981-02-25 1984-06-12 John Anderson Apparatus for pattern recognition of ECG signals for detecting fibrillation
JPH0366358A (ja) * 1989-08-03 1991-03-22 Terumo Corp 生体信号計測装置
US5056527A (en) * 1989-08-03 1991-10-15 Terumo Kabushiki Kaisha Apparatus for analyzing vital signals based upon a feature selected from a plurality of vital signal features
EP0554605A1 (en) * 1992-02-06 1993-08-11 Cardiac Pacemakers, Inc. Arrhythmia detector using delta modulated turning point morphology of the ECG wave
US20120089038A1 (en) * 2010-10-07 2012-04-12 Kyungmoo Ryu Method and system for identifying cardiac arrhythmia driver sites
WO2013123549A1 (en) * 2012-02-20 2013-08-29 Adelaide Research & Innovation Pty Ltd Method for identifying a cardiac region for ablation

Also Published As

Publication number Publication date
CA2103780A1 (en) 1994-02-15
GB9315988D0 (en) 1993-09-15
SE9302626L (sv) 1994-02-15
GB2269728A (en) 1994-02-16
DK92893D0 (da) 1993-08-12
DK92893A (da) 1994-02-15
SE9302626D0 (sv) 1993-08-13
FR2694828B1 (fr) 1995-03-31
FR2694828A1 (fr) 1994-02-18
US5430848A (en) 1995-07-04
DE4326964A1 (de) 1994-02-17
GB2269728B (en) 1996-06-12

Similar Documents

Publication Publication Date Title
JPH07295924A (ja) コンピュータ・バスおよび仲裁方法
US5604742A (en) Communications system and method for efficient management of bandwidth in a FDDI station
US5835491A (en) Method for supporting multicast capabilities in switching networks with a reservation ring
US4922244A (en) Queueing protocol
US6430194B1 (en) Method and apparatus for arbitrating bus access amongst competing devices
JP2636642B2 (ja) 通信交換装置に付随する伝送母線へのアクセスを裁定する方法及び装置
US5193090A (en) Access protection and priority control in distributed queueing
US6035360A (en) Multi-port SRAM access control using time division multiplexed arbitration
US7352765B2 (en) Packet switching fabric having a segmented ring with token based resource control protocol and output queuing control
US5001707A (en) Method of providing reserved bandwidth in a dual bus system
US4858232A (en) Distributed switching system
JP3448067B2 (ja) ネットワークアダプタのためのネットワークコントローラ
US6674750B1 (en) Apparatus and method for communicating time-division multiplexed data and packet data on a shared bus
US5764895A (en) Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus
US5949789A (en) Arbitration ring for accessing a limited bandwidth switching network
US6072804A (en) Ring bus data transfer system
WO1996013922A2 (en) Computer network switching system with expandable number of ports
JPH04220035A (ja) バス・アクセス制御方法
US7020161B1 (en) Prescheduling arbitrated resources
JP2592218B2 (ja) Ｆｄｄｉステーション・バイパス装置
US5883895A (en) Arbitration ring with automatic sizing for a partially populated switching network
US5383186A (en) Apparatus and method for synchronous traffic bandwidth on a token ring network
JPH08223196A (ja) ポート数の拡張が可能なローカル・エリア・ハブ・ネットワーク及びそのポート数拡張方法
GB2401519A (en) Granting access to interconnect devices using sequence numbers
EP0829152B1 (en) A ring bus data transfer system

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031226