JPH07202424A - Production of multilayer wiring board - Google Patents

Production of multilayer wiring board

Info

Publication number
JPH07202424A
JPH07202424A JP33473493A JP33473493A JPH07202424A JP H07202424 A JPH07202424 A JP H07202424A JP 33473493 A JP33473493 A JP 33473493A JP 33473493 A JP33473493 A JP 33473493A JP H07202424 A JPH07202424 A JP H07202424A
Authority
JP
Japan
Prior art keywords
board
substrate
layer
pattern
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33473493A
Other languages
Japanese (ja)
Other versions
JP2581431B2 (en
Inventor
Hisashi Ishida
尚志 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33473493A priority Critical patent/JP2581431B2/en
Priority to CA 2138218 priority patent/CA2138218C/en
Priority to CA002245047A priority patent/CA2245047A1/en
Priority to EP94119983A priority patent/EP0658929A1/en
Publication of JPH07202424A publication Critical patent/JPH07202424A/en
Application granted granted Critical
Publication of JP2581431B2 publication Critical patent/JP2581431B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To reduce man-hours by forming more than three polyimide wiring layers simultaneously on one board, cutting the board for every layer and laminating to produce a single muitilayer polyimide wiring board. CONSTITUTION:A polyimide resin layer 11 is formed on a silicon glass substrate 10 and then pads 12 for mounting four types of LSI, a first signal wiring pattern 13, a second signal wiring pattern 118, a power supply and a ground pattern 14, and alignment marks 15 are formed thereon. A photoresist 17 is then applied onto a polyimide based adhesive 16 and patterning is effected at a predetermined position using an excimer laser 19. Subsequently, the substrate 10 is divided into four using a blade 112. A board having the first signal wiring pattern 13 is aligned with a multilayer wiring board 115 using the alignment marks 15 and then the boards are bonded through a temporary bonding adhesive. Finally, the silicon glass substrate 10 is stripped from the laminate by means of the excimer laser 19.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は基板同士の貼り合わせ積
層方式を用い、各層を形成する多層配線基板の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multi-layer wiring board in which each layer is formed by laminating and laminating boards.

【0002】[0002]

【従来の技術】LSIチップを搭載する配線基板とし
て、従来から多層プリント配線基板の製造方法の一例を
特開平2−228095号公報を参照できる。多層プリ
ント配線基板の一例は、銅張積層板をコア材に、プリプ
レグをコア材の接着剤として構成され、コア材とプリプ
レグが交互に積層され熱プレスが使用されて一体化され
る。積層板間の電気接続はコア材とプリプレグとが一体
化された後、ドリルによって貫通スルーホールが形成さ
れ、貫通スルーホール内壁に銅メッキされる。また、近
年、多層プリント配線基板より高配線密度を要求されて
いる大型コンピュータ用配線基板に、セラミック基板上
にポリイミド樹脂を層間絶縁に使用した多層配線基板が
使用されてきている。このポリイミド・セラミック多層
配線基板の製造方法は、セラミック基板上にポリイミド
前駆体ワニスを塗布、乾燥し、この塗布膜にブァイホー
ルを形成するポリイミド樹脂絶縁層形成工程と、フォト
リソグラフィー、真空蒸着およびメッキ法を使用した配
線層形成工程とからなり、かつ、この一連の工程を繰り
返すことにより、ポリイミド多層配線層の形成を行なっ
ていた。
2. Description of the Related Art As a wiring board on which an LSI chip is mounted, Japanese Patent Laid-Open No. 2-228095 can be referred to as an example of a conventional method for manufacturing a multilayer printed wiring board. An example of a multilayer printed wiring board is configured by using a copper clad laminate as a core material and a prepreg as an adhesive for the core material, and the core material and the prepreg are alternately laminated and integrated by using a hot press. For electrical connection between the laminated plates, a through-hole is formed by a drill after the core material and the prepreg are integrated, and the inner wall of the through-hole is plated with copper. Further, in recent years, a multilayer wiring board in which a polyimide resin is used for interlayer insulation on a ceramic substrate has been used as a wiring board for a large computer, which is required to have a higher wiring density than a multilayer printed wiring board. This polyimide / ceramic multilayer wiring board is manufactured by coating a polyimide precursor varnish on a ceramic substrate, drying it, and forming a via hole in the coating film, a polyimide resin insulating layer forming step, and photolithography, vacuum deposition and plating methods. And a wiring layer forming step using the same, and the polyimide multilayer wiring layer was formed by repeating this series of steps.

【0003】また、上述したポリイミド・セラミック多
層配線基板の形成方法とは別に、同時に多数の補助基板
上に形成されたポリイミド多層配線パターンをセラミッ
ク基板上に位置合わせし仮積層後に加熱加圧し多層配線
基板を形成する方法もある。この場合補助基板は、ポリ
イミド多層配線層内に残すタイプと剥離するタイプがあ
る。この方法は、補助基板毎に電気検査を行い、欠陥の
ない補助基板を選別して積層することが可能となり、上
述した逐次積層方法よりも製造歩留まりをあげることが
でき、また補助基板上において平行してポリイミド層の
積層をすることができるためポリイミド多層配線層の製
造日数の短縮が可能であった。
In addition to the above-described method for forming a polyimide / ceramic multilayer wiring board, the polyimide multilayer wiring patterns formed on a large number of auxiliary boards are simultaneously aligned on the ceramic board, temporarily laminated and then heated and pressed to form a multilayer wiring. There is also a method of forming a substrate. In this case, the auxiliary substrate may be left in the polyimide multilayer wiring layer or may be peeled off. This method makes it possible to perform an electrical inspection for each auxiliary substrate and to select and stack defect-free auxiliary substrates, which can increase the manufacturing yield compared to the above-described successive lamination method, and also enables parallel production on the auxiliary substrates. Since the polyimide layers can be laminated, the number of manufacturing days of the polyimide multilayer wiring layer can be shortened.

【0004】[0004]

【発明が解決しようとする課題】上述した多層プリント
配線基板は、積層板間の電気的接続をドリル加工で形成
した貫通スルーホールで行なうため、微細の貫通スルー
ホールの形成は不可能であり、そのためスルーホール間
に形成できる配線本数が限られていくる。また、一つの
積層板間の接続に一つの貫通スルーホールが必要とな
り、積層数が増えるほど信号配線収容性が低下し、高配
線密度の多層プリント配線基板を形成することが困難に
なっってくるという欠点があった。
In the above-mentioned multilayer printed wiring board, since the electrical connection between the laminated plates is made by the through holes formed by drilling, it is impossible to form fine through holes. Therefore, the number of wires that can be formed between the through holes is limited. In addition, one through-hole is required for connection between one laminated board, and as the number of laminated layers increases, the signal wiring accommodability decreases, making it difficult to form a multilayer printed wiring board with high wiring density. There was a drawback that it came.

【0005】また、上述した従来の多層プリント配線基
板の欠点を補うために、最近開発されたポリイミド・セ
ラミック多層配線基板は、ポリイミド絶縁層の積層数と
同じ回数だけ、セラミック基板上にポリイミド前駆体ワ
ニスの塗布、乾燥、ヴァイホールの形成、及びキュアの
各工程を繰り返す必要がある。そのため、多層配線基板
の積層工程に、非常に時間がかかる。また、ポリイミド
絶縁層の形成工程が繰り返されるため、多層配線層の下
層部分のポリイミド樹脂に多数回にわたるキュア工程の
熱ストレスが加わり、このため、ポリイミド樹脂が劣化
するという欠点があった。さらにこのポリイミド多層配
線層は逐次積層方式であるため製造歩留まりの向上が困
難であるという欠点がある。
Further, in order to make up for the above-mentioned drawbacks of the conventional multilayer printed wiring board, the polyimide / ceramic multilayer wiring board recently developed has the same number of polyimide precursor layers as the polyimide precursors on the ceramic substrate. It is necessary to repeat the steps of applying varnish, drying, forming a via hole, and curing. Therefore, it takes a very long time to stack the multilayer wiring boards. Further, since the step of forming the polyimide insulating layer is repeated, the polyimide resin in the lower layer portion of the multilayer wiring layer is subjected to thermal stress in a number of curing steps, which causes the polyimide resin to deteriorate. Further, this polyimide multi-layer wiring layer has a drawback that it is difficult to improve the manufacturing yield because it is a sequential lamination method.

【0006】また、製造歩留まりを向上させ基板作成日
数を短縮する多層配線基板の製造方法として、補助基板
を用いた積層方式も基板作成工数の削減にはならず、ま
た複数の基板上に平行して積層を行って行くため、ポリ
イミドワニスやレジストコーティング時のむだ、および
その他の材料の使用量は、逐次積層方式に比べて多いと
いう欠点があった。
Further, as a method of manufacturing a multilayer wiring board which improves the manufacturing yield and shortens the number of days for manufacturing the board, a stacking method using an auxiliary board does not reduce the number of steps for manufacturing the board, and the method can be performed on a plurality of boards in parallel. However, the polyimide varnish, the waste of the resist coating, and the amount of other materials used are larger than those of the sequential lamination method.

【0007】[0007]

【課題を解決するための手段】多層配線基板の第1の製
造方法は、一枚の多層配線基板に必要な各層のパターン
を、少なくとも前記基板の4倍以上の面積を有する大型
基板上で作成する作成工程と、この作成工程で作成され
た前記大型基板を各層のパターン毎に切断する切断工程
と、多層配線基板のベースとなる内部に導体層を有する
基板上に、前記切断工程で切断された基板で最下層のパ
ターンが形成された基板を位置合わせし、仮止め積層
し、その後基板のみを剥離する積層剥離工程と、この積
層剥離工程で形成された積層基板上に下層のパターンが
形成された基板から位置合わせ、仮止め積層、および基
板剥離を所定の層数になるまで繰り返す繰返工程と、こ
の繰返工程で形成された積層基板を所定の圧力と温度下
でプレスし、各層間の電気的、機械的接続を得る工程と
を含むことを特徴とする。
According to a first method of manufacturing a multilayer wiring board, a pattern of each layer required for one multilayer wiring board is formed on a large-sized board having an area at least four times as large as that of the board. And a cutting step of cutting the large-sized board created in this creating step for each pattern of each layer, and a board having a conductor layer inside serving as a base of a multilayer wiring board, cut in the cutting step. The substrate on which the bottom layer pattern is formed is aligned, temporarily bonded and laminated, and then only the substrate is separated, and the lower layer pattern is formed on the laminated substrate formed by this lamination separation process. Repeating step of repeating the alignment, temporary fixing lamination, and substrate peeling from the formed substrate until a predetermined number of layers and the laminated substrate formed in this repeating step are pressed under a predetermined pressure and temperature, Between layers Electrical, characterized in that it comprises a step of obtaining a mechanical connection.

【0008】本発明の第2の多層配線基板の製造方法
は、複数の多層配線基板に必要な最下層の同一層のパタ
ーンを、少なくとも前記基板の4倍以上の面積を有する
大型基板上で作成する作成工程と、この作成工程で作成
された前記大型基板を各パターン毎に切断する切断工程
と、複数の多層配線基板のベースとなる内部に導体層を
有する基板上に、前記切断工程で切断された基板で最下
層のパターンが形成された各基板を位置合わせを行い仮
止め積層し、その後基板のみを剥離する積層剥離工程
と、この積層剥離工程で形成された複数の積層基板上に
上層のパターンを形成した各基板の位置合わせ、仮止め
積層、および基板剥離を所定の層数に達するまで繰返し
行う繰返工程と、この繰返工程で形成された積層基板を
所定の圧力と温度下でプレスし、各層間の電気的、機械
的接続を得る工程とを含むことを特徴とする
In a second method for manufacturing a multilayer wiring board according to the present invention, a pattern of the same layer as the lowermost layer required for a plurality of multilayer wiring boards is formed on a large-sized board having an area of at least four times the area of the board. And a cutting step of cutting the large-sized board created in this creating step for each pattern, and cutting on the board having a conductor layer inside serving as a base of a plurality of multilayer wiring boards by the cutting step. Each substrate on which the pattern of the lowermost layer has been formed is aligned and temporarily bonded and laminated, and then only the substrate is peeled off, and the upper layer is formed on the plurality of laminated substrates formed in this laminating step. Repeating the steps of aligning each pattern-formed substrate, temporarily fixing and laminating, and peeling the substrate until a predetermined number of layers are reached, and the laminated substrate formed in this repeating step is subjected to a predetermined pressure and temperature. so Resushi, electrical of the layers, characterized in that it comprises a step of obtaining a mechanical connection

【実施例】次に本発明の一実施例について図面を参照し
て説明する。
An embodiment of the present invention will be described with reference to the drawings.

【0009】まず本発明の第1の実施例について図1
(1)から図3(4)を参照して詳細に説明する。
First, a first embodiment of the present invention will be described with reference to FIG.
This will be described in detail with reference to (1) to FIG. 3 (4).

【0010】図1(1)を参照すると、まずエキシマレ
ーザを透過する石英ガラス基板10が準備される。この
第1の実施例では210mm×210mmの大きさの基
板が用いられている。
Referring to FIG. 1A, first, a quartz glass substrate 10 that transmits an excimer laser is prepared. In this first embodiment, a substrate having a size of 210 mm × 210 mm is used.

【0011】図1(2)を参照すると、次に前記石英ガ
ラス基板10上にポリイミド前駆体が塗布され、プリキ
ュア、およびキュアが行われ、0.2μm厚のポリイミ
ド樹脂層11が形成される(以下、ポリイミド樹脂層形
成ステップ)。このポリイミド樹脂層11は後工程の石
英ガラス基板10の剥離時にエッチングされるため厚い
膜厚は要求されない。
Referring to FIG. 1 (2), next, a polyimide precursor is applied on the quartz glass substrate 10, pre-cured and cured to form a 0.2 μm-thick polyimide resin layer 11 ( Hereinafter, a polyimide resin layer forming step). The polyimide resin layer 11 is not required to have a large film thickness because it is etched when the quartz glass substrate 10 is peeled off in a later step.

【0012】図1(3)を参照すると、前記ポリイミド
樹脂11上に4種類のメタルパターンが形成される。一
実施例の場合、4種類のメタルパターンはLSI搭載用
パッド12、第1の信号配線パターン13、第2の信号
配線パターン118、電源およびグランドパターン14
である。メタルパターンはフォトレジストを使用したフ
ォトリソグラフィーでパターン化し、電解メッキにより
金Au/ニッケルNi/金Auの層構成で形成される。
各層の膜厚は金Au/ニッケルNi/金Auに対して4
μm/2μm/4μmである。ニッケルNiは後工程で
使用する半田金属に対するバリア層である。またこの
時、後工程の仮止め積層時の位置合わせに使用されるX
,Y ,θの位置決め用アライメントマーク15が各メ
タルパターン毎に3個所同時に形成される。
Referring to FIG. 1C, four kinds of metal patterns are formed on the polyimide resin 11. In the case of one embodiment, the four types of metal patterns are the LSI mounting pad 12, the first signal wiring pattern 13, the second signal wiring pattern 118, the power supply and ground pattern 14.
Is. The metal pattern is patterned by photolithography using a photoresist and is formed by electrolytic plating to have a layer structure of gold Au / nickel Ni / gold Au.
The film thickness of each layer is 4 for gold Au / nickel Ni / gold Au.
μm / 2 μm / 4 μm. Nickel Ni is a barrier layer against the solder metal used in the subsequent process. In addition, at this time, X used for alignment at the time of temporary fixing lamination in the subsequent process
, Y, θ positioning alignment marks 15 are simultaneously formed at three locations for each metal pattern.

【0013】図1(4)を参照すると、前記メタルパタ
ーン上にポリイミド系接着剤16が塗布され、ベーキン
グおよびキュアが行なわれる。キュア後の膜厚は10μ
mである。ポリイミド系樹脂は、高絶縁性と低誘電率と
を有する良質の絶縁体であり多層配線基板の薄膜多層配
線部の絶縁材料としてよく用いられているものである。
Referring to FIG. 1D, a polyimide adhesive 16 is applied on the metal pattern, and baking and curing are performed. The film thickness after curing is 10μ
m. Polyimide-based resin is a high-quality insulator having a high insulating property and a low dielectric constant, and is often used as an insulating material for a thin film multilayer wiring portion of a multilayer wiring board.

【0014】図1(5)を参照すると、次にポリイミド
系接着剤16上にホトレジスト17が塗布され、フォト
リソグラフィー技術を用いて所定の位置のパターンニン
グが行われる。この時レジストには、エキシマレーザに
対するレートの違いからポリイミド系接着剤の膜厚10
μmに対して2倍以上の膜厚が要求される。エキシマレ
ーザ19としてはKrFエキシマレーザが用いられ、発
振数200Hz、および0.8J/cm2 のエネルギー
密度で1ケ所200ショットの条件でスキャンする。エ
キシマレーザは、紫外域で発振するにもかかわらず大出
力レーザとして、現在広い用途に使用されようとしてい
る。
Referring to FIG. 1 (5), a photoresist 17 is next coated on the polyimide adhesive 16 and patterned at a predetermined position by using a photolithography technique. At this time, the thickness of the polyimide-based adhesive is 10
The film thickness is required to be at least twice as large as μm. A KrF excimer laser is used as the excimer laser 19, and scanning is performed under the conditions of an oscillation frequency of 200 Hz and an energy density of 0.8 J / cm 2 under one shot of 200 shots. The excimer laser is about to be used for a wide range of applications as a high-power laser even though it oscillates in the ultraviolet region.

【0015】図2(1)を参照すると、エキシマレーザ
スキャン後メチルエチルケトンでレジストが剥離され、
酸素プラズマアッシングでポリイミド系接着剤のビアホ
ール底に残っているススが除去される。こうしてポリイ
ミド系接着剤のビアホール110が形成される。この第
1の実施例のビアホール系は150μmである。
Referring to FIG. 2A, after the excimer laser scanning, the resist is stripped with methyl ethyl ketone.
Oxygen plasma ashing removes the soot remaining at the bottom of the polyimide adhesive via hole. Thus, the via hole 110 of the polyimide adhesive is formed. The via hole system of the first embodiment is 150 μm.

【0016】図2(2)を参照すると、ポリイミド系接
着剤のビアホール底に露出したメタル部分に接続用バン
プ111がメッキで形成される。バンプはホトレジスト
を使用したフォトリソグラフィーでパターン化され、電
解ニッケルメッキ、電解金メッキ、電解錫メッキ、およ
び電解金メッキの多層メッキで形成される。ニッケルメ
ッキは金/錫ハンダ金属の金配線層への拡散防止層であ
る。各メッキ厚はニッケル3μm、金8μm、錫11μ
m、および金8μmであり、バンプ系は100μmであ
る。この時、金と錫の重量%は金:錫=4:1で形成さ
れる。
Referring to FIG. 2B, the connection bump 111 is formed by plating on the metal portion exposed at the bottom of the via hole of the polyimide adhesive. The bumps are patterned by photolithography using photoresist and are formed by multilayer plating of electrolytic nickel plating, electrolytic gold plating, electrolytic tin plating, and electrolytic gold plating. Nickel plating is a diffusion prevention layer of gold / tin solder metal on the gold wiring layer. The plating thickness is nickel 3μm, gold 8μm, tin 11μ
m and gold 8 μm, and the bump system is 100 μm. At this time, the weight% of gold and tin is formed with gold: tin = 4: 1.

【0017】図2(3)を参照すると、以上の工程で形
成された基板が各パターン毎にダイシングソーの刃、す
なわちブレード112を用いて切断される(以下切断ス
テップ)。この実施例の場合、4種類のメタルパターン
から成り立っているため基板が4分割される。
Referring to FIG. 2C, the substrate formed in the above process is cut for each pattern by using a blade of a dicing saw, that is, a blade 112 (hereinafter, a cutting step). In the case of this embodiment, the substrate is divided into four because it consists of four kinds of metal patterns.

【0018】図2(4)を参照すると、内部に導体層を
含み、表面に電源供給層およびグランド配線層を有する
多層配線基板115上に上記切断ステップで切断した内
部に第1の信号配線パターン13を有する基板が仮積層
される。この時アライメントマーク15を用いて位置合
わせが行われ、全面スプレイタイプの仮止め用接着剤1
14で基板間を固定する。仮積層は、常温で1kg/c
2 の加圧下で約2分を要する。こうして得られた積層
体に石英ガラス基板越しにKrFエキシマレーザ19が
照射される。この時前記ポリイミド樹脂層形成ステップ
で形成したポリイミド層が石英ガラス基板越しにエッチ
ングされ、石英ガラス基板10は積層体から剥離され
る。KrFエキシマレーザは、発振数200Hz、0.
8J/cm2 のエネルギー密度で1ケ所2ショットの条
件でスキャンする。
Referring to FIG. 2 (4), a first signal wiring pattern is formed on the inside of the multilayer wiring board 115 including a conductor layer inside and having a power supply layer and a ground wiring layer on the surface cut in the above cutting step. Substrates having 13 are provisionally stacked. At this time, the alignment is performed using the alignment mark 15, and the full-spray type temporary adhesive 1
The substrates are fixed at 14. Temporary stacking is 1 kg / c at room temperature
It takes about 2 minutes under a pressure of m 2 . The laminated body thus obtained is irradiated with the KrF excimer laser 19 through the quartz glass substrate. At this time, the polyimide layer formed in the step of forming the polyimide resin layer is etched through the quartz glass substrate, and the quartz glass substrate 10 is separated from the laminated body. The KrF excimer laser has an oscillation frequency of 200 Hz, 0.
Scan at an energy density of 8 J / cm 2 under the condition of 2 shots in 1 place.

【0019】図2(5)を参照すると、次に、石英ガラ
ス基板の剥離後、酸素プラズマアッシングで積層体表面
のススが除去され、メタルパターン表面が露出される。
Referring to FIG. 2 (5), next, after peeling the quartz glass substrate, soot on the surface of the laminate is removed by oxygen plasma ashing to expose the surface of the metal pattern.

【0020】図3(1)を参照すると、前記切断ステッ
プ以後の工程と同様な条件で前記積層体表面に切断ステ
ップで切断した内部に第2の信号配線パターン118を
有する基板が仮積層され、石英ガラス基板が剥離され
る。
Referring to FIG. 3 (1), a substrate having a second signal wiring pattern 118 inside is temporarily laminated on the surface of the laminate under the same conditions as in the steps after the cutting step, The quartz glass substrate is peeled off.

【0021】図3(2)を参照すると、同様に前記積層
体表面に内部に電源およびグランドパターンを有する基
板、内部にLSI搭載用パッドを有する基板の順番で仮
積層および基板剥離が繰り返され一つの積層体が得られ
る。
Referring to FIG. 3B, similarly, temporary stacking and substrate peeling are repeated in the order of a substrate having a power source and a ground pattern inside and a substrate having an LSI mounting pad inside thereof on the surface of the laminate. One stack is obtained.

【0022】図3(3)を参照すると、このような工程
で形成された積層体がオートクレーブ装置を用いて真空
下で加圧、加熱され、仮止めされた各層間のポリイミド
系接着剤同士と電極同士との本接着が行われる。本接着
は、350℃、20kg/cm2 の加圧下で約30分保
持するようなプレスプロファイルを用いて行われる。こ
の時、ポリイミド系接着剤は流動性を示し、ポリイミド
系接着剤同士が一体化するため、層間で良好な密着力が
得られる。同時に、金と錫の多層メッキで形成されてい
るバンプがその共晶点である280℃で融解され、相手
方のメタル金属と接続され、プレス後で層間の良好な電
気的接続が得られることになる。仮止め用接着剤は、3
50℃下で完全に熱分解され、層間の電気的接続を妨げ
ることはない。
Referring to FIG. 3 (3), the laminate formed in such a process is pressed and heated under vacuum using an autoclave device, and polyimide adhesives between the layers are temporarily fixed to each other. The main adhesion between the electrodes is performed. The main adhesion is performed using a press profile in which the pressure is maintained at 350 ° C. and a pressure of 20 kg / cm 2 for about 30 minutes. At this time, the polyimide-based adhesive exhibits fluidity and the polyimide-based adhesives are integrated with each other, so that good adhesion between layers can be obtained. At the same time, the bump formed by multi-layer plating of gold and tin is melted at its eutectic point of 280 ° C. and connected to the metal metal of the other party, and good electrical connection between layers can be obtained after pressing. Become. 3 for temporary adhesive
It is completely pyrolyzed at 50 ° C and does not hinder the electrical connection between layers.

【0023】図3(4)を参照すると、最後に、ベース
多層配線基板裏面の所定の位置に入出力信号ピンおよび
電源ピン11が組み立てられる。
Referring to FIG. 3 (4), finally, the input / output signal pin and the power supply pin 11 are assembled at predetermined positions on the back surface of the base multilayer wiring board.

【0024】次に本発明の第2の実施例について、図4
(1)から図6(3)を参照して詳細に説明する。
Next, the second embodiment of the present invention will be described with reference to FIG.
This will be described in detail with reference to (1) to FIG. 6 (3).

【0025】図4(1)を参照すると、まずエキシマレ
ーザを透過する石英ガラス基板20が準備される。この
第2の実施例では210mm×210mmの大きさの基
板が用いられている。
Referring to FIG. 4A, first, a quartz glass substrate 20 that transmits an excimer laser is prepared. In the second embodiment, a substrate having a size of 210 mm × 210 mm is used.

【0026】図4(2)を参照すると、前記石英ガラス
基板20上にポリイミド前駆体が塗布され、プリキュ
ア、キュアが行われ、0.2μm厚のポリイミド樹脂層
21が形成される(以下ポリイミド層形成ステップ)。
このポリイミド樹脂層21は後工程の石英ガラス基板2
0の剥離時にエッチングされるため厚い膜厚は要求され
ない。
Referring to FIG. 4B, a polyimide precursor is coated on the quartz glass substrate 20, pre-cured and cured to form a polyimide resin layer 21 having a thickness of 0.2 μm (hereinafter referred to as polyimide layer). Forming step).
This polyimide resin layer 21 is used for the quartz glass substrate 2 in the subsequent process.
A thick film is not required because it is etched at the time of peeling 0.

【0027】図4(3)を参照すると、前記ポリイミド
樹脂21上に1種類のメタルパターンが4層分形成され
る。この第2の実施例の場合、形成するメタルパターン
はまず第1の信号配線パターン22である。メタルパタ
ーンはフォトレジストを使用したフォトリソグラフィー
でパターン化され、電解メッキにより金Au/ニッケル
Ni/金Auの層構成で形成される。各層の膜厚は金A
u/ニッケルNi/金Au=4μm/2μm/4μmで
ある。ニッケルNiは後工程で使用する半田金属に対す
るバリア層である。またこの時、後工程の仮止め積層時
の位置合わせに使用されるX ,Y ,θの位置決め用のア
ライメントマーク23が各1層分のメタルパターン毎に
3個所同時に形成される。
Referring to FIG. 4C, one kind of metal pattern is formed on the polyimide resin 21 for four layers. In the case of the second embodiment, the metal pattern to be formed is the first signal wiring pattern 22. The metal pattern is patterned by photolithography using a photoresist, and is formed by electrolytic plating to have a layer structure of gold Au / nickel Ni / gold Au. The thickness of each layer is gold A
u / nickel Ni / gold Au = 4 μm / 2 μm / 4 μm. Nickel Ni is a barrier layer against the solder metal used in the subsequent process. At this time, alignment marks 23 for positioning X, Y, and θ used for alignment during temporary stacking in the subsequent process are simultaneously formed at three locations for each metal pattern of one layer.

【0028】図4(4)を参照すると、前記メタルパタ
ーン上にポリイミド接着剤が塗布され、ベーキングおよ
びキュアが行われる。キュア後の膜厚は10μmであ
る。ポリイミド系樹脂は、高絶縁性と低誘電率とを有す
る良質の絶縁体であり多層配線基板の薄膜多層配線部の
絶縁材料としてよく用いられているものである。
Referring to FIG. 4 (4), a polyimide adhesive is applied on the metal pattern, and baking and curing are performed. The film thickness after curing is 10 μm. Polyimide-based resin is a high-quality insulator having a high insulating property and a low dielectric constant, and is often used as an insulating material for a thin film multilayer wiring portion of a multilayer wiring board.

【0029】図4(5)を参照すると、前記ポリイミド
系接着剤24上にホトレジスト25が塗布され、フォト
リソグラフィー技術を用いて所定の位置のパターンニン
グが行われる。この時レジストには、エキシマレーザに
対するレートの違いからポリイミド系接着剤の膜厚10
μmに対して2倍以上の膜厚が要求される。エキシマレ
ーザ27はKrFエキシマレーザを用い、発振数200
Hz、0.8J/cm2 のエネルギー密度で1ケ所20
0ショットの条件でスキャンする。エキシマレーザは、
紫外域で発振するにもかかわらず大出力レーザとして、
現在広い用途に使用されるようとしている。
Referring to FIG. 4 (5), a photoresist 25 is applied on the polyimide adhesive 24, and patterning is performed at predetermined positions by using a photolithography technique. At this time, the thickness of the polyimide-based adhesive is 10
The film thickness is required to be at least twice as large as μm. The excimer laser 27 uses a KrF excimer laser and has an oscillation frequency of 200.
20 at 1 place with an energy density of 0.8 J / cm 2 at Hz
Scan under the condition of 0 shots. Excimer laser
As a high-power laser despite oscillating in the ultraviolet region,
It is currently being used for a wide range of purposes.

【0030】図5(1)を参照すると、エキシマレーザ
スキャン後メチルエチルケトンが剥離され、酸素プラズ
マアッシングでポリイミド系接着剤のビアホール底に残
っているススが除去される。こうしてポリイミド系接着
剤のビアホール28が形成される。この第2の実施例の
ビアホール系は150μmである。
Referring to FIG. 5A, after excimer laser scanning, methyl ethyl ketone is peeled off, and soot remaining on the bottom of the via hole of the polyimide adhesive is removed by oxygen plasma ashing. Thus, the via hole 28 of the polyimide adhesive is formed. The via hole system of the second embodiment is 150 μm.

【0031】図5(2)を参照すると、前記ポリイミド
系接着剤のビアホール底に露出したメタル部分に接続用
バンプ29がメッキで形成される。バンプはホトレジス
トを使用したフォトリソグラフィーでパターン化され、
電解ニッケルメッキ電解金メッキ、電解錫メッキ、およ
び電解金メッキの多層メッキで形成される。ニッケルメ
ッキは金/錫ハンダ金属の金配線層への拡散防止層であ
る。各メッキ層はニッケル3μm、金8μm、錫11μ
m、および金8μmであり、バンプ系は100μmであ
る。この時、金と錫の重量%は金:錫=4:1で形成さ
れる。
Referring to FIG. 5B, a bump 29 for connection is formed by plating on the metal portion of the polyimide adhesive exposed on the bottom of the via hole. The bumps are patterned by photolithography using photoresist,
Electrolytic nickel plating is formed by multilayer plating of electrolytic gold plating, electrolytic tin plating, and electrolytic gold plating. Nickel plating is a diffusion prevention layer of gold / tin solder metal on the gold wiring layer. Each plating layer is nickel 3μm, gold 8μm, tin 11μ
m and gold 8 μm, and the bump system is 100 μm. At this time, the weight% of gold and tin is formed with gold: tin = 4: 1.

【0032】図5(3)を参照すると、上述の工程で形
成された基板が各1層分のパターン毎にダイシングソー
の刃、ブレード211を用いて切断される(以下切断ス
テップ)。この第2の実施例の場合、4層分のメタルパ
ターンから成り立っているため基板が4分割される。
Referring to FIG. 5C, the substrate formed in the above process is cut into patterns for each one layer by using a blade of a dicing saw and a blade 211 (hereinafter referred to as a cutting step). In the case of the second embodiment, the substrate is divided into four because it consists of metal patterns for four layers.

【0033】図5(4)を参照すると、内部に導体層を
含み、表面に電源供給層およびグランド配線層を有する
4枚の多層配線基板212上に前記切断ステップで切断
された内部に信号配線パターン122を有する基板がそ
れぞれ仮積層される。この時位置決めアライメントマー
ク23を用いて位置合わせが行われ、全面スプレイタイ
プの仮止め用接着剤214が基板間が固定される。仮積
層は、常温で1kg/cm2 の加圧下で約2分を要す
る。こうして得られた積層体に石英ガラス基板越しにK
rFエキシマレーザ27を照射する。この時前記ポリイ
ミド層形成ステップで形成されたポリイミド層が石英ガ
ラス基板越しにエッチングされ、石英ガラス基板は積層
体から剥離される(以下仮積層、剥離ステップ)。Kr
Fエキシマレーザは、発振数200Hz、0.8J/c
2 のエネルギー密度で1ケ所2ショットの条件でスキ
ャンする。
Referring to FIG. 5 (4), signal wiring is cut inside the four multi-layer wiring boards 212 including a conductor layer inside and having a power supply layer and a ground wiring layer on the surface. Substrates having the pattern 122 are temporarily stacked. At this time, the alignment is performed using the positioning alignment mark 23, and the adhesive 214 for temporary fixing of the entire surface spray type is fixed between the substrates. Temporary lamination requires about 2 minutes under a pressure of 1 kg / cm 2 at room temperature. The laminated body obtained in this way was placed over the quartz glass substrate
Irradiation with rF excimer laser 27 is performed. At this time, the polyimide layer formed in the polyimide layer forming step is etched through the quartz glass substrate, and the quartz glass substrate is peeled from the laminated body (hereinafter, temporary laminating and peeling step). Kr
The F excimer laser has an oscillation frequency of 200 Hz and 0.8 J / c.
Scan under the condition of two shots at one place with an energy density of m 2 .

【0034】図5(5)を参照すると、石英ガラス基板
の剥離後、酸素プラズマアッシングで積層体表面のスス
が除去され、メタルパターン表面が露出される。
Referring to FIG. 5 (5), after the quartz glass substrate is peeled off, soot on the surface of the laminate is removed by oxygen plasma ashing to expose the surface of the metal pattern.

【0035】図6(1)を参照すると第2の実施例の最
初の工程から切断ステップまでの工程で内部に第1の信
号配線パターン22を有する基板が形成されると同時に
同様な方法で内部に第2の信号線パターン218、電源
およびグランドパターン215、およびLSI搭載用パ
ッド216を有する基板が作成される。そして前記仮積
層および剥離ステップと同様な方法で上記4枚の積層体
表面上に内部に信号配線パターン2を有する基板、、内
部に電源およびグランドパターンを有する基板、内部に
LSI搭載用パッドを有する基板の順番で位置合わせ、
仮積層、および基板剥離が繰り返され4枚の積層体が得
られる。
Referring to FIG. 6A, a substrate having a first signal wiring pattern 22 therein is formed in the steps from the first step to the cutting step of the second embodiment, and at the same time, the substrate is formed in a similar manner. Then, a substrate having the second signal line pattern 218, the power supply and ground pattern 215, and the LSI mounting pad 216 is created. Then, in the same manner as in the temporary stacking and peeling step, a substrate having the signal wiring pattern 2 inside, a substrate having a power source and a ground pattern inside, and an LSI mounting pad inside are formed on the surface of the above four laminated bodies. Position in the order of the boards,
The temporary lamination and the peeling of the substrate are repeated to obtain four laminated bodies.

【0036】図6(2)を参照すると、前記4枚の積層
体がオートクレーブ装置を用いて真空下で加圧、加熱さ
れ、仮止めされた各層間のポリイミド系接着剤同士およ
び電極同士の本接着を行われる。本接着は、350℃、
20kg/cm2 の加圧下で約30分保持するようなプ
レスプロファイルを用いて行われる。この時、ポリイミ
ド系接着剤は流動性を示し、ポリイミド系接着剤同士が
一体化するため、層間で良好な密着力が得られる。同時
に、金と錫の多層メッキで形成されているバンプがその
共晶点である280℃で融解し、相手方のメタル金属と
接続し、プレス後で層間の良好な電気的接続が得られ
る。仮止め用接着剤は、350℃下で完全に熱分解さ
れ、層間の電気的接続を妨げることはない。
Referring to FIG. 6 (2), the four laminated bodies are pressed and heated in a vacuum using an autoclave device, and a book of polyimide adhesives and electrodes between the layers is temporarily fixed. Bonding is done. The main adhesion is 350 ° C,
It is carried out using a press profile such that it is held under a pressure of 20 kg / cm 2 for about 30 minutes. At this time, the polyimide-based adhesive exhibits fluidity and the polyimide-based adhesives are integrated with each other, so that good adhesion between layers can be obtained. At the same time, the bump formed by multi-layer plating of gold and tin melts at its eutectic point of 280 ° C. and is connected to the metal metal of the other party, and good electrical connection between the layers can be obtained after pressing. The temporary fixing adhesive is completely pyrolyzed at 350 ° C. and does not hinder the electrical connection between the layers.

【0037】図6(3)を参照すると、最後に、ベース
多層配線基板裏面の所定の位置に入出力信号ピンおよび
電源ピン217が組み立てられ、4枚の多層配線基板が
得られる。
Referring to FIG. 6 (3), finally, the input / output signal pins and the power supply pins 217 are assembled at predetermined positions on the back surface of the base multilayer wiring board to obtain four multilayer wiring boards.

【0038】なお、本実施例では1枚の石英ガラス基板
上で同時に4種類のメタルパターンあるいは4層分のメ
タルパターンを作成する方法を採用しているが、要求さ
れる多層配線基板の大きさあるいは層数によって分割数
は変更可能である。また、石英ガラス基板上に作成する
メタル層の多層化も可能で、例えば電源およびグランド
パターンと信号パターンを積層した後に接続用バンプを
形成することも可能である。
In this embodiment, the method of simultaneously forming four kinds of metal patterns or four layers of metal patterns on one quartz glass substrate is adopted, but the required size of the multilayer wiring board is required. Alternatively, the number of divisions can be changed depending on the number of layers. Further, it is possible to form a multi-layered metal layer formed on the quartz glass substrate, for example, it is also possible to form the connection bump after stacking the power supply and ground pattern and the signal pattern.

【0039】[0039]

【発明の効果】本発明の多層配線基板の製造方法は、同
時に4層以上のポリイミド配線層を1枚の基板上に作成
し、これを各層毎に切断し積層して1枚のポリイミド多
層配線基板、あるいは4枚以上の多層配線基板の第1層
を作成することにより、逐次積層を行う多層配線基板の
製造方法に対して大幅な工数削減が行える。また、多数
の補助基板を用いて各ポリイミド配線層を作成する製造
方法に対して、大幅な工数削減がはかれると同時に使用
材料が削減できるという効果がある。
According to the method of manufacturing a multilayer wiring board of the present invention, four or more layers of polyimide wiring layers are simultaneously formed on one board, and each layer is cut and laminated to form one polyimide multilayer wiring board. By forming the substrate or the first layer of four or more multilayer wiring boards, the number of man-hours can be significantly reduced as compared with the method for manufacturing a multilayer wiring board in which successive lamination is performed. In addition, the manufacturing method in which each polyimide wiring layer is formed by using a large number of auxiliary substrates has an effect that the number of man-hours is significantly reduced and the materials used can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】(1)〜(5)は本発明の第1の実施例を示す
FIG. 1 (1) to (5) are views showing a first embodiment of the present invention.

【図2】(1)〜(5)は本発明の第1の実施例を示す
2 (1) to (5) are views showing a first embodiment of the present invention.

【図3】(1)〜(3)は本発明の第1の実施例の示す
FIG. 3 is a diagram showing (1) to (3) of a first embodiment of the present invention.

【図4】(1)〜(5)は本発明の第2の実施例を示す
4 (1) to (5) are views showing a second embodiment of the present invention.

【図5】(1)〜(5)は本発明の第2の実施例を示す
5 (1) to (5) are views showing a second embodiment of the present invention.

【図6】(1)〜(3)は本発明の第2の実施例を示す
6A to 6C are views showing a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 石英ガラス基板 11 ポリイミド樹脂 12 LSI搭載用パッド 13 第1の信号配線パターン 14 電源およびグランドパターン 15 アライメントマーク 16 ポリイミド系接着剤 17 レジストマスク 18 レジストパターンニング部 19 エキシマレーザ 20 石英ガラス基板 21 ポリイミド樹脂 22 信号配線パターン 23 アライメントマーク 24 ポリイミド系接着剤 25 レジストマスク 26 レジストパターンニング部 27 エキシマレーザ 28 接着剤のビアホール 29 層間接続用バンプ 110 接着剤のビアホール 111 層間接続用バンプ 112 ブレード 113 切断後 114 仮止め用接着剤 115 内層入り多層配線基板 116 電源およびグランド層 117 入出力信号ピン 118 第2の信号配線パターン 210 ブレード 211 切断後 212 内層入り多層配線基板 213 電源およびグランド層 214 仮止め用接着剤 215 電源およびグランドパターン 216 LSI搭載用パッド 217 入出力信号および電源ピン 218 第2の信号配線パターン 10 Quartz Glass Substrate 11 Polyimide Resin 12 LSI Mounting Pad 13 First Signal Wiring Pattern 14 Power and Ground Pattern 15 Alignment Mark 16 Polyimide Adhesive 17 Resist Mask 18 Resist Patterning Section 19 Excimer Laser 20 Quartz Glass Substrate 21 Polyimide Resin 22 signal wiring pattern 23 alignment mark 24 polyimide adhesive 25 resist mask 26 resist patterning part 27 excimer laser 28 adhesive via hole 29 interlayer connection bump 110 adhesive via hole 111 interlayer connection bump 112 blade 113 after cutting 114 temporary Fixing adhesive 115 Multilayer wiring board containing inner layer 116 Power supply and ground layer 117 Input / output signal pin 118 Second signal wiring pattern 210 Blade 211 after cutting 212 inner-cored multilayer wiring board 213 power and ground layers 214 temporary fixing adhesive 215 power supply and the ground pattern 216 LSI mounting pad 217 input and output signals and power pins 218 second signal wiring pattern

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 一枚の多層配線基板に必要な各層のパタ
ーンを、少なくとも前記基板の4倍以上の面積を有する
大型基板上で作成する作成工程と、 この作成工程で作成された前記大型基板を各層のパター
ン毎に切断する切断工程と、 多層配線基板のベースとなる内部に導体層を有する基板
上に、前記切断工程で切断された基板で最下層のパター
ンが形成された基板を位置合わせし、仮止め積層し、そ
の後基板のみを剥離する積層剥離工程と、 この積層剥離工程で形成された積層基板上に下層のパタ
ーンが形成された基板から位置合わせ、仮止め積層、お
よび基板剥離を所定の層数になるまで繰り返す繰返工程
と、 この繰返工程で形成された積層基板を所定の圧力と温度
下でプレスし、各層間の電気的、機械的接続を得る工程
とを含むことを特徴とする多層配線基板の製造方法。
1. A creating step of creating a pattern of each layer required for one multilayer wiring board on a large-sized board having an area at least four times as large as that of the board, and the large-sized board created by this creating step. A cutting step for cutting each pattern of each layer, and a substrate having a conductor layer inside which serves as a base of the multilayer wiring board, and a board having the bottom layer pattern formed on the board cut in the cutting step is aligned. Then, a temporary delamination step of performing temporary fixing and laminating, and a delamination step of peeling only the substrate, and an alignment, a temporary fixing lamination, and a delamination of the substrate are performed from the substrate having the lower layer pattern formed on the laminated substrate formed in this delamination step. It includes a repeating step of repeating until a predetermined number of layers is obtained, and a step of pressing the laminated substrate formed in this repeating step under a predetermined pressure and temperature to obtain electrical and mechanical connection between the layers. To Method for manufacturing a multilayer wiring board according to symptoms.
【請求項2】 複数の多層配線基板に必要な最下層の同
一層のパターンを、少なくとも前記基板の4倍以上の面
積を有する大型基板上で作成する作成工程と、 この作成工程で作成された前記大型基板を各パターン毎
に切断する切断工程と、 複数の多層配線基板のベースとなる内部に導体層を有す
る基板上に、前記切断工程で切断された基板で最下層の
パターンが形成された各基板を位置合わせを行い仮止め
積層し、その後基板のみを剥離する積層剥離工程と、 この積層剥離工程で形成された複数の積層基板上に上層
のパターンを形成した各基板の位置合わせ、仮止め積
層、および基板剥離を所定の層数に達するまで繰返し行
う繰返工程と、 この繰返工程で形成された積層基板を所定の圧力と温度
下でプレスし、各層間の電気的、機械的接続を得る工程
とを含むことを特徴とする多層配線基板の製造方法。
2. A step of forming a pattern of the same layer as the lowermost layer necessary for a plurality of multilayer wiring boards on a large-sized board having an area at least four times as large as that of the board, and a step of creating the pattern A cutting step of cutting the large-sized board into each pattern, and a bottom layer pattern of the board cut in the cutting step is formed on a board having a conductor layer inside which serves as a base of a plurality of multilayer wiring boards. Each substrate is aligned and temporarily fixed to be laminated, and then only the substrate is peeled off, and a plurality of laminated substrates formed in this laminating process are aligned with each other. Repeated steps of repeating stop lamination and peeling of the substrate until a predetermined number of layers are reached, and pressing the laminated substrate formed in this repeated step at a predetermined pressure and temperature to electrically and mechanically separate each layer. Connection Method for manufacturing a multilayer wiring board which comprises a step of obtaining.
JP33473493A 1993-12-16 1993-12-28 Method for manufacturing multilayer wiring board Expired - Lifetime JP2581431B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33473493A JP2581431B2 (en) 1993-12-28 1993-12-28 Method for manufacturing multilayer wiring board
CA 2138218 CA2138218C (en) 1993-12-16 1994-12-15 Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board
CA002245047A CA2245047A1 (en) 1993-12-16 1994-12-15 Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board
EP94119983A EP0658929A1 (en) 1993-12-16 1994-12-16 Process for delaminating organic resin from board and process for manufacturating organic resin multi-layer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33473493A JP2581431B2 (en) 1993-12-28 1993-12-28 Method for manufacturing multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH07202424A true JPH07202424A (en) 1995-08-04
JP2581431B2 JP2581431B2 (en) 1997-02-12

Family

ID=18280623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33473493A Expired - Lifetime JP2581431B2 (en) 1993-12-16 1993-12-28 Method for manufacturing multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2581431B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125930A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Separation method
JPH10125931A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Transfer of thin film element, thin film element, thin film integrated circuit device, active materix substrate and liquid crystal display device
JP2002031818A (en) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2002190674A (en) * 2000-12-21 2002-07-05 Sony Chem Corp Method for manufacturing multilayer flexible circuit board
JP2006005043A (en) * 2004-06-16 2006-01-05 Fujitsu Ltd Multilayer circuit board and mounting method
US7288724B2 (en) 2002-04-02 2007-10-30 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP2008166757A (en) * 2006-12-29 2008-07-17 Samsung Electro-Mechanics Co Ltd Manufacturing method of thin film capacitor-incorporating wiring board
JP4619645B2 (en) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 Thin film element transfer method
JP4619644B2 (en) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 Thin film element transfer method
CN102763494A (en) * 2009-12-18 2012-10-31 施韦策电子公司 Conductor structural element and method for producing a conductor structural element

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619461B2 (en) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 Thin film device transfer method and device manufacturing method
JPH10125931A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Transfer of thin film element, thin film element, thin film integrated circuit device, active materix substrate and liquid crystal display device
JPH10125930A (en) * 1996-08-27 1998-05-15 Seiko Epson Corp Separation method
JP4619644B2 (en) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 Thin film element transfer method
JP4619645B2 (en) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 Thin film element transfer method
JP2002031818A (en) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2002190674A (en) * 2000-12-21 2002-07-05 Sony Chem Corp Method for manufacturing multilayer flexible circuit board
US7288724B2 (en) 2002-04-02 2007-10-30 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US7420127B2 (en) 2002-04-02 2008-09-02 Sony Corporation Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US7421777B2 (en) 2002-04-02 2008-09-09 Sony Corporation Method of manufacturing multilayer wiring substrate using temporary metal support layer
JP2006005043A (en) * 2004-06-16 2006-01-05 Fujitsu Ltd Multilayer circuit board and mounting method
JP4672290B2 (en) * 2004-06-16 2011-04-20 富士通株式会社 Circuit board, package board manufacturing method, and package board
JP2008166757A (en) * 2006-12-29 2008-07-17 Samsung Electro-Mechanics Co Ltd Manufacturing method of thin film capacitor-incorporating wiring board
JP4629088B2 (en) * 2006-12-29 2011-02-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. Thin film capacitor built-in wiring board manufacturing method and thin film capacitor built-in wiring board
CN102763494A (en) * 2009-12-18 2012-10-31 施韦策电子公司 Conductor structural element and method for producing a conductor structural element
JP2013514637A (en) * 2009-12-18 2013-04-25 シュバイツァー エレクトロニク アーゲー Conductive structural element and method for manufacturing the conductive structural element
JP2016048795A (en) * 2009-12-18 2016-04-07 シュバイツァー エレクトロニク アーゲー Conductor structural element and method for producing conductor structural element
US9456500B2 (en) 2009-12-18 2016-09-27 Schweizer Electronic Ag Conductor structure element and method for producing a conductor structure element

Also Published As

Publication number Publication date
JP2581431B2 (en) 1997-02-12

Similar Documents

Publication Publication Date Title
JP3587884B2 (en) Method for manufacturing multilayer circuit board
US5590461A (en) Method of making multi-layer wiring board
US5322593A (en) Method for manufacturing polyimide multilayer wiring substrate
KR101160498B1 (en) Printed wiring board and method for producing the same
KR100647096B1 (en) Semiconductor device and method for manufacturing substrate of the same
KR19980701917A (en) Manufacturing method of multilayered substrate for electronic device package
JP2581431B2 (en) Method for manufacturing multilayer wiring board
JP2817530B2 (en) Manufacturing method of polyimide multilayer wiring board
JP3016292B2 (en) Polyimide multilayer wiring board and method of manufacturing the same
JP2748890B2 (en) Organic resin multilayer wiring board and method of manufacturing the same
JPH01282892A (en) Manufacture of multilayer printed wiring board
JP2921223B2 (en) Manufacturing method of polyimide multilayer wiring board
JPH118471A (en) Manufacture of multilevel interconnection board and mounting method of electronic component by using the multilevel interconnection board
JP2751678B2 (en) Polyimide multilayer wiring board and method of manufacturing the same
JP2616588B2 (en) Polyimide multilayer wiring board and method of manufacturing the same
JP2850518B2 (en) Organic resin multilayer wiring board and method of manufacturing organic resin multilayer wiring board
JP4449228B2 (en) Manufacturing method of inspection jig
JP2638518B2 (en) Manufacturing method of polyimide multilayer wiring board
JP2697661B2 (en) Manufacturing method of polyimide multilayer wiring board
JP2776096B2 (en) Manufacturing method of polyimide multilayer wiring board
JPH0964536A (en) Thin film wiring board and production thereof
JP2004214273A (en) Method for manufacturing single side lamination wiring board
JPH04312999A (en) Polyimide multilayer wiring board and manufacture thereof
JP4186236B2 (en) Method for producing polyimide multilayer wiring film and method for producing multilayer wiring board
JP4398550B2 (en) Bumped multilayer substrate manufacturing method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961001