JPH07123118A - Frame transmission circuit - Google Patents
Frame transmission circuitInfo
- Publication number
- JPH07123118A JPH07123118A JP5285807A JP28580793A JPH07123118A JP H07123118 A JPH07123118 A JP H07123118A JP 5285807 A JP5285807 A JP 5285807A JP 28580793 A JP28580793 A JP 28580793A JP H07123118 A JPH07123118 A JP H07123118A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- frame
- data buffer
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、計算機からＬＡＮ（ロ
ーカル・エリア・ネットワーク）に対してフレームを送
信するフレーム送信回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frame transmission circuit for transmitting a frame from a computer to a LAN (local area network).
【０００２】[0002]
【従来の技術】ＬＡＮでは、通信の最小単位をフレーム
と呼び、それによって物理的なメディア・アクセスを管
理している。ＬＡＮ上の計算機からＬＡＮに対してデー
タを送信する場合は、計算機中のフレーム送信回路でフ
レームを組み立ててからＬＡＮに送出する。2. Description of the Related Art In a LAN, the minimum unit of communication is called a frame, which controls physical media access. When a computer on the LAN transmits data to the LAN, a frame transmission circuit in the computer assembles a frame and then sends the frame to the LAN.
【０００３】図８は、従来のフレーム送信回路の一例を
示すブロック図である。図８において、１はＣＰＵ（中
央処理装置）、２はバス・インターフェース、３は送信
待ちデータバッファ、４はネットワーク・コントロー
ラ、５はヘッダ情報等付加手段、６は送信データバッフ
ァ、７は受信データバッファ、８はＬＡＮインターフェ
ースである。FIG. 8 is a block diagram showing an example of a conventional frame transmission circuit. In FIG. 8, 1 is a CPU (central processing unit), 2 is a bus interface, 3 is a transmission waiting data buffer, 4 is a network controller, 5 is header information addition means, 6 is a transmission data buffer, and 7 is reception data. A buffer, 8 is a LAN interface.
【０００４】ＣＰＵ１がＬＡＮ上の端末に対してデータ
を送信する場合、バス・インターフェース２を介して、
一旦、送信待ちデータバッファ３に送信データを送って
保持させ、その後、それを送信データバッファ６に転送
する。一方、ＣＰＵ１は、ネットワーク・コントローラ
４を介して送信先アドレス，フレームタイプをヘッダ情
報等付加手段５に送る。そして、それらを受け取ったヘ
ッダ情報等付加手段５は、送信データバッファ６中の送
信データの前後に、送信先アドレス，発信元アドレス，
フレームタイプ及びフレーム・チェック・シーケンスを
付加して、フレームを形成する。その後、フレームをＬ
ＡＮインターフェース８を介してＬＡＮに送出する。従
来のフレーム送信回路では、このようにして、ＣＰＵ１
から送信要求のあったデータを、要求毎に１つのフレー
ムを形成してＬＡＮに送出するようにしていた。When the CPU 1 sends data to a terminal on the LAN, the data is transmitted via the bus interface 2.
The transmission data is once sent to the transmission waiting data buffer 3 and held therein, and then transferred to the transmission data buffer 6. On the other hand, the CPU 1 sends the destination address and the frame type to the adding means 5 such as header information via the network controller 4. Then, the header information etc. adding means 5 which has received them receives the transmission destination address, the transmission source address,
The frame type and frame check sequence are added to form a frame. Then L the frame
It is sent to the LAN via the AN interface 8. In the conventional frame transmission circuit, the CPU 1
The data requested to be transmitted by the device is formed into one frame for each request and transmitted to the LAN.
【０００５】なお、フレーム送信回路に関連する従来の
文献としては、例えば、特開平４−２０７３３６号公報
がある。As a conventional document relating to the frame transmission circuit, there is, for example, Japanese Patent Laid-Open No. 4-207336.
【０００６】[0006]
【発明が解決しようとする課題】（問題点）しかしなが
ら、前記従来の技術には、ＬＡＮ上でのデータの全体的
な伝送効率が低くなってしまうという問題点があった。(Problem) However, the above-mentioned conventional technique has a problem that the overall transmission efficiency of data on the LAN becomes low.
【０００７】（問題点の説明）ＬＡＮの規格上、１個の
フレームで送信できるデータ量には上限があり、各フレ
ーム毎にその上限までデータを送ることができるが、従
来のフレーム送信回路では、１個のフレームの送信デー
タ量がその上限値に比してごく少量であっても、ＣＰＵ
１からの送信要求毎に１個のフレームを形成してＬＡＮ
に送出するようにしていた。そのため、全体的に送信す
るフレームの数が多くなって、フレーム自体に含まれる
ヘッダ情報等、本来送信すべきデータ以外の情報が多く
なったり、フレームを送出するためのオーバーヘッド分
が多くなったりして、全体的な伝送効率が低くなる結果
となっていた。本発明は、そのような問題点を解決する
ことを課題とするものである。(Explanation of Problems) According to the standard of LAN, there is an upper limit to the amount of data that can be transmitted in one frame, and the data can be transmitted up to the upper limit for each frame. Even if the transmission data amount of one frame is very small compared to the upper limit value, the CPU
1 frame is formed for each transmission request from the LAN
I was sending it to. Therefore, the number of frames to be transmitted increases as a whole, and the amount of information other than the data that should be originally transmitted, such as header information included in the frame itself, or the amount of overhead for transmitting the frame increases. As a result, the overall transmission efficiency becomes low. An object of the present invention is to solve such a problem.
【０００８】[0008]
【課題を解決するための手段】前記課題を解決するた
め、本発明のフレーム送信回路では、ＬＡＮ上で許容さ
れる最大フレームを格納可能な容量を有する送信データ
バッファと、ＬＡＮ上で許容される最大フレームのデー
タ領域のサイズと等しい容量を有する複数の送信待ちデ
ータバッファと、送信要求のあったデータを送信先別に
前記送信待ちデータバッファに順次格納するデータ格納
手段と、データの格納中に前記送信待ちデータバッファ
が満杯になったとき、該データの格納以前に該送信待ち
データバッファに格納されていたデータを前記送信デー
タバッファへ転送するデータ転送手段と、前記送信デー
タバッファへ転送されたデータに送信先アドレス，発信
元アドレス，フレーム・タイプ及びフレーム・チェック
・シーケンスを付加してフレームを形成するヘッダ情報
等付加手段と、前記送信データバッファ中で形成された
フレームをＬＡＮに送信するフレーム送信手段とを具え
ることとした。また、上記フレーム送信回路において、
前記送信待ちデータバッファに格納するデータを圧縮す
るデータ圧縮手段を具えることとした。In order to solve the above problems, in the frame transmission circuit of the present invention, a transmission data buffer having a capacity capable of storing the maximum frame allowed on the LAN and a transmission data buffer allowed on the LAN are provided. A plurality of transmission waiting data buffers having a capacity equal to the size of the data area of the maximum frame; data storing means for sequentially storing the requested transmission data in the transmission waiting data buffer for each destination; Data transfer means for transferring the data stored in the transmission-waiting data buffer before storing the data to the transmission-data buffer when the transmission-waiting data buffer is full; and the data transferred to the transmission-data buffer. Add destination address, source address, frame type and frame check sequence to And header information such as additional means for forming a frame Te, was that it comprises a frame transmitting means for transmitting a frame formed in the transmission data buffer to the LAN. In the frame transmission circuit,
A data compression means for compressing the data stored in the transmission waiting data buffer is provided.
【０００９】[0009]
【作 用】データの送信要求があったとき、データ格
納手段により、送信要求のあったデータを送信先別に送
信待ちデータバッファに順次格納する。データの格納中
に送信待ちデータバッファが満杯になったときは、該デ
ータの格納以前に該送信待ちデータバッファに格納され
ていたデータを、データ転送手段により前記送信データ
バッファへ転送する。ヘッダ情報等付加手段は、送信デ
ータバッファへ転送されたデータに、送信先アドレス，
発信元アドレス，フレーム・タイプ及びフレーム・チェ
ック・シーケンスを付加してフレームを形成する。そし
て、フレーム送信手段により、該フレームをＬＡＮに送
信する。そのようにして、送信要求のあったデータは、
各送信待ちデータバッファ内で送信先別に多重化され、
それを送信データバッファに転送して１つのフレームに
してＬＡＮに送信するため、ＬＡＮ上へ送出するフレー
ム数を減少させることができる。そのため、フレーム自
体に含まれる本来送信すべきデータ以外の情報や、フレ
ーム送出のためのオーバーヘッド分を減少させ、全体の
伝送効率を向上させることができる。また、送信要求の
あったデータを、データ圧縮手段により圧縮してから前
記送信待ちデータバッファに格納する。そのため、１フ
レーム当たりに多重化するデータ数を増やすことができ
る上、ＬＡＮ上を流れるデータの冗長度を減らし、１フ
レーム当たりの伝送できる総データ量を増加させ、さら
に伝送効率を向上させることができる。[Operation] When a data transmission request is made, the data storage means sequentially stores the requested transmission data in the transmission waiting data buffer for each transmission destination. When the transmission waiting data buffer becomes full during data storage, the data stored in the transmission waiting data buffer before the storage of the data is transferred to the transmission data buffer by the data transfer means. The header information adding means adds the destination address, the
A frame is formed by adding the source address, frame type and frame check sequence. Then, the frame transmitting means transmits the frame to the LAN. In this way, the data requested to be sent will be
It is multiplexed by destination in each data buffer waiting to be sent,
Since it is transferred to the transmission data buffer to form one frame and transmitted to the LAN, the number of frames to be sent out on the LAN can be reduced. Therefore, it is possible to reduce the information included in the frame itself other than the data to be originally transmitted and the overhead for transmitting the frame, and improve the overall transmission efficiency. Further, the data requested to be transmitted is compressed by the data compression means and then stored in the transmission waiting data buffer. Therefore, the number of data to be multiplexed per frame can be increased, the redundancy of data flowing on the LAN can be reduced, the total amount of data that can be transmitted per frame can be increased, and the transmission efficiency can be further improved. it can.
【００１０】[0010]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示すブロック
図である。符号は、図８のものに対応し、３ａはアドレ
ス・レジスタ、３ｂはタイム・レジスタ、４ａはデータ
格納手段、４ｂはデータ転送手段、４ｃはフレーム送信
手段、９はデータ圧縮手段、１０はフレーム復元手段、
１１はタイマである。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. The reference numerals correspond to those in FIG. 8, 3a is an address register, 3b is a time register, 4a is data storage means, 4b is data transfer means, 4c is frame transmission means, 9 is data compression means, and 10 is a frame. Restoration means,
11 is a timer.
【００１１】本発明における送信待ちデータバッファ３
は複数設けられ、各送信待ちデータバッファ３は、ＬＡ
Ｎ上で許容される最大フレームのデータ領域のサイズと
等しい容量（例えば、１５００バイト）を有するリング
・バッファより成る。また、この実施例では、データ圧
縮手段９を設け、例えば、ランレングス方式のような、
可逆符号化方式で、かつ辞書の送信を必要としない圧縮
方式により、ＣＰＵ１から送信要求のあったデータを逐
次圧縮してから送信待ちデータバッファ３に格納するよ
うにしている。そしてまた、上記各送信待ちデータバッ
ファ３には、それぞれに対応して、送信先アドレスを保
持するアドレス・レジスタ３ａと、現在送信待ちデータ
バッファ３に格納されているデータの内の最先のデータ
を格納した時刻をタイマ１１から取得して保持するタイ
ム・レジスタ３ｂとを具えている。Transmission-waiting data buffer 3 in the present invention
Are provided in a plurality, and each transmission waiting data buffer 3 has an LA
It consists of a ring buffer with a capacity (eg 1500 bytes) equal to the size of the largest frame data area allowed on N. Further, in this embodiment, the data compression means 9 is provided, and for example, in the run length system,
By the lossless encoding method and the compression method which does not require the transmission of the dictionary, the data requested by the CPU 1 to be transmitted is sequentially compressed and then stored in the transmission waiting data buffer 3. Further, in each of the transmission waiting data buffers 3, the corresponding address register 3a holding the transmission destination address and the earliest data among the data currently stored in the transmission waiting data buffer 3 are provided. And a time register 3b that acquires and holds the time at which is stored from the timer 11.
【００１２】ＣＰＵ１から送信要求のあったデータは、
ネットワーク・コントローラ４のデータ格納手段４ａに
より、送信先別に振り分けられて、送信待ちデータバッ
ファ３に格納され、該当する送信待ちデータバッファ３
にデータを格納しようとしたとき、既に該送信先の前の
データが格納されている場合には、その後に順次追加す
る形で多重化して格納する。また、送信待ちデータバッ
ファ３のデータは、ネットワーク・コントローラ４のデ
ータ転送手段４ｂにより送信データバッファ６に転送し
た後、フレーム送信手段４ｃによりＬＡＮへ送信する。The data requested to be transmitted from the CPU 1 is
The data storage means 4a of the network controller 4 sorts the data according to the transmission destination and stores it in the transmission waiting data buffer 3 and the corresponding transmission waiting data buffer 3
When the data is to be stored in, the data before the transmission destination is already stored, the data is multiplexed and stored in the form of being sequentially added after that. The data in the transmission waiting data buffer 3 is transferred to the transmission data buffer 6 by the data transfer means 4b of the network controller 4, and then transmitted to the LAN by the frame transmission means 4c.
【００１３】一方、フレーム復元手段１０は、受信した
フレームより送信先アドレス，フレーム・チェック・シ
ーケンス等を取り出して、自局宛のものかどうか、不正
なフレームかどうかなどの判定を行った後、取り込むべ
きものと判断されたフレームのデータについて、データ
伸長と多重化の解除を行う。On the other hand, the frame restoration means 10 extracts the destination address, the frame check sequence, etc. from the received frame, and after judging whether it is addressed to its own station or whether it is an illegal frame, Data decompression and demultiplexing of the data of the frame determined to be taken in are performed.
【００１４】次に、送信データバッファ６からＬＡＮに
送信するフレームのフレーム構成について説明する。図
２は、ＬＡＮに送信するフレームのフレーム構成を示す
図である。このフレームは、データリンク層におけるフ
レームであり、圧縮，多重化データを非圧縮の送信先ア
ドレス，発信元アドレス，フレームタイプ及びフレーム
・チェック・シーケンスで挟んだ構成になっている。ま
た、上記圧縮，多重化データには、データリンク層の上
位層であるネットワーク層でのヘッダ，送信先アドレ
ス，発信元アドレス及びデータを持った１つ以上のネッ
トワーク層パケットが圧縮，多重化された形で収容され
ている。このようなフレームを受信した側では、圧縮，
多重化データを伸長すると、ネットワーク層パケットの
ヘッダ領域には、ヘッダ領域からデータまでのバイト長
が保持されているので、パケットがいくつか連なった状
態で受信データバッファに格納されても、それを個々の
パケットに分割して処理することが可能である。Next, the frame structure of the frame transmitted from the transmission data buffer 6 to the LAN will be described. FIG. 2 is a diagram showing a frame structure of a frame transmitted to the LAN. This frame is a frame in the data link layer, and is composed of compressed and multiplexed data sandwiched between uncompressed destination address, source address, frame type, and frame check sequence. Further, one or more network layer packets having a header, a destination address, a source address and data in a network layer which is an upper layer of the data link layer are compressed and multiplexed in the compressed / multiplexed data. It is housed in a closed form. On the side receiving such a frame, compression,
When decompressing the multiplexed data, the header area of the network layer packet holds the byte length from the header area to the data, so even if several packets are stored in the received data buffer It is possible to process by dividing it into individual packets.
【００１５】次に、本発明の基本的な動作をフローチャ
ートを使って説明する。図３は、本発明によるパケット
送信処理手順の一例を示すフローチャートである。 ステップ１…ＣＰＵ１は、送信先アドレス，送信データ
量をネットワーク・コントローラ４のデータ格納手段４
ａに通知する。 ステップ２…データ格納手段４ａは、通知された送信先
アドレスと、各送信待ちデータバッファ３に対応するア
ドレス・レジスタ３ａに格納されているアドレスとを比
較する。 ステップ３…同一のアドレスがあったか否かを判別す
る。 ステップ４…あったら、ＣＰＵ１よりの送信データをデ
ータ圧縮手段９で圧縮した後、アドレス・レジスタ３ａ
のアドレスが同一であった送信待ちデータバッファ３に
格納する。Next, the basic operation of the present invention will be described using a flow chart. FIG. 3 is a flowchart showing an example of a packet transmission processing procedure according to the present invention. Step 1 ... The CPU 1 stores the transmission destination address and the transmission data amount in the data storage means 4 of the network controller 4.
Notify a. Step 2 ... The data storage means 4a compares the notified destination address with the address stored in the address register 3a corresponding to each transmission waiting data buffer 3. Step 3 ... It is determined whether or not there is the same address. Step 4 ... If there is, the transmission data from the CPU 1 is compressed by the data compression means 9 and then the address register 3a
The data is stored in the transmission waiting data buffer 3 having the same address.
【００１６】ステップ５…データを格納中のバッファが
満杯になったか否かを判別する。 ステップ６…満杯になったら、データの格納を中断し、
該データの格納を開始する以前に当該送信待ちデータバ
ッファ３に格納されていたデータを、データ転送手段４
ｂにより送信データバッファ６に転送した後、フレーム
送信手段４ｃによりＬＡＮへの送信を行う。 ステップ７…中断していたデータの格納をバッファの先
頭より再開する。 ステップ８…該データの格納が終了した時のタイマ１１
の値をタイム・レジスタ３ｂに書込む。Step 5 ... It is determined whether or not the buffer storing the data is full. Step 6 ... When it is full, stop storing the data,
The data stored in the transmission waiting data buffer 3 before the storage of the data is started is transferred to the data transfer means 4
After transferring to the transmission data buffer 6 by b, the frame transmitting means 4c transmits to the LAN. Step 7 ... Resume the suspended data storage from the beginning of the buffer. Step 8 ... Timer 11 when storage of the data is completed
The value of is written in the time register 3b.
【００１７】ステップ９…ステップ３で同一のアドレス
がなかったら、空いている送信待ちデータバッファ３に
対応するアドレス・レジスタ３ａに送信先アドレスを書
込む。 ステップ１０…ＣＰＵ１よりの送信データをデータ圧縮
手段９で圧縮した後、上記の空いている送信待ちデータ
バッファ３に格納する。 ステップ１１…データを格納中の送信待ちデータバッフ
ァ３が満杯になったか否かを判別する。 ステップ１２…満杯になったら、データの格納を中断
し、該データの格納を開始する以前に当該送信待ちデー
タバッファ３に格納されていたデータを、データ転送手
段４ｂにより送信データバッファ６に転送した後、フレ
ーム送信手段４ｃによりＬＡＮへの送信を行う。 ステップ１３…中断していたデータの格納をバッファの
先頭より再開する。 ステップ１４…該データの格納が終了した時のタイマ１
１の値をタイム・レジスタ３ｂに書込む。Step 9 ... If the same address is not found in Step 3, the destination address is written in the address register 3a corresponding to the vacant transmission waiting data buffer 3. Step 10 ... After compressing the transmission data from the CPU 1 by the data compression means 9, the data is stored in the empty transmission waiting data buffer 3 described above. Step 11 ... It is determined whether or not the transmission waiting data buffer 3 which is storing data is full. Step 12: When the data is full, the data storage is interrupted, and the data stored in the transmission waiting data buffer 3 before the storage of the data is transferred to the transmission data buffer 6 by the data transfer means 4b. After that, the frame transmitting means 4c transmits to the LAN. Step 13 ... Resuming the suspended data storage from the beginning of the buffer. Step 14 ... Timer 1 when storage of the data is completed
Write the value of 1 to the time register 3b.
【００１８】図４は、送信待ちデータバッファのタイム
アウト監視処理を示すフローチャートである。この処理
は、タイマ１１の値がインクリメントされる度毎に実行
される。 ステップ１…送信待ちデータバッファ３の内の１つを指
定するための変数Ｎに１を代入し、変数Ｍにタイマ１１
の現在の値を代入する。 ステップ２…Ｎ番目の送信待ちデータバッファ３に対応
するタイム・レジスタに書き込まれている値をＴＲ
（Ｎ）で表すとき、変数ＫにＭ−ＴＲ（Ｎ）を代入す
る。すなわち、Ｋの値は、当該タイム・レジスタに書き
込まれている値の書き込み後の経過時間に対応する。 ステップ３…Ｋが所定値Ｔｈ以上になったか否かを判別
する。 ステップ４…なったとき、当該送信待ちデータバッファ
３内に格納されているデータを、データ転送手段４ｂに
より送信データバッファ６に転送した後、フレーム送信
手段４ｃによりＬＡＮへの送信を行う。 ステップ５…当該送信待ちデータバッファ３に対応する
アドレス・レジスタ３ａの値ＡＲ（Ｎ）及びタイム・レ
ジスタ３ｂの値ＴＲ（Ｎ）をクリアする。 ステップ６…変数Ｎに１を加える。 ステップ７…変数Ｎが送信待ちデータバッファ３の送信
待ちデータバッファ３の数を超えたか否かを判別する。FIG. 4 is a flow chart showing the timeout monitoring process of the transmission waiting data buffer. This process is executed every time the value of the timer 11 is incremented. Step 1 ... Substitutes 1 into a variable N for designating one of the transmission waiting data buffers 3 and sets a timer 11 into a variable M.
Substitutes the current value of. Step 2 ... TR the value written in the time register corresponding to the Nth transmission waiting data buffer 3
When represented by (N), M-TR (N) is substituted for the variable K. That is, the value of K corresponds to the elapsed time after writing the value written in the time register. Step 3 ... It is determined whether or not K has exceeded a predetermined value Th. When step 4 ... is reached, the data stored in the transmission waiting data buffer 3 is transferred to the transmission data buffer 6 by the data transfer means 4b, and then transmitted to the LAN by the frame transmission means 4c. Step 5 ... Clears the value AR (N) of the address register 3a and the value TR (N) of the time register 3b corresponding to the transmission waiting data buffer 3. Step 6 ... Add 1 to the variable N. Step 7 ... It is determined whether or not the variable N has exceeded the number of transmission waiting data buffers 3 in the transmission waiting data buffer 3.
【００１９】次に、他の計算機からフレームを受信した
場合の処理を説明する。図５は、フレーム復元手段にお
ける処理手順を示すフローチャートである。 ステップ１…受信を開始する。 ステップ２…受信フレームより送信先アドレスを取得す
る。 ステップ３…取得したアドレスが自局のアドレスと一致
しているか否かを判別する。 ステップ４…一致していれば、受信フレームより発信元
アドレスとフレームタイプを取り出してネットワーク・
コントローラ４内に保持する。Next, the processing when a frame is received from another computer will be described. FIG. 5 is a flowchart showing a processing procedure in the frame restoration means. Step 1 ... Start reception. Step 2 ... Acquire a destination address from the received frame. Step 3 ... It is determined whether or not the acquired address matches the address of the own station. Step 4 ... If they match, the source address and frame type are extracted from the received frame and the network
Hold in controller 4.
【００２０】ステップ５…受信フレームより、圧縮，多
重化されたデータ部分を取り出してフレーム復元手段１
０で伸長した後、受信データバッファ７の現在の先頭番
地より、発信元アドレス，フレームタイプ及びデータ長
を格納するための領域をあけた後から格納する。その
際、格納を行いながら格納済のバイト数をカウントし、
格納終了後にカウント結果をネットワーク・コントロー
ラ４内に保持する。 ステップ６…ステップ４，５でネットワーク・コントロ
ーラ４内に保持しておいた発信元アドレス，フレームタ
イプ及びバイト数を、受信データバッファ７の上記領域
に格納する。 ステップ７…受信データバッファ７の現在の先頭番地を
示すポインタを格納した受信データの末端の番地の次の
番地に移動させる。 ステップ８…ステップ３で自局のアドレスと一致しなか
ったとき、受信動作を中断する。Step 5 ... Frame decompressing means 1 by extracting the compressed and multiplexed data portion from the received frame.
After decompressing with 0, it is stored after opening an area for storing the source address, frame type and data length from the current start address of the reception data buffer 7. At that time, counting the number of stored bytes while storing,
After the storage is completed, the count result is held in the network controller 4. Step 6 ... The source address, frame type and number of bytes held in the network controller 4 in steps 4 and 5 are stored in the above area of the reception data buffer 7. Step 7: The pointer indicating the current start address of the received data buffer 7 is moved to the next address of the end address of the received data. Step 8 ... When the address does not match the address of the own station in Step 3, the receiving operation is interrupted.
【００２１】次に、ＣＰＵ１から図７に示すようなパケ
ット送信要求があった場合を例にして、本実施例の動作
を具体的に説明する。図７のＰ1 〜Ｐ10は、送信要求の
あったパケットを示し、その上段は送信先アドレスを示
し、下段はデータ長をバイト数で示している。このよう
なパケット送信要求があった場合、送信待ちデータバッ
ファ３には、以下のようにデータが格納されていく。な
お、図７下の「ＬＡＮへの送信」の欄は、フレーム送信
回路からＬＡＮへ送信されるフレームの送信先アドレス
及び送信のタイミングを示している。Next, the operation of this embodiment will be specifically described by taking as an example the case where the CPU 1 issues a packet transmission request as shown in FIG. In FIG. 7, P 1 to P 10 indicate packets for which transmission has been requested, the upper part thereof indicates the destination address, and the lower part indicates the data length in bytes. When such a packet transmission request is made, data is stored in the transmission waiting data buffer 3 as follows. Note that the column of “Transmission to LAN” at the bottom of FIG. 7 shows the transmission destination address of the frame transmitted from the frame transmission circuit to the LAN and the transmission timing.
【００２２】図６は、送信待ちデータバッファの状態を
示す図である。まず、図７にＰ1 で示す、アドレス"000
010"へ４６バイトのパケット送信要求があったとき、ど
の送信待ちデータバッファ３も空であるので、図６
（イ）に示すように、新たに１つの送信待ちデータバッ
ファ３が割り当てられ、データ圧縮手段９で圧縮したデ
ータｐ1 が、その先頭から格納される。そして、該送信
待ちデータバッファ３に対応するアドレス・レジスタ３
ａにアドレス"000010"が書き込まれ、タイム・レジスタ
３ｂにその時のタイマ１１の値“２０”が書き込まれ
る。なお、アドレス及びタイマ１１の値は、全て１６進
表示で表示している。FIG. 6 is a diagram showing the state of the transmission waiting data buffer. First, the address "000" shown by P 1 in FIG.
When there is a 46-byte packet transmission request to 010 ", all of the transmission-waiting data buffers 3 are empty.
As shown in (a), one transmission waiting data buffer 3 is newly allocated, and the data p 1 compressed by the data compression means 9 is stored from the beginning. Then, the address register 3 corresponding to the transmission waiting data buffer 3
The address "000010" is written in a and the value "20" of the timer 11 at that time is written in the time register 3b. The addresses and the values of the timer 11 are all displayed in hexadecimal notation.
【００２３】次に、図７にＰ2 で示す、アドレス"00002
2"へ４６バイトのパケット送信要求があったとき、送信
待ちデータバッファ３はまだ２つ空いているので、図６
（ロ）に示すように、新たに送信待ちデータバッファ３
が割り当てられ、データ圧縮手段９で圧縮したデータｐ
2 が、その先頭から格納される。そして、該送信待ちデ
ータバッファ３に対応するアドレス・レジスタ３ａにア
ドレス"000022"が書き込まれ、タイム・レジスタ３ｂに
その時のタイマ１１の値“２Ａ”が書き込まれる。Next, the address "00002" shown by P 2 in FIG.
When there is a 46-byte packet transmission request to 2 ", there are still two data buffers 3 waiting to be transmitted.
As shown in (b), a new transmission waiting data buffer 3
Is assigned to the data p and compressed by the data compression means 9
2 is stored from the beginning. Then, the address "000022" is written in the address register 3a corresponding to the transmission waiting data buffer 3, and the value "2A" of the timer 11 at that time is written in the time register 3b.
【００２４】次に、図７にＰ3 で示す、アドレス"00010
2"へ１２０バイトのパケット送信要求があったとき、図
６（ハ）に示すように、アドレス"000102"は新規である
ため新たに送信待ちデータバッファ３が割り当てられ、
圧縮されたデータｐ3 がその先頭から格納される。それ
に続いて、図７にＰ4 ，Ｐ5 で示す、アドレス"000010"
へ８００バイト及び１０００バイトのパケット送信要求
があったとき、アドレス"000010"は既に送信待ちデータ
バッファ３が割り当てられているため、データｐ1 の後
にパケットＰ4 ，Ｐ5 の圧縮データｐ4 ，ｐ5 が多重化
される。その際、パケットＰ1 ，Ｐ4 ，Ｐ5 の合計バイ
ト数は１８４６バイトになるが、送信待ちデータバッフ
ァ３に格納する前に圧縮しているので、バッファはまだ
満杯にはならない。また、この時、アドレス"000010"に
割り当てられている送信待ちデータバッファ３に対応す
るタイム・レジスタ３ｂは書き換えない。Next, the address "00010" shown by P 3 in FIG.
When there is a 120-byte packet transmission request to 2 ", as shown in FIG. 6C, since the address" 000102 "is new, the transmission waiting data buffer 3 is newly allocated,
The compressed data p 3 is stored from the beginning. Following that, the address "000010" indicated by P 4 and P 5 in FIG.
When there is 800 bytes and 1000 bytes of packet transmission request to the address "000010" because it has already been assigned a queue data buffer 3, the packet P 4 after the data p 1, compressed data p 4 of P 5, p 5 is multiplexed. At that time, the total number of bytes of the packets P 1 , P 4 , and P 5 becomes 1846 bytes, but since the packets are compressed before being stored in the transmission waiting data buffer 3, the buffer is not yet full. At this time, the time register 3b corresponding to the transmission waiting data buffer 3 assigned to the address "000010" is not rewritten.
【００２５】次に、図７にＰ6 で示す、アドレス"00200
4"へ１０００バイトのパケット送信要求があったとき、
既に送信待ちデータバッファ３は全て割り当て済である
ので、そのままでは送信待ちデータバッファ３に格納で
きない。そこで、図６（ニ）に示すように、最もタイム
・レジスタ３ｂの値が古いアドレス"000010"へのデータ
が送信データバッファ６に移され、それによって空いた
バッファにパケットＰ6 の圧縮データｐ6 が格納され
る。また、その時、アドレス・レジスタ３ａ，タイム・
レジスタ３ｂの値も更新される。Next, the address "00200" shown by P 6 in FIG.
When there is a request to send a packet of 1000 bytes to 4 ",
Since all the transmission waiting data buffers 3 have already been allocated, they cannot be stored in the transmission waiting data buffer 3 as they are. Therefore, as shown in FIG. 6D, the data to the address "000010" with the oldest value of the time register 3b is transferred to the transmission data buffer 6, and the compressed data p of the packet P 6 is stored in the empty buffer. 6 is stored. At that time, the address register 3a, the time
The value of the register 3b is also updated.
【００２６】次に、図７にＰ7 ，Ｐ8 で示す、アドレス
"000022"へ１０００バイト及び１５０バイトのパケット
送信要求があったとき、このアドレス"000022"は既に送
信待ちデータバッファ３が割り当てられているため、図
６（ホ）に示すように、データｐ2 の後にパケット
Ｐ7 ，Ｐ8 の圧縮データｐ7 ，ｐ8 が多重化される。ま
た、この時、アドレス"000022"に割り当てられている送
信待ちデータバッファ３に対応するタイム・レジスタ３
ｂは書き換えない。Next, addresses shown by P 7 and P 8 in FIG.
"000022" to 1000 when a byte and 150-byte packet transmission request, since the address "000022" has already been assigned a queue data buffer 3, as shown in FIG. 6 (e), the data p 2 compressed data p 7, p 8 of the packet P 7, P 8 are multiplexed after. At this time, the time register 3 corresponding to the transmission waiting data buffer 3 assigned to the address "000022"
b is not rewritten.
【００２７】次に、図７にＰ9 で示す、アドレス"00002
2"へ６００バイトのパケット送信要求があったとき、こ
のアドレス"000022"は既に送信待ちデータバッファ３が
割り当てられているため、パケットＰ9 の圧縮データｐ
9 は、データｐ8 の後に格納されていくが、その最中に
バッファ容量限界である１５００バイトに達してしま
う。そのため、以前に蓄積されたデータｐ2 ，ｐ7 ，ｐ
8 を一旦送信データバッファ６に転送した後、残りのデ
ータの格納を該送信待ちデータバッファ３の先頭より再
開する。その場合、アドレス"000022"用の送信待ちデー
タバッファ３の先頭を示すポインタは、図６（ヘ）のＡ
で示す位置となる。また、タイム・レジスタ３ｂは、デ
ータｐ9 を格納後、タイマ１１の現在値“７０”に更新
される。Next, the address "00002" shown by P 9 in FIG.
When a packet transmission request of 600 bytes to 2 "is made, this address" 000022 "is already assigned to the transmission waiting data buffer 3 and therefore the compressed data p of the packet P 9 is p.
Although 9 is stored after the data p 8 , the buffer capacity limit of 1500 bytes is reached in the middle. Therefore, the previously stored data p 2 , p 7 , p
After 8 is once transferred to the transmission data buffer 6, storage of the remaining data is restarted from the head of the transmission waiting data buffer 3. In that case, the pointer indicating the beginning of the transmission waiting data buffer 3 for the address "000022" is A in FIG.
The position is indicated by. The time register 3b after storing data p 9, are updated to the current value "70" of the timer 11.
【００２８】ここで、次の送信要求がくる前に、ネット
ワーク・コントローラ４が、アドレス"000102"に割り当
てられている送信待ちデータバッファ３に格納されてい
るデータがタイムアウトに達していることを発見したも
のとする。その時、ネットワーク・コントローラ４は、
データ転送手段４ｂにより、図６（ト）に示すように、
アドレス"000102"に割り当てられている送信待ちデータ
バッファ３に格納されているデータを送信データバッフ
ァ６に転送すると共に、アドレス・レジスタ３ａ及びタ
イム・レジスタ３ｂをクリアする。Here, before the next transmission request comes, the network controller 4 discovers that the data stored in the transmission waiting data buffer 3 assigned to the address "000102" has timed out. It is assumed that At that time, the network controller 4
By the data transfer means 4b, as shown in FIG.
The data stored in the transmission waiting data buffer 3 assigned to the address "000102" is transferred to the transmission data buffer 6, and the address register 3a and the time register 3b are cleared.
【００２９】次に、図７にＰ10で示す、アドレス"00002
2"へ４６バイトのパケット送信要求があったとき、この
アドレス"000022"は既に送信待ちデータバッファ３が割
り当てられているため、図６（チ）に示すように、パケ
ットＰ10の圧縮データｐ10は、データｐ9 の後に格納さ
れる。Next, the address "00002" indicated by P 10 in FIG.
"When there is a 46 byte packet transmission request to this address" 2 for 000022 "has already been assigned a queue data buffer 3, as shown in FIG. 6 (h), the compressed data p of packets P 10 10 is stored after the data p 9 .
【００３０】[0030]
【発明の効果】以上述べた如く、本発明のフレーム送信
回路によれば、送信要求のあったデータは、各送信待ち
データバッファ内で送信先別に多重化され、それを送信
データバッファに転送して１つのフレームにしてＬＡＮ
に送信するため、ＬＡＮ上へ送出するフレーム数を減少
させることができる。そのため、フレーム自体に含まれ
る本来送信すべきデータ以外の情報や、フレーム送出の
ためのオーバーヘッド分を減少させ、全体の伝送効率を
向上させることができる。また、送信要求のあったデー
タを、データ圧縮手段により圧縮してから前記送信待ち
データバッファに格納する。そのため、１フレーム当た
りに多重化するデータ数を増やすことができる上、ＬＡ
Ｎ上を流れるデータの冗長度を減らし、１フレーム当た
りの伝送できる総データ量を増加させ、さらに伝送効率
を向上させることができる。As described above, according to the frame transmitting circuit of the present invention, the data requested to be transmitted is multiplexed in each transmission waiting data buffer for each transmission destination and is transferred to the transmission data buffer. LAN as a single frame
Therefore, the number of frames transmitted to the LAN can be reduced. Therefore, it is possible to reduce the information included in the frame itself other than the data to be originally transmitted and the overhead for transmitting the frame, and improve the overall transmission efficiency. Further, the data requested to be transmitted is compressed by the data compression means and then stored in the transmission waiting data buffer. Therefore, the number of data to be multiplexed per frame can be increased and LA
The redundancy of the data flowing over N can be reduced, the total amount of data that can be transmitted per frame can be increased, and the transmission efficiency can be further improved.
【図１】 本発明の一実施例を示すブロック図FIG. 1 is a block diagram showing an embodiment of the present invention.
【図２】 ＬＡＮに送信するフレームのフレーム構成を
示す図FIG. 2 is a diagram showing a frame structure of a frame transmitted to a LAN.
【図３】 本発明によるパケット送信処理手順の一例を
示すフローチャートFIG. 3 is a flowchart showing an example of a packet transmission processing procedure according to the present invention.
【図４】 送信待ちデータバッファのタイムアウト監視
処理を示すフローチャートFIG. 4 is a flowchart showing a timeout monitoring process of a transmission waiting data buffer.
【図５】 フレーム復元手段における処理手順を示すフ
ローチャートFIG. 5 is a flowchart showing a processing procedure in the frame restoration means.
【図６】 送信待ちデータバッファの状態を示す図FIG. 6 is a diagram showing a state of a transmission waiting data buffer.
【図７】 パケット送信要求とネットワークへの送信の
関係を示す図FIG. 7 is a diagram showing a relationship between a packet transmission request and transmission to a network.
【図８】 従来のフレーム送信回路の一例を示すブロッ
ク図FIG. 8 is a block diagram showing an example of a conventional frame transmission circuit.
１…ＣＰＵ、２…バスインターフェース、３…送信待ち
データバッファ、３ａ…アドレス・レジスタ、３ｂ…タ
イム・レジスタ、４…ネットワーク・コントローラ、４
ａ…データ格納手段、４ｂ…データ転送手段、４ｃ…フ
レーム送信手段、５…ヘッダ情報等付加手段、６…送信
データバッファ、７…受信データバッファ、８…ＬＡＮ
インターフェース、９…データ圧縮手段、１０…フレー
ム復元手段、１１…タイマ1 ... CPU, 2 ... Bus interface, 3 ... Waiting data buffer, 3a ... Address register, 3b ... Time register, 4 ... Network controller, 4
a ... data storage means, 4b ... data transfer means, 4c ... frame transmission means, 5 ... header information addition means, 6 ... transmission data buffer, 7 ... reception data buffer, 8 ... LAN
Interface, 9 ... Data compression means, 10 ... Frame decompression means, 11 ... Timer
Claims (2)
納可能な容量を有する送信データバッファと、 ＬＡＮ上で許容される最大フレームのデータ領域のサイ
ズと等しい容量を有する複数の送信待ちデータバッファ
と、 送信要求のあったデータを送信先別に前記送信待ちデー
タバッファに順次格納するデータ格納手段と、 データの格納中に前記送信待ちデータバッファが満杯に
なったとき、該データの格納以前に該送信待ちデータバ
ッファに格納されていたデータを前記送信データバッフ
ァへ転送するデータ転送手段と、 前記送信データバッファへ転送されたデータに送信先ア
ドレス，発信元アドレス，フレーム・タイプ及びフレー
ム・チェック・シーケンスを付加してフレームを形成す
るヘッダ情報等付加手段と、 前記送信データバッファ中で形成されたフレームをＬＡ
Ｎに送信するフレーム送信手段とを具えたことを特徴と
するフレーム送信回路。1. A transmission data buffer having a capacity capable of storing the maximum frame allowed on the LAN, and a plurality of transmission waiting data buffers having a capacity equal to the size of the data area of the maximum frame allowed on the LAN. Data storage means for sequentially storing the data requested to be transmitted in the transmission waiting data buffer for each transmission destination; and, when the transmission waiting data buffer is full during storage of the data, transmitting the data before storing the data. Data transfer means for transferring the data stored in the waiting data buffer to the transmission data buffer, and a destination address, a source address, a frame type and a frame check sequence for the data transferred to the transmission data buffer. Header information addition means for adding a frame to form a frame, and the transmission data buffer The frame formed by the medium LA
A frame transmitting circuit comprising: a frame transmitting means for transmitting to N.
データを圧縮するデータ圧縮手段を具えたことを特徴と
する請求項１記載のフレーム送信回路。2. The frame transmission circuit according to claim 1, further comprising data compression means for compressing data to be stored in said transmission waiting data buffer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285807A JPH07123118A (en) | 1993-10-21 | 1993-10-21 | Frame transmission circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285807A JPH07123118A (en) | 1993-10-21 | 1993-10-21 | Frame transmission circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07123118A true JPH07123118A (en) | 1995-05-12 |
Family
ID=17696346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5285807A Pending JPH07123118A (en) | 1993-10-21 | 1993-10-21 | Frame transmission circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123118A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167449B2 (en) | 2003-05-16 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Communication terminal device, method, program, recording medium, and integrated circuit for use in communication network system |
| JP2007538331A (en) * | 2004-05-18 | 2007-12-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Integrated circuit and buffering method |
| US7408956B2 (en) | 2004-07-27 | 2008-08-05 | Matsushita Electric Industrial Co., Ltd. | Communication apparatus and communication method |
-
1993
- 1993-10-21 JP JP5285807A patent/JPH07123118A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167449B2 (en) | 2003-05-16 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Communication terminal device, method, program, recording medium, and integrated circuit for use in communication network system |
| US7768922B2 (en) | 2003-05-16 | 2010-08-03 | Panasonic Corporation | Communication terminal device, method, program, recording medium, and integrated circuit for use in communication network system |
| JP2007538331A (en) * | 2004-05-18 | 2007-12-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Integrated circuit and buffering method |
| US8086800B2 (en) | 2004-05-18 | 2011-12-27 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for buffering to optimize burst length in networks on chips |
| US7408956B2 (en) | 2004-07-27 | 2008-08-05 | Matsushita Electric Industrial Co., Ltd. | Communication apparatus and communication method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2346402C1 (en) | Device and method for receipt/transfer of packaged data using a predefined length indicator in mobile communication systems | |
| US8072996B2 (en) | Multiple-buffer queueing of data packets with high throughput rate | |
| US6308218B1 (en) | Address look-up mechanism in a multi-port bridge for a local area network | |
| US6272581B1 (en) | System and method for encapsulating legacy data transport protocols for IEEE 1394 serial bus | |
| US5459723A (en) | Packet management device for fast-packet network | |
| US5400326A (en) | Network bridge | |
| US7643511B2 (en) | Frame alteration logic for network processors | |
| US20030039250A1 (en) | Reassembly engines for multilink applications | |
| JPH09224042A (en) | Device and method for packeting and segmenting mpeg packet | |
| US20050135395A1 (en) | Method and system for pre-pending layer 2 (L2) frame descriptors | |
| JPH06132974A (en) | Buffer for packet disassemble | |
| US20060174058A1 (en) | Recirculation buffer for semantic processor | |
| EP1675323A1 (en) | Buffer control method in a communication system | |
| JP2002539678A (en) | Multiple reception confirmation management system in data network | |
| JP2002314598A (en) | Data distribution method | |
| US6301256B1 (en) | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network | |
| US6714562B1 (en) | Method and apparatus for segmenting network traffic variable length frames | |
| JPH07123118A (en) | Frame transmission circuit | |
| US6016511A (en) | Apparatus and method for interfacing protocol application data frame operation requests with a data frame input/output device | |
| JPS6228905B2 (en) | ||
| JP2008113327A (en) | Network interface device | |
| JPH07177164A (en) | Frame communication equipment | |
| US20090316726A1 (en) | Apparatus and method for data transmission | |
| JPH11234306A (en) | Data transferring device | |
| JPH05103016A (en) | Message transmission reception method |