JPH066387A - Method and device for data transfer control - Google Patents

Method and device for data transfer control

Info

Publication number
JPH066387A
JPH066387A JP15673492A JP15673492A JPH066387A JP H066387 A JPH066387 A JP H066387A JP 15673492 A JP15673492 A JP 15673492A JP 15673492 A JP15673492 A JP 15673492A JP H066387 A JPH066387 A JP H066387A
Authority
JP
Japan
Prior art keywords
data
data transfer
buffer
data buffer
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15673492A
Other languages
Japanese (ja)
Inventor
Masahiro Takano
雅弘 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15673492A priority Critical patent/JPH066387A/en
Publication of JPH066387A publication Critical patent/JPH066387A/en
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE:To obtain data transfer control technique which can easily increase the size of a buffer according to changes in operation environment such as an increase in the data transfer distance between devices and an increase in the speed of the data transfer. CONSTITUTION:The 2nd control circuit 14 of a storage device 3 monitors the amount of data in a 2nd data buffer 13 and informs the 1st control circuit 8, which controls a 1st data buffer 7 provided to a storage controller 2, of whether or not the amount of the data is larger than a prescribed value. The 1st control circuit 8 switches decision conditions of whether or not a data transfer request to a channel 1 is generated according to the information from the 2nd control circuit 14 to prevent the 1st buffer 7 and 2nd data buffer 13 from overflowing, thereby making the 1st data buffer 7 and 2nd data buffer 13 operate equivalently to one buffer for transfer control.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、データ転送制御技術に
関し、特に、情報処理システムにおける中央処理装置と
周辺装置との間などにおけるデータ転送制御に適用して
有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer control technique, and more particularly to a technique effectively applied to data transfer control between a central processing unit and a peripheral device in an information processing system.

【0002】[0002]

【従来の技術】たとえば、情報処理システムを構成する
中央処理装置や外部記憶装置などにおけるデータ転送
は、一般に、一方の装置からデータ転送要求を発行し、
これに対して他方の装置が当該要求に対する応答を返
し、その後データ転送を開始する、という手順で行われ
る。このようなデータ転送において、一方の装置がデー
タ転送を要求し、他方の装置がこの要求に対して応答を
返すとともに、当該応答に同期してデータ転送を実行す
る場合を考えると、両装置間の距離に対して信号伝送の
遅延時間が無視できない時は、データ転送要求から応答
までに伝送遅延による時間が費やされることになる。転
送すべきデータが多量で、それぞれを転送するために上
記のような転送要求と応答を繰り返していると、全ての
データの転送を終了するまでに、 (要求から応答までの伝送遅延時間)×(データ量) の時間が必要となり、効率が良くない。そこで、上記の
所要時間を減らす方法として、データ転送要求時に複数
データをまとめて要求し、これに対する応答時に要求さ
れた量のデータをまとめて送る方法がある。この方法を
用いれば全てのデータを転送するための時間は、 (要求から応答までの伝送遅延時間)×(データ量)/
(1回のデータ要求で転送するデータ量) となり、1回のデータ要求で要求するデータ量が多くな
ればなるほど、短時間で転送が終了する。さらに、デー
タ転送を要求後、その応答を待たずに次の要求を発行す
る方法を用いれば、さらに転送所要時間を短縮できる。
2. Description of the Related Art For example, for data transfer in a central processing unit, an external storage unit or the like which constitutes an information processing system, generally, one device issues a data transfer request,
On the other hand, the other device returns a response to the request and then starts data transfer. In such a data transfer, considering the case where one device requests data transfer, the other device returns a response to this request, and the data transfer is executed in synchronization with the response, When the delay time of signal transmission cannot be ignored with respect to the above distance, time due to transmission delay is consumed from the data transfer request to the response. If there is a large amount of data to be transferred and the above transfer request and response are repeated in order to transfer each, until the transfer of all data is completed, (transmission delay time from request to response) × (Data volume) time is required, which is not efficient. Therefore, as a method of reducing the above required time, there is a method of collectively requesting a plurality of data at the time of requesting data transfer and collectively sending the requested amount of data at the time of responding thereto. Using this method, the time to transfer all data is (transmission delay time from request to response) x (data amount) /
(The amount of data transferred in one data request) becomes, and the larger the amount of data requested in one data request is, the shorter the transfer is completed. Further, if the method of issuing the next request after waiting for the response after requesting the data transfer is used, the required transfer time can be further shortened.

【0003】しかしながら、このように複数のデータを
まとめて要求してしまう場合には、たとえば、特開平1
−233646号公報に記載されているように、既に要
求してしまったデータを確実に受け取り、その消失を防
ぐためのバッファが必要である。このバッファの大きさ
は、どれだけのデータをまとめて要求する必要があるか
に依存し、必要なデータ転送速度と要求から応答までの
伝送遅延時間、すなわち装置間の伝送路の長さによって
決まる。
However, in the case of collectively requesting a plurality of data in this way, for example, Japanese Patent Laid-Open No.
As described in Japanese Patent Laid-Open No. 233646, a buffer is required to reliably receive already requested data and prevent its disappearance. The size of this buffer depends on how much data needs to be requested collectively, and depends on the required data transfer rate and the transmission delay time from request to response, that is, the length of the transmission path between devices. .

【0004】[0004]

【発明が解決しようとする課題】したがって、上記のよ
うなデータ転送制御を行う装置を設計する場合、その中
に用いるバッファサイズは、常に最大の伝送距離と最大
のデータ転送速度に見合った十分な大きさを予め準備し
ておく必要がある。
Therefore, when designing a device for controlling data transfer as described above, the buffer size used therein is always sufficient to meet the maximum transmission distance and the maximum data transfer rate. It is necessary to prepare the size in advance.

【0005】一方、最近では、情報処理のネットワーク
化、さらには周辺機器の性能向上による短期間での仕様
変更などによって、中央処理装置やチャネルなどの上位
装置と、当該上位装置に接続される外部記憶装置などの
周辺機器の間の物理的な距離やデータ転送性能を正確に
予測することは比較的困難であり、データ転送制御装置
内の単一のバッファのサイズを設計時に的確に決定する
ことは容易ではない。
On the other hand, recently, due to networking of information processing and further specification change in a short period of time due to improvement in performance of peripheral devices, host devices such as central processing units and channels, and external devices connected to the host devices are connected. It is relatively difficult to accurately predict the physical distance between peripheral devices such as storage devices and the data transfer performance, and the size of a single buffer in the data transfer control device must be accurately determined at design time. Is not easy.

【0006】本発明の目的は、装置間におけるデータ転
送距離の拡大やデータ転送の高速化などの稼働環境の変
化に応じてバッファサイズを容易に拡大することが可能
なデータ転送制御技術を提供することにある。
An object of the present invention is to provide a data transfer control technique capable of easily expanding the buffer size in response to changes in the operating environment such as an increase in the data transfer distance between devices and an increase in the speed of data transfer. Especially.

【0007】本発明の他の目的は、簡単なインターフェ
イスによって、必要なバッファサイズに満たないサイズ
を有する複数のバッファを連結して必要なバッファサイ
ズを的確に実現することが可能なデータ転送制御技術を
提供することにある。
Another object of the present invention is to provide a data transfer control technique capable of accurately realizing a required buffer size by connecting a plurality of buffers having a size smaller than the required buffer size with a simple interface. To provide.

【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
Among the inventions disclosed in the present application, a brief description will be given to the outline of typical ones.
It is as follows.

【0010】本発明のデータ転送制御方法は、第1およ
び第2の装置間のデータ転送経路に直列に介在し、互い
に他の出力を入力とすることにより双方向のデータ転送
を行う第1および第2のデータバッファを含むデータ転
送制御回路において、第2のデータバッファの容量およ
びデータ量の大小に基づいて第1のデータバッファと第
1の装置との間におけるデータ転送要求の発行動作を制
御するものである。
According to the data transfer control method of the present invention, the first and second data transfer paths are serially interposed in the data transfer path between the first and second devices, and bidirectional data transfer is performed by inputting other outputs. In a data transfer control circuit including a second data buffer, the operation of issuing a data transfer request between the first data buffer and the first device is controlled based on the capacity of the second data buffer and the size of the data amount. To do.

【0011】また、本発明のデータ転送制御方法は、請
求項1記載のデータ転送制御方法において、第1の装置
と第1のデータバッファとの間におけるデータ転送速度
および距離の少なくとも一方、または第2の装置と第2
のデータバッファとの間におけるデータ転送速度および
距離の少なくとも一方、に応じて第2のデータバッファ
の容量を最適に設定するものである。
The data transfer control method of the present invention is the data transfer control method according to claim 1, wherein at least one of a data transfer rate and a distance between the first device and the first data buffer, or 2nd device and 2nd
The capacity of the second data buffer is optimally set according to at least one of the data transfer rate and the distance from the data buffer.

【0012】また、本発明のデータ転送装置は、第1お
よび第2の装置間のデータ転送経路に直列に介在し、互
いに他の出力を入力とすることにより双方向のデータ転
送を行う第1および第2のデータバッファと、第1のデ
ータバッファと第1の装置との間におけるデータ転送要
求を制御する第1の制御回路と、第2のデータバッファ
を制御する第2の制御回路とを含むデータ転送制御装置
において、第1の制御回路に対して第2のデータバッフ
ァの容量を予め設定する第1の手段と、第2の制御回路
から第1の制御回路に対して第2のデータバッファ内の
データ量を通知する第2の手段とを設け、第2のデータ
バッファの容量およびデータ量に基づいて、第1の制御
回路における制御条件を切り換えるものである。
Further, the data transfer device of the present invention is a first data transfer device that intervenes in series in the data transfer path between the first and second devices and performs bidirectional data transfer by inputting other outputs to each other. And a second data buffer, a first control circuit for controlling a data transfer request between the first data buffer and the first device, and a second control circuit for controlling the second data buffer. In a data transfer control device including: first means for presetting the capacity of the second data buffer for the first control circuit; and second data for the second control circuit for the first control circuit. A second means for notifying the amount of data in the buffer is provided, and the control condition in the first control circuit is switched based on the capacity and the amount of data in the second data buffer.

【0013】また、本発明のデータ転送装置は、請求項
3記載のデータ転送制御装置において、第1および第2
の装置が、それぞれチャネルおよび当該チャネルとの間
で授受されるデータを記憶する記憶媒体を備えた記憶装
置からなり、第1のデータバッファおよび第1の制御回
路はチャネルと記憶装置との間に介在して両者間におけ
るデータ転送を制御する記憶制御装置内に配置され、第
2のデータバッファおよび第2の制御回路は記憶装置内
に配置される構成としたものである。
The data transfer device of the present invention is the data transfer control device according to claim 3, wherein the first and second data transfer devices are provided.
Device comprises a storage device having a storage medium for storing data exchanged with the channel and the channel, respectively, and the first data buffer and the first control circuit are provided between the channel and the storage device. The second data buffer and the second control circuit are arranged in a storage control device that controls data transfer between them via the interposition, and the second data buffer and the second control circuit are arranged in the storage device.

【0014】[0014]

【作用】転送データの消失を防ぐためのバッファサイ
ズ、すなわち格納可能なデータ量の最大値をS1とし、
データ転送開始時点からの要求数の積算値をDR、応答
に同期して受け取り、データバッファへ入力したデータ
量の積算値をDI1、データバッファから装置側へ出力
したデータ利用の積算値をDO1とする。ここでデータ
バッファは受け取ったデータを一時的に格納する働きが
あり、装置側がデータの受け取りが可能な状態である限
り、格納したデータを直ちに装置側に出力する。この場
合のデータ消失を防ぐ条件としては、 DR−DO1 ≦ S1 であるので、DRとDO1をカウントし、両者の差がS
1よりも大きくならないようにデータ転送要求の送出を
制御する必要がある。
The buffer size for preventing transfer data loss, that is, the maximum value of the storable data amount is S1,
The integrated value of the number of requests from the start of the data transfer is DR, the integrated value of the data amount input to the data buffer is received as DI1, and the integrated value of the data use output from the data buffer to the device side is as DO1. To do. Here, the data buffer has a function of temporarily storing the received data, and outputs the stored data to the device side immediately as long as the device side can receive the data. The condition for preventing data loss in this case is DR-DO1 ≤ S1, so DR and DO1 are counted, and the difference between them is S.
It is necessary to control the transmission of the data transfer request so that it does not become larger than 1.

【0015】上記した本発明のデータ転送技術では、た
とえば記憶制御装置内に設けられた第1のデータバッフ
ァのサイズは変えずに、たとえば記憶装置側に第2のデ
ータバッファを設け、第2のデータバッファの状態に応
じて第1のデータバッファの制御を変えることで、第1
のデータバッファのサイズを変化させることなく、第1
および第2のデータバッファからなる見かけ上の単一の
データバッファのサイズS1を自由に拡大する。
In the above-described data transfer technique of the present invention, for example, the size of the first data buffer provided in the storage control device is not changed, but the second data buffer is provided on the storage device side, and the second data buffer is provided, for example. By changing the control of the first data buffer according to the state of the data buffer,
First, without changing the size of the data buffer of
And the size S1 of the apparent single data buffer consisting of the second data buffer is freely expanded.

【0016】すなわち、第2のデータバッファのサイズ
をS2、第1のデータバッファから出力され、そのまま
第2のデータバッファに入力されるデータ量の積算値を
DI2、第2のデータバッファから出力され、第2の装
置へ送出されるデータ量の積算値をDO2とすると、デ
ータ消失を防ぐための条件は、 DR−DO2 ≦ S1+S2 である。これを変形すると、 DR−DO1+DI2−DO2 ≦ S1+S2 となる。第2のデータバッファの第2の制御回路は、D
I2−DO2とS2の比較のみ行い、その結果の大小の
みを第1のデータバッファの第1の制御回路へ通知す
る。第1のデータバッファの第1の制御回路には予め、
所定の方法でS2の値が設定されており、これと第2の
制御回路から得られる前記比較結果とにより、第1の制
御回路は下記のようにデータ転送要求を制御する。
That is, the size of the second data buffer is S2, the integrated value of the amount of data that is output from the first data buffer and is directly input to the second data buffer is DI2, and the integrated value is output from the second data buffer. , Where the integrated value of the amount of data sent to the second device is DO2, the condition for preventing data loss is DR-DO2 ≤ S1 + S2. When this is modified, it becomes DR-DO1 + DI2-DO2 <= S1 + S2. The second control circuit of the second data buffer is D
Only I2-DO2 and S2 are compared, and only the magnitude of the result is notified to the first control circuit of the first data buffer. In the first control circuit of the first data buffer,
The value of S2 is set by a predetermined method, and based on this and the comparison result obtained from the second control circuit, the first control circuit controls the data transfer request as follows.

【0017】1)比較結果がDI2−DO2≦S2を示
すとき、DI2−DO2=0とみなし、 DR−DO1 ≦ S1+S2 を満足するようにデータ転送要求を制御する。
1) When the comparison result indicates DI2-DO2≤S2, it is considered that DI2-DO2 = 0, and the data transfer request is controlled so as to satisfy DR-DO1≤S1 + S2.

【0018】2)比較結果がDI2−DO2>S2を示
すとき、DI2−DO2=S2とみなし、 DR−DO1 ≦ S1 を満足するようにデータ転送要求を制御する。
2) When the comparison result indicates DI2-DO2> S2, it is considered that DI2-DO2 = S2, and the data transfer request is controlled so that DR-DO1≤S1 is satisfied.

【0019】ただし、DI2−DO2=S2のときに
も、DI2−DO2=0とみなすため、実際には、第2
のデータバッファとして2×S2の容量が必要である。
However, even when DI2-DO2 = S2, it is considered that DI2-DO2 = 0.
2 × S2 capacity is required as the data buffer of.

【0020】[0020]

【実施例】以下、本発明の一実施例であるデータ転送制
御方法および装置について図面を参照しながら詳細に説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A data transfer control method and apparatus according to an embodiment of the present invention will be described in detail below with reference to the drawings.

【0021】図1は本発明のデータ転送制御方法および
装置を、情報処理システムにおける中央処理装置と外部
記憶装置との間におけるデータ転送に適用した場合を示
すブロック図である。
FIG. 1 is a block diagram showing a case where the data transfer control method and apparatus of the present invention is applied to data transfer between a central processing unit and an external storage unit in an information processing system.

【0022】本実施例の情報処理システムは、図示しな
い中央処理装置の配下で外部とのデータの入出力を制御
するチャネル1と、このチャネル1に記憶制御装置2を
介して接続された記憶装置3を備えている。チャネル1
と記憶制御装置2との間はチャネルインターフェイス4
によって接続され、記憶制御装置2と記憶装置3との間
は装置間インターフェイス10によって接続されてい
る。
The information processing system according to the present embodiment includes a channel 1 for controlling input / output of data with the outside under the control of a central processing unit (not shown), and a storage device connected to the channel 1 via a storage control device 2. Equipped with 3. Channel 1
A channel interface 4 between the storage controller 2 and
The storage control device 2 and the storage device 3 are connected by an inter-device interface 10.

【0023】記憶制御装置2の内部には、チャネル1と
のインターフェイス制御を行うチャネルインターフェイ
ス制御5、チャネル1との間で授受されるデータを一時
的に格納する第1データバッファ7、当該第1データバ
ッファ7とチャネルインターフェイス制御5とを接続す
るデータバッファインターフェイス6、第1データバッ
ファ7の動作を制御する第1制御回路8、さらにはこれ
ら各部を統括して制御するマイクロプロセッサ9が設け
られている。
Inside the storage control device 2, a channel interface control 5 for performing interface control with the channel 1, a first data buffer 7 for temporarily storing data exchanged with the channel 1, and the first data buffer 7 A data buffer interface 6 that connects the data buffer 7 and the channel interface control 5 is provided, a first control circuit 8 that controls the operation of the first data buffer 7, and a microprocessor 9 that collectively controls these units. There is.

【0024】記憶装置3は、たとえば所望の持久性記憶
媒体からなるデータ記憶部17、装置間インターフェイ
ス10を介して記憶制御装置2との間で授受されるデー
タを一旦格納してデータ記憶部17とやり取りする第2
データバッファ13、この第2データバッファ13の動
作を制御する第2制御回路14、記憶装置3の全体をを
統括して制御するマイクロプロセッサ15を備えてい
る。
The storage device 3 temporarily stores data exchanged with the storage control device 2 via the data storage part 17 composed of a desired durable storage medium and the inter-device interface 10 to temporarily store the data. Second to interact with
A data buffer 13, a second control circuit 14 that controls the operation of the second data buffer 13, and a microprocessor 15 that controls the entire storage device 3 are provided.

【0025】また、記憶制御装置2の第1制御回路8と
記憶装置3の第2制御回路14は、制御線11によって
接続され、同様に、マイクロプロセッサ9とマイクロプ
ロセッサ15は、通信用インターフェイス12を介して
相互に接続されている。
Further, the first control circuit 8 of the storage control device 2 and the second control circuit 14 of the storage device 3 are connected by a control line 11, and similarly, the microprocessor 9 and the microprocessor 15 are connected to each other by the communication interface 12. Are connected to each other via.

【0026】以下、本実施例のデータ転送制御方法およ
び装置の動作を、ライト動作、すなわち、チャネル1か
ら記憶装置3へのデータ転送を行う場合について説明す
る。
The operation of the data transfer control method and apparatus of this embodiment will be described below for the case of performing a write operation, that is, the case of transferring data from channel 1 to storage device 3.

【0027】チャネルインターフェイス制御5は、チャ
ネルインターフェイス4におけるプロトコル制御を行
う。このプロトコルは、予め定められたものであり、イ
ンターフェイス線としてメタルケーブルを使用するもの
や、光ファイバを使用するものなど、種々のインターフ
ェイスが使用可能である。
The channel interface control 5 performs protocol control in the channel interface 4. This protocol is predetermined, and various interfaces such as one using a metal cable as an interface line and one using an optical fiber can be used.

【0028】データ転送は、主として、第1制御回路8
および第2制御回路14により制御される。
Data transfer is mainly performed by the first control circuit 8
And is controlled by the second control circuit 14.

【0029】第1制御回路8は、マイクロプロセッサ9
より予めセットされた第2データバッファ13の大きさ
と、第2制御回路14から制御線11を介して通知され
る第2データバッファ13内のデータの蓄積状態、およ
び第1データバッファ7内のデータの蓄積状態によっ
て、チャネル1へデータ転送を要求するか否かを決定
し、データ転送要求16を制御する。
The first control circuit 8 is a microprocessor 9
The preset size of the second data buffer 13, the storage state of the data in the second data buffer 13 notified from the second control circuit 14 via the control line 11, and the data in the first data buffer 7. Whether or not to request the data transfer to the channel 1 is determined according to the storage state of the data, and the data transfer request 16 is controlled.

【0030】チャネルインターフェイス制御5は、デー
タ転送要求16を介して送られてくるデータ転送要求
を、チャネルインターフェイス4上のプロトコルに適す
る形式に直して、チャネル1へ送る。これを受け取った
チャネル1は、要求された分のデータをチャネルインタ
ーフェイス4上のプロトコルに従って、順次、チャネル
インターフェイス4上へ送出する。このデータを受け取
ったチャネルインターフェイス制御5は、プロトコル中
から当該データのみを抽出し、データバッファインター
フェイス6を介して、第1データバッファ7に送る。
The channel interface control 5 converts the data transfer request sent via the data transfer request 16 into a format suitable for the protocol on the channel interface 4 and sends it to the channel 1. Receiving this, the channel 1 sequentially sends out the requested amount of data to the channel interface 4 according to the protocol on the channel interface 4. Upon receiving this data, the channel interface control 5 extracts only that data from the protocol and sends it to the first data buffer 7 via the data buffer interface 6.

【0031】第1データバッファ7を制御する第1制御
回路8は、第1データバッファ7に一時的に格納された
前記データを、第2データバッファ13に蓄積されたデ
ータが満杯でない限り、装置間インターフェイス10を
介して、第2データバッファ13に送る。
The first control circuit 8 for controlling the first data buffer 7 stores the data temporarily stored in the first data buffer 7 as long as the data stored in the second data buffer 13 is not full. The data is sent to the second data buffer 13 via the inter-interface 10.

【0032】第2データバッファ13を制御する第2制
御回路14は、当該第2データバッファ13に一時的に
格納された前記データを、データ記憶部17の動作速度
に同期して当該データ記憶部17に送る。
The second control circuit 14 for controlling the second data buffer 13 synchronizes the data temporarily stored in the second data buffer 13 with the data storage unit 17 in synchronization with the operating speed of the data storage unit 17. Send to 17.

【0033】このようなデータ転送処理における第1制
御回路8および第2制御回路14の動作をさらに詳細に
説明する。
The operation of the first control circuit 8 and the second control circuit 14 in such a data transfer process will be described in more detail.

【0034】第2制御回路14は、第2データバッファ
13への入力データ量と、出力データ量を監視し、当該
第2データバッファ13に格納されているデータ量を知
る。このデータ量が、第2データバッファ13の全デー
タ格納量の1/2より大きいか否かと、全データ格納量
に等しいか否かの2種類の2値情報を、2ビットとし
て、制御線11を介して第1制御回路8に通知する。
The second control circuit 14 monitors the amount of input data to the second data buffer 13 and the amount of output data to know the amount of data stored in the second data buffer 13. Two kinds of binary information indicating whether or not this data amount is larger than 1/2 of the total data storage amount of the second data buffer 13 and whether or not it is equal to the total data storage amount are set as 2 bits, and the control line 11 The first control circuit 8 is notified via.

【0035】第1制御回路8も同様に、第1データバッ
ファ7の入力データ量と、出力データ量を監視し、格納
されているデータ量を知る。さらに、第1制御回路8に
は、マイクロプロセッサ9より第2データバッファ13
内の全データ格納量(格納可能容量)が予め設定されて
いる。この設定は、たとえば、装置の電源投入時にマイ
クロプロセッサ9がマイクロプロセッサ15から通信用
インターフェイス12を介して当該容量に関する情報を
受け取ることによって実行される。
Similarly, the first control circuit 8 also monitors the input data amount and the output data amount of the first data buffer 7 to know the stored data amount. Further, the first control circuit 8 includes a second data buffer 13 from the microprocessor 9.
The total data storage amount (storable capacity) therein is preset. This setting is performed, for example, by the microprocessor 9 receiving information about the capacity from the microprocessor 15 via the communication interface 12 when the power of the device is turned on.

【0036】第1制御回路8は、上記の設定値および制
御線11を介して通知される情報と、既にチャネル1に
要求したデータ量および第1データバッファ7からの出
力データ量より、以下の方法により、チャネル1に対し
てデータ転送を要求するか否かを決定する。
The first control circuit 8 determines the following from the set value and the information notified via the control line 11, the data amount already requested for the channel 1 and the output data amount from the first data buffer 7. The method determines whether to request data transfer to channel 1.

【0037】(1).制御線11を介して通知される第2デ
ータバッファ13内のデータ量が全格納量の1/2より
も少ない時、過去のデータ転送要求数と第1データバッ
ファ7の出力データ量の差が、第1データバッファ7の
全データ格納量と第2データバッファ13の全データ格
納量よりも少ない場合にはデータ転送を要求し、等しい
か多い場合にはデータ転送を要求しない。
(1). When the amount of data in the second data buffer 13 notified via the control line 11 is less than 1/2 of the total storage amount, the past number of data transfer requests and the first data buffer 7 If the difference in the amount of output data is less than the total amount of data stored in the first data buffer 7 and the total amount of data stored in the second data buffer 13, the data transfer is requested. Do not request.

【0038】(2).制御線11を介して通知される第2デ
ータバッファ13内のデータ量が全格納量の1/2より
も多い時、過去のデータ転送要求数と第1データバッフ
ァ7の出力データ量の差が、第1データバッファ7の全
データ格納量よりも少ない場合にはデータ転送を要求
し、等しいか多い場合には、データ転送を要求しない。
(2). When the amount of data in the second data buffer 13 notified via the control line 11 is larger than 1/2 of the total storage amount, the past number of data transfer requests and the first data buffer 7 If the difference in the output data amount is less than the total data storage amount of the first data buffer 7, the data transfer is requested, and if the difference is equal to or more than the total data storage amount, the data transfer is not requested.

【0039】以上の制御により、第1データバッファ
7,第2データバッファ13のオーバーフローや、デー
タの消失などの懸念を生じることなく、ライト動作時に
おけるデータ転送が行われる。
By the above control, data transfer during the write operation is performed without causing a concern such as overflow of the first data buffer 7 and the second data buffer 13 and loss of data.

【0040】このように、本実施例のデータ転送制御方
法および装置によれば以下の効果を得ることができる。
As described above, according to the data transfer control method and apparatus of this embodiment, the following effects can be obtained.

【0041】(1).記憶制御装置2の側の第1データバッ
ファ7のサイズを大きくすることなく、記憶装置3の側
の第2データバッファ13を設けることで、第1データ
バッファ7を大きくした場合と等価な制御が可能にな
る。
(1). The first data buffer 7 is enlarged by providing the second data buffer 13 on the storage device 3 side without increasing the size of the first data buffer 7 on the storage control device 2 side. This makes it possible to perform control equivalent to that of the case.

【0042】(2).第1データバッファ7および第2デー
タバッファ13の各々を独立に制御する第1制御回路8
および第2制御回路14の間で授受される制御情報が簡
単であるため、当該情報の授受を行う制御線11の所要
ビット幅が少なくなり、記憶制御装置2と記憶装置3と
の間のインターフェイスが簡単になる。
(2). First control circuit 8 for independently controlling each of the first data buffer 7 and the second data buffer 13.
Since the control information exchanged between the second control circuit 14 and the second control circuit 14 is simple, the required bit width of the control line 11 for exchanging the information is reduced, and the interface between the storage control device 2 and the storage device 3 is reduced. Will be easier.

【0043】(3).記憶制御装置2に接続される記憶装置
3を別種のものに切り換える際に、チャネル1に対する
データ転送速度や伝送距離が変化することによって必要
なデータバッファのサイズに変更が生じても、記憶装置
3の側の第2データバッファ13のサイズを変えるだけ
で、記憶制御装置2の第1データバッファ7のサイズは
変更する必要がなく、記憶制御装置2を様々な記憶装置
3や伝送距離に共通に使用できる。
(3). When the storage device 3 connected to the storage control device 2 is switched to another type, the required data buffer size can be changed by changing the data transfer rate or transmission distance for the channel 1. Even if it occurs, it is not necessary to change the size of the first data buffer 7 of the storage control device 2 only by changing the size of the second data buffer 13 on the storage device 3 side, and the storage control device 2 can be used for various storage devices. 3 and transmission distance can be used in common.

【0044】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0045】[0045]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
It is as follows.

【0046】すなわち、本発明のデータ転送制御方法お
よび装置によれば、装置間におけるデータ転送距離の拡
大やデータ転送の高速化などの稼働環境の変化に応じて
バッファサイズを容易に拡大することができるという効
果が得られる。
That is, according to the data transfer control method and device of the present invention, the buffer size can be easily expanded in response to changes in the operating environment such as an increase in the data transfer distance between devices and an increase in the speed of data transfer. The effect of being able to be obtained is obtained.

【0047】また、本発明のデータ転送制御方法および
装置によれば、簡単なインターフェイスによって、必要
なバッファサイズに満たないサイズを有する複数のバッ
ファを連結して必要なバッファサイズを的確に実現する
ことができるという効果が得られる。
Further, according to the data transfer control method and apparatus of the present invention, a plurality of buffers having a size smaller than the required buffer size can be connected to achieve the required buffer size with a simple interface. The effect of being able to do is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるデータ転送制御方法お
よび装置を、情報処理システムにおける中央処理装置と
外部記憶装置との間におけるデータ転送に適用した場合
を示すブロック図である。
FIG. 1 is a block diagram showing a case where a data transfer control method and device according to an embodiment of the present invention are applied to data transfer between a central processing unit and an external storage device in an information processing system.

【符号の説明】[Explanation of symbols]

1 チャネル(第1の装置) 2 記憶制御装置 3 記憶装置(第2の装置) 4 チャネルインターフェイス 5 チャネルインターフェイス制御 6 データバッファインターフェイス 7 第1データバッファ(第1のデータバッファ) 8 第1制御回路(第1の制御回路) 9 マイクロプロセッサ 10 装置間インターフェイス 11 制御線(第2の手段) 12 通信用インターフェイス(第1の手段) 13 第2データバッファ(第2のデータバッファ) 14 第2制御回路(第2の制御回路) 15 マイクロプロセッサ 16 データ転送要求 17 データ記憶部 1 channel (first device) 2 storage controller 3 storage device (second device) 4 channel interface 5 channel interface control 6 data buffer interface 7 first data buffer (first data buffer) 8 first control circuit ( First control circuit) 9 Microprocessor 10 Inter-device interface 11 Control line (second means) 12 Communication interface (first means) 13 Second data buffer (second data buffer) 14 Second control circuit ( Second control circuit) 15 Microprocessor 16 Data transfer request 17 Data storage unit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1および第2の装置間のデータ転送経
路に直列に介在し、互いに他の出力を入力とすることに
より双方向のデータ転送を行う第1および第2のデータ
バッファを含むデータ転送制御回路において、前記第2
のデータバッファの容量およびデータ量の大小に基づい
て前記第1のデータバッファと前記第1の装置との間に
おけるデータ転送要求の発行動作を制御することを特徴
とするデータ転送制御方法。
1. A first data buffer and a second data buffer which serially intervene in a data transfer path between a first device and a second device and perform bidirectional data transfer by inputting other outputs to each other. In the data transfer control circuit, the second
The data transfer control method, wherein the data transfer request issuing operation between the first data buffer and the first device is controlled based on the size of the data buffer and the amount of data.
【請求項2】 前記第1の装置と前記第1のデータバッ
ファとの間におけるデータ転送速度および距離の少なく
とも一方、または前記第2の装置と前記第2のデータバ
ッファとの間におけるデータ転送速度および距離の少な
くとも一方、に応じて前記第2のデータバッファの容量
を最適に設定することを特徴とする請求項1記載のデー
タ転送制御方法。
2. A data transfer rate and / or a distance between the first device and the first data buffer, or a data transfer rate between the second device and the second data buffer. The data transfer control method according to claim 1, wherein the capacity of the second data buffer is optimally set according to at least one of the distance and the distance.
【請求項3】 第1および第2の装置間のデータ転送経
路に直列に介在し、互いに他の出力を入力とすることに
より双方向のデータ転送を行う第1および第2のデータ
バッファと、前記第1のデータバッファと前記第1の装
置との間におけるデータ転送要求を制御する第1の制御
回路と、前記第2のデータバッファを制御する第2の制
御回路とを含むデータ転送制御装置であって、前記第1
の制御回路に対して前記第2のデータバッファの容量を
予め設定する第1の手段と、前記第2の制御回路から前
記第1の制御回路に対して前記第2のデータバッファ内
のデータ量を通知する第2の手段とを設け、前記第2の
データバッファの容量およびデータ量に基づいて、前記
第1の制御回路における制御条件を切り換えることを特
徴とするデータ転送制御装置。
3. A first data buffer and a second data buffer which serially intervene in a data transfer path between the first and second devices and perform bidirectional data transfer by inputting mutually different outputs. A data transfer control device including a first control circuit that controls a data transfer request between the first data buffer and the first device, and a second control circuit that controls the second data buffer. And the first
Means for presetting the capacity of the second data buffer for said control circuit, and the amount of data in said second data buffer for said first control circuit from said second control circuit And a second means for notifying that the control condition in the first control circuit is switched based on the capacity and the data amount of the second data buffer.
【請求項4】 前記第1および第2の装置が、それぞれ
チャネルおよび当該チャネルとの間で授受されるデータ
を記憶する記憶媒体を備えた記憶装置であり、前記第1
のデータバッファおよび第1の制御回路は前記チャネル
と前記記憶装置との間に介在して両者間におけるデータ
転送を制御する記憶制御装置内に設けられ、前記第2の
データバッファおよび第2の制御回路は前記記憶装置内
に設けられていることを特徴とする請求項3記載のデー
タ転送制御装置。
4. The first and second devices are storage devices each including a channel and a storage medium for storing data exchanged with the channel, and the first and second devices are provided.
Data buffer and the first control circuit are provided in the storage control device that intervenes between the channel and the storage device to control data transfer between them, and the second data buffer and the second control circuit are provided. The data transfer control device according to claim 3, wherein a circuit is provided in the storage device.
JP15673492A 1992-06-16 1992-06-16 Method and device for data transfer control Pending JPH066387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15673492A JPH066387A (en) 1992-06-16 1992-06-16 Method and device for data transfer control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15673492A JPH066387A (en) 1992-06-16 1992-06-16 Method and device for data transfer control

Publications (1)

Publication Number Publication Date
JPH066387A true JPH066387A (en) 1994-01-14

Family

ID=15634160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15673492A Pending JPH066387A (en) 1992-06-16 1992-06-16 Method and device for data transfer control

Country Status (1)

Country Link
JP (1) JPH066387A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998033281A1 (en) * 1997-01-23 1998-07-30 Sony Corporation Device and method for generating compressed data
JP2008198126A (en) * 2007-02-15 2008-08-28 Fuji Xerox Co Ltd Data communications system and program, and data receiving device, program, and method
USRE40497E1 (en) 1996-04-16 2008-09-09 Silicon Laboratories Inc. Communication system which dynamically switches sizes of sample buffer between first size for quick response time and second size for robustness to interrupt latency
JP2008234141A (en) * 2007-03-19 2008-10-02 Nec Corp Fault tolerant computer system and data transmission control method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40497E1 (en) 1996-04-16 2008-09-09 Silicon Laboratories Inc. Communication system which dynamically switches sizes of sample buffer between first size for quick response time and second size for robustness to interrupt latency
WO1998033281A1 (en) * 1997-01-23 1998-07-30 Sony Corporation Device and method for generating compressed data
US6445825B2 (en) 1997-01-23 2002-09-03 Sony Corporation Apparatus and method of generating compressed data
JP2008198126A (en) * 2007-02-15 2008-08-28 Fuji Xerox Co Ltd Data communications system and program, and data receiving device, program, and method
JP2008234141A (en) * 2007-03-19 2008-10-02 Nec Corp Fault tolerant computer system and data transmission control method

Similar Documents

Publication Publication Date Title
KR19980086926A (en) Method and apparatus for dynamic management of communication buffer used for packet communication data for printer
EP0534529A1 (en) Apparatus and method for burst data transfer
JPH04211855A (en) Apparatus and method for controlling communication bus in data processing system
JPH066387A (en) Method and device for data transfer control
CA2289192C (en) Communication dma device
JPS586177B2 (en) Interface circuit selection system
JPH07121474A (en) Information processor
JP3261715B2 (en) I / O data transfer processor
JP3505540B2 (en) Data transfer device
KR930002301B1 (en) Input/output apparatus for real-time data
KR20040028776A (en) Method for adapting a bus and a bus
JP2000295295A (en) Buffer memory for block data transfer and serial data transmission reception system
JPH08194602A (en) Buffer length varying type access controller
JPS59230346A (en) Buffering system of transmission/reception data of transmitter
JPS63171042A (en) Data transmission system
JP2564499B2 (en) Transmission data flow control method
JP2538901B2 (en) Bus coupling device
KR100584583B1 (en) Apparatus and method controlling a serial bus
JP3584886B2 (en) Fiber channel flow control method and apparatus
JP3442099B2 (en) Data transfer storage device
JPH0642227B2 (en) Data transfer device
JPH01255061A (en) Dma controller
JPH05158856A (en) Data transfer system
JPH05265925A (en) Data transfer controller
JPS63206050A (en) Data transferring method