JPH06231287A - カオス的信号発生装置及び発生方法 - Google Patents

カオス的信号発生装置及び発生方法

Info

Publication number
JPH06231287A
JPH06231287A JP5039547A JP3954793A JPH06231287A JP H06231287 A JPH06231287 A JP H06231287A JP 5039547 A JP5039547 A JP 5039547A JP 3954793 A JP3954793 A JP 3954793A JP H06231287 A JPH06231287 A JP H06231287A
Authority
JP
Japan
Prior art keywords
linear function
signal
delay
coefficient
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5039547A
Other languages
English (en)
Inventor
Masayoshi Kitamura
昌良 北村
Retsu Yamakawa
烈 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP5039547A priority Critical patent/JPH06231287A/ja
Publication of JPH06231287A publication Critical patent/JPH06231287A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 カオス的信号を発生する装置、方法を提供す
ること。 【構成】 直列接続された複数のディレイ要素10〜1
4のうちの最前段のディレイ要素10の出力が非線形関
数要素30に、他のディレイ要素11〜14の出力が係
数要素41〜44に与えられる。これらの非線形関数要
素30と係数要素41〜44の出力が加算要素50にお
いて加算され、その加算結果が最前段のディレイ要素1
0に帰還される。初期化要素20〜24から一斉に初期
値が与えられることにより動作が開始し、適当な時間Δ
tの周期でディレイ、非線形演算、係数乗算、加算が繰
り返し行われ、この間において外部入力する信号を2値
化した信号により非線関数要素の非線形関数が切り替え
られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、カオス的信号を発生さ
せるための発生装置及び発生方法に関するものである。
【0002】
【従来の技術】数学の分野、物理学の分野、コンピュー
タ・サイエンス、その他の様々な分野において、カオス
(Chaos)の理論的、実証的研究が盛んになりつつ
ある。カオス理論は、情報処理、セルオートマトン等の
コンピュータ・サイエンス、気象(天気予報)、地震等
の複雑な自然現象の予知、その他に応用できる可能があ
ると言われているが、未だ模索の段階にある。
【0003】カオスに関する文献としては、次に示すよ
うななものがある。 1.合原一幸編著「カオス−カオス理論の基礎と応用」
(株)サイエンス社、1990。 2.「数理科学」1981年11月号(NO.221)
及び1989年5月号(NO.311)、(株)サイエ
ンス社。 3.「Computer Today」1989年7月
号(NO.32)及び1989年9月号(NO.3
3)、(株)サイエンス社。
【0004】
【発明が解決しようとする課題】本発明の目的は、カオ
ス的な時間的ふるまいをする信号を発生する装置及び発
生させる方法を提供することである。
【0005】
【課題を解決するための手段】第1の発明は、信号を所
定時間づつ順次遅延させる複数のディレイ手段と、該複
数のディレイ手段のうちの少なくとも1つから得られる
信号を非線形関数によって変換する1又は複数の非線形
関数手段と、上記ディレイ手段の他の1又は複数のもの
から得られる信号を所定係数倍する1又は複数の係数手
段と、上記非線形関数手段及び上記係数手段から得られ
る信号を加算する加算手段と、動作開始時に上記ディレ
イ手段のいずれか1以上、又は上記非線形関数手段の1
又は複数、又は上記係数手段の1又は複数、又は上記加
算手段に初期値を与える初期化手段とを備え、上記加算
手段の出力を上記ディレイ手段の最前段のものにフィー
ドバックさせるように構成したカオス的信号発生装置で
あって、上記1又は複数の非線形関数手段のうちの少な
くとも1つの非線形関数手段の非線形関数を外部から変
化させるための入力手段を設けて構成した。
【0006】第2の発明は、順次与えられる複数個の信
号をその順序に保存しておき、該保存されている信号の
うちの少なくとも1つを非線形関数によって変換すると
共に、上記保存されている信号の他のものを所定係数倍
し、上記非線形関数変換された信号と上記所定係数倍さ
れた信号とを加算し、該加算により得られた信号を最新
の信号として保存し、且つ該保存されている信号を順次
シフトし、上記一連の処理を初期値を与えることにより
開始させ且つ繰り返させることによりカオス的信号を与
えるカオス的信号発生方法であって、上記非線形関数を
外部から変化させるように構成した。
【0007】
【実施例】非線形関数を含む差分方程式(又は漸化式)
の解の軌道は、パラメータ及び初期値を適当に定めるこ
とによって、カオス的ふるまいを起こすことが知られて
いる。最も単純な差分方程式を考える。 xn+ 1 =f0 (xn )+axn- 1 =f0 (xn )+ayn (1) yn+ 1 =xn (2) ここで、f0 (xn )は、例えばbxn 2等の非線形関数
を表す。係数a、bをパラメータという。
【0008】式(1)と式(2)の解(xn 、yn
は、初期値(x0 、y0 )(n=0のときのx、yの
値)を与えることにより一義的に定まる。nは時間軸上
にとられ、ある有限の時間Δt(一般には微少時間)毎
にインクリメントされて行く。
【0009】従って、式(1)と(2)の解(xn 、y
n )は、XY直交座標上に表すことができ、この解(x
n 、yn )を表す点は時間の経過に伴いXY平面上で軌
跡を描く。
【0010】nを増加していったときに、解(xn 、y
n )は一点に収束していくか、発散するか、周期性を示
すか、又は全く不規則に変化する。最後の全く不規則に
変化するふるまいが一般にカオスと呼ばれている。解
(xn 、yn )がどのようなふるまいをするかは、専ら
パラメータa、f0 (x)の非線形性を特定するパメラ
ータ(例えば、上記bなど)及び初期値(x0 、y0
により決定される。
【0011】図1は式(1)と式(2)を解いて一連の
解を、時間の経過とともに(Δt経過毎に)出力し表示
するカオ的信号発生装置の機能的構成を示す図である。
この装置は、2つのディレイ要素10、11、2つの初
期化要素20、21、非線形関数要素30、係数要素4
0、加算要素50、入力要素60、得られる解の複数分
を一時的に記憶する記憶要素70、及び記憶要素70で
記憶された複数分の解によりXY直交座標上に図形パタ
ーンを表示する表示要素80から構成されている。これ
らのうちの特定の要素には、Δtの周期をもつクッロク
信号φが与えられ、このクロック信号φに同期して動作
する。
【0012】ディレイ要素10、11は、入力信号を1
クロック周期(Δt)遅延させてから出力するものであ
る。また、初期化要素20、21は図2の(A)に示す
ようなシンボルによって表現され、電子回路では具体的
には図2の(B)に示す切替スイッチによって実現され
る。
【0013】このスイッチは、初期値x0 又はy0 を与
えるときは端子TB が端子TC に接続され、入力端子C
に入力する初期値が出力端子Bに伝えられる。それ以降
は、端子TB が端子TA に接続され、入力端子Aに入力
する信号が出力端子Bに伝達される。
【0014】非線形関数要素30については、入力xn
の非線形関数f0 1(xn )又は非線形関数f0 2(xn
を出力する。すなわち、この非線形関数要素30は、入
力要素60からの2値出力に応じて関数f0 1(xn )又
は関数f0 2(xn )を出力する。以後では区別する必要
のある場合には関数f0 1(xn )とf0 2(xn )で説明
するが、区別する必要のないときは関数f0 (xn )と
して説明する。
【0015】入力要素60は、外部から入力する音声信
号などの信号sを「0」又は「1」に2値化する比較手
段などからなる要素である。係数要素40は入力yn
係数a倍して出力する。加算要素50はその全ての入力
の和を演算し、その加算結果をxn+ 1 として出力する。
記憶要素70は得られる解を、例えば所定の複数個を順
次更新して、或いは得られる解の全部を記憶する。
【0016】さて、図1に示す構成は次のように動作す
る。初期化要素20、21から初期値x0 、y0 が加え
られると、そのうち初期値x0 は非線形関数要素30及
びディレイ要素11に、また初期値y0 は係数要素40
にそれぞれ与えられる。よって、非線形関数要素30か
らf0 1(x0 )又はf0 2(x0 )が、また係数要素40
からay0 がそれぞれ出力され、加算要素50からは式
(1)に従って、 x1 =f0 1(x0 )+ay0 (3) 又は、 x1 =f0 2(x0 )+ay0 (4) が出力される。この値x1 はディレイ要素10に入力す
る。そして、1クロック周期Δtが経過すると、ディレ
イ要素10、11からは、それぞれx1 、x0 (=y
1 )が出力される。
【0017】ある時点でディレイ要素10、11からx
n 、xn- 1 (=yn )がそれぞれ出力され、非線形関数
要素30、係数要素40及び加算要素50によって、式
(3)又は式(4)の演算が行われ、加算要素50から
次の時刻のxの値xn+ 1 が出力され、これがディレイ要
素10に与えられる。
【0018】解(xn 、yn )を表す出力は、ディレイ
要素10、11の出力端子に現れ、初期化要素20、2
1の出力側の信号としてここから取り出され(この部分
が取出要素となる)て、記憶要素70に取り込まれ、表
示要素80で表示される。
【0019】図1の機能的構成は、後に示すように、電
子回路又はプログラムされたコンピュータによって実現
される。電子回路で実現される場合には、図2の(B)
に示す切換スイッチ及び後述する各種スイッチは、半導
体スイッチング素子によって好適に実現される。
【0020】高次の微分方程式を漸化式で表すと次の式
(5)に示すようになる。 xn+ 1 =f0 (xn )+a1n- 1 +a2n- 2 +a3n- 3 +a4n- 4 +・・・+ai n-i +・・・ (5) この式(5)は次のように変形できる。 xn+ 1 =f0 (xn )+a1n +a2n +a3n +a4n +・・・ (6) yn+ 1 =xn (7) zn+ 1 =yn (=xn- 1 ) (8) pn+ 1 =zn (=xn- 2 ) (9) qn+ 1 =pn (=xn- 3 ) (10) : f0 (xn )は上述したようにf0 1(xn )とf0 2(x
n )の2つのうちから選択される非線形関数であり、a
i (i=1、2、3、4、・・・)は結合パラメータで
ある。これらの式(5)又は(6)〜(10)で表され
る漸化式の解を求めるためのカオス的信号発生装置の機
能的構成を第3図に示す。
【0021】この機能的構成は、多数段のディレイ要素
10、11、12、13、14、15、・・・と、これ
らのディレイ要素間に設けられた初期化要素20、2
1、22、23、24、・・・と、初期化要素20の出
力を入力とする非線形関数要素30と、他の初期化要素
21、22、23、24、・・・の出力をそれぞれ係数
1 、a2 、a3 、a4 、・・・倍する係数要素41、
42、43、44、・・・と、非線形関数要素30及び
係数要素41、42、43、44、・・の出力を加算す
る加算要素50と、外部入力信号Sを2値化する入力要
素60と、記憶要素70と、表示要素80とから構成さ
れている。加算要素50の出力は、最前段のディレイ要
素10にフィードバックされる。
【0022】初期値(x0 、y0 、z0 、p0 、q0
・・・)が、初期化要素20、21、22、23、2
4、・・・を通して与えられると、非線形関数要素3
0、係数要素41、42、43、44、・・からそれぞ
れ、f0 (x0 )、a10 、a20 、a30 、a
40 、・・・が出力され、これらが加算要素50で加
算されることにより、x1 が得られる。この出力x1
ディレイ要素10にフィードバックされる。
【0023】ある時刻においては、非線形関数要素3
0、係数要素41、42、43、44、・・・にそれぞ
れ、xn 、yn =xn- 1 、zn =xn- 2 、pn =x
n- 3 、qn=xn- 4 、・・・が与えられ、非線形関数要
素30、係数要素41、42、43、44、・・・から
それぞれ、f0 (xn )、a1n 、a2n 、a3
n 、a4n 、・・・が得られるので、加算要素50か
らは式(6)で表される出力xn+ 1 が得られ、これが最
前段のディレイ要素10にフィードバックされる。
【0024】図3には図示されていないクッロク信号φ
の1周期Δt毎に、nがインクリメントされながら、上
記動作が行われる。
【0025】1組の解(xn 、yn 、zn 、pn
n 、・・・)はディレイ要素10、11、12、1
3、14、・・・の出力に現れるが、これらは切替スイ
ッチが端子TA に接続された初期化要素20、21、2
2、23、24、・・・の出力として、そのうちの任意
の2個(例えばxn 、yn )が記憶要素70に送られ
る。
【0026】初期化要素を通して1組の初期値(x0
0 、z0 、p0 、q0 、・・・)を与えることに代え
て、ディレイ要素10又は初期化要素20を通して、x
0 、x1 、x2 、x3 、x4 、・・・(又は、・・・x
-4、x-3、x-2、x-1、x0)を1クロック周期毎に順
次入力するようにしても良い。この場合には、全ての初
期値の入力が完了するまで、加算要素50の出力をディ
レイ要素10にフィードバックしないようにする。
【0027】続いて、複数の非線形関数要素をもつより
一般的な漸化式について検討する。 xn+ 1 =f0 (xn )+f1 (xn- 1 )+f2 (xn- 2 )+f3 (xn- 3 )+ f4 (xn- 4 )+・・・・ (11) この式(9)は次ように変形できる。 xn+ 1 =f0 (xn )+yn +zn +pn +qn +・・・ (12) yn =f1 (xn- 1 ) (13) zn =f2 (xn- 2 ) (14) pn =f3 (xn- 4 ) (15) qn =f4 (xn- 4 ) (16) この式(11)又は式(12)〜(16)で表される漸
化式の解xn 、又は1組の解xn 、xn- 1 、xn- 2 、x
n- 3 、xn- 4 、・・・若しくは、xn 、yn 、zn 、p
n 、qn 、・・・を求めるためのカオス的信号発生装置
の機能的構成を図4に示す。
【0028】この機能的構成は、多数段のディレイ要素
10、11、12、13、14、・・・と、これらディ
レイ要素間に設けられた初期化要素20、21、22、
23、24、・・・と、これらの初期化要素の出力を入
力とする非線形関数要素30、31、32、33、3
4、・・・と、これら非線形関数要素の出力を加算する
加算要素50と、外部入力信号sを2値化する入力要素
60と、記憶要素70と、表示要素80とから構成され
ている。加算要素50の出力xn+ 1 が最前段のディレイ
要素10にフィードバックされる。
【0029】初期値x0 、x-1、x-2、x-3、x-4、・
・・が初期化要素20、21、22、23、24、・・
・を通して与えられると、非線形関数要素30、31、
32、33、34、・・・からそれぞれ、f0 (x
0 )、y0 =f1 (x-1)、z0=f2 (x-2)、p0
=f3 (x-3)、q0 =f4 (x-4)、・・・が出力さ
れて、これらが加算要素50で加算されることにより、
1 が得られる。この出力x1 はディレイ要素10にフ
ィードバックされる。なお、ここでは、非線形要素30
のみが入力要素60からの出力によってその関数をf0 1
(x0 )又はf0 2(x0 )に変化させる。
【0030】ある時刻においては、非線形関数要素3
0、31、32、33、34、・・・にそれぞれxn
n- 1 、xn- 2 、xn- 3 、xn- 4 が与えられ、それら非
線形関数からそれぞれf0 (xn )、yn =f1 (xn-
1 )、zn =f2 (xn- 2 )、pn =f3 (xn- 3 )、
n =f4 (xn- 4 )、・・・が得られるので、加算要
素50からは式(11)又は(12)で表されるxn+ 1
が得られ、これがディレイ要素10にフィードバックさ
れる。
【0031】この図4でも、図示はされていないが、ク
ロック信号φの1周期Δt毎にnがインクリメントされ
ながら、上記動作が繰り返される。
【0032】出力xn 、xn- 1 、xn- 2 、xn- 3 、xn-
4 、・・・はそれぞれディレイ要素10、11、12、
13、14、・・・の出力に現れるが、これらは、切替
スイッチが端子TA に接続された初期化要素20、2
1、22、23、24、・・・の出力として、そのうち
の2個(例えばxn 、xn- 1 )が記憶要素70に取り込
まれる。また、非線形関数要素30、31、32、3
3、34、・・・から出力f0 (xn )、yn =f1
(xn- 1 )、zn =f2 (xn- 2 )、pn =f3 (xn-
3 )、qn =f4 (xn- 4 )、・・・を得ることもでき
る。
【0033】初期化要素21、22、23、24、・・
・に代えて、鎖線で示すように、非線形関数要素31、
32、33、34、・・・の出力側(加算要素50の対
応する入力側)に初期値y0 [=f1 (x-1)]、z0
[=f2 (x-2)]、p0 [=f3 (x-3)]、q0
[=f4 (x-4)]、・・・をそれぞれ初期化要素6
1、62、63、64、・・・を通して入力することも
できる。
【0034】図3に示す構成は、電子回路上いくつかの
ユニットに分解して考えることができる。図3に示す構
成の単位となるユニットを図5、図6に示す。図5の回
路を線形ディレイユニットLDと呼ぶ。この線形ディレ
イユニットLDは、ディレイ要素1i、初期化要素2
i、及び係数要素4iを含み(i=0、1、2、3、
4、・・・)、ディレイ要素1iの出力側に初期化要素
2iが、更に初期化要素2iの出力側に係数要素4iが
それぞれ接続されている。線形ディレイユニットLDに
は、ディレイ要素1iに与える入力xn-i+ 1 の入力端
子、ディレイ要素1iの出力xn-i を初期化要素2iを
通して取り出す出力端子、初期値x0 (又は、y0 、z
0 、p0 、q0 、・・・)の入力端子、及び係数要素4
iの出力ai ・ xn-i を取り出す修飾出力端子が更に
設けられている。
【0035】一方、図6の回路を非線形ディレイユニッ
トNDと呼ぶ。この非線形ディレイユニットNDは、デ
ィレイ要素1i、初期化要素2i、及び非線形関数要素
3iを含み(i=0、1、2、3、4、・・・)、ディ
レイ要素1iの出力側に初期化要素2iが、更に初期化
要素2iの出力側に非線形関数要素3iがそれぞれ接続
されている。非線形ディレイユニットNDには、ディレ
イ要素1iに与える入力xn-i+ 1 の入力端子、ディレイ
要素1iの出力xn-i を初期化要素2iを通して取り出
す出力端子、非線形関数要素3iの出力fi (xn-i
を取り出す修飾出力端子、及び初期値x0 (又は、
-1、x-2、x-3、x-4、・・・・・)の入力端子、非
線形関数3iを切り換える場合に付加する切替端子sが
設けられている。
【0036】要すれば、鎖線で示すように、非線形関数
要素3iの出力側に初期化要素6i(i=1、2、3、
4、・・)を設け、且つ初期値fi (xn )の入力端子
を設ける。
【0037】1個の非線形ディレイユニットNDと、複
数個の線形ディレイユニットLDの各入出力間を縦続接
続し、且つ各ユニットND、LDの出力f
i (xn-i )、ai ・xn-i が加算要素50に入力する
ように接続し、加算要素50の出力を非線形ディレイユ
ニットNDにフィードバックすることにより、図3に示
す回路が構成される。
【0038】同様に、複数個の非線形ディレイユニット
NDの各入出力間を縦続接続し、かつ各ユニットNDの
出力fi (xn-i )が加算要素50に入力するように接
続し、加算要素50の出力を最前段の非線形ディレイユ
ニットMDにフィードバックすることより、図4に示す
回路が構成される。
【0039】続いて、上述した線形ディレイユニットL
D及び非線形ディレイユニットNDを電子回路により実
現した具体例を説明する。
【0040】図7は線形ディレイユニットLDの具体的
な回路図である。ディレイ要素は2つのコンデンサC
1 、C2 と切替スイッチSW1 、SW2 とから構成され
ている。これらのスイッチSW1 、SW2 は図8に示す
ようなクロック信号φによって切替を制御される。ディ
レイ時間Δtは、クッロク信号φの1周期に等しい。係
数要素は、フィードバック抵抗Rf を含む反転増幅器A
1 1によって実現される。係数ai は抵抗Rf の値によっ
て調整される。初期化スイッチはスイッチSW3を含
む。
【0041】この回路では、スイッチSW1 が端子T2
に、スイッチSW2 が端子T1 にそれぞれ接続され、且
つスイッチSW3 がオンされることにより初期値x0
入力される。この初期値x0 を表す電圧信号によって入
力コンデンサC1 が充電され、このコンデンサC1 の電
圧が反転増幅器A1 1によって−ai 倍されてから出力コ
ンデンサC2 に蓄えられる。
【0042】次にスイッチSW1 が端子T1 に、スイッ
チSW2 が端子T2 に接続されると、入力コンデンサC
1 には入力xn-i+ 1 を表す電圧が蓄えられ、出力コンデ
ンサC2 の電圧は反転増幅器A1 2を経由して出力ai
n-i として出力される。
【0043】再びスイッチSW1が端子T2 に、スイッ
チSW2 が端子T1 にそれぞれ接続されると、入力コン
デンサC1 の電圧(入力xn-i+ 1 を表す電圧)が−ai
倍されて出力コンデンサC2 に蓄えられることになる。
このようにして、時間Δt毎に入力が取り込まれ且つ出
力が外部に取り出される。
【0044】上述したように、スイッチSW1 、SW
2 、SW3 は半導体スイッチング回路により実現されよ
う。スイッチSW3 は手動により直接又は間接的に操作
又は制御されよう。このような線形ディレイユニットL
D内又は線形ディレイユニットLDの相互間には適宜バ
ッファ回路が接続されよう。
【0045】図9は非線形ディレイユニットNDの具体
例を示すものであり、図6との対応関係を明らかにする
ために、入出力信号としては図6に示すものと同一符号
を用いた。また、スイッチSW1 〜SW3 、コンデンサ
1 、C2 は図7の場合と同様の切替や動作を行うので
同様の符号とした。非線形関数要素3iは電子回路的に
は図10に示す回路で構成できる。
【0046】この非線形関数要素3iの回路はフィード
バック可変抵抗Rf をもつ演算増幅器A2 を含む。入力
電圧vinは入力抵抗R3 〜R5 を介して増幅器A2 の非
反転及び反転入力端子に与えられる。この増幅器A2
反転入力端子にはダイオードD1 と可変抵抗R1 を介し
て一定電圧−E1 が、またダイオードD2 と可変抵抗R
2 を介して一定電圧E2 が印加する。出力電圧vout
増幅器A2 の出力端子から得られる。
【0047】以下では、ダイオードD1 、D2 の順方向
降下電圧を無視して考える。ここで利得Gを、 G=[( R3 +R4 )(R5 +R6 ) ]/[R45 +R
46 +R36 ] とすると、入力電圧Vinが、 Vin ≧ E2 ・G (17) を満たす場合にはダイオードD2 のみがオンして図10
の回路は図11の(A)に示すようになる。この回路は
正の増幅度をもち、その増幅度は抵抗R2 、Rfの少な
くともいずれか一方により変えることができる。
【0048】また、入力電圧Vinが、 −E1 ・G ≦ Vin < E2 ・G (18) の場合は、ダイオードD1 、D2 が何れもオフとなるか
ら、図10の回路は図11の(B)に示すようになる。
増幅器A2 の抵抗Rf を適当に選ぶことにより、負の増
幅度を持たせることができる。
【0049】更に、入力電圧Vinが、 Vin < −E1 ・G (19) の場合は、ダイオードD1 のみがオンとなるので、図1
1(C)に示す回路が実現される。この回路もまた正の
増幅度をもち、その増幅度は抵抗R1 およびRfの少な
くともいずれか一方によって調整することができる。
【0050】以上から、図10に示す非線形関数要素3
iの回路は、図12に示すような折れ線形状(N字形)
の非線形特性を示す。非線形関数要素3iを図1、図
3、図4の非線形関数要素30として使用するときは、
その非線形関数f0 (xn )が入力要素60の出力信号
によって、演算途中でっあても、折れ線形状の形が異な
った、つまり図12のN字形の3本の各線の傾斜や横軸
からの高さなどが異なった2個の非線形関数f
0 1(xn )とf0 2(xn )のいずれかに切り替えられ
る。例えば、入力要素60の2値出力が「1」のときは
非線形関数f0 1(xn )に、「0」のときは非線形関数
0 2(xn )に切り替えられる。この切り替えは、図1
0における電圧−E1 、E2 、各抵抗の定数等の切り替
えによって行われる。
【0051】最後に、最も簡単な図1に示したカオス的
信号発生装置の機能構成をコンピュータソフトウエアで
実現し、これによるシミュレーションの結果について説
明する。式(1)、(2)を次のように書きなおす。 xn+ 1 =f0 (xn )+a2n (20) yn+ 1 =xn (21)
【0052】非線形関数f0 (xn )を次式で表す。な
お、この非線形関数f0 (xn )は入力要素60からの
出力信号によってf0 1(xn )とf0 2(xn )のいずれ
かに切り替えられるものであるが、ここでは説明を簡単
にするために、切り替えられないものとする。 f0 (xn )=a1 x+(x+cos x2 )/(1+x2 ) (22) ここで、a1 、a2 は定数(パラメータ)である。
【0053】式(22)で表される非線形関数f0 (x
n )は図13に示す曲線を描く。ここでa1 は 0.300で
ある。他の図14〜図18は式(20)〜(22)から
得られる(xn 、yn )によって表される点をXY座標
に表現したものであり、n=1〜2000、すなわち初
期値(x0 、y0 )を含めて2001個の点が現れてい
る。
【0054】まず、図14は初期値をx0 = 0.000、y
0 = 0.000とし、パラメータをa1= 0.300、a2 =−
1.000の条件に設定した場合に得られるパターン(図
柄)を表している。
【0055】つぎの図15はパラメータ(a1 = 0.30
0、a2 =− 1.000)を固定して、初期値をx0 = 5.00
0、y0 = 5.000に変化させることにより得られるパタ
ーンを示す。初期値を変えることによって、点の集合に
より表されるパターンがかなり変化することがわかる。
【0056】つぎの図16はパラメータ(a1 = 0.30
0、a2 =− 1.000)を固定して、初期値をx0 = 10.0
00 、y0 = 10.000 に変化させることにより得られる
パターンを示す。点の集合によって表されるパターンは
更に変貌を遂げている。
【0057】つぎの図17は初期値を図14の場合と同
じ(x0 = 0.000、y0 = 0.000)とし、パラメータを
1 = 0.290(但し、a2 =− 1.000は固定)と僅かに
変えた場合に得られるパターンである。図14の場合と
異なって、パターンはおよそ−1≦x、y≦+2の中に
閉じ込められており、パラメータを少し変えただけでも
パターンが大幅に変化することが分かる。
【0058】最後の図18は一方のパラメータをa1
1.000に更に変えた場合であり、初期値(x0 = 0.00
0、y0 = 0.000)及び他方のパラメータ(a2 =− 1.
000)は変更していない。ここではパターンが完全に変
貌している。
【0059】以上のような点(xn 、yn )の集合は、
表示要素80によって2次元的に表示される。この表示
要素80としては、CRT表示装置、プラズマ・ディス
プレイ、液晶表示装置、マトリクス状に点光源を配置し
たもの等種々のものを用いることができる。
【0060】表示方法としては次がある。 1)パターン形成過程の表示 一定時間毎にnをインクリメントしながら、そのとき得
られた解(xn 、yn)によって表される点を順次表示
する。既に表示した点は消し去っても或いはそのまま残
しても良い。このときは、この表示によって時間の経過
に従ったパターンが形成されていく様子、又は点の軌跡
が分かる。
【0061】2)静止パターンの表示 所定数(例えば上述した2001個)の点の座標の集合
を記憶要素70に予め格納しておいて、これらの全ての
点を一挙に表示する。図14〜図18に示すようなパタ
ーンが表示されるであろう。
【0062】3)動パターンの表示 2)に示す静止パターンの表示において、nを更にイン
クリメントして新たな点を求め、この点を追加的に表示
するとともに、最も古い点の表示を消去する。表示され
ている点の総数は常に一定であるが、表示されているパ
ターンが時間の経過と共に変化していく。
【0063】4)初期値、パラメータの少なくとも1つ
を変化させる。 この方法は上記1)〜3)の表示方法のすべてに当ては
まる。特に2)の静止パターン表示方法においては、初
期値(x0 、y0 )の変化で図14のパターンから図1
5又は図16のパターンへ、パラメータ(a1 、a2
の変化で図14のパターンから図17又は図18パター
ンへというように表示パターンが突然変化する。
【0064】5)非線形関数f0 (xn )を切り換え
る。 上記1)〜4)の表示方法では非線形関数が固定であっ
たが、これを変化させれば、非線形関数が図13に示し
たものから別の特性に変化するので、上記1)のパター
ン成形過程の表示、2)の静止パターンの表示、3)の
動パターンの表示のすべてにおいて、上述とは異なった
表示形態となる。また、4)の初期値やパラメータの変
化を伴わせれば、更に以外性に富んだ表示を実現するこ
とができる。
【0065】以上のような表示は、広告の背景表示とし
て効果的である。上述したパターンの変化、点の軌跡は
全く不規則であり、予測できない。しかし、雑音のよう
な不快さもなく、見ていて飽きることがなく魅力的であ
る。
【0066】以上の説明では、非線形関数要素が複数の
場合であっても、そのうちの1個についてのみ外部入力
信号によりその非線形関数が切り替えられるようにした
が、2以上の非線形要素を使用する場合においては、複
数個の非線形要素の非線形関数を同様に切り替えるよう
にすることもできる。
【0067】また、この切替変化ついては、2個の非線
形関数から1個を選択するような切り替えの他に、入力
要素の出力信号を多値化して、3個以上から1個を選択
するように切り替えることも、また外部入力信号に応じ
て連続的(アナログ的)にその非線形関数を変化させる
ようにすることも、できる。
【0068】また、その非線形関数を変化させるための
信号は、外部から到来する信号(音声信号等その他)に
かぎるものではない。例えば、入力要素の部分に外部か
ら抵抗値が操作可能な可変抵抗等を設けておいて、これ
を操作して非線形関数を変化させるようにすることもで
きる。
【0069】また、1クロック期間(Δt)内に記憶要
素に取り込む解は、表示のためのXY直交座標上の点の
位置を特定するために、xn 、yn のように、2個必要
であるが、その2個は任意の箇所から取り込むことが可
能である。すなわち、上述したようなディレイ要素から
の出力の他に、非線形関数要素からの出力、係数要素か
らの出力、上記加算要素からの出力のうちからいずれか
2つの出力を取り込めば良い。
【0070】また、以上の説明でシステムのダイナミク
スが差分方程式[例えば式(1)]で表される場合につ
いてのべてきたが、 dx/dt=f(x)+ay (23) dy/dt=x (24) のような微分方程式で表される場合も同様であり、この
場合はディレイ要素の代わりに積分要素を用いれば良
い。この発明において、「ディレイ要素」、「ディレイ
手段」、「ディレイ回路」は、「積分要素」、「積分手
段」、「積分回路」を含む概念である。
【0071】
【発明の効果】以上から本発明によれば、カオス的信号
を発生させたり、表示させることが可能となる。
【図面の簡単な説明】
【図1】 1つの非線形関数要素と1つの係数要素と
を含む最も簡単なカオス的信号発生装置の機能的構成を
示す図である。
【図2】 (A)は初期化要素のシンボルを、(B)
はその具体的回路例をそれぞれ示す図である。
【図3】 1つの非線形関数要素と複数の係数要素と
を含むカオス的信号発生装置の機能的構成を示す図であ
る。
【図4】 複数の非線形関数要素を含む一般的なカオ
ス的信号発生装置の機能的構成を示す図である。
【図5】 線形ディレイユニットの回路構成を示すブ
ロック図である。
【図6】 非線形ディレイユニットの回路構成を示す
ブロック図である。
【図7】 線形ディレイユニットの具体的回路構成を
示す回路図である。
【図8】 クッロク信号φの波形図である。
【図9】 非線形ディレイユニットの具体的回路構成
を示す回路図である。
【図10】 非線形関数要素の具体例を示す回路図であ
る。
【図11】 (A)、(B)、(C)は図10の回路の
動作を示す入力信号の各レンジ毎の等価回路図である。
【図12】 図10に示す回路の入出力特性を示す図で
ある。
【図13】 非線形関数の特性の一例を示す特性図であ
る。
【図14】 図13に示す非線形関数を含み、図1に示
す機能的構成をもつカオス的信号発生装置により表示さ
れるパターンを示す図である。
【図15】 カオス的信号を描く他のパターンを示す図
である。
【図16】 カオス的信号を描く他のパターンを示す図
である。
【図17】 カオス的信号を描く他のパターンを示す図
である。
【図18】 カオス的信号を描く他のパターンを示す図
である。
【符号の説明】
10〜15、1i:ディレイ要素 20〜25、2i、61〜64、6i:初期化要素 30〜34、3i:非線形関数要素 40〜44、4i:係数要素 50:加算要素 60:入力要素 70:記憶要素 80:表示要素

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 信号を所定時間づつ順次遅延させる複数
    のディレイ手段と、該複数のディレイ手段のうちの少な
    くとも1つから得られる信号を非線形関数によって変換
    する1又は複数の非線形関数手段と、上記ディレイ手段
    の他の1又は複数のものから得られる信号を所定係数倍
    する1又は複数の係数手段と、上記非線形関数手段及び
    上記係数手段から得られる信号を加算する加算手段と、
    動作開始時に上記ディレイ手段のいずれか1以上、又は
    上記非線形関数手段の1又は複数、又は上記係数手段の
    1又は複数、又は上記加算手段に初期値を与える初期化
    手段とを備え、上記加算手段の出力を上記ディレイ手段
    の最前段のものにフィードバックさせるように構成した
    カオス的信号発生装置であって、 上記1又は複数の非線形関数手段のうちの少なくとも1
    つの非線形関数手段の非線形関数を外部から変化させる
    ための入力手段を設けたことを特徴とするカオス的信号
    発生装置。
  2. 【請求項2】 上記複数のディレイ手段の出力、上記1
    又は複数の非線形関数手段の出力、上記1又は複数の係
    数手段の出力、及び上記加算手段の出力のうちからいず
    れか2つの出力を取り出す取出手段と、該2つの出力に
    より決まるXY直交座標上の点の1又は複数により二次
    元平面図形を表示させる表示手段とを具備させたことを
    特徴とする請求項1に記載のカオス的信号発生装置。
  3. 【請求項3】 上記2つの出力から決まるXY直交座標
    上の点の複数分のデータを蓄積する記憶手段を具備さ
    せ、該記憶手段から出力した信号により上記二次元平面
    図形を上記表示手段で表示させるようにしたことを特徴
    とする請求項2に記載のカオス的信号発生装置。
  4. 【請求項4】 順次与えられる複数個の信号をその順序
    に保存しておき、該保存されている信号のうちの少なく
    とも1つを非線形関数によって変換すると共に、上記保
    存されている信号の他のものを所定係数倍し、上記非線
    形関数変換された信号と上記所定係数倍された信号とを
    加算し、該加算により得られた信号を最新の信号として
    保存し、且つ該保存されている信号を順次シフトし、上
    記一連の処理を初期値を与えることにより開始させ且つ
    繰り返させることによりカオス的信号を与えるカオス的
    信号発生方法であって、上記非線形関数を外部から変化
    させるようにしたことを特徴とするカオス的信号発生方
    法。
  5. 【請求項5】 上記保存されている複数の信号、上記非
    線形関数変換された1又は複数の信号、上記係数倍され
    た1又は複数の信号、及び上記加算により得られた信号
    のうちからいずれか2つの出力を取り出し、該2つの出
    力により決まるXY直交座標上の点の1又は複数により
    二次元平面図形を表示させるようにしたことを特徴とす
    る請求項5に記載のカオス的信号発生方法。
  6. 【請求項6】 上記2つの出力から決まる二次元平面上
    の点の複数分のデータを一旦蓄積してから、その蓄積内
    容の全部又は一部により二次元図形を表示させるように
    したことを特徴とする請求項5に記載のカオス的信号発
    生装置。
JP5039547A 1993-02-03 1993-02-03 カオス的信号発生装置及び発生方法 Pending JPH06231287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5039547A JPH06231287A (ja) 1993-02-03 1993-02-03 カオス的信号発生装置及び発生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5039547A JPH06231287A (ja) 1993-02-03 1993-02-03 カオス的信号発生装置及び発生方法

Publications (1)

Publication Number Publication Date
JPH06231287A true JPH06231287A (ja) 1994-08-19

Family

ID=12556088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5039547A Pending JPH06231287A (ja) 1993-02-03 1993-02-03 カオス的信号発生装置及び発生方法

Country Status (1)

Country Link
JP (1) JPH06231287A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692599B1 (ko) * 2005-03-24 2007-03-13 삼성전자주식회사 길이 분할 다중 접속 방식을 이용한 신호 전송 방법 및장치
KR101417887B1 (ko) * 2012-12-27 2014-07-09 인제대학교 산학협력단 2중 괘환 방식의 3상 클록 구동 카오스 발진기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692599B1 (ko) * 2005-03-24 2007-03-13 삼성전자주식회사 길이 분할 다중 접속 방식을 이용한 신호 전송 방법 및장치
US7773637B2 (en) 2005-03-24 2010-08-10 Samsung Electronics Co., Ltd. Signal transmitting method and apparatus using length division multiple access
KR101417887B1 (ko) * 2012-12-27 2014-07-09 인제대학교 산학협력단 2중 괘환 방식의 3상 클록 구동 카오스 발진기

Similar Documents

Publication Publication Date Title
JP3210054B2 (ja) カオス的信号発生装置および方法ならびにカオス・ディバイス
JPS593790B2 (ja) Fft エンサンシヨリソウチ
Tamba et al. Coexistence of attractors in autonomous Van der Pol–Duffing jerk oscillator: Analysis, chaos control and synchronisation in its fractional-order form
Lassoued et al. Experimental observations and circuit realization of a jerk chaotic system with piecewise nonlinear function
CN1327401C (zh) 图像显示装置以及图像显示装置的变换电路的特性决定方法
JP4277091B2 (ja) Ddsパルス発生装置
JPH06231287A (ja) カオス的信号発生装置及び発生方法
Kamdjeu Kengne et al. Dynamics, control and symmetry breaking aspects of a modified van der Pol–Duffing oscillator, and its analog circuit implementation
Yamamura et al. Finding all solutions of piecewise-linear resistive circuits using the simplex method
JPH09204296A (ja) べき乗剰余演算方法及び装置
JP2002328915A (ja) 時分割方式の行列演算器
CN110673824B (zh) 矩阵向量乘电路以及循环神经网络硬件加速器
US20220358184A1 (en) Matrix multiplication circuit module and matrix multiplication method
JP7310892B2 (ja) 情報処理装置
Srinivasan et al. Effect of nonsinusoidal periodic forces in Duffing oscillator: Numerical and analog simulation studies
RU2670773C9 (ru) Способ формирования множества ансамблей p-ичных D-кодов
González et al. From exactly solvable chaotic maps to stochastic dynamics
Comte et al. Generation of nonlinear current–voltage characteristics: A general method
Adelakun et al. Computer and hardware modeling of periodically forced-Van der Pol oscillator
JPH05216984A (ja) 並列処理装置
Fotsin et al. Design of a nonlinear observer for a chaotic system consisting of van der pol oscillator coupled to a linear oscillator
Papaschinopoulos et al. On a difference equation with 3-periodic coefficient
JP3523325B2 (ja) ニューラルネットワーク及びこれを用いた信号処理装置、自律システム、自律型ロボット並びに移動システム
Bliem Weight multiplicities for so5 (C)
JP3332270B2 (ja) べき乗演算装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030422