JPH06225129A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPH06225129A
JPH06225129A JP5012244A JP1224493A JPH06225129A JP H06225129 A JPH06225129 A JP H06225129A JP 5012244 A JP5012244 A JP 5012244A JP 1224493 A JP1224493 A JP 1224493A JP H06225129 A JPH06225129 A JP H06225129A
Authority
JP
Japan
Prior art keywords
signal
image
dither
frame
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5012244A
Other languages
Japanese (ja)
Inventor
Kazuto Kobayashi
和人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP5012244A priority Critical patent/JPH06225129A/en
Publication of JPH06225129A publication Critical patent/JPH06225129A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To attain the pseudo halftone expression with high picture quality and high gradation reproducibility by setting/clearing dots in a picture display device. CONSTITUTION:A 3-dimension dither ROM section 11 outputs a three-dimension dither signal vibrated by 4-picture element period in the main scanning direction and the subscanning direction and vibrated for a 4-frame period in a time base direction by using each 2-bit output from a picture element counter 2, a line counter 3 and a frame counter 10 as an address signal A comparator 6 binarizes a picture signal pix by using the signal as a threshold to execute pseudo halftone expression in 64 gradation in white/black texture is not eminent.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、画像表示装置において
ドットのオン、オフにより多値画像の中間調を擬似的に
表現するための処理(擬似中間調処理)を行なう画像処
理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus for performing a process (pseudo-halftone process) for artificially expressing a halftone of a multivalued image by turning dots on and off in an image display device.

【0002】[0002]

【従来の技術】従来、この種の擬似中間調処理のための
画像処理装置として、図5に示すような、いわゆる組織
的ディザ法による装置が知られている。
2. Description of the Related Art Conventionally, as an image processing apparatus for this type of pseudo halftone processing, an apparatus based on a so-called systematic dither method as shown in FIG. 5 is known.

【0003】図5において、1は多値の画信号pixが
1画素単位でシリアルに入力する端子、2は画信号pi
xの画素転送クロックpcをカウントし、画信号のライ
ン同期信号lcでリセットする2ビット(モジュロ4)
の画素カウンタ、3は画信号のライン同期信号lcをカ
ウントし、画信号のフレーム同期信号fcでリセットす
る2ビット(モジュロ4)のラインカウンタである。5
は図6に示すような4×4のディザ信号テーブルを格納
した2次元ディザROM部であり、画素カウンタ2の2
ビット出力信号とラインカウンタ3の2ビット出力信号
とからなる2次元アドレス信号により指定されたアドレ
スに格納されている値のディザ信号を出力する。6は2
次元ディザROM部5より出力されたディザ信号を閾値
として入力画信号pixを2値化するコンパレータ、7
は2値化出力信号の出力端子である。
In FIG. 5, 1 is a terminal to which a multi-valued image signal pix is serially input pixel by pixel, and 2 is an image signal pi.
2 bits (modulo 4) for counting the pixel transfer clock pc of x and resetting with the line synchronization signal lc of the image signal
The pixel counter 3 is a 2-bit (modulo 4) line counter that counts the line synchronization signal lc of the image signal and resets with the frame synchronization signal fc of the image signal. 5
Is a two-dimensional dither ROM section storing a 4 × 4 dither signal table as shown in FIG.
The dither signal having the value stored at the address designated by the two-dimensional address signal composed of the bit output signal and the 2-bit output signal of the line counter 3 is output. 6 is 2
A comparator 7 which binarizes the input image signal pix using the dither signal output from the dimensional dither ROM unit 5 as a threshold.
Is an output terminal of the binarized output signal.

【0004】この従来例においては、出力端子7にドッ
トのオン、オフにより画像を表現する画像表示装置また
は画像印刷装置を接続した場合、最大16階調(レベル
0からレベル15まで)の擬似中間調表現が可能であ
る。
In this conventional example, when an image display device or an image printing device for expressing an image by turning dots on and off is connected to the output terminal 7, a pseudo intermediate of maximum 16 gradations (level 0 to level 15) is obtained. Key expression is possible.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述の
ような空間(2次元)方向にのみ振動するディザ信号を
用いて画信号を2値化し、局所的な黒/白の面積比で階
調を再現する構成によれば、階調再現性を高めるために
階調数を増加すると(ディザ信号テーブルを大きくする
と)、2値化出力画像上で黒/白のテクスチャ(模様)
が視覚的にめだち、画質が劣化するという問題があっ
た。
However, the image signal is binarized by using the dither signal that vibrates only in the spatial (two-dimensional) direction as described above, and the gradation is expressed by the local area ratio of black / white. According to the configuration for reproducing, if the number of gradations is increased (the dither signal table is increased) in order to improve the gradation reproducibility, a black / white texture (pattern) on the binarized output image.
However, there was a problem that the image quality was deteriorated due to visual problems.

【0006】すなわち、50パーセント階調レベルの画
像領域を2値化した場合、上述の従来例によれば図7に
示す4×4ドットのパターンが2値化出力画像上に周期
的に現われるが、階調数を64に上げると、8×8ドッ
トの同じパターンが周期的に現われ、これが視覚的にか
なり画質を劣化させる。
That is, when the image area of 50% gradation level is binarized, according to the above-mentioned conventional example, the 4 × 4 dot pattern shown in FIG. 7 appears periodically on the binarized output image. When the number of gradations is increased to 64, the same pattern of 8 × 8 dots appears periodically, which visually deteriorates the image quality considerably.

【0007】本発明は、上述の問題点に鑑みてさなれた
もので、画像出力装置で、ドットのオン、オフによっ
て、より階調再現性の高い高画質の擬似中間調表現を可
能にするための画像処理装置を提供することを目的とす
る。
The present invention has been made in view of the above problems, and enables an image output apparatus to turn on and off dots to achieve high-quality pseudo-halftone representation with higher gradation reproducibility. It is an object of the present invention to provide an image processing device for.

【0008】[0008]

【課題を解決するための手段】本発明は上述の問題を解
決するため、空間、時間両方向に振動する振動信号を発
生する手段と、この手段により発生した振動信号を用い
て画信号を2値化する手段とを有する、という構成を備
えたものである。
In order to solve the above-mentioned problems, the present invention provides a means for generating a vibration signal vibrating in both space and time directions and a binary image signal using the vibration signal generated by this means. And a means for converting the same.

【0009】[0009]

【作用】本発明は上述の構成によって、空間(2次元)
方向のドットのオン、オフに時間方向のドットのオン、
オフを加えた3次元のディザ処理が実現されるため、本
発明による2値化出力画像をドットのオン、オフが可能
な画像表示装置に出力した場合、従来よりも高い階調数
で、白/黒のテクスチャがめだたない高画質の擬似中間
調表現が可能となる。
The present invention has a space (two-dimensional) by the above configuration.
Direction dots on, off time dots on,
Since three-dimensional dither processing with OFF added is realized, when the binarized output image according to the present invention is output to an image display device capable of dot ON / OFF, the number of gradations is higher than that of the conventional white image. / Enables high-quality pseudo-halftone expression with no black texture.

【0010】[0010]

【実施例】(第1実施例)図1は、本発明の第1実施例
による画像処理装置のブロック図である。図1におい
て、1,2,3,6及び7は図5に示されたものと同様
の画信号の入力端子、画素カウンタ、ラインカウンタ、
コンパレータ、及び2値化出力信号の出力端子である。
(First Embodiment) FIG. 1 is a block diagram of an image processing apparatus according to a first embodiment of the present invention. In FIG. 1, reference numerals 1, 2, 3, 6 and 7 denote image signal input terminals, pixel counters, line counters, and the like similar to those shown in FIG.
An output terminal for a comparator and a binarized output signal.

【0011】10は2ビット(モジ゛ュロ4)のフレー
ムカウンタであり、画信号pixのフレーム同期信号f
cをカウントし、リセット信号rstでリセットする。
画信号pixの各フレームは、フレーム同期信号fcに
同期して入力する。
Reference numeral 10 denotes a 2-bit (modulo 4) frame counter, which is a frame synchronization signal f of the image signal pix.
c is counted and reset by the reset signal rst.
Each frame of the image signal pix is input in synchronization with the frame synchronization signal fc.

【0012】11は空間方向及び時間方向に振動する3
次元のディザ信号を発生する3次元ディザROM部であ
る。この3次元ディザROM部11には、図2に示すよ
うな4×4のテーブルT0,T1,T2,T3が格納さ
れている。3次元ディザROM部11は、画素カウンタ
2、ラインカウンタ3及びフレームカウンタ10からの
計6ビットの出力信号からなる3次元アドレス信号によ
ってアドレッシングされ、フレームカウンタ10の2ビ
ット出力信号によってテーブルT0〜T3の一つが選択
され、選択されたテーブル上の主走査方向と副走査方向
の位置が画素カウンタ2とラインカウンタ3の各出力信
号によって選択され、その位置に格納された値のディザ
信号が出力される。
Reference numeral 11 vibrates in the space and time directions 3
It is a three-dimensional dither ROM unit that generates a three-dimensional dither signal. The three-dimensional dither ROM section 11 stores 4 × 4 tables T0, T1, T2, T3 as shown in FIG. The three-dimensional dither ROM unit 11 is addressed by a three-dimensional address signal including a total of 6-bit output signals from the pixel counter 2, the line counter 3, and the frame counter 10, and the two-bit output signal of the frame counter 10 causes tables T0 to T3. Is selected, the positions in the main scanning direction and the sub scanning direction on the selected table are selected by the output signals of the pixel counter 2 and the line counter 3, and the dither signal of the value stored in that position is output. It

【0013】以上の構成において、最初のフレーム(フ
レーム0)の画信号pixが入力する期間では、テーブ
ルT0より空間方向に振動するディザ信号が読み出さ
れ、これを閾値信号としてコンパレータ6により画信号
pixが2値化される。次のフレーム(フレーム1)の
画信号入力期間では、テーブルT1より空間方向に振動
するディザ信号が読み出され、これを閾値信号として画
信号pixが2値化される。次のフレーム(フレーム
2)の画信号入力期間ではテーブルT2上の空間方向に
振動するディザ信号を用いて2値化が行なわれ、その次
のフレーム(フレーム3)の画信号入力期間ではテーブ
ルT3上のディザ信号を用いて2値化が行なわれる。次
のフレームではテーブルT0上のディザ信号が用いられ
る。
In the above structure, during the period when the image signal pix of the first frame (frame 0) is input, the dither signal oscillating in the spatial direction is read out from the table T0, and this is used as the threshold signal by the comparator 6 to generate the image signal. pix is binarized. In the image signal input period of the next frame (frame 1), the dither signal vibrating in the spatial direction is read from the table T1, and the image signal pix is binarized using this as a threshold signal. In the image signal input period of the next frame (frame 2), binarization is performed using the dither signal oscillating in the spatial direction on the table T2, and in the image signal input period of the next frame (frame 3), the table T3. Binarization is performed using the above dither signal. In the next frame, the dither signal on the table T0 is used.

【0014】このように、各フレームにおいて主走査方
向及び副走査方向にそれぞれ4画素周期でディザ信号が
振動する。さらに、4フレーム周期でフレーム毎にテー
ブルT0〜T3が順に選択され、同一画素に対するディ
ザ信号が4フレーム周期で時間方向に振動する。したが
って、出力端子7に出力される2値化出力信号を画像表
装置で表示した場合、視覚的には4フレームの白/黒の
面積比の平均を階調として感じるから、本実施例によれ
ば、64(=4×4×4)階調の擬似中間調表現が可能
である。
In this way, in each frame, the dither signal oscillates in the main scanning direction and the sub scanning direction at a period of four pixels. Further, the tables T0 to T3 are sequentially selected for each frame in the 4-frame cycle, and the dither signal for the same pixel vibrates in the time direction in the 4-frame cycle. Therefore, when the binarized output signal output to the output terminal 7 is displayed on the image display device, the average of the white / black area ratios of the four frames is visually perceived as a gradation, and therefore according to the present embodiment. For example, a pseudo halftone representation of 64 (= 4 × 4 × 4) gradations is possible.

【0015】例えば入力画像上の50パーセント階調レ
ベルの領域に対しては、2値化出力画像上に図3に示す
ような4種類の4×4ドットパターンがフレーム毎に順
に現われる。各フレームのドットパターンは異なるが、
その黒/白の面積比は50パーセントであり、連続した
4フレームを平均した黒/白の面積比も50パーセント
となり、視覚的に50パーセントの階調レベルとして感
じられる。
For example, for a region of 50% gradation level on the input image, four kinds of 4 × 4 dot patterns as shown in FIG. 3 appear in sequence on the binarized output image for each frame. The dot pattern of each frame is different,
The black / white area ratio is 50%, and the black / white area ratio obtained by averaging four consecutive frames is also 50%, which is visually perceived as a gradation level of 50%.

【0016】そして、図3に示した例からも理解できる
ように、階調数が64階調でありながら、同じ階調レベ
ルの領域に対するドットパターンのサイズは図5に示し
た従来例と同じ4×4ドットであり、しかも、これがフ
レーム毎に変化するため、白/黒のテキスチャが視覚的
にめだつことはない。したがって、本実施例によれば従
来より高階調数の高画質の擬似中間調表現が可能であ
る。
As can be understood from the example shown in FIG. 3, the size of the dot pattern for the area of the same gradation level is the same as that of the conventional example shown in FIG. Since it is 4 × 4 dots and this changes for each frame, white / black texture is not visually noticeable. Therefore, according to the present embodiment, it is possible to realize high-quality pseudo-halftone representation with a higher number of gradations than ever before.

【0017】(第2実施例)図4は、本発明の第2実施
例による画像処理装置のブロック図である。図4におい
て、図1と同一の符号は同等部を示す。
(Second Embodiment) FIG. 4 is a block diagram of an image processing apparatus according to a second embodiment of the present invention. 4, the same reference numerals as those in FIG. 1 denote the same parts.

【0018】本実施例は、コンパレータ6の前段に加算
器12を追加し、3次元ディザROM部11より出力さ
れる3次元ディザ信号を入力画信号pixに加算し、こ
の加算信号をコンパレータ6に入力し、また閾値発生部
13で発生される固定値の閾値信号をコンパレータ6に
入力する構成とされている。
In this embodiment, an adder 12 is added before the comparator 6, a three-dimensional dither signal output from the three-dimensional dither ROM section 11 is added to the input image signal pix, and this added signal is sent to the comparator 6. The threshold value signal of the fixed value generated by the threshold value generator 13 is input to the comparator 6.

【0019】コンパレータ6では固定閾値が用いられる
が、それと比較される画信号に空間方向及び時間方向に
振動する3次元ディザ信号が加算されるため、等価的に
前記第1実施例と同様に空間的及び時間的に振動する閾
値で画信号が2値化されることになる結果、白/黒テキ
スチャの目立たない高画質の64階調擬似中間調表現が
可能である。
A fixed threshold value is used in the comparator 6, but since the three-dimensional dither signal oscillating in the space direction and the time direction is added to the image signal to be compared with the fixed threshold value, it is equivalent to the space in the same manner as in the first embodiment. As a result of the image signal being binarized by a threshold value that vibrates temporally and temporally, it is possible to realize a high-quality 64-gradation pseudo-halftone representation with inconspicuous white / black texture.

【0020】なお、3次元ディザROM部11に格納さ
れるディザ信号値のテーブル(T0〜T3)のサイズや
テーブル数を変更し、それに合わせてアドレス信号作成
用カウンタ2,3,10のビット数を変更することによ
り、64階調より大きな、あるいは小さな階調数の高画
質擬似中間調表現が可能である。
The size and the number of tables (T0 to T3) of the dither signal values stored in the three-dimensional dither ROM section 11 are changed, and the number of bits of the address signal generating counters 2, 3 and 10 is changed accordingly. By changing the, the high-quality pseudo-halftone representation with a gradation number larger or smaller than 64 gradations is possible.

【0021】[0021]

【発明の効果】以上の説明から明らかなように、本発明
は、空間、時間両方向に振動する振動信号を発生する手
段と、その振動信号を用いて画信号を2値化する手段と
を有する構成であり、空間(2次元)方向のドットのオ
ン、オフに時間方向のドットのオン、オフを加えた3次
元のディザ処理が実現され、ドットのオン、オフが可能
な画像表示装置によって、高い階調数で白/黒のテクス
チャがめだたない高画質の擬似中間調表現が可能とな
る、という効果を有するものである。
As is apparent from the above description, the present invention has means for generating a vibration signal vibrating in both space and time directions, and means for binarizing an image signal using the vibration signal. With the configuration, the three-dimensional dither processing in which the dots in the spatial (two-dimensional) direction are turned on and off and the dots in the temporal direction are turned on and off is realized, and the image display device capable of turning the dots on and off is This has the effect of enabling high-quality pseudo-halftone expression in which the white / black texture is not noticeable at a high number of gradations.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施例による画像処理装置のブロック図FIG. 1 is a block diagram of an image processing apparatus according to a first embodiment.

【図2】3次元ディザROM部に格納されたディザ信号
データの例を示す図
FIG. 2 is a diagram showing an example of dither signal data stored in a three-dimensional dither ROM unit.

【図3】50パーセント階調レベルに対し連続した4フ
レームで得られるドットパターンを示す図
FIG. 3 is a diagram showing a dot pattern obtained in four consecutive frames for a 50% gradation level.

【図4】第2実施例による画像処理装置のブロック図FIG. 4 is a block diagram of an image processing apparatus according to a second embodiment.

【図5】従来の画像処理装置のブロック図FIG. 5 is a block diagram of a conventional image processing device.

【図6】同従来装置で用いられるディザ信号テーブルを
示す図
FIG. 6 is a diagram showing a dither signal table used in the conventional apparatus.

【図7】同従来装置において得られる50パーセント階
調レベルのドットパターンを示す図
FIG. 7 is a diagram showing a dot pattern of 50% gradation level obtained in the conventional device.

【符号の説明】[Explanation of symbols]

1 画信号の入力端子 2 画素カウンタ 3 ラインカウンタ 6 コンパレータ 7 2値化画信号の出力端子 10 フレームカウンタ 11 3次元ディザROM部 12 加算器 13 閾値発生部 pix 入力画信号 pc 画素転送クロック lc ライン同期信号 fc フレーム同期信号 1 image signal input terminal 2 pixel counter 3 line counter 6 comparator 7 binarized image signal output terminal 10 frame counter 11 three-dimensional dither ROM section 12 adder 13 threshold generation section pix input image signal pc pixel transfer clock lc line synchronization Signal fc frame sync signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 空間方向及び時間方向に振動する振動信
号を発生する手段と、この手段により発生した振動信号
を用いて画信号を2値化する手段とを有する画像処理装
置。
1. An image processing apparatus comprising: means for generating a vibration signal that vibrates in the spatial and temporal directions; and means for binarizing an image signal using the vibration signal generated by this means.
JP5012244A 1993-01-28 1993-01-28 Picture processor Pending JPH06225129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5012244A JPH06225129A (en) 1993-01-28 1993-01-28 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5012244A JPH06225129A (en) 1993-01-28 1993-01-28 Picture processor

Publications (1)

Publication Number Publication Date
JPH06225129A true JPH06225129A (en) 1994-08-12

Family

ID=11799960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5012244A Pending JPH06225129A (en) 1993-01-28 1993-01-28 Picture processor

Country Status (1)

Country Link
JP (1) JPH06225129A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991000885A1 (en) * 1989-07-07 1991-01-24 Idemitsu Petrochemical Co., Ltd. Polycarbonate-polydimethylsiloxane copolymer and method of production thereof
KR100604796B1 (en) * 1999-11-26 2006-07-28 삼성전자주식회사 Dithering circuit for displaying gray level in passive display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266761A (en) * 1989-04-07 1990-10-31 Matsushita Electric Ind Co Ltd Image processing device
JPH04186283A (en) * 1990-11-20 1992-07-03 Sharp Corp Image signal conversion device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266761A (en) * 1989-04-07 1990-10-31 Matsushita Electric Ind Co Ltd Image processing device
JPH04186283A (en) * 1990-11-20 1992-07-03 Sharp Corp Image signal conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991000885A1 (en) * 1989-07-07 1991-01-24 Idemitsu Petrochemical Co., Ltd. Polycarbonate-polydimethylsiloxane copolymer and method of production thereof
KR100604796B1 (en) * 1999-11-26 2006-07-28 삼성전자주식회사 Dithering circuit for displaying gray level in passive display device

Similar Documents

Publication Publication Date Title
EP0717551B1 (en) Image processing apparatus
KR100745979B1 (en) Apparatus and method for dithering for multitoning
JPS60229573A (en) Encoding and transmitting system for half-tone picture information
JPH0633512Y2 (en) Flicker-free organized dither image generator for video display
JP2003338929A (en) Image processing method and apparatus thereof
JPH06225129A (en) Picture processor
JPH0393354A (en) Pseudo gradation generator
JP2003513317A (en) Display circuit for grayscale control
JP3461247B2 (en) Image processing apparatus and image processing method
JPH09311669A (en) Image processor and image processing method therefor
JPH03236097A (en) Method and device for image display
JPS60142669A (en) Reduction processing system for pseudo half-tone picture
JPS62183670A (en) Picture processor
KR100238045B1 (en) Halftoning image processing method of image system
JP3391809B2 (en) Image processing method and apparatus
JP2679376B2 (en) Image signal processing device
JPH0962250A (en) Image working device and method
JP2663963B2 (en) Image processing device
JPH05207273A (en) Picture reduction method
JPH03243063A (en) Method for binarizing multilevel image
Yaw-Kuang DIGITAL HALFTONING BY USING IMAGE LOCAL FEATURE
JPS60142670A (en) Reduction system for half-tone picture
JPH0583536A (en) Method and device for dithering pseudo half tone display
JPS63142968A (en) Picture signal processor
JPH09163140A (en) Image processor