JPH06101699B2 - 受信機のビットレートを変更するための装置を備えた無線通信受信機 - Google Patents

Description

【発明の詳細な説明】 発明の背景 本発明は、一般的には無線通信受信機に関し、より詳細
には無線リンクを介し遠隔局に送信されたデジタル信号
をデコードする受信機に関する。

そのような無線機は、通常無線ページングシステムに使
用される形式の選択呼出受信機を含む。選択呼出受信機
は、それにのみ向けられかつ一般的にはある周波数また
はチャネルにおける全てのものに対してではない呼に応
答し且つ使用者に警報する受信機である。そのような選
択呼出受信機の１つはヨーロッパ特許出願EP-A-108938
によって知られており、かつデジタル的にエンコードさ
れた無線信号を受信する手段、所定のビットレートでビ
ットレート信号を発生するビットレートタイミング手
段、そして該ビットレート信号に応じて前記デジタル的
にエンコードされた信号をデコードするデコーダ手段を
具備している。伝統的には、そのような無線機は送信さ
れた信号の特定のアドレス情報によってそこに送られて
いるメッセージを認識する。通常使用されているアドレ
ス情報信号は、複数のトーンを備えた順次的なトーン信
号、かつデジタル的にエンコードされた２進周波数シフ
トキーイング（FSK）信号を含む。

デジタルコード受信機は、ほぼ送信されたデジタル信号
のビットレートで動作するデコーダを含み、かつ送信機
から受信された信号パターンをページャに割付けられた
信号パターンと比較する役割を果す。今日使用されてい
る全てのデジタル的にエンコードされるページャは、特
に予め定められたビットレートで動作するよう設計され
ている。例えば、POCSAGシステムのための受信機は512
ビット／秒（bps）で動作するよう設計されており、一
方ゴーレイ・シーケンシャルコード（GSC）システムの
ための受信機はアドレスを300bpsでデコードするよう設
計されている。ゴーレイシステムにおけるディスプレイ
ページャはデータメッセージを600bpsでデコードする。

一般的な原理として、送信のビットレートが低くなれば
なるほど、ページング受信機の感度が高くなりかつ従っ
て信号の受信およびデコードに関する信頼性がより高く
なる。逆に、送信信号のビットレートが大きくなると、
受信機の感度および受信およびデコーディングの正確性
が減少する。これは特に無線信号が干渉またはフェーデ
ィングにされされる周辺領域で著しい。

本発明に係わる選択呼出しまたは無線ページングシステ
ムにおいては、システムの送信ビットレートは、デジタ
ル的にコード化された信号の受信の正確性の許容できる
レベルを提供するよう予め選択される。一旦このビット
レートが選択されると、任意の時間間隔に送信できる与
えられた長さの無線機アドレスの最大数が従って決定さ
れる。

主要な大都市領域に見られるような完全負荷ページング
システムの24時間の期間に亘るシステム負荷が第６図に
示されてる。この図においては、システムは日中の午前
10時から午後４時までの間は100％の全容量で動作して
いる。これは、チャネルが完全い負荷されているこの６
時間の間中送信機がそのスループット容量の100％で送
信していることを意味する。この時間中にシステムに加
えられる新しいメッセージは、それらが順番待ちをして
いる間に15分に及ぶ遅延に遭遇し、それらの送信のため
の順番を待つことがあり得る。もしこの時間中にシステ
ムにおいて送信される信号の実効ビットレートが増加で
きれば、これらのピーク時間中のメッセージのスループ
ットが増加でき、それによりそのような待ち行列の遅延
を減少あるいは削減することができる。逆に、小康状態
の期間中もしシステムにおける送信信号のビットレート
が減少できれば、システムのスループットに影響を与え
ることなくより大きな正確性を達成できるであろう。

発明の概要 したがって、本発明は、所定のビットレートで複数の無
線受信機に送信されるデジタル的にエンコードされた無
線信号を受信するための選択呼出無線受信機における装
置であって、 前記デジタル的にエンコードされた無線信号を受信する
ための手段、 前記所定のレートでビットレート信号を発生するための
ビットレートタイミング手段、 前記ビットレート信号に応じてデジタル的にエンコード
された信号をデコードするためのデコーダ手段、およ
び、本発明の特徴として デコードされた前記デジタル的にエンコードされた信号
に応答して前記ビットレートタイミング手段を選択的に
付勢しデコードされた信号により示された新しい所定の
ビットレートに対応する異なるレートでビットレート信
号を発生しかつ該新しい所定のビットレートを新しいビ
ットレートを示す信号が任意の時間インターバルの後に
受信されるまで維持するための制御手段、 を具備するものを提供する。

本発明を実施する無線通信受信機は、送信信号に応答し
て入デジタル信号をデコードするための受信機のビット
レートを変更する装置を含んでいる。

本発明の一つの目的は、信号用ビットレートが変更でき
る無線ページングシステムを提供することにある。

本発明の他の目的は、特別のビットレート制御信号を送
信することにより信号用ビットレートが変更できる無線
ページングシステムを提供することにある。

本発明のさらに他の目的は、システムのビットレートの
変化に適応できる無線ページング受信機を提供すること
にある。

本発明のさらに他の目的は、被波後の信号ろ波が信号用
ビットレートの変化に応じて調整され最適の受信機感度
を得ることができる無線ページング受信機を提供するこ
とにある。

本発明の更に他の目的は、データを送信するために使用
される信号ビットレートがたった一つのメッセージ送信
のためにあるいは全ての送信のために調整できる柔軟性
あるページングシステムを提供することにある。

これらおよび他の目的は以下の項目においてより明瞭に
説明されるであろう。

図面の簡単な説明 第１図は典型的な無線通信システムを示す図式的表現で
ある。

第２図は、本発明によるかつ受信機のビットレートを変
更するための装置を有する無線通信受信機のブロック図
である。

第３図は、第２図の受信機のあるブロックの回路の詳細
を示すブロック回路図である。

第４図は、第２図および第３図のプログラム可能デバイ
ダのブロック図である。

第5A図は、本発明を導入するシステムに使用されるマイ
クロコンピュータの機能図である。

第5B図は、第5A図のマイクロコンピュータと共に使用す
るための主要モジュールを示す他のROMの機能図であ
る。

第６図は、高い負荷がかけられたページングシステムの
システム負荷チャートである。

第7A図および第7B図は、伝統的なデータエンコーディン
グシステムのための説明図である。

第８図Ａ図、第8B図および第8C図は、本発明の好ましい
実施例のための第１のデータエンコーディングシステム
のための説明図である。

第9A図、第9B図および第9C図は、本発明の好ましい実施
例のための第２のデータエンコーディングシステムのた
めの説明図である。

第10A図、第10B図および第10C図は、本発明の好ましい
実施例のための第３のデータエンコーディングシステム
の説明図である。

第11A図、第11B図および第11C図は、本発明の好ましい
実施例のための第４のデータエンコーディングシステム
の説明図である。

第12A図、第12B図および第12C図は、本発明の好ましい
実施例のための第５のデータエンコーディングシステム
の説明図である。

第13A図、第13B図、第13C図および第13D図は、第8A図か
ら第8C図までのデータエンコーディングシステムを使用
した本発明の好ましい実施例の装置の詳細なフローチャ
ートである。

第14A図、第14B図および第14C図は、第9A図から第9C図
までのデータエンコーディングシステムを使用した本発
明の好ましい実施例に係わる装置の詳細なフローチャー
トである。

第15A図、第15B図、および第15C図は、第10A図から第10
C図までのデータエンコーディングシステムを使用した
本発明の好ましい実施例の装置の詳細なフローチャート
である。

第16A図、第16B図、および第16C図は、第11A図から第11
C図までのデータエンコーディングシステムを使用した
本発明の好ましい実施例に係わる装置の詳細なフローチ
ャートである。

第17A図、第17B図、および第17C図は、第12A図から第12
C図までのデータエンコーディングシステムを使用した
本発明の好ましい実施例に係わる装置の詳細なフローチ
ャートである。

好ましい実施例の説明 次に参考の目的で図面を、かつ最初に第１図を、参照す
ると、無線通信システム10はアンテナ12からトーンオン
リページャ14および／またはディスプレイページャ15の
ような複数の選択呼出し受信機に対し信号を送信する送
信手段を具備する送信機11を含んでいることが分かる。
トーンオンリページャ14は、それらのアドレスが受信さ
れたときトーン警報信号を提供する受信機であり、これ
らは音声またはデータメッセージを提供しないものであ
る。ディスプレイページャ15は、警報を発生することに
加え、数字または英数字のメッセージを表示するための
ディスプレイを含んでいる。音声メッセージを提供する
トーンおよび音声ページャ（図示せず）のような他の形
式の選択呼出し受信機も使用できる。

トーンオンリページャ14のような受信機のビットレート
を代えるための装置を有する無線通信受信機のブロック
図が第２図に示されている。送信機11から送信されたRF
信号はアンテナ20でピックアップされかつ21で示される
伝統的な受信機部分に加えられ、検波されたRF信号は低
域フィルタ22を通りかつ次にデータ制限器23を通り受信
機制御部24にデジタル信号を供給する。

このデジタル信号はマイクロコンピュータ26のビットパ
ターン検出器25に加えられ、そこでそれらはアドレスコ
ードメモリ27に格納されたアドレスコードと比較され
る。制御論理30はビットパターン検出器25とアドレスコ
ードメモリ27、さらには出力信号手段を構成する出力告
知器31との間のインタフェースを行なう。第１図におい
て15で示されるようなディスプレイページャにおいて
は、出力告知器31は典型的には数字または英数字のメッ
セージを表示するためのLCDと共に、トーンオンリペー
ジャ14とともに使用されるトーン警報発生器を含む。

基準発振器を構成する、水晶発振器32は、制御論理30お
よびデバイダー手段を構成するプログラム可能デバイダ
33の双方にタイミング信号を供給する。ビットパターン
検出器25は、ライン34〜37により、プログラム可能デバ
イダ33および低域フィルタ22の双方に接続されたビット
レートコントローラ40に接続されている。ビットレート
コントローラ40および低域フィルタ22の回路は第３図に
更に詳細に示されている。

ビットレートコントローラ40は、それらのＤ入力におい
てそれぞれライン34〜37に接続されたＤ型フリプフロッ
プ41,42,43および44を含んでいる。ライン34〜37はま
た、その出力がフリップフロップ41〜44のクロックＣ入
力に接続されたORゲート45の４つの入力に接続されてい
る。ライン34〜37の１つが高レベルに切換わると常にOR
ゲート45はＤフリップフロップ41〜44を刻時（クロッ
ク）し、それによりライン34〜37のビットパターン検出
器25の出力をビットレートコントローラ40にラッチす
る。

ビットレートコントローラ40はさらに、それぞれフリッ
プフロップ41〜44のＱ出力に接続された４つの出力ライ
ン51〜54を含む。ライン51〜54は低域フィルタ22および
プログラム可能デバイダ33の双方に接続されている。低
域フィルタ22の通過帯域あるいはカットオフ周波数はビ
ットレートコントローラ40の出力により決定される。こ
れはトランジスタスイッチ61〜64を使用してフィルタ22
の容量を選択することにより達成される。出力ライン51
〜54は抵抗55〜58を通りそれぞれトランジスタ61〜64の
ベース端子に結合されている。容量65〜68は低域フィル
タ22の出力からそれぞれトランジスタ61〜64のコレクタ
に接続されている。トランジスタ61〜64のエミッタはそ
れぞれグランドに接続されている。低域フィルタ22の入
力および出力の間に抵抗69が接続されている。

動作においてはトランジスタ61〜64のうちの特定の１つ
がオンとなりその関連する容量が付勢されて低域フィル
タ22のカットオフ周波数を決定する。ビットレートコン
トローラ40のプログラム可能デバイダ33への接続は第４
図にさらに詳細に示されている。

伝統的な設計のものでよい水晶発振器32は、ライン70に
38.4KHzの出力信号を提供する。プログラム可能デバイ
ダ33は、38.4KHzの信号を受けかつ2400Hzの出力信号を
提供する出力72を有する、16分割回路を構成する、プリ
スケーラ71を含む。この出力信号は次にプログラム可能
Ｎ分割カウンタ73に印加され、かつ出力ライン51〜54は
８分割、４分割、２分割、および１分割入力にそれぞれ
動作可能に接続されている。カウンタ73の出力ライン74
はビットクロックを構成する信号を提供する。明らかな
ように、ライン51〜54のどれが付勢されるかに応じて30
0,600,1200,あるいは2400Hzのビットクロック信号が選
択的に出力74に供給される。第２図および第３図に示さ
れるようにこの出力信号はCPU26のビットパターン検出
器25および制御論理30の双方に供給される。ビット当り
多数のまたは“M"のサンプルがとられると、ビットクロ
ック信号がＭの係数（factor）で増加されなければなら
ない。これは水晶発振器32の周波数をＭの係数で増加す
ることにより達成できる。ビットあたり４サンプルに対
しては、154.6KHzの水晶発振器周波数が利用でき、それ
ぞれ300,600,1200および2400ビット／秒のビットレート
に対し出力74において1200,2400,4800及び9600のビット
クロック信号を提供する。

第３図の容量65〜68の値は、デコードされているビット
レートと適合する低域フィルタ22のカットオフ周波数を
提供するよう選択される。特に、フィルタのカットオフ
周波数はデコーダにおける最適に信号対雑音性能を提供
するためビットレートの半分となるよう選択される。抵
抗69の値は10キロオームであり、この場合容量65につい
ては0.1マイクロファラッドの値が300ビット／秒の信号
速度に対して使用される。容量66として0.05マイクロフ
ァラッドの値を使用すると600ビット／秒の信号速度が
提供され、一方容量67として0.025マイクロファラッド
の値を使用すると1200ビット／秒の信号速度が得られ、
かつ容量68として0.012マイクロファラッドの値を使用
すると2400ビット／秒の信号速度が達成される。

第5A図は、受信機のビットレート変換機能を実施するた
めのファームウェアを含むマイクロコンピュータ26の機
能的ブロック図を示す。ここに示されているように本発
明の好ましい実施例においては、マイクロコンピュータ
はモトローラ社の146805型である。本発明と同じ譲受人
によって所有される「電力保存を有する汎用ページング
装置」と題される米国特許第4,518,961号はそのような
マイクロコンピュータの使用を開示する。この特許の開
示は参照のためここに導入される。

プログラム可能デバイダ33からのビットクロック信号は
プリスケーラおよびタイマおよびカウンタを含むタイマ
制御ユニット80に供給される。水晶発振器32の出力は、
中央処理ユニット制御回路、ALUで示される演算論理ユ
ニット、アキュームレータ、インデックスレジスタ、条
件コードレジスタ、スタックポインタ、プログラムカウ
ンタ高およびプログラムカウンタ低モジュールを含む中
央処理ユニット（CPU）82に接続されている。中央処理
ユニットにはまた複数の入力／出力ラインを有するデー
タ方向入力／出力（I/O）レジスタ84および86が接続さ
れている。特に、２個の入力／出力ポートの各々に対し
て８本のラインが示されている。

図示されているように、レジスタ84の出力ラインはライ
ン34,35,36および37に接続されている。レジスタ84の１
つの入力ラインはデータ制御器23からビット流れ信号を
受けるよう接続されている。レジスタ86の１つの出力ラ
インは出力告知器31に接続されている。レジスタ86の４
つのI/Oラインはアドレスコードメモリ27に接続されて
いる。

中央処理ユニットにはまた読出し専用メモリ（ROM）88
およびランダムアクセスメモリ（RAM）90がインタフェ
ースされている。モトローラ社の146805型ファミリーの
特徴であるが、オンチップRAMによりマイクロコンピュ
ータ26は外部のRAMメモリなしで動作できる。並列入力
／出力能力はそれが入力であるべきかまたは出力である
べきかを指示するためのプログラム可能なピンを含んで
いる。タイマ／カウンタ80は、通常プログラム可能プリ
スケーラを備えた８ビットカウンターでありそれはある
ソフトウエアにより選択されたイベントにおいて割込信
号を発生するためのイベントカウンタとして使用するこ
とができ、あるいはタイミング保持のために使用するこ
とができる。

第5A図もまたROM88に格納された主要なファームウエア
モジュールの配列を示している。このモジュールの選択
および構成は本発明の実施例の特定のプログラムの関数
である。RAM90の使用は主としてプログラムの間にアク
セスされる変数を含むためであり且つスクラッチパッド
記憶装置としてである。

第5B図は、本発明の他の実施例のためのROM92に格納さ
れた主要なフォームウエアモジュールの別の構成を示し
ている。

146805型マイクロプロセッサおよびそれに関連するアー
キテクチャおよび内部命令セットは以下の米国特許に詳
細に記載されている。すなわち、「CMOSマイクロプロセ
ッサアーキテクチャ」と題する1979年８月９日出願の米
国特許第４、300,195号、「インクリメンタ／デクリメ
ンタ回路」と題する1979年８月９日出願の米国特許第4,
280,190号、そして「マイクロコンピュータのための単
一ステップシステム」と題する1979年９月28日出願の米
国特許第4,308,581号であり、上記の３件の特許は本発
明の譲受人に譲渡されており、かつMC146805型マイクロ
コンピュータのより完全な記述のための参照用としてこ
こに導入される。

次に種々の実施例に係わる受信機の動作につき説明す
る。伝統的なPOCSAGコーデイング機構が第7A図および第
7B図に開示されている。先ず第7A図を参照すると、POCS
AGコードフォーマットにおいて、同期コードが送信さ
れ、それに続きアドレスコードの８つのグループ、すな
わち各々２つのアドレスセグメントを含むグループ０〜
７が送信される。１個のアドレスセグメントが第7B図に
示されており且つ32ビットのワードで構成される。この
32ビットのワードは、１ビットのメッセージフラグとそ
れに続くビット位置２〜19にあるアドレスビットを含
む。機能ビットが位置20および21に設けられ、パリティ
チェックビックが22〜31にかつ偶数（even）パリティビ
ットが位置32に設けられている。通常の使用において
は、POCSAGメッセージフラグビットはアドレスコード信
号においては０にセットされ、かつデータ信号において
は１にセットされる。機能ビットは通常それに対して４
つの区別可能な警報信号が発生される４つの異なるメッ
セージを与えるために使用される。

受信機14または15の所望の動作に応じて、第７図のPOCS
AGコードに対しいくつかの変形を行ない異なるビットレ
ートの動作を提供することができる。先ず第8A図から第
8C図までを参照すると、１つのコード機構が図示されて
おり、そこでは同期コードの直後に６ビットのコード語
が送信される。６ビットのコード語がどのようにしてエ
ンコードされ４つのビートレートのどの１つを使用すべ
きかを示す例が第8C図に示されている。

ここでは６ビットのシーケンスは単に４つの基本的な２
進値00,01,10および11の繰返しとなっており、この繰返
しは技術上よく知られているように１ビットのエラー修
正に供されている。２進ワード000000は毎秒300ビット
に対応し、２進ワード010101は毎秒600ビットに対応
し、かつ２進ワード101010は毎秒1200ビットに対応す
る。111111のビットレートは毎秒2400ビットに対応す
る。

第8A図から第8C図までに示されているコードを利用する
システムにおいては、受信機14または15は所定のビット
レートで同期コードを検出するであろう。次にそれはビ
ットレートコードを同じ所定のビットレートで検出する
であろう。どのビットレートコードが検出されたかに基
づき、それはそのビットレートを送信されたビットレー
トコードに対応するよう変更しかつ次にその適切なグル
ープのウインドゥの間そのアドレスを捜す。このシステ
ムのもとでの受信機の動作のための制御論理は第13A図
から第13C図までに示されている。

第13A図から第13D図までのフローチャート300に示され
ているように、システムは先ず最初にブロック302にお
いて初期化される。次にコードプラグメモリが304にお
いて読取られ、その結果が306に示されるようにタイミ
ングを初期化するために使用される。ビット同期のため
のサーチが308において開始される。もしビット同期が
検出されなければサーチルーチンは再び開始される。ビ
ット同期が検出されると310においてビットタイミング
が確立され、それにより次に同期ワードを検出するため
のタイムアウトタイマのスタートが、312で示されるよ
うに、スタートされ、ブロック314で表される特定の同
期ワードのサーチを行なうために使用される。もし同期
ワードが検出されなければブロック316に示されるよう
に所定時間だけサーチが継続され、その後ルーチンはブ
ロック308のビット同期のためのサーチに戻る。

次に第13B図を参照すると、同期ワードが検出されれ
ば、ビットレートコードのワードのデコードが320にお
いて開始される。この例では、それぞれブロック322,32
6,330および334において検出される000000、010101,101
010,および111111のビットレートコードワードにつき４
つのビットレートの変更が可能である。どのビットレー
トの変更形が検出されたかに応じて、それぞれブロック
324,328,332または336において300,600,1200,または240
0ビット／秒の適切なビットレートが設定される。

この設定されたビットレートは次に、第13C図における
ブロック338によって表されるように、アドレスデコー
ドのためのタイマのセットアップに利用される。ブロッ
ク340においてタイムアウトのための待機がなされ、そ
の後ブロック342で示されるようにアドレスのサーチが
開始される。

もしアドレスが検出されると、機能ビットがブロック34
4においてデコードされる。デコードされた機能ビット
は、ブロック346で示されるように、メッセージの機能
が受信されたかどうか決定するために調べられる。もし
それがメッセージ機能でなければ、ブロック348におい
て警報信号が発生される。しかしながら、もしメッセー
ジ機能が表示されておれば該メッセージはブロック350
において格納され、次に警報信号が352において発生さ
れる。348または352における警報信号の発生の後、ある
いは342においてアドレスが検出されなければ、第13D図
のブロック354で示されるように、次の同期ワードのた
めのタイマが設定される。次にビットレートはブロック
356において同期コードのビットレートにリセットされ
る。ルーチンは次にブロック358においてタイマのタイ
ムアウトを待ち、かつ同期ワードのための新しいサーチ
がブロック360において開始される。もし同期ワードが
検出されれば、ルーチンはブロック320においてビット
レートコードワードをデコードするために戻る。

もし、同期ワードが検出されなければ、同期ワード検出
フラグがブロック362において読取られ、かつ次にブロ
ック364において同期検出フラグがセットされているか
否かが判定される。もし、フラグがまだセットされてい
なければ、次にブロック366に示されるように同期検出
フラグがセットされる。ルーチンは次にブロック368に
おいてビットレートを最後にデコードされたビットレー
トにセットし、かつブロック338においてアドレスデコ
ード用のタイマをセットアップするために戻る。もし、
同期検出フラグがすでにセットされておれば、ルーチン
はブロック370において同期ワード検出の第２のミスへ
と分岐し、かつ次に308におけるビット同期のためのサ
ーチに戻ることとなる。

再び簡単に要約すると、フローチャート300により示さ
れたルーチンにおいては、同期コードが常に毎秒300ビ
ットのような、所定のビットレートで送信される。いっ
たん、ブロック308において、ビット同期が確立される
と、ブロック314において同期ワードが検出されなけれ
ばならない。同期コードに続き、ビットレートコードが
所定の毎秒300ビットで送信される。ブロック320におい
てビットレートコードがデコードされ、かつブロック32
4,328,332,および336においてシステムが次に示された
ビットレートのために設定される。この設定は、低域フ
ィルタ22およびプログラム可能デバイダ33の双方を制御
して適切なビットクロック信号がビットパターン検出器
25に提供できるようにビットレートコントローラ40を付
勢することを含む。ブロック338においてアドレスデコ
ードのためのタイマがセットされるが、該タイマのセッ
ティングは無線機が割付られたグループとともに、アド
レスおよびデータが送信されているビットレートの双方
に依存する。受信機はブロック342においてそのアドレ
スをサーチし、かつそのアドレスが検出されたか否かに
よって適切な行動を行なう。次に受信機のビットレート
が、プロック356において、次の同期コードを捜すため
に同期コードのビットレートにリセットされる。もし、
次の同期コードが検出されれば、ブロック320において
ビットレートコード語が通常の様式でデコードされる。
しかしながら、同期ワードが検出されない場合には、受
信機はさらに適切なグループにおいてそのアドレスをサ
ーチする。現在のビットレートコードがデコードれてい
ないので、そのアドレスをサーチする場合に、ブロック
368において、システムは最後にデコードされたビット
レートを利用する。ブロック370において第２の引続く
時間に同期コードが検出されない場合は、システムはブ
ロック308におけるビット同期のサーチに戻る。このシ
ステムは、無線機アドレスとともに任意のデータメッセ
ージの双方に大きなビットレートの送信を提供すること
により、ピークシステム負荷の時間の間におけるシステ
ムのスループットを増大させるのに特に適している。

異なるビットレートの信号用制御機構が第9A図から第9C
図までに示されており、それは第8A図から第8C図までの
信号用機構といくらか類似している。これらは双方とも
第7A図から第7C図までのPOCSAGシステムと同様のもので
あり、同期コードの後に８個のウィンドウまたはアドレ
スコードの対が続いている。第9B図においては、特定の
アドレスコマンドが図示されており、該アドレスコマン
ドはメッセージフラグビット、ビット位置２〜19におけ
るビットレート変更コマンド信号、ビット20〜21におけ
るビットレート制御ビット、ビット22〜31における10個
のチェックビットおよびビット32における偶数パリティ
ビットを含んでいる。第9C図に示されるように、制御ビ
ット20および21は例えば00が毎秒300ビットを示し、01
が毎秒600ビットを示し、10が毎秒1200ビットを示し、
かつ11が毎秒2400ビットを示すように符号化することが
できる。

第9A図から第9C図までのシステムにおいては、ビットレ
ート変更コマンド信号はページャの８つのグループの各
々に送信することができ、それにより第9C図に示される
ように無線機が新しいビットレートに設定されるように
することができる。各ページングウィンドウにおけるビ
ットレート変更コマンドを送信した後、システムは通常
の様式で、しかし新しく指示されたビットレートで、無
線アドレスを送信する処理に戻る。

第14A図から第14C図までのフローチャート400に示され
ているように、システムは先ずブロック402において初
期化される。次に、404においてコードプラグメモリが
読出され、その結果が406に示されるようにタイミング
を初期化するために利用される。408においてビット同
期のためのサーチが開始される。もしビット同期が検出
されなければ、サーチルーチンが再び開始される。もし
ビット同期が検出されれば、410においてビットタイミ
ングが確立され、次に412に示されるように同期ワード
を検出するためのタウムアウトタイマを有効にスタート
させ、該タイムアウトタイマはブロック414で示される
ように特定の同期ワードのサーチを行なうために使用さ
れる。もし同期ワードが検出されなければ、ブロック41
6に示されるようにサーチが所定時間継続され、その後
ルーチンはブロック408のビット同期のサーチに戻る。

もし同期ワードが検出されれば、第14B図のブロック420
で示されるように、タイマがアドレスデコードのために
設定される。ブロック422においてタイムアウトのため
の待機が行なわれ、その後ブロック424で示されるよう
にアドレスのためのサーチが開始される。もしアドレス
が検出されれば、ブロック426において機能ビットがデ
コードされ、該機能ビットが次に判定されブロック428
に示されるようにメッセージ機能が受信されたか否かが
決定される。もしそれがメッセージ機能でなければ、ブ
ロック430において警報信号が発生される。しかしなが
ら、もしメッセージ機能が表示されておればブロック43
2においてメッセージが格納され、次にブロック434にお
いて警報信号が発生される。もし424においてビットレ
ート変更コマンドが検出されれば、ブロック436,440,44
4および448においてビットレート制御ビットが判定され
00,01,10,および11のビットレート制御ビットの４つの
可能な変形のうちどの１つが検出されたかを判定する。
どのビットレートの変形が検出されたかに応じて、それ
ぞれブロック438,442,446および450において適切なビッ
トレートが300,600,1200または2400ビット／秒に設定さ
れる。

ブロック430または434において警報信号の発生の後、あ
るいはブロック438,442,446,または450においてビット
レートの設定の後、あるいはブロック424においてもし
アドレスまたはビットレート変更コマンドが検出されな
ければ、第14C図のブロック452で示されるように次の同
期ワードのためにタイマが設定される。ルーチンは次に
ブロック454においてタイマのタイムアウトを待ち、か
つブロック456において同期ワードの新しいサーチが開
始される。もし同期ワードが検出されなければ、ブロッ
ク458において同期ワード検出フラグが読取られ、ブロ
ック460において同期検出フラグがセットされているか
否かが判定される。もしフラグがまだ設定されていなけ
れば、462において示されるように同期検出フラグが次
にセットされる。同期検出フラグの設定の後あるいはブ
ロック456において同期ワードが検出されれば、ルーチ
ンはブロック420においてアドレスデコード用タイマを
設定するために戻る。もし同期検出フラグがすでにセッ
トされておれば、ルーチンはブロック464における同期
ワード検出の２回目のミスに分岐し、次にブロック408
におけるビット同期のためのサーチに戻る。

再び簡単に要約すると、フローチャート400によって示
されたルーチンは、フローチャート300のそれと同様
に、毎秒300ビットのような、所定のビットレートで同
期コードをデコードする。しかしながら、フローチャー
ト300とは異なり、このシステムにおいてはアドレスも
また所定のビットレートで送信されかつデコードされ
る。ブロック422において検出され得る通常の受信機ア
ドレスに加え、ビットレート変更コマンドもまた検出で
きる。ビットレート変更コマンドは各グループにおける
１個のあるいは好ましくは全ての受信機により認識する
ことができる。もしビットレート変更コマンドが検出さ
れると、後続の２ビットがブロック436,440、444、およ
び448において試験され新しいシステムのビットレート
を決定する。この新しいシステムのビットレートは次に
受信機の所定のビットレートとなりかつその新しいビッ
トレートでさらに同期コードおよびアドレスのデコード
が行なわれる。この新しいビットレートは、新たなシス
テムのビットレートの選択に供するため他のビットレー
ト変更コマンドが検出されたような時まで保持される。
システムのビットレートはビットレート変更コマンド信
号を無線機の各グループに送信することにより達成さ
れ、それによりシステムにおける全ての無線機が新しい
ビットレートで動作する。このシステムは、フローチャ
ート300のシステムよりさらに大きいスループットを提
供することができるが、それは同期ワードも新しいビッ
トレートで送信されるからである。

第10A図から第10C図までのシステムにおいては、制御ビ
ットパターンが各ページアドレスとともに送信されアド
レス信号に続くデータのビットレートを示す。データメ
ッセージがデコードされた後、ページャは同期コードビ
ットレートに戻る。このようにして、このシステムは個
々のメッセージ送信のビットレートを調節する能力を提
供する。

第15A図から第15C図までのフローチャート500に示され
ているように、システムは先ずブロック502において初
期化される。次に504においてコードプラグメモリが読
出され、その結果が506に示されているようにタイミン
グを初期化するために利用される。ビット同期のための
サーチが508において開始される。もしビット同期が検
出れなければ、サーチルーチンは再び開始される。もし
ビット同期が検出されれば、510においてビットタイミ
ングが確立され、それにより次に512に示される同期ワ
ードの検出のためのタイムアウトタイマが有効にスター
トされ、該タイマはブロック514で表されるように特定
の同期ワードのサーチを行なうために使用される。もし
同期ワードが検出されなければ、ブロック516に示され
るようにサーチが所定の時間継続され、その後ルーチン
はブロック508で示されるビット同期のサーチに戻る。

もし同期ワードが検出されれば、第15B図のブロック520
によって表されるようにアドレスデコードのためにタイ
マが設定サレル。ブロック522においてタイムアウトの
ために待機が行なわれ、その後ブロック524により示さ
れるようにアドレスのためのサーチが開始される。もし
アドレスが検出されれば、ブロック526,530,534および5
38においてビットレート制御ビットが判定され、４つの
可能なバリエーションのうちのどの１つが検出れたかが
決定される。どのビットレートのバリエーションが検出
されたかに応じて、夫々ブロック528,532,536および540
で表されるように、適切なビットレートが300,600、120
0,または2400ビット／秒に設定される。ブロック542に
おいて受信されたメッセージが格納され、かつブロック
544において警報信号が次に発生される。次にビットレ
ートが546に示されるように同期コードビットレートに
リセットされる。

ビットレートのリセットの後、あるいはブロック529に
おいてアドレスが検出されなければ、第15C図に示され
るブロック550において次の同期ワードのためのタイマ
がセットされる。ルーチンは次にブロック552において
タイマのタイムアウトを待ち、そしてブロック544にお
いて同期ワードのための新しいサーチが開始される。も
し同期ワードが検出されなければ、ブロック556におい
て同期ワード検出フラグが読取られ、ブロック558にお
いて同期検出フラグがセットされているか否かが判定さ
れる。もしフラグがまだセットされていなければ、次に
該同期検出フラグが560に示されるようにセットされ
る。同期検出フラグの設定の後あるいはブロック544に
おいて同期ワードが傑出されれば、ルーチンはブロック
520においてアドレスデコード用タイマを設定するため
に戻る。もし同期検出フラグがすでに設定されておれ
ば、ルーチンはブロック562における同期ワード検出の
２回目のミスに分岐し、かつブロック508におけるビッ
ト同期のためのサーチに戻る。

再び簡単に要約すれば、フローチャート500のルーチン
は、同期コードとアドレスが所定のビットレートで送信
されるシステムを示している。もしメッセージが単純な
トーンオンリページでなく数字または英数字データメッ
セージを含んでおけば、このデータメッセージがアドレ
スに続くビットレート制御ビットにより示されるビット
レートで送信される。ビットレート制御ビットは所定の
ビットレートでデコードされる。データメッセージはビ
ットレート制御ビットで示されるビットレートでデコー
ドされる。受信機のビットレートは次に所定のビットレ
ートにリセットされ次の同期ワードのでデコードが行な
われる。このシステムは長いデータメッセージが送信さ
れる時のようにシステムのスループットのいくらかの増
大が必要な場合に使用できる。新しいビットレートにお
いてデータメッセージのみが送信されるから、ビットレ
ートの増大から生じる何れのエラーも受信機のデータメ
ッセージに影響するのみでありかつ受信機によるアドレ
ス検出の誤りの率を増加させる傾向にはならない。これ
は受信機のアドレスが依然として所定のビットレートで
送信されると言う事実に基づく。

次に、第11A図から第11C図までを参照すると、ゴーレイ
（GOLAY）順次コード（GSC）あるいはモトローラ社の幾
つかのページングシステムに使用されているエコー（EC
HO）コードに類似したコーディング機構が示されてい
る。第11A図に示されるように、アドレス信号の後にビ
ットレート情報およびその次にデータが続く。

アドレス信号のフォーマットは第11B図に示されてお
り、かつ２つのワード、すなわち第１のワード１および
第２のワード２を含んでいる。各ワードは12ビットの情
報とそれに続く11のパリティビットを有し２つのワード
を分離する1/2ビットの間隔を有している。この実施例
においては、ビットレートコードは先に説明した６ビッ
トの繰返しコードによって４つのビットレートをエンコ
ードしている。従って、000000は毎秒300ビットに対応
し、010101は毎秒600ビットに対応し、101010は毎秒120
0ビットに対応し、そして111111は毎秒2400ビットに対
応している。

第11A図においてはデータはビットレートコードに続く
ものとして表示されているが、データは必ずしも含まれ
る必要はなく、特にアドレス信号をデコードするために
使用される受信機のデフォールトまたはシステムアドレ
スのビットレートが変わる場合には含まれる必要はな
い。第16A図から第16C図までに示されるように、選択呼
出受信機は２つの異なるアドレス信号に応答することが
出来る。アドレス信号の第１のものについては、ビット
レートコードによって示されたビットレートはデータメ
ッセージをデコードするために使用され、かつ受信機は
システムのビットレートに逆戻りし再びそのアドレスを
捜す。第２のページャアドレス信号が送信された時、ビ
ットレートコードは新しいシステムのアドレス信号のビ
ットレートとして保持される。

このシステムにおける受信機の動作の制御論理は第16A
図から第16C図のフローチャート600に示されている。シ
ステムはまず第16A図の602で初期化される。次にブロッ
ク604においてコードプラグメモリが読取られ、かつブ
ロック606においてタイミングが設定される。608におい
てタイムアウトを待った後、610においてタイミングが
再スタートされる。次にブロック612において、アドレ
スフラグがアドレス番号１に対してセットされ、かつ現
在のアドレスのワード１、即ちこの場合アドレス１、が
ブロック614においてロードされる。次に616においてワ
ード１のサーチが開始される。ワード１が検出されなけ
れば、ルーチンは第16B図のブロック636において、アド
レスフラグが現在ワード２に設定されているかどうか判
定するために分岐する。しかしながら、もしワード１が
検出されれば、ブロック618において、その逆（invers
e）が検出されたか否かが判定される。もしそれがワー
ド１であれば、現在のアドレスに対するワード１のため
の検出フラグがブロック620において設定され、かつも
しそれがワード１の逆であればブロック622において現
在のアドレスに対する逆のワード１のための検出フラグ
がセットされる。

適切なワード１検出フラグがセットされた後、第16B図
の626において示されるように現在のアドレスのワード
２がロードされる。次に、628において、現在のアドレ
スのワード２のサーチが開始される。もしワード２が検
出れなければ、ルーチンは再びブロック636において現
在のアドレスのフラグがアドレス２にセットされている
かどうかを判定するため再び分岐する。もしそれがアド
レス２でなければ、アドレスフラグが638においてアド
レス番号２にセットされ、かつルーチンはブロック614
において、現在のアドレス、この場合はアドレス２、の
ワード１をロードするために戻る。アドレスフラグが既
にアドレス２にセットされている場合には、ルーチンは
ブロック608においてタイムアウトを待機するために戻
る。

628においてワード２が検出された場合には、630におい
てその逆が検出されたか否かを決定するためにそれが調
べられる。もしその逆が検出されておれば現在のアドレ
スに対する逆ワード２の検出フラグがブロック634にお
いてセットされ、かつもしワード２が検出されれば、現
在のアドレスに対するワード２の検出フラグがブロック
632においてセットされる。

適切な検出フラグの設定の後、ルーチンは第16C図のブ
ロック640においてビットレートコード語をデコードす
る。デコードされたビットレートコード語はブロック64
2,646,650および654においえ調べられ、000000,010101,
101010および111111で表わされる４つの可能な変形のど
れがデコードされたかを決定する。次にそれぞれブロッ
ク644,648,652,または656において300,600,1200,または
1400の適切なビットレートが設定される。ビットレート
の設定の後、アドレスフラグが調べられブロック658に
おいてアドレス番号２が検出されたか否かが決定され
る。

もしそれがアドレス２であれば、ブロック660において
ビットレートが新しいアドレス信号ビットレートとして
格納される。次に662において検出フラグがクリアさ
れ、かつルーチンは第16A図のブロック608におけるタイ
ムアウトの待機に戻る。もしアドレスフラグがアドレス
２にセットされていなければ、ブロック664においてデ
ータメッセージが指定されたビットレートでデコードさ
れる。検出フラグが次に666においてクリアされ、ビッ
トレートは668においてアドレス信号のためのシステム
ビットレートに戻り、かつルーチンはブロック608にお
けるタイムアウトの待機に戻る。

簡単な要約を繰返すと、フローチャート600に示された
システムは、ゴーレイ形式のシステムの場合、POCSAGシ
ステムのフローチャート500に示されたシステムと類似
している。所定のビットレートで受信機のアドレスをデ
コードした後、ビートレートコード語は640において所
定のビットレートでデコードされる。受信機のビットレ
ートはビットレートコード語で決定されるようにセット
される。もし受信機がそのアドレス２をデコードすれ
ば、この新しいビットレートは次に新しい受信機のシス
テムビットレートとして格納される。このようにして、
全システムのビットレートがリセットされる。しかしな
がら、もしデコードされた受信機のアドレスがアドレス
１であると判定されると、これはデータメッセージが続
きかつ該データメッセージがデコードされることを示し
ており、そして受信機は次に所定のシステムビットレー
トに戻り次のアドレス信号をデコードする。従って、こ
の機構はシステムビットレートをリセットするためおよ
び／またはデータメッセージのためのビットレートを制
御するために利用できる。

次に、第12A図から第12C図までを参照すると、コーレイ
順次コード（GSC）またはECHOコードに類似の他のコー
ディング機構が図示されている。第12A図に示されるよ
うに、アドレス信号の後に任意のデータメッセージが続
く。アドレス信号のフォーマットは第12B図に示されて
おりかつ２個のワード、即ち第１のワード１および第２
のワード２を含んでいる。第11A図のように、各ワード
は12ビットの情報とそれに続く11ビットのパリディビッ
トおよび２個のワードを分離する1/2ビットの間隔によ
り構成されている。しかしながら、この実施例では、デ
ータのビットレートはアドレス信号の機能コードによっ
て示される。機能コードは、ワード１およびワード２が
送られたか、あるいはそれらの２進逆（inverse）が送
られたかによって決定される。第12C図に示されるよう
に、ワード１およびワード２を送ることによって示され
る機能１は300bpsのビットレートに対応する。ワード１
およびワード２の２進逆を送ることによって示される機
能２は600bpsに対応する。ワード１の逆およびワード２
を送ることによって示される機能３は1200bpsに対応す
る。また、ワード１の逆およびワード２の逆を送ること
によって示される機能４は2400bpsに対応する。

第12A図においては、データはビットアドレス信号に続
くものとして示されているが、データは必ずしも含まれ
る必要はなく、特にアドレス信号のデコードに使用され
る受信機のデフォールトビットレートが変更される場合
は必要ない。第17A図から第17C図までに示されるよう
に、受信機は２つの異なるアドレス信号に応答すること
が出来る。これらのアドレス信号の第１のものについて
は、データメッセージをデコードするためのビットレー
トを設定するために機能コードが使用されかつ受信機は
次のアドレスのためのデフォールトビットレートに戻
る。第２の受信機のアドレス信号が送信された時、送信
された機能によって示されるビットレートは新しいデフ
ォールトシステムアドレス信号のビットレートとして保
持される。

このシステムのもとにおける受信機の動作のための制御
論理は第17A図から第17C図までのフローチャート700に
示されている。システムは先ず第17A図の702において初
期化される。次に、ブロック704においてコードプラグ
メモリが読取られ、かつブロック706においてタイミン
グが設定される。708においてタイムアウトのための待
機が行われた後、710においてタイミングが再スタート
される。ブロック712において、アドレスフラグがアド
レス番号１にセットされ、現在のアドレスのワード１が
ブロック714においてロードされる。次に716においてワ
ード１のサーチが開始される。もしワード１が検出され
なければ、ルーチンは第17B図のブロック736においてア
ドレスフラグがワード２にセットされているか否かを決
定するために分岐する。

もし、ワード１が検出されれば、それはブロック718に
おいてその逆が検出されたか否かを決定するために調べ
られる。もしそれがワード１であれば、現在のアドレス
に対するワード１のための検出フラグがブロック720に
おいてセットされ、一方ワード１の逆が検出されれば、
現在のアドレスに対する逆ワード１の検出フラグがブロ
ック722においてセットされる。

適切なワード１検出フラグの設定の後、第17B図のブロ
ック26に示されるように、現在のアドレスのワード２が
ロードされる。次に現在のアドレスのワード２のサーチ
がブロック728において開始される。もしワード２が検
出されなければ、ルーチンは再びブロック736において
アドレスフラグが現在アドレス２にセットされているか
どうかを判定するため分岐する。もしそれがアドレス２
でなければ、738においてアドレスフラグがアドレス番
号２にセットされかつルーチンはブロック714におい
て、現在のアドレスのワード１、即ちこの場合はワード
２、をロードするために戻る。アドレスフラグが既にア
ドレス２にセットされている場合には、ルーチンはブロ
ック708におけるタイムアウトのための待機に戻る。

728においてワード２が検出された時には、730において
その逆が検出されたか否かを決定するためそれが調べら
れる。もしその逆が検出されれば、現在のアドレスに対
する逆ワード２の検出フラグが734においてセットされ
る。これに対し、その逆でなく、ワード２が検出されれ
ば、現在のアドレスに対するワード２の検出フラグが73
2においてセットされる。

適切な検出フラグの設定の後、ルーチンはビットレート
の設定のために受信された機能コードを調べるため進行
する。第17C図のブロック742において、シーケンス12が
受信されておれば、ルーチンはブロック744においてビ
ットレートを300ビット／秒に設定するために分岐す
る。もし受信されておらなければ、ブロック746におい
て機能コードが調べられかつシーケンス12バー（bar）
が受信されておればルーチンは748においてビットレー
トを600ビット／秒に設定するために分岐する。もしこ
れらのシーケンスのいずれも検出されなければ、ブロッ
ク750において機能コードが調べられかつもしシーケン
ス１バー２が受信されておれば、ルーチンはブロック75
2においてビットレートを1200ビット／秒に設定するた
めに分岐する。もしこれらの機能コードのシーケンスの
いずれも受信されなければ、シーレンスは１バー２バー
でなければならず、従ってビットレートはブロック756
において2400ビット／秒にセットされる。

機能コードで示されるようにビットレートを設定した
後、ブロック758においてアドレス番号２が検出れたか
否かを決定するためアドレスフラグが調べられる。もし
それがアドレス２であれば、ビットレートはブロック76
0において新しいアドレス信号ビットレートとして格納
される。次に762において検出フラグがクリアされかつ
ルーチンは第17A図のブロック708においてタイムアウト
を待つために戻る。もしアドレスフラグがアドレス２に
セットされていなければ、ブロック764においてデータ
メッセージが指定されたビットレートでデコートされ
る。次に766において検出フラグがクリアされ、ブロッ
ク768においてビットレートがアドレス信号のためのシ
ステムビットレートに戻され、かつルーチンはブロック
708においてタイムアウトを待機するために戻る。

再び簡単に要約すると、フローチャート600のシステム
のようにフローチャート700のシステムは、もしアドレ
ス２が受信されれば所定のビットレートをリセットし、
もしアドレス１が受信されればデータメッセージが新し
いビットレートでデコードされかつ受信機は次のアドレ
ス信号のデコードのために所定のビットレートに戻る。
アドレスとともに送信される特別のヒットレートワード
を利用するフロチャート600のシステムとは異なり、フ
ローチャト700のシステムは送信されたアドレスの機能
コードを使用してビットレートを示す。このシステム
は、大きなスループットを提供しかつデータメッセージ
の大きなビットレートの送信を許容するために、あるい
はデータメッセージの小さなビットレートの送信を提供
することによってデータメッセージの大きな信頼性を与
えるためにも有用である。このシステムはまた、アドレ
ス信号を含みシステムビットレートのリセットを許容し
システムのスループットのより実質的な制御を可能にす
る。

４つのビットレートを使用する種々の開示された実施例
が示されたが、単にプログラム可能デバイダの適切な除
数を選択することにより任意の所望のビットレートをシ
ステムで利用することが理解されるであろう。システム
には単一の択一的なビットレートあるいはビットレート
コード語、機能ビットあるいは他の送信情報により選択
可能な任意の所望の数のビットレートを設けることが出
来る。より大きな柔軟性のために、大きな数の除数の可
能性を有するプログラム可能デバイダが使用でき、かつ
デバイダによって使用されるべき実際の除数はビットレ
ートコードとして送信することが出来る。

個々の受信機のデコーダのビットレートを制御するため
にコード信号を送信することにより、スループットおよ
び全体の正確性を制御するために選択呼出し無線システ
ムにおいて最大の柔軟性を得ることが出来る。

フロントページの続き (56)参考文献 特開 昭51−150210（ＪＰ，Ａ) 特表 昭57−501506（ＪＰ，Ａ) 実願昭57−155820号（実開昭59−61644 号）の願書に添付した明細書及び図面の内 容を撮影したマイクロフィルム（ＪＰ, Ｕ)

Claims (5)

【特許請求の範囲】
1. 【請求項１】所定のビットレートで複数の無線受信機に
   送信されるデジタル的にコード化された無線信号を受信
   するための選択呼出無線受信機であって、 前記デジタル的にコード化された無線信号を受信するた
   めの手段、 前記所定のレートでビットレート信号を発生するための
   ビートレートタイミング手段、 前記ビットレート信号に応じてデジタル的にコード化さ
   れた信号をデコードするためのデコーダ手段、および デコードされた前記デジタル的にコード化された信号に
   応答して前記ビットレートタイミング手段を選択的に付
   勢し新しい所定のビットレートに対応する異なるレート
   でビットレート信号を発生しかつ該新しい所定のビット
   レートを新しいビットレートを示す信号が任意の時間後
   に受信されるまで維持するための制御手段、 を具備することを特徴とする選択呼出無線受信機。
2. 【請求項２】複数の受信機群における選択呼出無線受信
   機を動作させる方法であって、 所定のビットレートで送信された第１のデジタル情報信
   号を受信する段階、 前記所定のビットレートで、第２の情報のための新しい
   所定のビットレートを示す情報を含む受信情報をデコー
   ドする段階、 前記新しい所定のビットレートで送信された第２の情報
   信号を受信する段階、および 前記新しい所定のビットレートで前記第２の受信された
   情報をデコードしかつ次の新しいビットレートを示す情
   報が任意の時間後に受信されるまで前記新しい所定のビ
   ットレートを維持する段階、 を具備することを特徴とする前記方法。
3. 【請求項３】前記第２の情報信号は受信機のためのアド
   レス情報、およびデータ情報を含む請求項２に記載の方
   法。
4. 【請求項４】前記第２の情報信号は同期コードを含む請
   求項２に記載の方法。
5. 【請求項５】前記第２の情報は受信機のためのアドレス
   情報を含む請求項４に記載の方法。