JPH0519191B2 - - Google Patents

Info

Publication number
JPH0519191B2
JPH0519191B2 JP62264914A JP26491487A JPH0519191B2 JP H0519191 B2 JPH0519191 B2 JP H0519191B2 JP 62264914 A JP62264914 A JP 62264914A JP 26491487 A JP26491487 A JP 26491487A JP H0519191 B2 JPH0519191 B2 JP H0519191B2
Authority
JP
Japan
Prior art keywords
polygon
order
distance
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62264914A
Other languages
Japanese (ja)
Other versions
JPH01106265A (en
Inventor
Satoru Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP62264914A priority Critical patent/JPH01106265A/en
Publication of JPH01106265A publication Critical patent/JPH01106265A/en
Publication of JPH0519191B2 publication Critical patent/JPH0519191B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、プリント基板自動設計装置(プリン
ト基板設計CAD)において、会話処理による自
動配線ネツトのオーダリング指定方法の改善に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in an automatic wiring net ordering designation method using conversation processing in a printed circuit board automatic design apparatus (printed circuit board design CAD).

[従来の技術] 従来よりコンピユータの援助によりプリント基
板の配線を自動的に行うプリント基板自動設計装
置がある。このプリント基板自動設計装置では、
大きく分けて次のような2種類のオーダリング方
法(配線するネツトの配線順を決定する方法)が
ある。
[Prior Art] Conventionally, there has been an automatic printed circuit board design device that automatically performs wiring of a printed circuit board with the aid of a computer. This printed circuit board automatic design equipment
Broadly speaking, there are two types of ordering methods (methods for determining the wiring order of nets to be wired) as follows.

ネツトリストに記述されている順番に配線を
行う方法。
A method of wiring in the order described in the net list.

自動配線プログラム内でネツトに関する情報
を基にして自動でオーダリングを行う方法。
A method for automatically ordering based on net information within an automatic wiring program.

[発明が解決しようとする問題点] ところで、前記の方法では、オーダリングの
ネツトに関する情報としては配線ピンペア(結線
すべき2つのピン)の仮配線長が多く用いられ、
仮配線長の短い順にオーダリングされるのが一般
的である。しかしながら、コネクタ端子や表面実
装形のICパツケージ等のように端子が列状に並
んだ部分では、単にピンペアの仮配線長の短い順
にオーダリングしただけでは未結線ネツトが残つ
てしまう場合が多かつた。例えば、第9図に示す
ように障害部(例えばランド)92に近接して部
品91が配置されている場合、A〜Eのネツトを
配線ピンペアの仮配線長の短い順に配線させる
と、矢印のような順番となる。このような順序
でネツトの配線を行うと、従来装置に常備されて
いる自動配線アルゴリズムによれば、第9図のよ
うな配線パターンとなり、ネツトDおよびEが障
害部92に妨害されて未結線となる。
[Problems to be Solved by the Invention] By the way, in the above method, the tentative wiring length of a wiring pin pair (two pins to be connected) is often used as information regarding the ordering net.
Generally, they are ordered in descending order of temporary wiring length. However, in areas where terminals are arranged in rows, such as connector terminals or surface-mount IC packages, simply ordering pin pairs in order of shortest temporary wiring length often leaves unconnected nets. . For example, as shown in FIG. 9, when a component 91 is placed close to a faulty part (for example, a land) 92, if the nets A to E are wired in the order of the shortest temporary wire length of the wire pin pair, the arrow The order is as follows. If the nets are wired in this order, according to the automatic wiring algorithm normally provided in conventional equipment, the wiring pattern will be as shown in Figure 9, where nets D and E are blocked by the faulty part 92 and are not connected. becomes.

ただし、同様の部品配置でも第10図に示すよ
うに矢印の順に結線させると、A〜Eすべての
ネツトで配線することができる。
However, even if the parts are arranged in the same way, if the wires are connected in the order of the arrows as shown in FIG. 10, all the nets A to E can be wired.

しかしながら、従来の装置で矢印の順に結線
させるためには、ネツトリストのネツト定義の順
番を変更し、上記の方法によりオーダリングを
行う必要があり、非常に手間がかかるという問題
があつた。
However, in order to connect the wires in the order of the arrows with the conventional device, it is necessary to change the order of the net definitions in the net list and order using the above method, which is a problem in that it is very time-consuming.

本発明の目的は、このような点に鑑み、プリン
ト基板の設計者がCADの会話処理機能を用いて、
結線すべき端子をポリゴン図形で囲み、各端子に
ついてのポリゴンに関連した情報を設定し、その
設定情報を基にソート(sort)してネツト番号の
配線順序を求めることにより、自動配線のオーダ
リングを簡単に行うことのできるようにした自動
配線ネツトのオーダリング指定方法を提供するこ
とにある。
In view of these points, the purpose of the present invention is to enable printed circuit board designers to use the conversation processing function of CAD,
Automatic wiring ordering is possible by enclosing the terminals to be connected in a polygon shape, setting polygon-related information for each terminal, and sorting based on the setting information to determine the wiring order of the net numbers. To provide a method for specifying the ordering of automatic wiring nets which can be easily performed.

[問題点を解決するための手段] この様な目的を達成するために、本発明では、 結線すべき端子に対し、端子を包囲するポリゴ
ンを1個または複数個設定し、 各端子について、ネツト番号とポリゴン番号、
並びに距離算出手段によりポリゴンの始点からの
距離L1およびポリゴンの始点に関連して定めら
れた頂点からの距離L2の各値を求め、それぞれ
データエリアに記憶し、 次に、前記ポリゴン番号、距離L1および距離
L2をソーテイング・キーとして昇順にソート
し、自動配線の順序を決定することを特徴とす
る。
[Means for solving the problem] In order to achieve such an object, in the present invention, one or more polygons surrounding the terminal are set for each terminal to be wired, and a network is created for each terminal. number and polygon number,
Also, the distance calculation means calculates the distance L1 from the starting point of the polygon and the distance L2 from the vertex determined in relation to the starting point of the polygon, and stores them in the data area, respectively. Next, the polygon number and the distance L1 are calculated. The automatic wiring order is determined by sorting in ascending order using distance L2 as a sorting key.

[作用] 本発明では、結線すべき端子に対し、オペレー
タの判断により、端子を包囲するポリゴンの設
定、および当該ポリゴン内で未結線端子が生じな
いように配線順序の最初を推定しそれに関連して
ポリゴンの始点を定める。
[Function] In the present invention, for terminals to be wired, the operator determines, based on the operator's judgment, a polygon surrounding the terminal is set, and the beginning of the wiring order is estimated so that no unconnected terminals occur within the polygon. to determine the starting point of the polygon.

これを受けた処理装置では、各端子ごとにネツ
ト番号、ポリゴン番号、距離L1、距離L2をそ
れぞれ決定し、データエリアに記憶する。
The processing device that receives this determines the net number, polygon number, distance L1, and distance L2 for each terminal, and stores them in the data area.

すべての端子について前記4個のデータがセツ
トされると、次にポリゴン番号、距離L1、距離
L2をソーテイング・キーとして昇順にソートす
る。これにより、未結線端子を残さないような配
線順序を決定することができる。
Once the four data items have been set for all terminals, they are sorted in ascending order using the polygon number, distance L1, and distance L2 as sorting keys. This makes it possible to determine a wiring order that leaves no unconnected terminals.

[実施例] 以下図面を参照して本発明の方法を詳細に説明
する。第1図は本発明のオーダリング指定方法の
原理フローである。同図に示すようにオーダリン
グを行うために、まずはじめに、結線する端子
(図ではA〜J)に対して第2図に示すようにそ
れを包囲するポリゴンを設定する。そしてデータ
エリアに各端子ごとの情報をセツトする。
[Example] The method of the present invention will be described in detail below with reference to the drawings. FIG. 1 shows the principle flow of the ordering designation method of the present invention. In order to perform ordering as shown in FIG. 2, first, as shown in FIG. 2, polygons surrounding the terminals to be connected (A to J in the diagram) are set. Then, information for each terminal is set in the data area.

データエリアは、第3図に示すように複数のレ
コード(例えば3000レコード)からなり、各レコ
ードには、 ポリゴンにより選択された端子の属するネツ
ト番号、 ポリゴンが指定されるごとにポリゴンに割り
当てられるシーケンシヤル番号(いわゆるポリ
ゴン指定順番号)、 ポリゴンの始点P1から端子までの距離L
1、 ポリゴンの始点P1を含む2本の線分l1とl2
の内の短い方の線分(図ではl1)における始点
ではない方の端点P5から端子までの距離L
2、 の4つの情報がそれぞれセツトされる。なお、2
点間の距離L1およびL2は、統一されていれば
直線距離あるいはマンハツタン距離のいずれの方
式で表してもよい。
The data area consists of multiple records (for example, 3000 records) as shown in Figure 3, and each record includes the net number to which the terminal selected by the polygon belongs, and the sequential number assigned to the polygon each time the polygon is specified. number (so-called polygon specification order number), distance L from the starting point P1 of the polygon to the terminal
1. Two line segments l 1 and l 2 including the starting point P1 of the polygon
The distance L from the terminal point P5, which is not the starting point, of the shorter line segment (l 1 in the figure) to the terminal.
2. The following four pieces of information are each set. In addition, 2
The distances L1 and L2 between the points may be expressed in either straight line distance or Manhattan distance as long as they are unified.

このようにして各端子に関する情報がセツトさ
れた後、ポリゴン指定順番号、距離L1および距
離L2をソーテイング・キーとし、この順に重み
付けをして、値の小さい順に並び換えを行う。し
たがつて、ポリゴン指定順番号が最も小さく、か
つL1が最も小さく、そしてL2が最も小さい値
を持つネツト番号が最初として選ばれ、次はL2
が2番目に小さい値を示すネツト番号、その次は
L2が3番目に小さい値を示すネツト番号、以下
同様にして、L1の小さい順、さらにポリゴン指
定順番号の小さい順について、それぞれ大きい値
へと並び変えされてゆく。
After the information regarding each terminal is set in this manner, the polygon designation order number, distance L1, and distance L2 are used as sorting keys, weighted in this order, and sorted in descending order of values. Therefore, the net number with the smallest polygon specification order number, the smallest L1, and the smallest value of L2 is selected as the first, and the next is L2.
is the net number with the second smallest value, then L2 is the net number with the third smallest value, and in the same way, in ascending order of L1, and then in descending order of polygon specification order numbers, go to the largest value. and are rearranged.

ソーテイング・キー設定方法の詳細を具体例を
用いて次に説明する。第4図に示す12個の端子A
〜Lを持つコネクタについて、端子のピンペアを
図示した番号(1〜12)の順番に、すなわち配
線順序をコネクタ中央部分から外側へ向かう順序
にしたいものとする。
The details of the sorting key setting method will be explained below using a specific example. 12 terminals A shown in Figure 4
Assume that for a connector having ~L, the pin pairs of the terminals are arranged in the order of numbers (1 to 12) shown in the figure, that is, the wiring order is to be arranged from the center of the connector toward the outside.

まずはじめに、第5図に点線で示すようにポリ
ゴンP1(頂点はP11−P12−P13−P1
4)で端子A,B,C,G,H,Iを囲む。ポリ
ゴンの始点はオペレータの判断によりこの場合は
P11を選んだとする。そして各端子について、
端子の属するネツトの番号、ポリゴン番号、始点
P11と当該端子までの距離L1、および頂点P
14から当該端子までの距離L2の情報がデータ
エリアにセツトされる。第6図にポリゴンP1に
係る端子情報の一例を示す。
First of all, as shown by the dotted line in FIG.
4) Surround terminals A, B, C, G, H, and I. Assume that the starting point of the polygon is P11 in this case selected by the operator. And for each terminal,
The number of the net to which the terminal belongs, the polygon number, the distance L1 from the starting point P11 to the terminal, and the vertex P
Information on the distance L2 from 14 to the terminal is set in the data area. FIG. 6 shows an example of terminal information regarding polygon P1.

次にポリゴンP2P21−P22−P23−P
24で端子D,E,F,J,K,Lを囲む。デー
タエリアには先に定義したデータ(第6図)の後
ろに続けて第7図に示すデータがセツトされる。
Next, polygon P2P21-P22-P23-P
24 surrounds the terminals D, E, F, J, K, and L. The data shown in FIG. 7 is set in the data area following the previously defined data (FIG. 6).

なお、設定するポリゴンの個数および始点の位
置は任意に設定し得る。オペレータは周囲の配線
の状況などから判断してポリゴンの個数、その始
点を設定する。
Note that the number of polygons to be set and the position of the starting point can be set arbitrarily. The operator determines the number of polygons and their starting points based on the surrounding wiring situation.

このようにしてセツトされたデータを、ソーテ
イング・キーのデータにしたがつて昇順にソート
すると、C−I−B−H−A−G−D−J−E−
K−F−Lの順になる。
When the data set in this way is sorted in ascending order according to the data of the sorting key, C-I-B-H-A-G-D-J-E-
The order is K-F-L.

この順番でネツトを配線すれば第4図示した配
線順序が実現できる。
If the nets are wired in this order, the wiring order shown in FIG. 4 can be realized.

以上述べたような本発明の方法を実施するため
の装置の要部構成図を第8図に示す。図におい
て、10はCRTターミナル等でなる表示装置で、
プリント基板や所定のコマンド、データを表示す
る。20は入力装置で、キーボードおよびタブレ
ツトから構成され対話型式で必要な情報を入力す
ることができるようになつている。30は各種の
制御および処理を行う処理装置、40はデータあ
るいはプログラムの記憶が可能な外部記憶装置
で、処理装置30からのアクセスが可能に構成さ
れている。
FIG. 8 shows a block diagram of essential parts of an apparatus for carrying out the method of the present invention as described above. In the figure, 10 is a display device such as a CRT terminal,
Displays printed circuit boards, predetermined commands, and data. Reference numeral 20 denotes an input device, which is composed of a keyboard and a tablet, and is designed to allow necessary information to be entered interactively. 30 is a processing device that performs various controls and processes, and 40 is an external storage device capable of storing data or programs, which is configured to be accessible from the processing device 30.

処理装置30は、多数のブロツクより構成され
るが、ここでは本発明に関係するブロツクのみ示
してある。31は制御回路で、各部に必要な制御
信号を与え各部を適宜に制御するものである。
Although the processing device 30 is composed of a large number of blocks, only the blocks related to the present invention are shown here. Reference numeral 31 denotes a control circuit that provides necessary control signals to each section to appropriately control each section.

32は内部メモリで、上記データエリアはここ
に確保されている。33は距離L1,L2を求め
るための演算処理を行うブロツク、34はソート
処理を行うブロツクである。
32 is an internal memory, and the above data area is secured here. 33 is a block that performs arithmetic processing to obtain distances L1 and L2, and 34 is a block that performs sorting processing.

制御回路31および機能ブロツク33,34か
らなる部分は、コンピユータで実行し得る機能部
分であり、通常は他の図示しない機能を含めてコ
ンピユータが担当している。
The portion consisting of the control circuit 31 and the functional blocks 33 and 34 is a functional portion that can be executed by a computer, and is usually in charge of the computer, including other functions not shown.

このような構成において、処理装置30の制御
の下にオペレータは表示装置10の表示と対話形
式で必要な情報を入力装置20から入力し、プリ
ント基板の自動配線設計作業を行うことができ
る。自動配線を行うに当たつて参照し使用される
各種のプログラムやデータ類は通常外部記憶装置
40に格納されているが、処理装置30は必要に
応じて外部記憶装置40をアクセスし取り込むこ
とができる。また、設計された配線に関するデー
タはこの外部記憶装置40に格納することがで
き、後でそのデータをNC機械等へ与えるデータ
として出力することができるようになつている。
In such a configuration, under the control of the processing device 30, the operator can input necessary information from the input device 20 in an interactive manner with the display on the display device 10, and perform automatic wiring design work for the printed circuit board. Various programs and data that are referenced and used when performing automatic wiring are normally stored in the external storage device 40, but the processing device 30 can access and import the external storage device 40 as necessary. can. Furthermore, data regarding the designed wiring can be stored in this external storage device 40, and the data can later be output as data to be given to an NC machine or the like.

上記動作はプリント基板自動設計装置の一般的
な動作である。次に、本発明の特徴とするオーダ
リング指定方法に係る動作について説明する。表
示装置10の画面上に表示されたプリント基板
に、第4図に示すような未結線の部品(コネク
タ)が配置されているとする。勿論、端子の配置
位置等に関する情報は既に入力されているものと
する。そこで、入力装置20の例えばタブレツト
を使用してポリゴン設定コマンドを与え、その作
業を開始させる。オペレータは画面上の図形をモ
ニタしながらポリゴンの各頂点を指定し、第5図
に示すようなポリゴンP1,P2をそれぞれ設定
する。このときポリゴンの始点も登録しておく。
指定されたポリゴンの始点および各頂点の座標、
ポリゴンの個数などの情報は処理装置30の内部
メモリ32に格納される。
The above operation is a general operation of an automatic printed circuit board design apparatus. Next, the operation related to the ordering designation method that is a feature of the present invention will be explained. Assume that unconnected components (connectors) as shown in FIG. 4 are arranged on a printed circuit board displayed on the screen of the display device 10. Of course, it is assumed that information regarding the arrangement positions of the terminals, etc. has already been input. Therefore, a polygon setting command is given using the input device 20, such as a tablet, to start the work. The operator specifies each vertex of the polygon while monitoring the figure on the screen, and sets polygons P1 and P2 as shown in FIG. 5, respectively. At this time, also register the starting point of the polygon.
Coordinates of the starting point and each vertex of the specified polygon,
Information such as the number of polygons is stored in the internal memory 32 of the processing device 30.

ポリゴン設定終了後は自動的にデータエリアに
各端子についての情報がセツトされる。このとき
処理装置30の距離算出用のブロツク33により
L1およびL2が算出される。最終的に第6図、
第7図に示すようなデータがセツトされる。
After completing the polygon setting, information about each terminal is automatically set in the data area. At this time, L1 and L2 are calculated by the distance calculation block 33 of the processing device 30. Finally, Figure 6,
Data as shown in FIG. 7 is set.

次に入力装置20よりソート処理の実行を指示
する。これにより処理装置30のソート処理用の
ブロツク34が作動し、上述したような昇順のソ
ーテイングを行う。
Next, the input device 20 instructs execution of sorting processing. This activates the sorting block 34 of the processing device 30, and performs the sorting in ascending order as described above.

以上のようにして当該コネクタの端子の配線順
序が決定され、その順序データが内部メモリ32
へ格納され、また必要ならば外部記憶装置40へ
格納される。
The wiring order of the terminals of the connector is determined as described above, and the order data is stored in the internal memory 32.
and, if necessary, to the external storage device 40.

その後の自動配線は、この配線順序に基づいて
行われる。
Subsequent automatic wiring is performed based on this wiring order.

[発明の効果] 以上説明したように、本発明によれば、ネツト
のオーダリング指定が可能となつた場合にわざわ
ざネツトリストを修正する必要がなくなるため、
設計に要する時間の短縮を図ることができる。
[Effects of the Invention] As explained above, according to the present invention, when it becomes possible to specify net ordering, there is no need to take the trouble to modify the net list.
The time required for design can be shortened.

更に、設計上のノウハウを自動配線に反映させ
ることができ、結果として自動配線において高い
配線率を得ることができる。
Furthermore, design know-how can be reflected in automatic wiring, and as a result, a high wiring rate can be obtained in automatic wiring.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の方法の原理フロー、第2図な
いし第7図は本発明の方法を説明するための説明
図、第8図は本発明の方法を実施する装置の一実
施例構成図、第9図および第10図は配線順序の
違いによる配線状況を説明する説明図である。 10……表示装置、20……入力装置、30…
…処理装置、31……制御回路、32……内部メ
モリ、33……距離算出ブロツク、34……ソー
ト処理ブロツク、40……外部記憶装置。
Fig. 1 is a flowchart of the principle of the method of the present invention, Figs. 2 to 7 are explanatory diagrams for explaining the method of the present invention, and Fig. 8 is a configuration diagram of an embodiment of an apparatus for carrying out the method of the present invention. , FIG. 9, and FIG. 10 are explanatory diagrams illustrating wiring situations due to differences in wiring order. 10...display device, 20...input device, 30...
...Processing device, 31...Control circuit, 32...Internal memory, 33...Distance calculation block, 34...Sort processing block, 40...External storage device.

Claims (1)

【特許請求の範囲】 1 プリント基板設計装置においてピンペアを自
動配線するためのオーダリング指定方法であつ
て、 結線すべき端子に対し、端子を包囲するポリゴ
ンを1個または複数個設定し、 各端子について、ネツト番号とポリゴン番号、
並びに距離算出手段によりポリゴンの始点からの
距離L1およびポリゴンの始点に関連して定めら
れた頂点からの距離L2の各値を求め、それぞれ
データエリアに記憶し、 次に、前記ポリゴン番号、距離L1および距離
L2をソーテイング・キーとして昇順にソート
し、自動配線の順序を決定することを特徴とする
自動配線ネツトのオーダリング指定方法。
[Claims] 1. An ordering specification method for automatically wiring pin pairs in a printed circuit board design device, which sets one or more polygons surrounding the terminal for each terminal to be wired, and , net number and polygon number,
Also, the distance calculation means calculates the distance L1 from the starting point of the polygon and the distance L2 from the vertex determined in relation to the starting point of the polygon, and stores them in the data area, respectively. Next, the polygon number and the distance L1 are calculated. and distance L2 as a sorting key in ascending order to determine the order of automatic wiring.
JP62264914A 1987-10-20 1987-10-20 Method for specifying ordering of automatic wiring network Granted JPH01106265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62264914A JPH01106265A (en) 1987-10-20 1987-10-20 Method for specifying ordering of automatic wiring network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62264914A JPH01106265A (en) 1987-10-20 1987-10-20 Method for specifying ordering of automatic wiring network

Publications (2)

Publication Number Publication Date
JPH01106265A JPH01106265A (en) 1989-04-24
JPH0519191B2 true JPH0519191B2 (en) 1993-03-16

Family

ID=17409959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62264914A Granted JPH01106265A (en) 1987-10-20 1987-10-20 Method for specifying ordering of automatic wiring network

Country Status (1)

Country Link
JP (1) JPH01106265A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH041859A (en) * 1990-04-18 1992-01-07 Mitsubishi Electric Corp Wire bonding drawing generating device

Also Published As

Publication number Publication date
JPH01106265A (en) 1989-04-24

Similar Documents

Publication Publication Date Title
US7788076B2 (en) Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon
JPH0519191B2 (en)
US20030014722A1 (en) Automatic layout design method of wirings in semiconductor integrated circuit
JP2827271B2 (en) Printed board CAD device
JP2953051B2 (en) How to check the clearance between conductor patterns
JP3422645B2 (en) Circuit element placement device
JP4071546B2 (en) Circuit design support apparatus and layout change method for semiconductor device
JP2542784B2 (en) Automatic parts recognition device
JPH04279976A (en) Interactive layout correcting system
JP3095307B2 (en) Automatic electric component placement apparatus and automatic electric component placement method
JP2866105B2 (en) Pin display method of printed circuit board in figure processing device
JP3605822B2 (en) Jumper wiring method and apparatus for printed wiring board
JPH03257674A (en) Printed wiring board designing system
JP3522397B2 (en) Automatic design system
JP2874289B2 (en) Substrate CAD system
JP2782716B2 (en) Layout improvement method
JP2592699B2 (en) Printed board mounting design equipment
JP2906830B2 (en) Printed board CAD system
JPH03109675A (en) Automatic arranging device for electrical parts
JPH04264983A (en) Printed board automatic wiring device
JPH0454676A (en) Method and device for layout of lsi function cell
JPH01274276A (en) Layout editor with automatic wiring function
JPH0798723A (en) Method for evaluating arrangement of parts on printed board
JPH05266137A (en) Arrangement design assisting device
JPH0785130A (en) Method for revising two-terminal component mount diagram