JP2827271B2 - Printed board CAD device - Google Patents

Printed board CAD device

Info

Publication number
JP2827271B2
JP2827271B2 JP1108503A JP10850389A JP2827271B2 JP 2827271 B2 JP2827271 B2 JP 2827271B2 JP 1108503 A JP1108503 A JP 1108503A JP 10850389 A JP10850389 A JP 10850389A JP 2827271 B2 JP2827271 B2 JP 2827271B2
Authority
JP
Japan
Prior art keywords
wiring
cursor
temporary
actual
design rule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1108503A
Other languages
Japanese (ja)
Other versions
JPH02287677A (en
Inventor
哲 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP1108503A priority Critical patent/JP2827271B2/en
Publication of JPH02287677A publication Critical patent/JPH02287677A/en
Application granted granted Critical
Publication of JP2827271B2 publication Critical patent/JP2827271B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は未決定の配線を特殊表示するようにしたプリ
ント板CAD装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a printed circuit board CAD apparatus in which undetermined wiring is specially displayed.

<従来の技術> 本明細書で論じるプリント板CAD装置は、手動により
配線パターンを決定するCAD装置である。説明を加える
と、CAT上にプリント板及びこれに搭載される電子部品
の取り付け穴を表示させ、カーソルで次々とCRT上の座
標点を指示しながら配線作業を行ってプリント板配線デ
ータを記憶部上に作成する。そしてこの作成した配線デ
ータに基づいてプリント板を実際に製造するためのパタ
ーン図面等を自動的に出力できる装置である。
<Prior Art> The printed circuit board CAD device discussed in this specification is a CAD device that manually determines a wiring pattern. In addition, the printed circuit board and the mounting holes of the electronic components mounted on it are displayed on the CAT, and the wiring work is performed while pointing the coordinate points on the CRT one after another with a cursor, and the printed circuit board wiring data is stored. Create on top. The apparatus can automatically output a pattern drawing and the like for actually manufacturing a printed board based on the created wiring data.

オペレータはCRT画面を介してコンピュータと対話し
ながらカーソル操作により配線の引き回し作業を行う
が、この配線作業は、通常、ネットリストに従いネット
単位で配線のパターンの追加、修正、削除を行う。
An operator performs wiring routing work by operating a cursor while interacting with a computer via a CRT screen. In this wiring work, usually, addition, correction, and deletion of wiring patterns are performed in net units according to a net list.

ネットとは、同一電位で接続されるべき部品ピンのグ
ループのことである。またネットリストとは、どの部品
ピンが互いに接続関係にあるかを示したリストであっ
て、配線作業の前段階でキーボード等を介してCAD装置
に入力されるデータである。
A net is a group of component pins that should be connected at the same potential. The netlist is a list indicating which component pins are connected to each other, and is data input to the CAD device via a keyboard or the like at a stage before the wiring work.

高密度に電子回路が組み込まれたプリント板の配線作
業を進めていくと、或る時点にて既に配線した他のネッ
トの配線パターンが障害になり未結線ネットの接続作業
が先に進めなくなる事態が発生する。このような場合、
一時的に作業中のネットの配線操作を中断(ホールドす
ると言う)し、障害になっているネットの配線経路を修
正し、障害を取り除いた後にホールド状態にしていたネ
ットの配線作業を再開するようにしている。
When wiring work of a printed circuit board with electronic circuits built in at high density is advanced, at some point the wiring pattern of another net already wired becomes an obstacle and the connection work of unconnected nets can not proceed first Occurs. In such a case,
Temporarily suspend (say, hold) the routing operation of the working net, correct the routing route of the faulty net, and resume the routing work of the held net after removing the fault. I have to.

<発明が解決しようとする課題> しかし上述した従来のプリント板CAD装置は、1度に
ホールド状態にできるネットは1ネットのみであり、ホ
ールド状態に出来る端点は、現在配線している端点と終
点(ターゲット)の2点間だけであった。そして障害を
取除くパターン修正を行った後、ホールド状態のネット
の配線作業を再開するように動作する。
<Problems to be Solved by the Invention> However, in the above-described conventional printed board CAD apparatus, only one net can be held at a time, and the end points that can be in the hold state are the currently wired end point and the end point. (Target) only between two points. Then, after the pattern correction for removing the fault is performed, the wiring operation of the net in the hold state is restarted.

言替えると従来のCAD装置は、配線作業を手掛けたネ
ットから順に経路の決定を行わなければならない。即
ち、途中に経路障害があるネットの配線を後回しにし
て、他のネットの配線作業を次々と進めることができに
くい構成になっていた。
In other words, the conventional CAD device must determine the route in order from the net on which the wiring work was performed. In other words, the wiring of a net having a path failure in the middle is postponed, and the wiring work of another net is difficult to proceed one after another.

一方、配線パターンはプリント板の全体に等しく分散
しているのが好ましく、或る領域では配線が密であり、
他の領域ではパターンが疎であるプリント板は好ましく
ない。配線が混んでいる領域でブリッジや信号のリーク
等が発生するからである。
On the other hand, the wiring patterns are preferably equally distributed over the entire printed board, and in certain areas the wiring is dense,
In other areas, a printed board having a sparse pattern is not preferable. This is because bridges, signal leaks, and the like occur in an area where wiring is crowded.

このようなことからプリント板配線を行う場合、ま
ず、配線パターンが一様に分布するように主な配線パタ
ーンを決定し、その後、枝葉の配線パターンを決定する
のが合理的である。しかし従来のCAD装置はホールドで
きるネットが1ネットであることから上記一様な配線密
度を得るための設計作業に適さないものであった。
For this reason, when performing printed circuit board wiring, it is reasonable to first determine the main wiring pattern so that the wiring patterns are uniformly distributed, and then determine the branch and leaf wiring patterns. However, the conventional CAD apparatus is not suitable for the design work for obtaining the above-mentioned uniform wiring density because only one net can be held.

本発明の目的は、途中に障害があるためデザインルー
ルに違反した配線パターンを仮配線とし、このような仮
配線の多数本を表示できるプリント板CAD装置を提供す
ることである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a printed board CAD apparatus capable of displaying a wiring pattern that violates a design rule due to a failure in the middle as temporary wiring and displaying a large number of such temporary wiring.

<課題を解決するための手段> 本発明は、上記課題を解決するために CRT上の任意の位置にカーソルを移動するカーソル操
作器(1)と、 カーソル座標値を読取る機能(21)と、 実配線と仮配線の切替手段(2)と、 この切替手段と前記機能(21)の出力信号を導入し、
カーソルで指定された2点間を結ぶ実配線の始点及び終
点座標値、当該実配線の表示色を示す信号、実配線であ
ることを示すフラグ信号、を出力する配線パターン作成
部(22)と、 プリント板配線の禁止規則を定めたデザインルールを
備え、後述する図形データリスト(32)に既に格納され
ている実配線と、今、配線パターン作成部から出力され
た実配線とを比較し、デザインルールに違反していない
場合、前記配線パターン作成部の出力データを後述する
図形データリストに書込むデザインルールチェック部
と、 切替手段と前記機能(21)の出力信号を導入し、カー
ソルで指定された2点間を結ぶ仮配線の始点及び終点座
標値、当該仮配線の表示色を示す信号、仮配線であるこ
とを示すフラグ信号、を出力するホールドパターン作成
部(24)と、 前記ホールドパターン作成部の出力データと、デザイ
ンルールチェック部を介して導入する配線パターン作成
部の出力データと、を記憶する図形データリスト(32)
と、 からなる手段を講じたものである。
<Means for Solving the Problems> The present invention provides a cursor operating device (1) for moving a cursor to an arbitrary position on a CRT, a function for reading a cursor coordinate value (21), and Switching means (2) for switching between actual wiring and temporary wiring; introducing the switching means and the output signal of the function (21);
A wiring pattern creation unit (22) for outputting coordinate values of a start point and an end point of an actual wiring connecting two points designated by the cursor, a signal indicating a display color of the actual wiring, and a flag signal indicating that the wiring is an actual wiring; It has a design rule that stipulates prohibition rules for printed circuit board wiring, compares the actual wiring already stored in the graphic data list (32) to be described later with the actual wiring output from the wiring pattern creation unit, If the design rule is not violated, a design rule check unit that writes the output data of the wiring pattern creation unit into a graphic data list to be described later, a switching unit and an output signal of the function (21) are introduced, and designated by a cursor. A hold pattern creating unit (24) that outputs the coordinate values of the start and end points of the provisional wiring connecting the two points, a signal indicating the display color of the provisional wiring, and a flag signal indicating that the provisional wiring is used. A graphic data list for storing output data of the hold pattern generation unit and output data of the wiring pattern generation unit introduced via the design rule check unit (32)
And means of:

<作用> デザインルールチェック部を通過した実施例と、デザ
インルールチェック部を通過しない仮配線とを図形デー
タリストに格納している。通常、仮配線は本来通ること
ができない規則違反の配線パターンであるが、これは実
配線と異なる色彩でCRTに表示される。従って概略の配
線を行った後、仮配線に着目して規則違反を正規な配線
に部分修正する作業を行うことができる。
<Operation> The embodiment that has passed the design rule check unit and the temporary wiring that has not passed the design rule check unit are stored in the graphic data list. Normally, temporary wiring is a wiring pattern that violates the rules that cannot be passed through, but this is displayed on the CRT in a color different from the actual wiring. Therefore, after the general wiring is performed, the work of partially correcting the rule violation into the normal wiring can be performed by paying attention to the temporary wiring.

<実施例> 以下、図面を用いて本発明を詳しく説明する。<Example> Hereinafter, the present invention will be described in detail with reference to the drawings.

第1図は本発明に係るプリント板CAD装置の実施例を
示す図、第2図は記憶部に形成されるネットリストの概
念を示す図、第3図はプリント板と配線パターン例を示
す図、第4図は図形データリストの概念を示す図、第5
図はパターンレベルを説明する図、第6図と第7図は第
1図装置の動作を説明する図である。
FIG. 1 is a view showing an embodiment of a printed board CAD apparatus according to the present invention, FIG. 2 is a view showing the concept of a net list formed in a storage unit, and FIG. 3 is a view showing an example of a printed board and a wiring pattern. FIG. 4 is a diagram showing the concept of a graphic data list, and FIG.
6A and 6B are diagrams for explaining the pattern level, and FIGS. 6 and 7 are diagrams for explaining the operation of the apparatus shown in FIG.

本発明にかかる装置は、入力装置10と、コンピュータ
20と、記憶部分30と、CRT40と、図示しないプロッタの
ブロックで構成される。コンピュータ20は記憶部30また
は図示しないメモリに格納された各種プログラムに基づ
いて特徴ある動作を行うが、コンピュータ20の構成を機
能ブロックで示した方が理解しやすいと考えられるので
第1図ではコンピュータ20を21〜25の機能ブロックで表
わしている。
The device according to the present invention includes an input device 10 and a computer.
20, a storage unit 30, a CRT 40, and a plotter block (not shown). The computer 20 performs a characteristic operation based on various programs stored in the storage unit 30 or a memory (not shown). However, it is considered that the configuration of the computer 20 is more easily understood by showing it in a functional block. 20 is represented by 21 to 25 functional blocks.

第1図において、入力装置10はカーソルをCRT40上の
任意の位置に移動するタブレット(カーソル操作器)及
び数字・文字等を入力するキーボードより成る入力部1
と、これから入力する線分が実配線か仮配線かの指示を
コンピュータ20に対して行う切替スイッチ2とを備えて
いる。
In FIG. 1, an input unit 10 includes a tablet (cursor operating device) for moving a cursor to an arbitrary position on a CRT 40 and an input unit 1 including a keyboard for inputting numbers and characters.
And a changeover switch 2 for instructing the computer 20 whether the line segment to be inputted is real wiring or temporary wiring.

コンピュータ20は、座標値読取機能部21と、配線パタ
ーン作成部22と、デザインルールチェック部23と、ホー
ルドパターン作成部24と、配線パターン表示処理部25か
ら構成される。
The computer 20 includes a coordinate value reading function unit 21, a wiring pattern creation unit 22, a design rule check unit 23, a hold pattern creation unit 24, and a wiring pattern display processing unit 25.

座標値読取機能部21は、タブレット1からの信号を導
入しカーソル座標値を読取るものである。タブレット1
と座標値読取機能部21とは、公知の技術を用いることが
できる。
The coordinate value reading function unit 21 reads a cursor coordinate value by introducing a signal from the tablet 1. Tablet 1
The coordinate value reading function unit 21 can use a known technique.

配線パターン作成部22は、切替スイッチ2が実配線を
選択した時動作するものである。即ち、切替スイッチ2
と座標値読取読取機能21の出力信号を導入し、カーソル
で指定された2点間を結ぶ実配線の始点及び終点座標値
と、当該実配線の表示色を示す信号と、実配線であるこ
とを示すフラグ信号と、を出力するものである。更に配
線パターン作成部22は、その出力データをどの作図レベ
ルに格納するのかを指示するレベル信号と、実配線の太
さを示す線幅信号を出力できる。
The wiring pattern creating section 22 operates when the changeover switch 2 selects the actual wiring. That is, the changeover switch 2
And the output signal of the coordinate value reading / reading function 21 are introduced, the start and end point coordinate values of the actual wiring connecting the two points designated by the cursor, a signal indicating the display color of the actual wiring, and the actual wiring And a flag signal indicating the following. Further, the wiring pattern creation unit 22 can output a level signal indicating which drawing level the output data is to be stored in and a line width signal indicating the thickness of the actual wiring.

説明を加える。第5図に示すようにCAD装置において
はプリント板を多数の面でとらえ、これらの面をレベル
と称する。例えば部品が乗る面の配線パターンはレベル
2、半田面の配線パターンはレベル3とし、配線パター
ンごとにレベル番号を付して後述する図形データリスト
に格納する。各レベルにおける座標(X1,Y1)は第5図
の如く共通である。ここで入力装置10にてレベルnと
(n+1)の配線パターン図を表示する旨を指令するこ
とができる。その結果、レベルnと(n+1)の配線パ
ターンが重畳したプリント板面の図がCRT40上に表示さ
れる。そしてこれから入力する線分はレベルnの配線パ
ターンであることを入力装置10で指令すると、配線パタ
ーン作成部22はその信号を受け、入力された線分の始点
と終点の座標値と共にレベル信号nを図形データリスト
に出力する。そして、各レベルごとに配線パターンの表
示色は、予め設定されているので、配線パターン作成部
22はレベルが指定されると、そのレベルに対応した表示
色を示す信号も出力できる。また、配線パターン作成部
22は切替スイッチ2の信号も導入しているので実配線で
あることを示すフラグ(例えば“1")を線分の座標値と
共に出力できる。また入力装置10は線幅の数値も入力で
きるので、これを受けて配線パターン作成部22は線幅を
示す信号を出力することができる。
Add a description. As shown in FIG. 5, in a CAD device, a printed board is captured on a number of surfaces, and these surfaces are called levels. For example, the wiring pattern on the surface on which the component is mounted is level 2 and the wiring pattern on the solder surface is level 3, and each wiring pattern is assigned a level number and stored in a graphic data list described later. The coordinates (X1, Y1) at each level are common as shown in FIG. Here, it is possible to instruct the input device 10 to display the wiring pattern diagrams of the levels n and (n + 1). As a result, a diagram of the printed board surface on which the wiring patterns of level n and (n + 1) are superimposed is displayed on the CRT 40. When the input device 10 instructs that the line segment to be input is a wiring pattern of level n, the wiring pattern creation unit 22 receives the signal and outputs the level signal n with the coordinate values of the start point and end point of the input line segment. Is output to the graphic data list. Since the display color of the wiring pattern is preset for each level,
When a level is designated, the signal 22 can output a signal indicating a display color corresponding to the level. Wiring pattern creation unit
Since the switch 22 also introduces the signal of the changeover switch 2, it can output a flag (for example, "1") indicating that it is an actual wiring together with the coordinate value of the line segment. Since the input device 10 can also input a numerical value of the line width, the wiring pattern creating unit 22 can output a signal indicating the line width in response to the input.

デザインルールチェック部23は、プリント板配線の禁
止規則を定めたデザインルールを備えている。このよう
な禁止規則の例を説明する。
The design rule check unit 23 has a design rule that defines a rule for prohibiting printed circuit board wiring. An example of such a prohibition rule will be described.

同一レベル上における異なるネットの配線パターンは
交差することができない。
Wiring patterns of different nets on the same level cannot intersect.

同一レベル上における異なるネットの配線パターンが
近接できる距離はAmmである。数値Aは設計する電子回
路やプリント基板等の諸条件により決定され、このA値
は予めデザインルールチェック部23に設定されている。
The distance at which the wiring patterns of different nets on the same level can approach each other is Amm. The numerical value A is determined by various conditions such as an electronic circuit and a printed circuit board to be designed, and the A value is set in the design rule check unit 23 in advance.

デザインルールチェック部23は、今、配線パターン作成
部22から出力された実配線と、図形データリスト32に既
に格納されている実配線(この実配線は今、書込もうと
している実配線と同じレベルに属する実配線)とを比較
し、上記デザインルールに違反しているか否かを判断す
ることができる。この判断は容易に行うことができる。
The design rule checking unit 23 compares the actual wiring output from the wiring pattern creating unit 22 with the actual wiring already stored in the graphic data list 32 (this actual wiring is the same as the actual wiring to be written. (The actual wiring belonging to the level), and it can be determined whether the design rule is violated. This determination can be made easily.

即ち、始点と終点座標を知ることで配線パターン(例
えば直線)を数学的に特定することができる。そして2
本の直線間の距離、又はこの2本の直線が交差している
か否かは容易に数学的に判断することができ、この判断
を行うプログラムも公知である。
That is, the wiring pattern (for example, a straight line) can be specified mathematically by knowing the coordinates of the start point and the end point. And 2
The distance between the straight lines or whether the two straight lines intersect can be easily mathematically determined, and a program for making this determination is also known.

デザインルールチェック部23は、配線パターン作成部
22から出力された実配線と、この実配線と同じレベルに
属する図形パターンリスト32に格納されている総ての直
線とを比較し、上記判断を行う。そして、デザインルー
ルに適合した実配線のデータは、図形データリスト32の
所定のアドレスに書込む。また、デザインルールに適合
しない実配線データはこの書込み動作を行わず、アラー
ム信号SAを出力する。
The design rule check unit 23 is a wiring pattern creation unit
The actual wiring output from 22 is compared with all the straight lines stored in the graphic pattern list 32 belonging to the same level as the actual wiring, and the above determination is made. Then, the data of the actual wiring conforming to the design rule is written to a predetermined address of the graphic data list 32. Also, the actual wiring data that does not conform to the design rules does not perform this write operation and outputs an alarm signal SA.

ホールドパターン作成部24は、切替スイッチ2が仮配
線を選択した時動作するものである。即ち、切替スイッ
チ2と座標値読取機能21の出力信号を導入し、カーソル
で指定された2点間を結ぶ仮配線の始点及び終点座標値
と、当該仮配線の表示色を示す信号と、仮配線であるこ
とを示すフラグ信号と、を出力するものである。更にホ
ールドパターン作成部24は、その出力データを格納する
レベル信号と、仮配線の太さを示す線幅信号を出力でき
る。ホールドパターン発生部24の構成は配線パターン作
成部22とほぼ同様な構成であるためその再説明を省略す
る。なお、通常仮配線が格納されるレベルは予め設定さ
れている。また、仮配線であることを示すフラグは(前
記実配線が“1"であれば)、“0"である。ホールドパタ
ーン作成部24の出力データは、デザインルールチェック
部23を介さず、直接、バス52を経由して図形データリス
ト32に加えらえるので、上述した配線禁止規則に違反す
る配線パターンも図形データリスト32に格納することが
できる。
The hold pattern creating unit 24 operates when the changeover switch 2 selects the temporary wiring. That is, the output signals of the changeover switch 2 and the coordinate value reading function 21 are introduced, and the start and end point coordinate values of the temporary wiring connecting the two points designated by the cursor, the signal indicating the display color of the temporary wiring, and the temporary And a flag signal indicating the wiring. Further, the hold pattern creating unit 24 can output a level signal for storing the output data and a line width signal indicating the thickness of the temporary wiring. The configuration of the hold pattern generation unit 24 is substantially the same as the configuration of the wiring pattern creation unit 22, and thus the description thereof is omitted. Note that the level at which the temporary wiring is stored is set in advance. In addition, the flag indicating the temporary wiring is “0” (if the actual wiring is “1”). The output data of the hold pattern creation unit 24 is added directly to the graphic data list 32 via the bus 52 without passing through the design rule check unit 23. It can be stored in list 32.

配線パターン表示処理部25は、入力装置10から例えば
レベルnと(n+1)の配線パターンを表示する旨の信
号を受けると、図形データリスト32からレベルnと(n
+1)である配線データを総べて読み出し、このデータ
から例えば第6図、第7図のようなプリント板パターン
図をCRT40上に表示する。このような配線パターン表示
処理部25は既に公知であり、本発明の要部でないため、
本明細書ではその詳細な説明を省略する。なお、配線パ
ターン表示処理部25はコンピュータ20内に含まれる構成
で図示したが、コンピュータ20とは独立した構成にして
も良い。
When the wiring pattern display processing unit 25 receives, for example, a signal indicating that a wiring pattern of level n and (n + 1) is to be displayed from the input device 10, the level n and (n) are obtained from the graphic data list 32.
All the wiring data of +1) are read out, and a printed board pattern diagram as shown in, for example, FIGS. 6 and 7 is displayed on the CRT 40 from the data. Since such a wiring pattern display processing unit 25 is already known and is not a main part of the present invention,
Detailed description is omitted in this specification. Although the wiring pattern display processing unit 25 is illustrated as a configuration included in the computer 20, the configuration may be independent of the computer 20.

記憶部30は、データベースとして各種データを格納し
ておくものである。第1図ではホールドパターン作成部
24の出力データと、デザインルールック部を介して導入
する配線パターン作成部の出力データとを記憶する図形
データリスト(32)と、ネットリスト31を図示した。
The storage unit 30 stores various data as a database. Fig. 1 shows the hold pattern creation unit
The figure data list (32) storing the output data of 24 and the output data of the wiring pattern creation unit introduced via the design ruler unit, and the netlist 31 are illustrated.

以上のように構成された第1図装置の動作を説明す
る。
The operation of the FIG. 1 apparatus configured as described above will be described.

まずオペレータはキーボード1を用いて、コンピュー
タ20にこれから設計するプリント板に関する各種データ
を入力する。各電子部品間の接続データもそのうちの1
つである。接続データは、ネットごとに入力される。第
2図と第3図を参照する。例えばIC01とIC02とがプリン
ト板上に第3図の如く配置され、IC01の03ピンとIC02の
10ピンが接続されるべきとき、オペレータはこの接続関
係をネットN0001として第2図のようにコンピュータ20
に入力する。同様にネットN0002としてIC01−01とIC02
−05を入力する。
First, the operator uses the keyboard 1 to input various data relating to a printed board to be designed into the computer 20. Connection data between electronic components is one of them
One. The connection data is input for each net. Please refer to FIG. 2 and FIG. For example, IC01 and IC02 are arranged on a printed board as shown in FIG.
When pin 10 is to be connected, the operator sets this connection as net N0001 as shown in FIG.
To enter. Similarly, as the net N0002, IC01-01 and IC02
Enter −05.

このように同一電位で接続されるべき部品ピンのグル
ープを纏めたネットデータをキーボード1から入力する
と、コンピュータ20は、第1図では図示しない機能によ
りこのネットデータを記憶部30のネットリスト31へ例え
ばネット順に格納する。次にオペレータは所望のプリン
ト板上の位置にカーソルを配置し、プリント板に搭載す
る各電子部品の位置を決定する。
As described above, when the net data summarizing the group of the component pins to be connected at the same potential is input from the keyboard 1, the computer 20 stores the net data in the net list 31 of the storage unit 30 by a function not shown in FIG. For example, they are stored in net order. Next, the operator places a cursor at a desired position on the printed board and determines the position of each electronic component mounted on the printed board.

次にこれから配線しようとする作図レベル(例えば部
品面パターンの場合、レベル2の如し…第5図参照)を
入力装置10からコンピュータ20に加える。この時点では
まだ配線作業を行っていないので、CRT40に表示される
図形は単にプリント板の配線領域を示す輪郭と搭載され
る電子部品のピン位置のみである。
Next, a drawing level to be wired (for example, in the case of a component surface pattern, level 2... See FIG. 5) is applied from the input device 10 to the computer 20. At this time, since the wiring work has not been performed yet, the graphic displayed on the CRT 40 is simply the outline indicating the wiring area of the printed board and the pin positions of the mounted electronic components.

オペレータは、切替スイッチ2で実配線を選択し、タ
ブレット1を操作してカーソルをプリント板上の所望の
位置に配置し、配線パターンの始点と終点の座標を座標
値読取機能部21を介して配線パターン作成部22に加え
る。配線パターン作成部22は上述した動作により実配線
の始点及び終点の座標値、実配線の表示色、フラグ信号
“1"、レベル信号2、線幅を出力する。このような手動
配線の当初は配線領域が“空”の状態であるので、デザ
インルールに違反する配線は通常生じない。従って配線
パターン作成部22の出力は、デザインルールチェック部
23を通過し、図形データリスト32へ第1図の如く格納さ
れる。この図形データリスト32のデータは、配線パター
ン表示処理部25により逐次読み出されているので、カー
ソルにより配線がコンピュータ20に入力されるとその線
分は直ちにCRT40に表示される。
The operator selects the actual wiring with the changeover switch 2, operates the tablet 1 to place the cursor at a desired position on the printed board, and sets the coordinates of the starting point and the ending point of the wiring pattern via the coordinate value reading function unit 21. It is added to the wiring pattern creation unit 22. The wiring pattern creation unit 22 outputs the coordinate values of the start and end points of the actual wiring, the display color of the actual wiring, the flag signal “1”, the level signal 2, and the line width by the above-described operations. Since the wiring area is “empty” at the beginning of such manual wiring, wiring that violates the design rule does not usually occur. Therefore, the output of the wiring pattern creation unit 22 is output to the design rule check unit.
After passing through 23, it is stored in the graphic data list 32 as shown in FIG. Since the data of the graphic data list 32 is sequentially read by the wiring pattern display processing unit 25, when a wiring is input to the computer 20 by the cursor, the line segment is immediately displayed on the CRT 40.

オペレータはこのように入力した配線の状態を見なが
ら新しい配線パターンを次々とコンピュータ20に入力
し、その各配線ラインは図形データリスト32に格納され
る。
The operator inputs new wiring patterns to the computer 20 one after another while observing the state of the input wiring, and each wiring line is stored in the graphic data list 32.

第4図はこの図形データリストを拡大して描いたもの
である。第4図において、ネットN0001はラインL01,L0
2,L03の3本より構成されることを示している。ここ
で、ラインL01とL02は実配線であるが(フラグ信号が
“1")、ラインL03は仮配線である(フラグ信号
“0")。
FIG. 4 is an enlarged drawing of this graphic data list. In FIG. 4, the net N0001 is the line L01, L0
2, L03. Here, the lines L01 and L02 are real wiring (the flag signal is "1"), while the line L03 is a temporary wiring (flag signal "0").

次に仮配線を行う場合の動作を説明する。上述のよう
にオペレータはカーソルにて実配線の始点と終点座標を
入力し、例えばプリント板上の配線パターンの密度が均
一となるように線の引回しをすることができる。このよ
うにして次第に配線密度が上がり第6図の実線で示す状
態になったとする。第6図においてP01〜P20は電子部品
の端子ピンを表わしている。
Next, the operation in the case of performing temporary wiring will be described. As described above, the operator can input the coordinates of the start point and the end point of the actual wiring with the cursor, and can draw the lines so that the density of the wiring patterns on the printed board becomes uniform, for example. It is assumed that the wiring density gradually increases in this way, and the state shown by the solid line in FIG. 6 is reached. In FIG. 6, P01 to P20 represent terminal pins of the electronic component.

ここで端子ピンP08とP12、端子ピンP14とP20を接続し
ようとした場合、既配線13と14が障害になり、デザイン
ルールチェック部23にてアラーム信号SAが発生する。
Here, if an attempt is made to connect the terminal pins P08 and P12 and the terminal pins P14 and P20, the existing wirings 13 and 14 become obstacles, and the design rule check unit 23 generates an alarm signal SA.

このような場合、オペレータは切替スイッチ2を仮配
線側に切替える。そして第6図に点線で示すようなデザ
インルールに違反する仮配線L1,L2をホールドパターン
発生部24より図形データリスト32に入力する。仮配線は
デザインルールチェック部23を経由しないのでエラーと
解されない。従ってオペレータは、切替スイッチ2を再
び実配線側に切替えて配線作業を先へ進めることができ
る。このようにしてプリント板上に乗せる総べてのネッ
トの配線を一旦済ませることができる。
In such a case, the operator switches the changeover switch 2 to the temporary wiring side. Then, the temporary wirings L1 and L2 that violate the design rule as indicated by the dotted line in FIG. The temporary wiring does not pass through the design rule check unit 23 and is not interpreted as an error. Therefore, the operator can switch the changeover switch 2 to the actual wiring side again and proceed with the wiring work. In this way, the wiring of all the nets placed on the printed board can be completed once.

配線パターン表示処理部25は、例えば部品面パターン
(レベル2)と、ホールドパターン(レベル10)に属す
る図形データリスト32上のデータを抜出してその重畳図
形を表示できるので、実配線(例えば赤色)と仮配線
(例えば黄色)が混在した第6図のようなプリント板結
線図をCRT40に表示できる。
The wiring pattern display processing unit 25 can extract data on the graphic data list 32 belonging to, for example, the component surface pattern (level 2) and the hold pattern (level 10) and display the superimposed graphic, so that the actual wiring (for example, red) And a temporary wiring (for example, yellow) can be displayed on the CRT 40 as shown in FIG.

オペレータは仮配線(黄色)の部分へ容易に着目する
ことができ、配線障害を取除く修正作業を行う。この既
配線の経路を修正する動作は、公知の技術を用いること
ができる。例えばキーボード1の或るキーを押すと、修
正動作であることをコンピュータ20は知ることができ
る。そして第6図の如くカーソルを修正する線分の端点
B1に配置すると(第6図参照)、この端点座標から配線
パターン作成部22は、図形データリスト32上のどのネッ
トに修正命令が出されているか知ることができる。そし
て端点B1に接続している2つのライン(L3,L6)を例え
ばラバーバンド表示し、カーソルを第6図のB2点に移動
するとラインL3とL6は、P07−B2−B3を経由するライン
になる。次にカーソルを第6図のB3点に配置し、キーボ
ード1で修正を指示するキーを押し、カーソルを第6図
のB4点に移動すると第7図のライン13′に示すように既
配線が修正される。
The operator can easily pay attention to the portion of the temporary wiring (yellow), and performs a repair work for removing the wiring failure. A known technique can be used for the operation of correcting the route of the already-wired wiring. For example, when a certain key on the keyboard 1 is pressed, the computer 20 can know that the operation is a correction operation. Then, the end point of the line segment for correcting the cursor as shown in FIG.
When it is arranged at B1 (see FIG. 6), the wiring pattern creation unit 22 can know which net on the graphic data list 32 is issued the correction instruction from the end point coordinates. Then, the two lines (L3, L6) connected to the end point B1 are displayed, for example, in a rubber band, and when the cursor is moved to the point B2 in FIG. 6, the lines L3 and L6 become the lines passing through P07-B2-B3. Become. Next, place the cursor at the point B3 in FIG. 6, press the key for instructing correction on the keyboard 1, and move the cursor to the point B4 in FIG. Will be modified.

同様に端子ピンP14とP20を接続する配線の障害となっ
ていたラインL4,L5(第6図参照)は、第7図L4′,L5′
の如く修正することができる。
Similarly, the lines L4 and L5 (see FIG. 6), which have become obstacles in the wiring connecting the terminal pins P14 and P20, are changed to L4 'and L5' in FIG.
Can be modified as follows.

その後、第1図の切替スイッチ2を実配線側にして配
線パターン発生部22より第6図の点線で示す線分を入力
することにより第7図に示す如く総べての配線パターン
を実配線にして配線作業を完了する。
Thereafter, the changeover switch 2 shown in FIG. 1 is set to the actual wiring side, and all the wiring patterns are actually wired as shown in FIG. To complete the wiring work.

なお、既配線を修正する構成・動作は、公知であり、
また本発明の要部でないため上述の如く簡単な説明に止
どめた。
In addition, the configuration and operation for correcting the already-connected wiring are known,
Further, since it is not a main part of the present invention, only a brief description has been given above.

また、第1図では図形データリスト32におけるプリン
ト板データに基づいてプリント板を製造するための写真
原版を作り出すプロッタ等の図示は省略した。
FIG. 1 does not show a plotter or the like for producing a photographic original for manufacturing a printed board based on the printed board data in the graphic data list 32.

<本発明の効果> 以上述べたように本発明によれば経路障害のためデザ
インルール上では結線できないような配線パターンを仮
配線として特殊表示し、配線作業を先に進めることがで
きる。従って、まずプリント板全域にわたり均一な配線
密度のプリント板設計を行うことができる。そしてデザ
インルールに違反する仮配線はCRT上に特殊表示されて
おり、この部分の経路障害を取除く部分修正を行うこと
により全体的にバランスのとれたプリント板配線を実現
できる。
<Effects of the Present Invention> As described above, according to the present invention, a wiring pattern that cannot be connected on the design rule due to a path failure is specially displayed as a temporary wiring, and the wiring operation can be advanced. Therefore, a printed circuit board having a uniform wiring density can be designed over the entire area of the printed circuit board. Temporary wiring that violates the design rules is specially displayed on the CRT, and by performing a partial correction that eliminates the path failure in this part, it is possible to realize a well-balanced printed circuit board wiring.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係るプリント板CAD装置の実施例を示
す図、第2図は記憶部に形成されるネットリストの概念
を示す図、第3図はプリント板と配線パターン例を示す
図、第4図は図形データリストの概念を示す図、第5図
はパターンレベルを説明する図、第6図と第7図は第1
図装置の動作を説明する図である。 1…カーソル操作器(タブレット)、2…切替スイッ
チ、20…コンピュータ、21…座標値読取機能部、22…配
線パターン作成部、23…デザインルールチェック部、24
…ホールドパターン作成部、32…図形データリスト。
FIG. 1 is a view showing an embodiment of a printed board CAD apparatus according to the present invention, FIG. 2 is a view showing the concept of a net list formed in a storage unit, and FIG. 3 is a view showing an example of a printed board and a wiring pattern. , FIG. 4 is a diagram showing the concept of the graphic data list, FIG. 5 is a diagram for explaining the pattern level, and FIGS.
It is a figure explaining operation of a figure device. DESCRIPTION OF SYMBOLS 1 ... Cursor operation device (tablet), 2 ... Changeover switch, 20 ... Computer, 21 ... Coordinate value reading function part, 22 ... Wiring pattern creation part, 23 ... Design rule check part, 24
... Hold pattern creation unit, 32 ... Figure data list.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】CRT上の任意の位置にカーソルを移動する
カーソル操作器(1)と、 カーソル座標値を読取る機能(21)と、 実配線と仮配線の切替手段(2)と、 この切替手段と前記機能(21)の出力信号を導入し、カ
ーソルで指定された2点間を結ぶ実配線の始点及び終点
座標値、当該実配線の表示色を示す信号、実配線である
ことを示すフラグ信号、を出力する配線パターン作成部
(22)と、 プリント板配線の禁止規則を定めたデザインルールを備
え、後述する図形データリスト(32)に既に格納されて
いる実配線と、今、配線パターン作成部から出力された
実配線とを比較し、デザインルールに違反していない場
合、前記配線パターン作成部の出力データを後述する図
形データリストに書込むデザインルールチェック部と、 切替手段と前記機能(21)の出力信号を導入し、カーソ
ルで指定された2点間を結ぶ仮配線の始点及び終点座標
値、当該仮配線の表示色を示す信号、仮配線であること
を示すフラグ信号、を出力するホールドパターン作成部
(24)と、 前記ホールドパターン作成部の出力データと、デザイン
ルールチェック部を介して導入する配線パターン作成部
の出力データと、を記憶する図形データリスト(32)
と、 を備えたプリント板CAD装置。
1. A cursor operating device (1) for moving a cursor to an arbitrary position on a CRT, a function (21) for reading a cursor coordinate value, switching means (2) for real wiring and temporary wiring, The means and the output signal of the function (21) are introduced, the start and end point coordinate values of the actual wiring connecting the two points designated by the cursor, a signal indicating the display color of the actual wiring, and indicating the actual wiring. A wiring pattern creation unit (22) for outputting a flag signal, and a design rule that defines a rule for prohibiting printed circuit board wiring; actual wiring already stored in a graphic data list (32) to be described later; A comparison is made between the actual wiring output from the pattern creation unit and a design rule check unit that writes the output data of the wiring pattern creation unit into a graphic data list described later, if the design rule is not violated, The output signal of the function (21) is introduced, the start and end point coordinate values of the temporary wiring connecting the two points designated by the cursor, a signal indicating the display color of the temporary wiring, a flag signal indicating that the wiring is temporary, A pattern data list (32) for storing the output data of the hold pattern generation unit and the output data of the wiring pattern generation unit introduced via the design rule check unit.
And a printed circuit board CAD device equipped with
JP1108503A 1989-04-27 1989-04-27 Printed board CAD device Expired - Lifetime JP2827271B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1108503A JP2827271B2 (en) 1989-04-27 1989-04-27 Printed board CAD device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1108503A JP2827271B2 (en) 1989-04-27 1989-04-27 Printed board CAD device

Publications (2)

Publication Number Publication Date
JPH02287677A JPH02287677A (en) 1990-11-27
JP2827271B2 true JP2827271B2 (en) 1998-11-25

Family

ID=14486427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1108503A Expired - Lifetime JP2827271B2 (en) 1989-04-27 1989-04-27 Printed board CAD device

Country Status (1)

Country Link
JP (1) JP2827271B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08106530A (en) * 1991-06-24 1996-04-23 Kenji Nishiishigaki Map data generation system
JP4659892B2 (en) * 2009-04-27 2011-03-30 富士通株式会社 Design rule verification program, recording medium recording the program, and design rule verification device

Also Published As

Publication number Publication date
JPH02287677A (en) 1990-11-27

Similar Documents

Publication Publication Date Title
JP2827271B2 (en) Printed board CAD device
JP4311244B2 (en) Wiring route determination method and system
JP2941033B2 (en) Circuit information display device
JP2866105B2 (en) Pin display method of printed circuit board in figure processing device
JP2874289B2 (en) Substrate CAD system
JP2542784B2 (en) Automatic parts recognition device
JP2785751B2 (en) Part number alignment method
JP4071546B2 (en) Circuit design support apparatus and layout change method for semiconductor device
JPS60101673A (en) Vidual display type logic simulation system
JP2990155B1 (en) Verification test pattern design apparatus and verification test pattern design method
JP3190058B2 (en) Substrate CAD system
JPH01106265A (en) Method for specifying ordering of automatic wiring network
JPH11338908A (en) Circuit information display device
JPH04152474A (en) Parts overlap inspecting method
JPH11175580A (en) Integrated circuit designing device
JP2879259B2 (en) Interactive data correction device in CAD system
JPH06309414A (en) Method for supporting wiring
JP2525485B2 (en) Circuit modification method
JP2884143B2 (en) Display device of net between blocks
JPH0375876A (en) Interactive wiring device
JPH03208177A (en) Layout verification device
JPH0424722B2 (en)
JPH0660137A (en) Circuit diagram editer
JPH05266137A (en) Arrangement design assisting device
JPH08235238A (en) Wiring method for printed wiring board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11