JPH04264527A - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JPH04264527A
JPH04264527A JP3026534A JP2653491A JPH04264527A JP H04264527 A JPH04264527 A JP H04264527A JP 3026534 A JP3026534 A JP 3026534A JP 2653491 A JP2653491 A JP 2653491A JP H04264527 A JPH04264527 A JP H04264527A
Authority
JP
Japan
Prior art keywords
electrode
contact hole
active matrix
picture element
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3026534A
Other languages
Japanese (ja)
Inventor
Hirohisa Tanaka
田仲 広久
Hitoshi Ujimasa
氏政 仁志
Tadanori Hishida
忠則 菱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3026534A priority Critical patent/JPH04264527A/en
Publication of JPH04264527A publication Critical patent/JPH04264527A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To reduce the step of a pixel electrode at a contact hole forming section and to surely prevent a disconnection caused by the break and damage of the pixel electrode. CONSTITUTION:The step of the pixel electrode 40 at the contact hole forming section 51 is reduced by embedding a metallic layer 60 in the contact hole 51 opened at an interlayer insulating film 54 and electrically connecting the pixel electrode 40 and the drain electrode 32 of a TFT 30 via a metallic layer 60.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、スイッチング素子とし
てTFT(薄膜トランジスタ)を備えたアクティブマト
リクス基板に関し、特に高精細液晶表装置に適したアク
ティブマトリクス基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate equipped with TFTs (thin film transistors) as switching elements, and more particularly to an active matrix substrate suitable for high-definition liquid crystal display devices.

【0002】0002

【従来の技術】従来より、液晶表示装置、EL表示装置
、プラズマ表示装置等においては、マトリクス状に配列
された絵素電極を選択駆動することにより、画面上に表
示パターンが形成される。より具体的には、選択された
絵素電極とこれに対向する対向電極との間に電圧が印加
され、これらの電極の間に介在する液晶等の表示媒体の
光学的変調が行われ、この光学的変調が表示パターンと
して視認される。絵素電極の駆動方式として、個々の独
立した絵素電極を配列し、この絵素電極のそれぞれにス
イッチング素子としてのTFTを接続して駆動するアク
ティブマトリクス駆動方式が知られている。このような
、アクティブマトリクス駆動方式の液晶表示装置は、高
コントラストの表示が可能である、表示容量に制約がな
い、といった利点を生かし、液晶テレビジョン、ワード
プロセッサ、コンピュータの端末表示装置等に実用化さ
れている。
2. Description of the Related Art Conventionally, in liquid crystal display devices, EL display devices, plasma display devices, etc., a display pattern is formed on a screen by selectively driving picture element electrodes arranged in a matrix. More specifically, a voltage is applied between a selected picture element electrode and a counter electrode facing it, optically modulating a display medium such as a liquid crystal interposed between these electrodes. The optical modulation is visible as a display pattern. As a driving method for picture element electrodes, an active matrix driving method is known in which individual independent picture element electrodes are arranged and a TFT as a switching element is connected to each picture element electrode and driven. These active matrix drive type liquid crystal display devices have the advantage of being capable of high contrast display and having no restrictions on display capacity, and have been put to practical use in liquid crystal televisions, word processors, computer terminal display devices, etc. has been done.

【0003】図4はこのようなアクティブマトリクス基
板の一従来例を示しており、ガラス基板(透明絶縁性基
板)100上には、ゲートバスラインおよびソースバス
ライン(いずれも図示せず)が縦横に配線され、該ゲー
トバスラインにはこれから分岐したゲート電極110が
形成される。ゲート電極110の上部にはゲート絶縁膜
150を挟んでソース電極131およびドレイン電極1
32を備えたTFT130が形成される。
FIG. 4 shows a conventional example of such an active matrix substrate, in which gate bus lines and source bus lines (none of which are shown) are arranged vertically and horizontally on a glass substrate (transparent insulating substrate) 100. A gate electrode 110 branching from the gate bus line is formed on the gate bus line. A source electrode 131 and a drain electrode 1 are disposed above the gate electrode 110 with a gate insulating film 150 in between.
A TFT 130 with 32 is formed.

【0004】このような構造のアクティブマトリクス基
板は以下のようにして作成される。まず、ガラス基板1
00上にTa、Cr等の金属からなるゲート電極110
を形成し、次いで、該ゲート電極110を覆うようにし
てSiNx、SiOx等からなるゲート絶縁膜150、
非晶質シリコン(以下a−Siと称する)、多結晶シリ
コン、CdSe等からなる半導体層160をこの順に積
層する。次いで、Ti、Mo、Al等からなるソース電
極131およびドレイン電極132をパターニングによ
り形成してTFT130を得る。なお、オーミックコン
タクトをとるために、通常、半導体層150とソース電
極131およびドレイン電極132との間にはリン(P
)をドーピングしたn+a−Si層170が形成される
[0004] An active matrix substrate having such a structure is produced as follows. First, glass substrate 1
A gate electrode 110 made of metal such as Ta, Cr, etc.
A gate insulating film 150 made of SiNx, SiOx, etc. is formed to cover the gate electrode 110.
Semiconductor layers 160 made of amorphous silicon (hereinafter referred to as a-Si), polycrystalline silicon, CdSe, etc. are laminated in this order. Next, a source electrode 131 and a drain electrode 132 made of Ti, Mo, Al, etc. are formed by patterning to obtain a TFT 130. Note that in order to establish ohmic contact, phosphorus (P) is usually provided between the semiconductor layer 150 and the source electrode 131 and drain electrode 132.
) doped n+a-Si layer 170 is formed.

【0005】そして、以上のようにしてTFT130が
作成された基板100上にポリイミドやアクリル樹脂等
の層間絶縁膜(保護膜)154を塗布し、その表面にI
TO(Indium  Tin  Oxide)等の透
明導電膜を成膜し、これをパターニングして絵素電極1
40を形成する。絵素電極140の一部は層間絶縁膜1
54に形成されたコンタクトホール151を通してドレ
イン電極132に電気的に接続される。
[0005] Then, an interlayer insulating film (protective film) 154 made of polyimide, acrylic resin, etc. is coated on the substrate 100 on which the TFT 130 is formed as described above, and I
A transparent conductive film such as TO (Indium Tin Oxide) is formed and patterned to form the picture element electrode 1.
form 40. A part of the picture element electrode 140 is the interlayer insulating film 1
It is electrically connected to the drain electrode 132 through a contact hole 151 formed in the drain electrode 54 .

【0006】[0006]

【発明が解決しようとする課題】ところで、上記従来例
では、ソースバスラインと絵素電極140との間に寄生
容量を生じるという問題がある。このような寄生容量を
生じたアクティブマトリクス基板を液晶表示装置に使用
すると、クロストークという表示不良を発生するという
欠点がある。
However, in the conventional example described above, there is a problem in that a parasitic capacitance is generated between the source bus line and the picture element electrode 140. When an active matrix substrate with such parasitic capacitance is used in a liquid crystal display device, there is a drawback that a display defect called crosstalk occurs.

【0007】寄生容量を低減するには層間絶縁膜154
を厚くすればよい。しかしながら、層間絶縁膜154を
厚くすると、コンタクトホール151の深さがその分深
くなるので、該コンタクトホール151を通してドレイ
ン電極132に接続される絵素電極140の段差部が大
きくなる。このため、絵素電極140の当該部分が折損
し易く、断線を頻発するという欠点がある。このような
絵素電極140の断線は表示不良の原因となるので、ア
クティブマトリクス基板の歩留まりが低下し、コストア
ップを招くことになる。
[0007] To reduce parasitic capacitance, an interlayer insulating film 154 is used.
Just make it thicker. However, if the interlayer insulating film 154 is made thicker, the depth of the contact hole 151 increases accordingly, and the step portion of the picture element electrode 140 connected to the drain electrode 132 through the contact hole 151 becomes larger. Therefore, there is a drawback that the corresponding portion of the picture element electrode 140 is easily broken and disconnection occurs frequently. Such a disconnection of the picture element electrode 140 causes a display defect, resulting in a decrease in the yield of the active matrix substrate and an increase in cost.

【0008】本発明はこのような従来技術の欠点を解決
するものであり、コンタクトホールにおける絵素電極の
断線を確実に防止でき、歩留まりの向上が図れるアクテ
ィブマトリクス基板を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention solves the drawbacks of the prior art, and aims to provide an active matrix substrate that can reliably prevent disconnection of picture element electrodes in contact holes and improve yield. .

【0009】[0009]

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、透明絶縁性基板上に薄膜トランジスタを
マトリクス状に配設してなる薄膜トランジスタアレイと
、該薄膜トランジスタのドレイン電極に対応した部分に
コンタクトホールが開口され、該薄膜トランジスタアレ
イを覆うようにして形成された透明絶縁膜と、該コンタ
クトホールに埋設され、該ドレイン電極に接続された金
属層と、該透明絶縁膜上に形成され、該金属層を通して
該ドレイン電極に電気的に接続された絵素電極とを備え
てなり、そのことにより上記目的が達成される。
[Means for Solving the Problems] The active matrix substrate of the present invention includes a thin film transistor array in which thin film transistors are arranged in a matrix on a transparent insulating substrate, and a contact hole in a portion corresponding to the drain electrode of the thin film transistor. a transparent insulating film formed to cover the thin film transistor array; a metal layer embedded in the contact hole and connected to the drain electrode; A picture element electrode is electrically connected to the drain electrode, thereby achieving the above object.

【0010】0010

【作用】上記のように、コンタクトホールに金属層を埋
設し、該金属層を介して絵素電極とドレイン電極を電気
的に接続する構造によれば、コンタクト層を埋設した分
、コンタクトホールの深さ、すなわち段差を低減できる
。従って、コンタクトホールの段差に起因する絵素電極
の断線を生じることがない。
[Function] As described above, according to the structure in which a metal layer is buried in the contact hole and the pixel electrode and the drain electrode are electrically connected through the metal layer, the contact hole becomes smaller due to the buried contact layer. The depth, that is, the level difference can be reduced. Therefore, disconnection of the picture element electrode due to the step difference in the contact hole does not occur.

【0011】[0011]

【実施例】本発明の実施例について以下に説明する。[Examples] Examples of the present invention will be described below.

【0012】図1および図2は本発明の一実施例にかか
るアクティブマトリクス基板を示しており、このアクテ
ィブマトリクス基板は、透明のガラス基板1上にゲート
バスライン10およびソースバスライン20を縦横に配
線し、両バスライン10、20で囲まれた矩形状の領域
に絵素電極40をマトリクス状に配設してなる。
FIGS. 1 and 2 show an active matrix substrate according to an embodiment of the present invention, and this active matrix substrate has gate bus lines 10 and source bus lines 20 arranged vertically and horizontally on a transparent glass substrate 1. The picture element electrodes 40 are arranged in a matrix in a rectangular area surrounded by both bus lines 10 and 20.

【0013】ゲートバスライン10にはゲート電極11
が分岐され、ソースバスライン20にはソース電極31
が分岐される。ゲート電極11の位置にはスイッチング
素子として機能するTFT30が形成される。このTF
T30は前記ソース電極31とドレイン電極32を備え
、図1に示す構造になっている。
A gate electrode 11 is provided on the gate bus line 10.
is branched, and the source bus line 20 has a source electrode 31
is branched. A TFT 30 functioning as a switching element is formed at the position of the gate electrode 11. This TF
T30 includes the source electrode 31 and drain electrode 32, and has the structure shown in FIG.

【0014】以下、図1に従いアクティブマトリクス基
板の構造およびその製造手順について説明する。図1(
a)に示すように、まずスパッタリング法によりガラス
基板1上に膜厚300nmのTa膜を成膜し、次いで、
該Ta膜をフォトリソグラフィによりパターニングして
ゲート電極11を形成する(この時図2に示すゲートバ
スライン10が同時に形成される。)。次に、プラズマ
CVD法により、ガラス基板1上にゲート電極11を覆
うようにして膜厚400nmのSiNx膜からなるゲー
ト絶縁膜50、膜厚100nmのa−Siからなる半導
体層52およびリン(P)をドーピングした膜厚40n
mのn+a−Si層53を連続して積層し、これを図示
する断面形状にパターニングする。
The structure of the active matrix substrate and its manufacturing procedure will be explained below with reference to FIG. Figure 1 (
As shown in a), a Ta film with a thickness of 300 nm is first formed on a glass substrate 1 by sputtering, and then
The Ta film is patterned by photolithography to form the gate electrode 11 (at this time, the gate bus line 10 shown in FIG. 2 is formed at the same time). Next, by a plasma CVD method, a gate insulating film 50 made of a SiNx film with a film thickness of 400 nm is placed on the glass substrate 1 so as to cover the gate electrode 11, a semiconductor layer 52 made of a-Si with a film thickness of 100 nm, and a semiconductor layer 52 made of a-Si and phosphorus (P ) doped film thickness 40n
m n+a-Si layers 53 are successively laminated and patterned into the cross-sectional shape shown.

【0015】次いで、これらを覆うようにしてガラス基
板1上にスパッタリング法により膜厚200nmのMo
膜を成膜し、これをパターニングしてソース電極31(
この時図2に示されるソースバスライン20が同時に形
成される。)およびドレイン電極32を得、これにより
TFT30がマトリクス状に配置されたTFTアレイが
作成される。
Next, a Mo film with a thickness of 200 nm is deposited on the glass substrate 1 by sputtering so as to cover these.
A film is formed and patterned to form the source electrode 31 (
At this time, the source bus line 20 shown in FIG. 2 is formed at the same time. ) and a drain electrode 32 are obtained, thereby creating a TFT array in which TFTs 30 are arranged in a matrix.

【0016】次に、図1(b)に示すように、プラズマ
CVD法によりガラス基板1上に膜厚1μmのSiNx
からなる層間絶縁膜54を形成する。次いで、図1(c
)に示すように、スパッタリング法により、層間絶縁膜
54上に厚さ1μmのTa膜55を全面に積層し、その
上にレジスト56を塗布する。
Next, as shown in FIG. 1(b), SiNx with a thickness of 1 μm is deposited on the glass substrate 1 by plasma CVD.
An interlayer insulating film 54 is formed. Next, Figure 1(c
), a Ta film 55 with a thickness of 1 μm is laminated on the entire surface of the interlayer insulating film 54 by sputtering, and a resist 56 is applied thereon.

【0017】次いで、図3(d)に示すように、Ta膜
55とレジスト56を等しいエッチンググレード条件で
ドライエッチングする。このドライエッチングにより、
層間絶縁膜54の前記ドレイン電極32に対応した部分
にコンタクトホール51が開口される。そして、該コン
タクトホール51の底部にTa膜からなる金属層60を
埋設する。これにより、コンタクトホール51の深さが
低減される。
Next, as shown in FIG. 3(d), the Ta film 55 and the resist 56 are dry etched under the same etching grade conditions. With this dry etching,
A contact hole 51 is opened in a portion of the interlayer insulating film 54 corresponding to the drain electrode 32 . Then, a metal layer 60 made of a Ta film is buried in the bottom of the contact hole 51. This reduces the depth of contact hole 51.

【0018】次いで、スパッタリング法により膜厚10
0nmのITO膜を層間絶縁膜54上に積層し、その後
、これをパターニングして図1(e)に示される絵素電
極40を得る。パターニングされた絵素電極40の一部
はコンタクトホール51に埋設された金属層60に接続
される。これにより、金属層60を介して絵素電極40
とドレイン電極32が電気的に接続され、アクティブマ
トリクス基板が作成される。
Next, a film thickness of 10
A 0 nm ITO film is laminated on the interlayer insulating film 54, and then patterned to obtain the picture element electrode 40 shown in FIG. 1(e). A part of the patterned picture element electrode 40 is connected to the metal layer 60 buried in the contact hole 51. As a result, the picture element electrode 40
and the drain electrode 32 are electrically connected to create an active matrix substrate.

【0019】このような接続構造によれば、金属層60
の存在により、コンタクトホール51の周縁部を乗り超
えて該金属層60に電気的に接続される絵素電極40の
当該部分における段差を低減できるので、該段差に起因
して絵素電極40が折損することがない。従って、絵素
電極40に断線を生じることがない。また、段差を低減
できるので、液晶表示装置に組み込む場合は、その表示
特性を向上できる利点がある。すなわち、段差部分にお
ける液晶分子の配向の乱れを低減できるからである。
According to such a connection structure, the metal layer 60
Because of the presence of the step, it is possible to reduce the level difference in the part of the picture element electrode 40 that goes over the peripheral edge of the contact hole 51 and is electrically connected to the metal layer 60. Will not break. Therefore, disconnection of the picture element electrode 40 does not occur. Moreover, since the level difference can be reduced, when it is incorporated into a liquid crystal display device, there is an advantage that the display characteristics can be improved. In other words, it is possible to reduce the disturbance in the alignment of liquid crystal molecules in the stepped portion.

【0020】図3は本発明の他の実施例を示しており、
この実施例では、コンタクトホール51に埋設される金
属層60としてAlを用い、層間絶縁膜54としてアク
リル樹脂を使用する構成をとる。層間絶縁膜54として
アクリル樹脂を使用する場合は、該層間絶縁膜54の表
面を平坦化できるので、コンタクトホール51形成部に
おける絵素電極40の段差が更に一層低減されることに
なる。従って、絵素電極40の断線を防止する上で、お
よび液晶表示装置の表示特性を向上する上で、より一層
好ましいものになる。
FIG. 3 shows another embodiment of the invention,
In this embodiment, Al is used as the metal layer 60 buried in the contact hole 51, and acrylic resin is used as the interlayer insulating film 54. When acrylic resin is used as the interlayer insulating film 54, the surface of the interlayer insulating film 54 can be flattened, so that the level difference of the pixel electrode 40 in the contact hole 51 forming area is further reduced. Therefore, this is even more preferable in terms of preventing disconnection of the picture element electrode 40 and improving the display characteristics of the liquid crystal display device.

【0021】なお、この実施例にかかるアクティブマト
リクス基板も上記実施例同様の製造工程を経て作成され
る。
Note that the active matrix substrate according to this embodiment is also produced through the same manufacturing process as in the above embodiment.

【0022】[0022]

【発明の効果】以上の本発明によれば、コンタクトホー
ルに埋設した金属層を介して絵素電極とドレイン電極を
電気的に接続する構成をとるので、コンタクトホール形
成部における絵素電極の段差を低減できる。従って、絵
素電極が当該部分において折損することがなく、絵素電
極の断線を確実に防止できる。
According to the present invention described above, since the pixel electrode and the drain electrode are electrically connected through the metal layer buried in the contact hole, the difference in level of the pixel electrode in the contact hole forming area can be reduced. can be reduced. Therefore, the picture element electrode does not break at this portion, and disconnection of the picture element electrode can be reliably prevented.

【0023】加えて、絵素電極の段差を低減できること
により、本発明のアクティブマトリクス基板を液晶表示
装置に使用した場合には、該段差部分における液晶分子
の配向の乱れを低減できる。従って、液晶表示装置の表
示特性を向上できる利点がある。
In addition, since the step difference in the picture element electrodes can be reduced, when the active matrix substrate of the present invention is used in a liquid crystal display device, it is possible to reduce the disorder in the orientation of liquid crystal molecules in the step portion. Therefore, there is an advantage that the display characteristics of the liquid crystal display device can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明のアクティブマトリクス基板の製造工程
を示す図2のA−A線に相当する断面図。
FIG. 1 is a cross-sectional view taken along line A-A in FIG. 2, showing the manufacturing process of an active matrix substrate of the present invention.

【図2】図1の工程で作成されるアクティブマトリクス
基板の平面図。
FIG. 2 is a plan view of an active matrix substrate produced in the process of FIG. 1;

【図3】本発明の他の実施例を示す断面図。FIG. 3 is a sectional view showing another embodiment of the present invention.

【図4】アクティブマトリクス基板の従来例を示す断面
図。
FIG. 4 is a sectional view showing a conventional example of an active matrix substrate.

【符号の説明】[Explanation of symbols]

1  ガラス基板 10  ゲートバスライン 11  ゲート電極 20  ソースバスライン 30  TFT 31  ソース電極 32  ドレイン電極 40  絵素電極 50  ゲート絶縁膜 51  コンタクトホール 54  層間絶縁膜 60  金属層 1 Glass substrate 10 Gate bus line 11 Gate electrode 20 Source bus line 30 TFT 31 Source electrode 32 Drain electrode 40 Picture element electrode 50 Gate insulating film 51 Contact hole 54 Interlayer insulation film 60 Metal layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】透明絶縁性基板上に薄膜トランジスタをマ
トリクス状に配設してなる薄膜トランジスタアレイと、
該薄膜トランジスタのドレイン電極に対応した部分にコ
ンタクトホールが開口され、該薄膜トランジスタアレイ
を覆うようにして形成された透明絶縁膜と、該コンタク
トホールに埋設され、該ドレイン電極に接続された金属
層と、該透明絶縁膜上に形成され、該金属層を通して該
ドレイン電極に電気的に接続された絵素電極とを備えた
アクティブマトリクス基板。
1. A thin film transistor array comprising thin film transistors arranged in a matrix on a transparent insulating substrate;
A contact hole is opened in a portion corresponding to the drain electrode of the thin film transistor, and a transparent insulating film is formed to cover the thin film transistor array; a metal layer embedded in the contact hole and connected to the drain electrode; An active matrix substrate comprising a picture element electrode formed on the transparent insulating film and electrically connected to the drain electrode through the metal layer.
JP3026534A 1991-02-20 1991-02-20 Active matrix substrate Withdrawn JPH04264527A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3026534A JPH04264527A (en) 1991-02-20 1991-02-20 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3026534A JPH04264527A (en) 1991-02-20 1991-02-20 Active matrix substrate

Publications (1)

Publication Number Publication Date
JPH04264527A true JPH04264527A (en) 1992-09-21

Family

ID=12196159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3026534A Withdrawn JPH04264527A (en) 1991-02-20 1991-02-20 Active matrix substrate

Country Status (1)

Country Link
JP (1) JPH04264527A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999046635A1 (en) * 1998-03-10 1999-09-16 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display
JP2004111356A (en) * 1997-02-17 2004-04-08 Seiko Epson Corp Light emitting device and method for manufacturing the same
US7221339B2 (en) 1997-02-17 2007-05-22 Seiko Epson Corporation Display apparatus
US8188647B2 (en) 1997-02-17 2012-05-29 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111356A (en) * 1997-02-17 2004-04-08 Seiko Epson Corp Light emitting device and method for manufacturing the same
US7221339B2 (en) 1997-02-17 2007-05-22 Seiko Epson Corporation Display apparatus
US7253793B2 (en) 1997-02-17 2007-08-07 Seiko Epson Corporation Electro-luminiscent apparatus
US7710364B2 (en) 1997-02-17 2010-05-04 Seiko Epson Corporation Display apparatus
US7880696B2 (en) 1997-02-17 2011-02-01 Seiko Epson Corporation Display apparatus
US8154199B2 (en) 1997-02-17 2012-04-10 Seiko Epson Corporation Display apparatus
US8188647B2 (en) 1997-02-17 2012-05-29 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
US8247967B2 (en) 1997-02-17 2012-08-21 Seiko Epson Corporation Display apparatus
US8354978B2 (en) 1997-02-17 2013-01-15 Seiko Epson Corporation Display apparatus
US8362489B2 (en) 1997-02-17 2013-01-29 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
WO1999046635A1 (en) * 1998-03-10 1999-09-16 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display

Similar Documents

Publication Publication Date Title
JP3708637B2 (en) Liquid crystal display device
JP4483235B2 (en) Transistor array substrate manufacturing method and transistor array substrate
US6791630B2 (en) Liquid crystal display devices having pixel and transparent conductive electrodes contacting drain electrodes and methods of fabricating related liquid crystal display devices
KR100598737B1 (en) Thin film transistor array substrate and fabricating method thereof
US8134155B2 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US5742365A (en) Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench
KR100218293B1 (en) Thin-film transistor liquid crystal display elements and its manufacturing method
KR100838185B1 (en) an array panel and a liquid crystal display using by it, and fabricating method of the same
JPH05142570A (en) Active matrix substrate
KR100499376B1 (en) Thin film transistor array substrate and manufacturing method of the same
KR100621534B1 (en) liquid crystal display device
JP2800958B2 (en) Active matrix substrate
KR100303440B1 (en) Liquid crystal display of in-plane switching mode
KR20010066244A (en) Liquid crystal display device and method for fabricating the same
JPH04264527A (en) Active matrix substrate
KR20020002516A (en) Method for forming gate electrode in liquid crystal display device
KR100525442B1 (en) liquid crystal display device and method for fabricating the same
JP2677714B2 (en) Active matrix substrate and manufacturing method thereof
JP3167817B2 (en) Active matrix liquid crystal display
KR101097675B1 (en) Thin film transistor and fabricating method thereof
KR100635945B1 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
JP2869238B2 (en) Active matrix type liquid crystal display
KR100265567B1 (en) Lcd and its fabrication method
JP3308100B2 (en) TFT type liquid crystal display
KR20070088044A (en) Array substrate of lcd device and method of manufacturing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514