KR20020002516A - Method for forming gate electrode in liquid crystal display device - Google Patents
Method for forming gate electrode in liquid crystal display device Download PDFInfo
- Publication number
- KR20020002516A KR20020002516A KR1020000036710A KR20000036710A KR20020002516A KR 20020002516 A KR20020002516 A KR 20020002516A KR 1020000036710 A KR1020000036710 A KR 1020000036710A KR 20000036710 A KR20000036710 A KR 20000036710A KR 20020002516 A KR20020002516 A KR 20020002516A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- tft
- film
- passivation layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 12
- 239000010408 film Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 2
- 229910004205 SiNX Inorganic materials 0.000 abstract 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 액정 표시 소자의 게이트 전극 형성 방법에 관한 것으로, 보다 구체적으로, 듀얼 게이트를 이용한 게이트 전극 형성 방법에 관한 것이다.The present invention relates to a method of forming a gate electrode of a liquid crystal display device, and more particularly, to a method of forming a gate electrode using a dual gate.
일반적으로, TFT LCD(Thin Film Transistor Liquid Crystal Display)가 고정세화로 가면서 TFT의 라이팅 시간(Writing Time)이 감소하여 TFT의 충분한 이온을 요구한다. 현재 TFT 구조에서는 이온을 증가시키기 위해 TFT의 폭(Width)을 증가시켜 라이팅 시간을 줄이고 있다.In general, as TFT LCDs (Thin Film Transistor Liquid Crystal Displays) become high resolution, the writing time of the TFTs decreases, requiring sufficient ions of the TFTs. In the current TFT structure, the writing time is reduced by increasing the width of the TFT to increase ions.
도 1a 내지 도 1c는 종래의 TFT LCD 제조 방법의 단면도를 도시한 것이고, 도 2는 종래의 TFT LCD의 평면도를 도시한 것이다.1A to 1C show cross-sectional views of a conventional TFT LCD manufacturing method, and FIG. 2 shows a top view of a conventional TFT LCD.
도 1a을 참조하면, 투명성 절연기판, 예를들어, 유리기판(1)과 같은 투명성 절연기판 상에 게이트 전극(2a)을 형성하고, 전체 상부에 게이트 절연막(3)을 증착한다. 그런다음 공지된 공정을 통해 상기 게이트 전극(2a) 상부의 게이트 절연막(3) 상에 a-si 과 n+a-si이 적층된 반도체층(4)을 형성하고 이어서, 단일 혹은 적층의 소오스/드레인용 금속막(5) 예컨데, Mo/Al/Mo으로 구성된 금속막을 증착한다.Referring to FIG. 1A, a gate electrode 2a is formed on a transparent insulating substrate, for example, a transparent insulating substrate such as a glass substrate 1, and the gate insulating layer 3 is deposited on the entire upper surface. Then, a semiconductor layer 4 having a-si and n + a-si stacked on the gate insulating film 3 on the gate electrode 2a is formed by a known process, and then a single or stacked source / Drain metal film 5 For example, a metal film made of Mo / Al / Mo is deposited.
그런다음 도 1b를 참조하면, 공지된 방법에 의해 소오스/드레인용 금속막을 식각하여 소오스/드레인 전극(5a, 5b)을 형성하고, 연속해서 상기 반도체층의 n+ a- si을 건식식각 함으로써 박막 트랜지스터(10)를 구성한다.1B, the source / drain metal film is etched by a known method to form the source / drain electrodes 5a and 5b, and subsequently the n + a-si of the semiconductor layer is dry-etched to form a thin film transistor. Configure (10).
그 다음 도 1c를 참조하면, 상기 TFT(10)를 보호하기 위하여, 전체 상부에 보호막(6), 예컨데, SiNx막을 형성하고, 이어서, 상기 보호막(6)을 선택적으로 식각하여, 상기 TFT(10)의 소오스 전극(5a)을 노출시키는 비아홀(7)을 형성한다. 그리고나서, 상기 비아홀(7)이 매립되도록 보호막(6)상에 ITO막으로 된 화소전극(8)을 증착하여 상기 박막 트랜지스터(10)의 소오스 전극(5a)과 콘택되도록 한다.Next, referring to FIG. 1C, in order to protect the TFT 10, a protective film 6, for example, a SiN x film is formed over the entire surface, and then the protective film 6 is selectively etched to form the TFT 10. The via hole 7 exposing the source electrode 5a of the () is formed. Then, a pixel electrode 8 made of an ITO film is deposited on the passivation layer 6 so that the via hole 7 is buried so as to be in contact with the source electrode 5a of the thin film transistor 10.
도 2를 참조하면, 하부 기판(도시되지 않음)상에 게이트 라인(2)과 데이터 라인(5)이 수직으로 교차되어, 격자 형태의 단위화소 공간을 한정한다. 여기서, 데이터 버스 라인(5)과 게이트 버스 라인(2)은 게이트 절연막(도시되지 않음)을 사이에 두고 절연되어 있고, 상기 게이트 버스 라인(2)과 데이터 버스 라인(5)의 교차점 부근에는 박막 트랜지스트(10)가 형성된다. 이 때, 박막 트랜지스트는 게이트 버스 라인으로 부터 단위화소 공간쪽으로 소정 부분 연장된 게이트 전극(2a)과, 데이터 버스 라인(5)으로 부터 소정부분 연장된 소오스 전극(5a)과 드레인 전극(5b)으로 구성된다. 그리고나서, 상기 소오스 전극(5a)과 콘택되는 화소 전극(8)이 형성된다. 여기서 설명 부호 (7)은 소오스 전극(5a)과 화소 전극(8)의 비아홀(7)를 나타낸다Referring to FIG. 2, the gate line 2 and the data line 5 vertically intersect on a lower substrate (not shown) to define a unit pixel space in a lattice form. Here, the data bus line 5 and the gate bus line 2 are insulated with a gate insulating film (not shown) interposed therebetween, and a thin film near the intersection point of the gate bus line 2 and the data bus line 5. Transistor 10 is formed. At this time, the thin film transistor includes a gate electrode 2a extending a predetermined portion from the gate bus line toward the unit pixel space, and a source electrode 5a and a drain electrode 5b extending from the data bus line 5. It consists of. Then, the pixel electrode 8 in contact with the source electrode 5a is formed. Here, reference numeral 7 denotes a via hole 7 of the source electrode 5a and the pixel electrode 8.
그러나, 상기와 같은 종래의 TFT LCD의 제조 방법은 다음과 같은 문제점이 있다.However, the conventional manufacturing method of the TFT LCD as described above has the following problems.
TFT LCD(Thin Film Transistor Liquid Crystal Display)가 고정세화로 가면서 TFT의 라이팅 시간(Writing Time)이 감소하여 TFT의 충분한 이온이 요구된다. 현재 TFT 구조에서는 이온을 증가시키기 위해 TFT의 폭(Width)을 증가시켜 라이팅 시간을 줄이고 있다. 여기서, TFT의 폭을 증가 시킬경우, TFT의 크기가 커지게 되고, 이에따라 화소의 개구율이 감소하게 되며, 패널의 휘도가 감소하게 된다. 또한 TFT의 이온 증가없이 구동하기 위해서는 게이트 구동전압을 높게 설정하여야한다.As TFT LCDs (Thin Film Transistor Liquid Crystal Displays) become high-definition, the writing time of TFTs decreases, so that sufficient ions of TFTs are required. In the current TFT structure, the writing time is reduced by increasing the width of the TFT to increase ions. In this case, when the width of the TFT is increased, the size of the TFT is increased, thereby decreasing the aperture ratio of the pixel and decreasing the luminance of the panel. In addition, in order to drive without increasing the ions of the TFT, the gate driving voltage must be set high.
이에 따라, 본 발명은 상기과 같은 문제점을 해결하기 위해 안출된 것으로, TFT 폭의 변경없이, 보호막 상부에 게이트 전극을 하나 더 형성하여 TFT의 Ion을 증가시키는 액정 표시 소자의 게이트 전극 형성 방법을 제공하는데에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, to provide a gate electrode forming method of the liquid crystal display device to increase the Ion of the TFT by forming a further gate electrode on the protective film, without changing the TFT width Has its purpose.
도 1a 내지 도 1c는 종래의 액정 표시 소자의 게이트 전극 형성방법을 설명하기 위한 단면도.1A to 1C are cross-sectional views illustrating a gate electrode forming method of a conventional liquid crystal display device.
도 2는 종래의 액정 표시 소자의 게이트 전극 형성방법을 설명하기 위한 평면도.2 is a plan view for explaining a gate electrode forming method of a conventional liquid crystal display device.
도 3a 내지 도 3c는 본 발명의 액정 표시 소자의 게이트 전극 형성방법을 설명하기 위한 단면도.3A to 3C are cross-sectional views illustrating a method of forming a gate electrode of a liquid crystal display of the present invention.
도 4는 본 발명의 액정 표시 소자의 게이트 전극 형성방법을 설명하기 위한 평편도.4 is a plan view for explaining a gate electrode forming method of the liquid crystal display of the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
100 : 유리 기판 200 : 게이트 라인100: glass substrate 200: gate line
200a : 하부 게이트 전극 300 : 게이트 절연막200a: lower gate electrode 300: gate insulating film
400 : 반도체층 500 : 데이터 라인400: semiconductor layer 500: data line
500a : 소오스 전극 500b : 드레인 전극500a: source electrode 500b: drain electrode
600 : 보호막 700 : 비아홀600: shield 700: via hole
800 : 화소 ITO막 900 : 상부 게이트 전극800 pixel ITO film 900 upper gate electrode
110 : 박막 트랜지스터110: thin film transistor
상기와 같은 문제점을 해결하기 위한, 본 발명은, 유리기판과 같은 투명성 절연기판 상에 하부 게이트 전극을 형성하고, 전체 상부에 게이트 절연막을 증착하는 단계; 상기 게이트 절연막 상부에 반도체층을 형성하고 이어서 단일 혹은 적층의 소오스/드레인용 금속막 증착하는 단계; 상기 소오스/드레인용 금속막을 식각하여 소오스/드레인 전극을 형성하고, 연속해서 상기 반도체층의 소정부분을 식각하여 박막 트랜지스터를 형성하고 상기 결과물 상부에 보호막을 형성하는 단계; 상기 보호막을 식각하여, 박막 트랜지스터의 소오스 전극을 노출시키는 비아홀을 형성하는 단계; 및 상기 비아홀이 매립되도록 소정부분의 화소 ITO막을 증착하고. 동시에 상기 반도체층 상부의 보호막 상부에 소정부분의 금속막을 증착하여 또 하나의 상부 게이트 전극을 형성하는 것을 포함하여 구성하는 것을 특징으로 한다.In order to solve the above problems, the present invention comprises the steps of forming a lower gate electrode on a transparent insulating substrate, such as a glass substrate, and depositing a gate insulating film over the entire; Forming a semiconductor layer over the gate insulating film and subsequently depositing a single or stacked source / drain metal film; Etching the source / drain metal film to form a source / drain electrode, subsequently etching a predetermined portion of the semiconductor layer to form a thin film transistor and forming a passivation layer on the resultant; Etching the passivation layer to form a via hole exposing a source electrode of the thin film transistor; And depositing a predetermined portion of the pixel ITO film to fill the via hole. And forming another upper gate electrode by depositing a metal film of a predetermined portion on the passivation layer above the semiconductor layer.
상기 금속막은 바람직하게 상기 화소 ITO막과 동일한 ITO막으로 구성한다.The metal film is preferably composed of the same ITO film as the pixel ITO film.
(실시예)(Example)
이하, 첨부된 도면을 참조하여, 본 발명의 액정 표시 소자의 게이트 전극 형성 방법을 상세히 설명한다.Hereinafter, a method of forming a gate electrode of a liquid crystal display of the present invention will be described in detail with reference to the accompanying drawings.
도 3a를 참조하면, 투명성 절연기판, 예를들어, 유리기판(100)과 같은 투명성 절연기판 상에 하부 게이트 전극(200a)을 형성하고, 전체 상부에 게이트 절연막(300)을 증착한다. 그런다음 공지된 공정을 통해 상기 하부 게이트 전극(200a) 상부의 게이트 절연막(300) 상에 a-si 과 n+a-si이 적층된 반도체층(400)을 형성하고 이어서, 단일 혹은 적층의 소오스/드레인용 금속막(500) 예컨데, Mo/Al/Mo으로 구성된 금속막을 증착한다.Referring to FIG. 3A, a lower gate electrode 200a is formed on a transparent insulating substrate, for example, a transparent insulating substrate such as a glass substrate 100, and the gate insulating layer 300 is deposited on the entire upper portion. Then, a semiconductor layer 400 having a-si and n + a-si stacked on the gate insulating layer 300 on the lower gate electrode 200a is formed through a known process, and then a single or stacked source is formed. / Drain metal film 500 For example, a metal film made of Mo / Al / Mo is deposited.
그런다음 도 3b를 참조하면, 공지된 방법에 의해 소오스/드레인용 금속막(500)을 식각하여 소오스/드레인 전극(500a, 500b)을 형성하고, 연속해서 상기 반도체층의 n+ a - si을 건식식각 함으로써 박막 트랜지스터(110)를 형성한다.3B, the source / drain metal film 500 is etched by a known method to form the source / drain electrodes 500a and 500b, and the n + a-si of the semiconductor layer is successively dried. By etching, the thin film transistor 110 is formed.
그 다음 도 1c를 참조하면, 상기 박막 트랜지스터(110)를 보호하기 위하여, 전체 상부에 보호막(600), 예컨데, SiNx막을 형성하고, 이어서, 상기 보호막(600)을 선택적으로 식각하여, 상기 TFT(110)의 소오스 전극(500a)을 노출시키는 비아홀(700)을 형성한다. 그리고나서, 상기 비아홀(700)이 매립되도록 보호막(600)상에 화소 ITO막(800)을 증착하여 상기 박막 트랜지스터(110)의 소오스 전극(500a)과 콘택되도록하고, 동시에 상기 반도체층(400) 상부의 보호막(600) 소정부분에 금속막을 증착한다. 이 때 상기 금속막은 바람직하게 상기 화소 ITO막(800)과 동일한ITO막으로 증착함으로써 상부 게이트 전극(900)을 형성한다. 이에 따라, TFT-LCD에서 스위칭 소자인 TFT(110) 형성시 하부 게이트 전극(200a)외에 보호막 상부에 상부 게이트 전극(900)을 금속막으로 형성하여 박막 트랜지스터(110)의 채널을 게이트 절연막(300)과 보호막(600) 두 부분에서 형성하도록하여 이온 전류를 증가시키는 TFT-LCD를 형성한다.Next, referring to FIG. 1C, in order to protect the thin film transistor 110, a protective film 600, for example, a SiN x film is formed over the entire surface, and then the protective film 600 is selectively etched to form the TFT ( A via hole 700 exposing the source electrode 500a of the 110 is formed. Then, the pixel ITO film 800 is deposited on the passivation layer 600 so that the via hole 700 is buried so as to be in contact with the source electrode 500a of the thin film transistor 110 and at the same time the semiconductor layer 400. A metal film is deposited on a predetermined portion of the passivation layer 600. In this case, the metal film is preferably formed by depositing the same ITO film as the pixel ITO film 800 to form the upper gate electrode 900. Accordingly, when forming the TFT 110 as the switching element in the TFT-LCD, the upper gate electrode 900 is formed of a metal film on the upper portion of the passivation layer in addition to the lower gate electrode 200a to form a channel of the thin film transistor 110 in the gate insulating layer 300. ) And the protective film 600 to form a TFT-LCD which increases the ion current.
도 4를 참조하면, 하부 기판(100) 상에 게이트 라인(200)과 데이터 라인(500)이 수직으로 교차되어, 격자 형태의 단위화소 공간을 한정한다. 여기서, 데이터 버스 라인(500)과 게이트 버스 라인(200)은 게이트 절연막(도시되지 않음)을 사이에 두고 절연되어 있고, 상기 게이트 절연막 상부에는 채널을 형성하는 반도체층(400)을 증착하며, 상기 게이트 버스 라인(200)과 데이터 버스 라인(500)의 교차점 부근에 박막 트랜지스터(110)를 형성한다. 이 때, 박막 트랜지스터(110)는 게이트 버스 라인(200)으로 부터 단위화소 공간쪽으로 소정부분 연장된 하부 게이트 전극(200a)과, 데이터 버스 라인(500)으로 부터 소정부분 연장된 소오스 전극(500a)과 드레인 전극(500b)으로 구성된다. 그리고나서, 상기 결과물 전면상에 박막 트랜지스터(110)를 보호하고 비아홀(700)을 구비하는 보호막(도시되지 않음)을 증착하고, 상기 비아홀(700)을 매립하는 화소 ITO막으로 구성된 화소 전극(800)을 형성한다. 이 때, 상기 화소 전극(800) 형성시, 동시에 반도체층(400) 상부의 보호막 상부에 금속막을 소정부분 증착하여 상부 게이트 전극(900)을 형성한다. 상기 상부 게이트 전극(900)은 바람직하게 화소 ITO막과 동일한 ITO막으로 구성한다.Referring to FIG. 4, the gate line 200 and the data line 500 vertically intersect on the lower substrate 100 to define a unit pixel space in a lattice form. Here, the data bus line 500 and the gate bus line 200 are insulated with a gate insulating film (not shown) interposed therebetween, and a semiconductor layer 400 forming a channel is deposited on the gate insulating film. The thin film transistor 110 is formed near the intersection point of the gate bus line 200 and the data bus line 500. In this case, the thin film transistor 110 includes a lower gate electrode 200a extending a predetermined portion from the gate bus line 200 toward a unit pixel space, and a source electrode 500a extending a predetermined portion from the data bus line 500. And drain electrode 500b. Then, a pixel electrode 800 formed of a pixel ITO film that protects the thin film transistor 110 on the entire surface of the resultant, deposits a protective film (not shown) including the via hole 700, and fills the via hole 700. ). At this time, when forming the pixel electrode 800, the upper gate electrode 900 is formed by depositing a predetermined portion of a metal film on the passivation layer on the semiconductor layer 400. The upper gate electrode 900 is preferably composed of the same ITO film as the pixel ITO film.
이에 따라, 스위칭 소자인 박막 트랜지스터(110) 형성시, 하부 게이트전극(200a) 외에 보호막 상부에 상부 게이트 전극(900)을 금속막으로 형성하여 TFT 채널을 게이트 절연막과 보호막 두 부분에서 형성하고, 도시된 바와같이, 비아홀(700)을 통하여 상기 게이트 라인(200)과 전기적으로 연결되어 하부 게이트 전극(200a)과 동일한 전압이 상부 게이트 전극(900)에 인가된다.Accordingly, when forming the thin film transistor 110 as a switching element, the upper gate electrode 900 is formed of a metal film on the upper portion of the passivation layer in addition to the lower gate electrode 200a to form a TFT channel at both the gate insulating layer and the passivation layer. As described above, the same voltage as that of the lower gate electrode 200a is applied to the upper gate electrode 900 by being electrically connected to the gate line 200 through the via hole 700.
이상에서 자세히 설명한 바와같이, 게이트 전극을 하부 게이트 전극과 상부 게이트 전극으로 구성하여 TFT의 채널을 이중으로 형성함으로써, TFT의 폭을 증가시키지 않고도 기존과 동일한 TFT의 크기에서 이온을 증가시켜 개구율 감소를 방지한다. 또한, 상기 이온의 증가로 인한 게이트 전압이 감소한다.As described in detail above, the gate electrode is composed of the lower gate electrode and the upper gate electrode to form a double channel of the TFT, thereby increasing the ions in the same size of the TFT without increasing the width of the TFT, thereby reducing the aperture ratio. prevent. In addition, the gate voltage due to the increase of the ions decreases.
이에 따라, Ion이 높은 이온에 의한 TFT 소형화와 저게이트 전압으로 화질 개선에 의한 경쟁력 증가의 효과가 있다.Accordingly, there is an effect of increasing the competitiveness by miniaturizing the TFT with high ions and improving the image quality with the low gate voltage.
기타, 본 발명의 요지에 벗어나지 않는 범위내에서 다양하게 변결하여 실시할 수 있다.In addition, it can carry out in various ways within the range which does not deviate from the summary of this invention.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036710A KR100770470B1 (en) | 2000-06-30 | 2000-06-30 | Method for forming gate electrode in liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036710A KR100770470B1 (en) | 2000-06-30 | 2000-06-30 | Method for forming gate electrode in liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002516A true KR20020002516A (en) | 2002-01-10 |
| KR100770470B1 KR100770470B1 (en) | 2007-10-26 |
Family
ID=19675024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036710A KR100770470B1 (en) | 2000-06-30 | 2000-06-30 | Method for forming gate electrode in liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100770470B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100925454B1 (en) * | 2002-08-14 | 2009-11-06 | 삼성전자주식회사 | Liquid crystal device |
| KR100955772B1 (en) * | 2003-06-20 | 2010-04-30 | 엘지디스플레이 주식회사 | A array substrate and the fabrication method for LCD |
| US8928564B2 (en) | 2010-05-10 | 2015-01-06 | Samsung Display Co., Ltd. | Pixel circuit of a flat panel display device and method of driving the same |
| US8988407B2 (en) | 2012-08-22 | 2015-03-24 | Samsung Display Co., Ltd. | Gate driving circuit and display apparatus having the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102287013B1 (en) | 2014-11-25 | 2021-08-06 | 삼성디스플레이 주식회사 | Thin film transistor, organic light emitting diode display including the same and manufacuring method thereof |
| KR102276118B1 (en) | 2014-11-28 | 2021-07-13 | 삼성디스플레이 주식회사 | Thin film transistor and organic light emitting diode display including the same |
| KR102660292B1 (en) | 2016-06-23 | 2024-04-24 | 삼성디스플레이 주식회사 | Thin film transistor array panel and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247628B1 (en) * | 1996-10-16 | 2000-03-15 | 김영환 | Liquid crystal display element and its manufacturing method |
| KR100275932B1 (en) * | 1997-10-21 | 2000-12-15 | 구본준 | Lcd device and manufacturing method threrof |
| KR100267995B1 (en) * | 1997-10-30 | 2000-10-16 | 구자홍 | Lcd and its fabrication method |
| KR20000014691A (en) * | 1998-08-24 | 2000-03-15 | 김영환 | Method for manufacturing a lcd |
-
2000
- 2000-06-30 KR KR1020000036710A patent/KR100770470B1/en active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100925454B1 (en) * | 2002-08-14 | 2009-11-06 | 삼성전자주식회사 | Liquid crystal device |
| KR100955772B1 (en) * | 2003-06-20 | 2010-04-30 | 엘지디스플레이 주식회사 | A array substrate and the fabrication method for LCD |
| US8928564B2 (en) | 2010-05-10 | 2015-01-06 | Samsung Display Co., Ltd. | Pixel circuit of a flat panel display device and method of driving the same |
| US8988407B2 (en) | 2012-08-22 | 2015-03-24 | Samsung Display Co., Ltd. | Gate driving circuit and display apparatus having the same |
| US9245489B2 (en) | 2012-08-22 | 2016-01-26 | Samsung Display Co., Ltd. | Gate driving circuit and display apparatus having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100770470B1 (en) | 2007-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320221B1 (en) | TFT-LCD having a vertical thin film transistor | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2009139929A (en) | Thin film transistor substrate, liquid crystal display device including same, and its manufacturing method | |
| US20090147165A1 (en) | Display panel and method of manufacturing the same | |
| KR101969568B1 (en) | Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof | |
| KR101085451B1 (en) | Tft substrate for display apparatus and manufacturing method of the same | |
| US8748892B2 (en) | Thin film transistor and method for fabricating the same | |
| CN113467145A (en) | Array substrate, manufacturing method and display panel | |
| KR20020002516A (en) | Method for forming gate electrode in liquid crystal display device | |
| KR20020005152A (en) | Method of patterning Transpatent Conductive Film | |
| US20050037528A1 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| US8059221B2 (en) | Liquid crystal display and manufacturing method of the same | |
| KR20060094688A (en) | Thin film transistor of liquid crystal display | |
| JPH10133234A (en) | Liquid crystal display device | |
| KR101097675B1 (en) | Thin film transistor and fabricating method thereof | |
| KR101969567B1 (en) | Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof | |
| KR100397672B1 (en) | an array panel for liquid crystal display and manufacturing method thereof | |
| KR100599958B1 (en) | Method of manufacturing lcd having high aperture ratio and high transmittance | |
| JPH04264527A (en) | Active matrix substrate | |
| KR100466393B1 (en) | Thin film transistor liquid crystal display | |
| JP3308100B2 (en) | TFT type liquid crystal display | |
| KR100798311B1 (en) | Wire structure of display device and liquid crystal display device | |
| KR100654776B1 (en) | liquid crystal display device | |
| KR20000045306A (en) | Method for fabricating tft lcd device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061227 Effective date: 20070629 Free format text: TRIAL NUMBER: 2006101011213; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061227 Effective date: 20070629 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140919 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160920 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 12 |