JPH04121787A - Display system - Google Patents
Display systemInfo
- Publication number
- JPH04121787A JPH04121787A JP2241086A JP24108690A JPH04121787A JP H04121787 A JPH04121787 A JP H04121787A JP 2241086 A JP2241086 A JP 2241086A JP 24108690 A JP24108690 A JP 24108690A JP H04121787 A JPH04121787 A JP H04121787A
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- crt
- flat
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 239000000872 buffer Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔発明の目的］
（産業上の利用分野）
この発明は、ＣＲＴ装置とフラット・ディスプレイ装置
に同一の画像を同時に表示することのできる表示装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a display device that can simultaneously display the same image on a CRT device and a flat display device.
（従来の技術）
マンマシンインターフェースの中核となる表示装置に益
々高度な機能が要求されるようになった。(Prior Art) Display devices, which are the core of man-machine interfaces, are increasingly required to have sophisticated functions.
多色表示、マルチウィンドウ、画面分割等はその一例で
ある。また、パーソナル・コンピュータの分野における
表示装置においても例外ではなく、多色表示、マルチウ
ィンドウ、画面分割等の機能が要求される。特に、ラッ
プトツブタイプのパーソナルコンピュータの分野では、
表示デバイスとして通常、プラズマ・デイスプレィ、Ｌ
ＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ
） 、Ｐ Ｄ Ｐ （Ｐｌａｓ＋ｏａＤｉｓｐｌａき
Ｐａｎｅｌ ）等の色表示か出来ない、あるいは色表示
か困難なフラット・ディスプレイが接続される。このた
於、フラット・ディスプレイへの画像の表示と同時にそ
の表示内容かＣＲＴでも見れるような機能か必要である
。しかし、ＣＲＴとフラット・ディスプレイの表示タイ
ミングは異なる。このため、従来は、ＣＲＴとフラット
・ディスプレイにデータを同時表示するため、第２図に
示されるような構成を採用している。Examples include multicolor display, multi-window, and screen division. Furthermore, display devices in the field of personal computers are no exception, and are required to have functions such as multicolor display, multi-window, and screen division. Especially in the field of laptop-type personal computers,
The display device is usually a plasma display, L
CD (liquid crystal display)
), P D P (Plas + oaDispla
A flat display that cannot display color or has difficulty displaying color, such as a panel (Panel), is connected. In this case, it is necessary to have a function that allows images to be displayed on a flat display and the displayed contents to be viewed on a CRT at the same time. However, the display timings of CRT and flat displays are different. For this reason, conventionally, in order to display data simultaneously on a CRT and a flat display, a configuration as shown in FIG. 2 has been adopted.
以下、第２図を参照して従来例を説明する。A conventional example will be explained below with reference to FIG.
第２図は従来例を示すブロック図である。FIG. 2 is a block diagram showing a conventional example.
第２図の表示装置は、ディスプレイ・コントローラ２１
、ＣＲＴ２５、スクリーン・バッファ２２、フラット・
ディスプレイ２６とフラット・表示タイミング制御回路
２８から構成されている。The display device in FIG. 2 includes a display controller 21
, CRT25, screen buffer 22, flat
It consists of a display 26 and a flat display timing control circuit 28.
上記ディスプレイ・コントローラ２ユはＶＣ信号線２３
とＣＲＴ用同期信号線２７を介してＣＲＴ２５に接続さ
れている。また、ディスプレイ・コントローラ２１はＶ
Ｃ信号線２３を介して、スクリーン・バッファ２２に接
続されている。The above display controller 2 unit has VC signal line 23
and is connected to the CRT 25 via a CRT synchronization signal line 27. In addition, the display controller 21
It is connected to the screen buffer 22 via a C signal line 23.
ディスプレイ・コントローラ２１は画面情報信号（ＶＣ
信号）を発生し、このＶＣ信号をＶＣ信号線２３を介し
てＣＲＴ２５に伝送する。また、ディスプレイ・コント
ローラ２ユはＣＲＴ２５の表示タイミング信号を発生し
、この表示タイミング信号をＣＲＴ用同期信号線２７を
介して、ＣＲＴ２５に伝送する。The display controller 21 receives a screen information signal (VC
This VC signal is transmitted to the CRT 25 via the VC signal line 23. The display controller 2 also generates a display timing signal for the CRT 25, and transmits this display timing signal to the CRT 25 via the CRT synchronization signal line 27.
上記スクリーン・バッファ２２は、通常２ボー二Ｓ
トＲＡＭから構成され、ｃＲ？Ｔｈに圧力された画面情
報をバッファリングし、記憶した画面情報をＶＤ信号線
２４を介して、フラット・ディスプレイ２６に供給する
。また、スクリーン・バッファ２２はフラット・表示タ
イミング制御回路２８にも接続されている。スクリーン
・バッファ２２はフラット・ディスプレイ２６用のデイ
スプレィ・タイミングで画面情報（ＶＤ信号）を送出す
るためのバッファである。The screen buffer 22 is usually composed of a 2-bit RAM, and includes a cR? The screen information pressed by Th is buffered and the stored screen information is supplied to the flat display 26 via the VD signal line 24. Screen buffer 22 is also connected to flat display timing control circuit 28. The screen buffer 22 is a buffer for transmitting screen information (VD signal) at display timing for the flat display 26.
フラット・−表示タイミング制御
回路２８はフラットー−−用同期信号線２９を介してフ
ラット・ディスプレイ２６に接続されている。フラット
− 表示タイミ喜
ング制御回路２８はフラット・ディスプレイの表示のタ
イミングを制御する回路である。The flat display timing control circuit 28 is connected to the flat display 26 via a flat synchronization signal line 29. The flat-display timing control circuit 28 is a circuit that controls the display timing of the flat display.
次に従来の表示装置の動作を説明する。Next, the operation of the conventional display device will be explained.
ディスプレイ・コントローラ２１は、ＶＣ信号線２３を
介してＶＣ信号をＣＲＴ２５に伝送し、ＣＲＴ用同期信
号線２７を介してＣＲＴ用同期信号をＣＲＴ２５に伝送
する。ディスプレイ・コントローラ２１からＶＣ信号を
受信したスクリーン≦
・バッファ２２はＣＲＴ用に出力されたＶＣ信号を一旦
、バッファリングする。スクリーン・バッファ２２はフ
ラット表示タイミング制御回路２８で生成された表示タ
イミング信号を受信する。この表示タイミング信号に同
期してスクリーン・バッファ２２はバッファリングされ
たＶＣ信号を別ポートから出力し、フラット・ディスプ
レイ２６に送出する。The display controller 21 transmits a VC signal to the CRT 25 via a VC signal line 23 and a CRT sync signal to the CRT 25 via a CRT sync signal line 27. Screen receiving the VC signal from the display controller 21≦ - The buffer 22 temporarily buffers the VC signal output for the CRT. Screen buffer 22 receives display timing signals generated by flat display timing control circuit 28. In synchronization with this display timing signal, the screen buffer 22 outputs the buffered VC signal from another port and sends it to the flat display 26.
（発明か解決しようとする課題）
上述した従来例においてアプリケーション・プログラム
を実行するには、スクリーン・バッファ材ならびに、そ
の制御回路か必要となる。(Problem to be Solved by the Invention) In order to execute an application program in the conventional example described above, a screen buffer material and its control circuit are required.
従ってハードウェア量か多くなるといった欠点を有して
いる。また、ＣＲＴの画面情報信号を実時間でバッファ
リングできるだけのビット幅をスクリーンバッファに持
てばＣＲＴの表示と同等の画質の画面表示がフラット・
ディスプレイ上にてきるか、現実的にはハードウェア量
か多くなる。Therefore, it has the disadvantage that the amount of hardware increases. In addition, if the screen buffer has a bit width that is sufficient to buffer the CRT screen information signal in real time, a flat screen display with the same image quality as a CRT display can be achieved.
It will either be on the display or, realistically, it will require more hardware.
このため、従来はビット幅を少なくして何フレームかお
きに画面情報信号をスクリーン・バッファに書込む方式
をとっている。このため、従来の表示装置では、画像か
フレーム単位に間引かれてスムーズな動きの表示ができ
ないといった欠点を有していｔ二。For this reason, a conventional method has been adopted in which the bit width is reduced and the screen information signal is written into the screen buffer every few frames. For this reason, conventional display devices have the disadvantage that images are thinned out frame by frame, making it impossible to display smooth movements.
この発明は上記事情に鑑みてなされたものであり、ＣＲ
Ｔとフラット・ディスプレイに同内容を同時表示する際
、フラット・ディスプレイにより自然な動画を表示でき
、かつこれを少ないノー−ドウエア量で実現する表示シ
ステムを提供することを目的とする。This invention was made in view of the above circumstances, and CR
To provide a display system capable of displaying natural moving images on a flat display when displaying the same content on a T and a flat display at the same time, and realizing this with a small amount of nodeware.
［発明の構成］
（課題を解決するための手段）
本発明の表示／ステムは、表示タイミング信号とＣＲＴ
表示用の画像情報信号を生成し、出力するディスプレイ
・コントローラと、上記ディスプレイ・コントローラか
らの画像情報信号と表示タイミング信号を受けて表示タ
イミング信号と画像情報信号に応答して、画像を表示す
るＣＲＴ装置と、上記ディスプレイ・コントローラから
の画像情報信号を受けて、受けた画像情報信号をデイス
プレィ表示用のビデオ信号に変換し、出力するビデオ変
換回路と、上記ディスプレイ・コントローラからの表示
タイミング信号とビデオ変換回路からのビデオ信号を受
けて、表示タイミング信号とビデオ信号を表示するフラ
ット・ディスプレイ装置とを具備するＣＲＴ装置とフラ
ット・ディスプレイ装置か同時に同一内容の表示が可能
なことを特徴とする。[Structure of the Invention] (Means for Solving the Problems) The display/stem of the present invention uses a display timing signal and a CRT.
A display controller that generates and outputs an image information signal for display, and a CRT that receives an image information signal and a display timing signal from the display controller and displays an image in response to the display timing signal and the image information signal. a video conversion circuit that receives an image information signal from the display controller, converts the received image information signal into a video signal for display display, and outputs the video signal; and a display timing signal and video signal from the display controller. The present invention is characterized in that a CRT device and a flat display device, which are equipped with a display timing signal and a flat display device that receives a video signal from a conversion circuit and displays the video signal, can simultaneously display the same content.
（作 用）
本発明の表示システムでは、複数の表示デバイスで同一
の表示データを同時表示する際、表示デバイス側で表示
タイミングを統一する。これにより、表示システムはＣ
ＲＴとフラット・ディスプレイ用に、同し表示タイミン
グ信号を生成して供給すると共に、デイスプレィ・デー
タ等を各々の表示デバイスに送圧する。このため、フラ
ット−デイスプレィ装置に自然な動画表示かでき、かつ
最小のハードウェア量でＣＲＴとフラット・ディスプレ
イの同時表示を実現する。(Function) In the display system of the present invention, when displaying the same display data simultaneously on a plurality of display devices, the display timing is unified on the display device side. This allows the display system to
It generates and supplies the same display timing signals for RT and flat displays, and also sends display data, etc. to each display device. Therefore, a natural moving image can be displayed on a flat display device, and simultaneous display on a CRT and a flat display can be realized with a minimum amount of hardware.
このことにより、スクリーンバッファ及びその制御回路
等の余分なハードウェアか不要となり、ＣＲＴとフラッ
ト・ディスプレイに内容を同時表示する際、フラット・
ディスプレイ側の表示において、より自然な動画の表示
が可能となる。This eliminates the need for extra hardware such as screen buffers and their control circuits, making it possible to display content on a CRT and flat display simultaneously.
It is possible to display more natural moving images on the display side.
（実施例）
まず、この発明に係る表示システムの概要を簡単に説明
する。(Example) First, the outline of the display system according to the present invention will be briefly explained.
近年、デイスプレィの表示タイミングか所定規格のアナ
ログモニタの表示タイミングに世界的に標準化されつつ
ある。このような背景から、フラット・ディスプレイの
表示タイミングをアナログモニタにあわせる。これによ
り、従来のスクリーン・バッファという余分なメモリが
不要で、ＣＲＴとフラット・ディスプレイにおける画像
の同時表示を実現するのが本発明の特徴である。In recent years, the display timing of a display or the display timing of an analog monitor according to a predetermined standard is becoming standardized worldwide. Against this background, the display timing of the flat display is adjusted to match that of the analog monitor. As a result, a feature of the present invention is that images can be displayed simultaneously on a CRT and a flat display without the need for extra memory such as a conventional screen buffer.
以下、第１図を使用して本発明の実施例について説明す
る。Embodiments of the present invention will be described below using FIG.
第１図は本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
第１図の表示装置には、ディスプレイ・コントローラ１
１、ＣＲＴ１５、ビデオ変換回路１８ととする）を発生
する。上記同期信号は表示タイミングを決定する信号で
あり、ＶＣ信号は表示される画像を決定する信号である
。The display device in FIG. 1 includes a display controller 1
1, CRT 15, and video conversion circuit 18). The synchronization signal is a signal that determines the display timing, and the VC signal is a signal that determines the image to be displayed.
ディスプレイ・コントローラ１１はＶＣ信号線１３と同
期信号線１７によって、ＣＲＴ１５と接続されている。The display controller 11 is connected to the CRT 15 by a VC signal line 13 and a synchronization signal line 17.
ＶＣ信号線１３はＣＲＴ１５用のＶＣ信号が伝送される
信号線である。同期信号線１７はＣＲＴ用同期信号か伝
送される信号線である。上記同期信号は表示タイミング
をきめる同期信号である。The VC signal line 13 is a signal line through which a VC signal for the CRT 15 is transmitted. The synchronizing signal line 17 is a signal line through which a CRT synchronizing signal is transmitted. The synchronization signal is a synchronization signal that determines the display timing.
また、ディスプレイ・コントローラー１はビデオ変換回
路１８にＶＣ信号線を介して接続されている。上記ビデ
オ変換回路１８はＣＲＴ１５用のＶＣ信号をフラット・
ディスプレイ１６用の画面情報の信号（以下、ｒＶＤＶ
Ｄ信号する）に変換する。Further, the display controller 1 is connected to a video conversion circuit 18 via a VC signal line. The video conversion circuit 18 converts the VC signal for the CRT 15 into a flat
Screen information signal for display 16 (rVDV
D signal).
上記ビデオ変換回路１８はＶＤ信号線１４を介して、フ
ラット・ディスプレイ１６に接続されている。上記ＶＤ
信号線１４はＶＤ信号か伝送されまた、フラット・ディ
スプレイ１６はＣＲＴ用同期信号線１７を介して、ディ
スプレイ・コントローラ１１に接続されている。The video conversion circuit 18 is connected to the flat display 16 via the VD signal line 14. The above VD
A VD signal is transmitted through the signal line 14, and the flat display 16 is connected to the display controller 11 via a CRT synchronization signal line 17.
以下、上記実施例に係る表示システムの動作にＶＣ信号
を発生し、ＶＣ信号線１３を介して、ＣＲＴ１５とビデ
オ変換回路１８に伝送する。ビデオ変換回路１８は、ビ
デオ変換回路１８内に設けられた図示せぬカラーパレッ
トレジスタ等を用いて、ディスプレイ・コントローラ１
１から伝送されたＶＣ信号を、フラット・ディスプレイ
１６用のＶＤ信号に変換する。Thereafter, a VC signal is generated for the operation of the display system according to the above embodiment, and is transmitted to the CRT 15 and the video conversion circuit 18 via the VC signal line 13. The video conversion circuit 18 uses a color palette register (not shown) provided in the video conversion circuit 18 to convert the display controller 1
The VC signal transmitted from 1 is converted into a VD signal for flat display 16.
また、ディスプレイーコントローラユ１はＣＲＴ１５及
びフラット・ディスプレイ１６用の同期信号を発生し、
同期信号線１７を介してＣＲＴ１５及びフラット・ディ
スプレイ１６に同期信号を伝送する。尚、ＣＲＴ１５と
フラット・ディスプレイ１６に伝送された同期信号は同
一の信号なので、ＣＲＴ１５とフラット・ディスプレイ
１６における画像の表示タイミングは同一になる。The display controller 1 also generates synchronization signals for the CRT 15 and flat display 16,
A synchronizing signal is transmitted to the CRT 15 and flat display 16 via a synchronizing signal line 17. Incidentally, since the synchronization signals transmitted to the CRT 15 and the flat display 16 are the same signal, the image display timings on the CRT 15 and the flat display 16 are the same.
ＣＲＴ１５はディスプレイ・コントローラ１１からの同
期信号とＶＣ信号に応答して、画像を表示する。また、
フラット・ディスプレイ１６は上記ディスプレイ・コン
トローラ１１からの同期信号とビデオ変換回路１８から
のＶＤ信号を受けて、同期信号に従ってＶＤ信号に応答
して画像を表示する。The CRT 15 displays images in response to a synchronization signal and a VC signal from the display controller 11. Also,
The flat display 16 receives a synchronization signal from the display controller 11 and a VD signal from the video conversion circuit 18, and displays an image in response to the VD signal according to the synchronization signal.
上記の構成では、フラット・ディスプレイ１６の動作タ
イミングをＣＲＴ１５の動作タイミングに合わせたので
、余分なメモリが不要となり、ＣＲＴ１５とフラット・
ディスプレイ１６に同時に同一内容の表示かできる。In the above configuration, since the operation timing of the flat display 16 is matched to the operation timing of the CRT 15, no extra memory is required, and the flat display 16 and the flat
The same content can be displayed on the display 16 at the same time.
尚、本発明は上記実施例に限定されるものではなく、種
々の変更が可能である。Note that the present invention is not limited to the above embodiments, and various modifications are possible.
［発明の効果］
以上説明のように本発明によれば以下に列挙する効果が
得られる。[Effects of the Invention] As explained above, according to the present invention, the following effects can be obtained.
（〕）スクリーンバッファ及びその制御回路等余分なハ
ードウェアか不要となる。(]) Extra hardware such as a screen buffer and its control circuit is not required.
（２）ＣＲＴとフラットデイスプレィに同一の内容を同
時表示する際、フラットデイスプレィ側の表示において
、より自然な動画の表示を実現することができる。(2) When the same content is displayed simultaneously on a CRT and a flat display, a more natural moving image can be displayed on the flat display.
第１図は本発明の実施例を示すブロック図、第２図は従
来例を示すブロック図である。
１１、・ディスプレイ・コントローラ、１５・ＣＲＴ、
１６・フラット・ディスプレイ、１８・・・ビデオ変換
回路。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional example. 11.Display controller, 15.CRT,
16.Flat display, 18...Video conversion circuit.
Claims (1)
成し、出力するディスプレイ・コントローラと、 上記ディスプレイ・コントローラからの画像情報信号と
表示タイミング信号を受けて表示タイミング信号と画像
情報信号に応答して、画像を表示するＣＲＴ装置と、 上記ディスプレイ・コントローラからの画像情報信号を
受けて、受けた画像情報信号をフラット・ディスプレイ
表示用のビデオ信号に変換し、出力するビデオ変換回路
と、 上記ディスプレイ・コントローラからの表示タイミング
信号とビデオ変換回路からのビデオ信号を受けて、表示
タイミング信号とビデオ信号に応答して画像を表示する
フラット・ディスプレイ装置と、 を具備するＣＲＴ装置とフラット・ディスプレイ装置で
同時に同一内容の表示が可能なことを特徴とする表示シ
ステム。[Scope of Claims] A display controller that generates and outputs a display timing signal and an image information signal for CRT display, and a display controller that receives the image information signal and display timing signal from the display controller and generates a display timing signal and image information. A CRT device that displays an image in response to a signal, and a video conversion circuit that receives an image information signal from the display controller, converts the received image information signal into a video signal for flat display display, and outputs the video signal. and a flat display device that receives a display timing signal from the display controller and a video signal from the video conversion circuit and displays an image in response to the display timing signal and the video signal. - A display system characterized by the ability to simultaneously display the same content on a display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241086A JPH04121787A (en) | 1990-09-13 | 1990-09-13 | Display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241086A JPH04121787A (en) | 1990-09-13 | 1990-09-13 | Display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04121787A true JPH04121787A (en) | 1992-04-22 |
Family
ID=17069082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2241086A Pending JPH04121787A (en) | 1990-09-13 | 1990-09-13 | Display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04121787A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7623126B2 (en) | 1996-06-28 | 2009-11-24 | Nvidia Corporation | Method and apparatus for asynchronous display of graphic images |
-
1990
- 1990-09-13 JP JP2241086A patent/JPH04121787A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7623126B2 (en) | 1996-06-28 | 2009-11-24 | Nvidia Corporation | Method and apparatus for asynchronous display of graphic images |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642498A (en) | System for simultaneous display of multiple video windows on a display device | |
| US5943064A (en) | Apparatus for processing multiple types of graphics data for display | |
| EP0744731B1 (en) | Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer | |
| US4996598A (en) | Apparatus for processing video signal | |
| JPH05150219A (en) | Method and apparatus for displaying rgb and synchronized video signal without auxiliary frame memory | |
| KR100304899B1 (en) | Apparatus and method for displaying out of range video of monitor | |
| JPH04121787A (en) | Display system | |
| KR100382956B1 (en) | Image Processor and Image Display | |
| JPH02137070A (en) | Picture processor | |
| JPH1020844A (en) | Image processor and personal computer | |
| JP3536373B2 (en) | Video display device | |
| KR100386582B1 (en) | Monitor for embodying double window and PIP | |
| JP2001169311A (en) | Image comparator | |
| JPH11338408A (en) | Scan converter | |
| JPH04261589A (en) | Graphic display device | |
| JPH0683294A (en) | Display control device | |
| KR100284179B1 (en) | VG-Mode Graphic Data Converter | |
| JPH0728434A (en) | Image display device | |
| JPS59214077A (en) | Image display system | |
| JPH0535248A (en) | Video display device | |
| JPH0887247A (en) | Image display device | |
| JPH08314682A (en) | Method and device for display control | |
| JPH01143580A (en) | Teletext receiver | |
| JPH01142597A (en) | Double-screen simultaneous display controller | |
| JPH10319918A (en) | Video compression circuit |