JPH01143580A - Teletext receiver - Google Patents

Teletext receiver

Info

Publication number
JPH01143580A
JPH01143580A JP30240187A JP30240187A JPH01143580A JP H01143580 A JPH01143580 A JP H01143580A JP 30240187 A JP30240187 A JP 30240187A JP 30240187 A JP30240187 A JP 30240187A JP H01143580 A JPH01143580 A JP H01143580A
Authority
JP
Japan
Prior art keywords
signal
display
circuit
memory
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30240187A
Other languages
Japanese (ja)
Inventor
Yukio Takada
高田 幸男
Yoichi Ishibashi
洋一 石橋
Tomoji Kondo
近藤 友二
Hiroyasu Shinpo
新保 博康
Chika Fukuda
福田 親
Masaru Sakamoto
坂本 賢
Toyoaki Unemura
豊明 畝村
Hidemi Henmi
英身 逸見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30240187A priority Critical patent/JPH01143580A/en
Publication of JPH01143580A publication Critical patent/JPH01143580A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To attain the display of a superimposing pattern with an optional size by reading a data stored in a memory and estimating the superimposed area of a text picture depending on said data. CONSTITUTION:At first a video input A is given to a synchronizing separator circuit 4 to generate a horizontal synchronizing signal H and a vertical synchronizing signal V and gives them to a display control circuit 10. Furthermore, the signal H is given to a clock generating circuit 1 to generate a clock signal synchronously with the signal H, which is given to the circuit 10. The circuit 10 frequency-divides the clock signal to generate a 6-bit horizontal address signal synchronously with the signal 11. As a vertical address signal, the signal H is subject to frequency division and the 6-bit address signal is generated synchronously with the signal V. Then the memory 12 is accessed by the address in 6-bit both horizontal and vertical directions, then the data is read and the display position on the screen is controlled in the minimum display unit of mini-block.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はスーパーインポーズ表示を行なう文字放送受信
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a teletext receiving apparatus that performs superimposed display.

従来の技術 近年、文字放送が実用化され各家庭に普及しつつある。Conventional technology In recent years, teletext has been put into practical use and is becoming widespread in every household.

とシわけスーパーインポーズ表示は、テレビシロン受像
機の画像を見ながら文字情報を見ることができるので便
利である。文字放送のスーパーインポーズ表示はプロト
コ〜ルで決められた表示の他に、受信機で強制的にスー
パーインポーズする方法も使用されている。まだ文字情
報の水平方向、垂直方向の表示領域を縮小してスーパー
インポーズを行ない、メインのテレビ画像の表示に妨げ
にならないような方法もとられている。
The superimposed display is convenient because it allows you to view text information while viewing the image on the television receiver. For superimposed display of teletext broadcasts, in addition to the display determined by the protocol, a method of forcibly superimposing on the receiver is also used. Some methods are still being used to reduce the horizontal and vertical display area of text information and superimpose it so that it does not interfere with the display of the main television image.

以下、図面を参照しながら上述したような従来の文字放
送受信装置について説明を行う。
Hereinafter, a conventional teletext receiver as described above will be explained with reference to the drawings.

第5図は従来の文字放送受信機のスーパーインポーズ部
のブロック図を示している。第5図において、1はクロ
ック発生回路で同期分離回路4で同期分離された水平同
期信号に同期して、水平同期信号の約364倍の周波数
である5、72MHzのクロックを発生している。2は
表示タイミング発生回路で、クロック発生回路1で作成
したクロックを入力して、水平同期信号、垂直同期信号
に同期した表示用信号を発生している。この表示用信号
はテレビの画面上で見るならば、第3図(ホ)に示すよ
うな枠で囲まれた領域をテレビ画像を表示してる画面上
に形成する信号である。表示タイミング発生回路2の出
力は切替回路3に加わ見られ、この切替回路3よりRG
Bで入力される映像信号(イ)と、映像信号に同期した
文字情報の文字画信号(ロ)とを切替えて、RGBでス
ーパーインポーズ出力(ハ)に出力される。これらの信
号をテレビ画面で見れば、第3図のようになり、テレビ
画像中に文字画情報がスーパーインポーズされて見える
。また第3図(ホ)の文字画情報の部分は、従来テレビ
画面の全面を使用して表示すべき文字情報を、縮少して
表示すればその情報伝達の効果はさらに上がる。
FIG. 5 shows a block diagram of a superimposing section of a conventional teletext receiver. In FIG. 5, a clock generation circuit 1 generates a clock of 5.72 MHz, which is about 364 times the frequency of the horizontal synchronization signal, in synchronization with the horizontal synchronization signal synchronously separated by the synchronization separation circuit 4. Reference numeral 2 denotes a display timing generation circuit which inputs the clock generated by the clock generation circuit 1 and generates a display signal synchronized with the horizontal synchronization signal and the vertical synchronization signal. When viewed on a television screen, this display signal is a signal that forms an area surrounded by a frame as shown in FIG. 3 (E) on the screen displaying the television image. The output of the display timing generation circuit 2 is added to the switching circuit 3, and from this switching circuit 3 RG
The video signal inputted at B (a) and the character image signal of character information synchronized with the video signal (b) are switched and outputted as superimposed output (c) in RGB. If these signals are viewed on a television screen, it will look like the one shown in FIG. 3, and the character image information will appear to be superimposed on the television image. Furthermore, in the text image information portion of FIG. 3(e), the effect of information transmission will be further enhanced if the text information, which conventionally should be displayed using the entire surface of the television screen, is reduced and displayed.

発明が解決しようとする問題点 しかしながら上記のような構成では、スーパーインポー
ズの際に、文字情報を表示すべき位置及び大きさが第6
図に示す表示タイミング発生回路2から出力されるタイ
ミングを指定する信号により固定されてしまう欠点があ
った。
Problems to be Solved by the Invention However, in the above configuration, when superimposing, the position and size of character information to be displayed are
There is a drawback that the timing is fixed by a signal specifying the timing output from the display timing generation circuit 2 shown in the figure.

本発明は上記問題点に鑑み、スーパーインポーズ表示の
際に文字画像の表示位置及び大きさを自由に設笈できる
ようにした文字放送受信機を提供することを目的とする
ものである。
SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to provide a teletext receiver in which the display position and size of character images can be freely set during superimposed display.

問題点を解決するための手段 この目的を達成するために本発明の文字放送受信装置は
、クロック発生回路、表示制御回路、メモリ、同期分離
回路、切替回路から構成されておシ、同期信号に同期し
た表示アドレス信号ならびに表示タイミング信号によっ
て画面上にスーパーインポーズ表示する表示領域を可変
設定できるようKしたものである。
Means for Solving the Problems To achieve this object, the teletext receiving device of the present invention comprises a clock generation circuit, a display control circuit, a memory, a synchronization separation circuit, and a switching circuit. The display area to be superimposed on the screen can be variably set using synchronized display address signals and display timing signals.

作  用 上記構成によって、テレビ画面の任意の位置にスーパー
インポーズ表示したいときは、該当する領域のメモリに
データを書くことにより、表示制御回路でテレビ画面に
同期した信号に再生して切換回路に加えて、映像入力と
文字画入力を切換えて、スーパーインポーズ表示するこ
とができる。
Operation With the above configuration, when you want to display a superimposed display at any position on the TV screen, by writing data to the memory in the corresponding area, the display control circuit reproduces the signal in synchronization with the TV screen and sends it to the switching circuit. In addition, it is possible to switch between video input and character image input for superimposed display.

実施例 以下、本発明の一実施例の文字放送受信装置について図
面を参照しながら説明する。第1図は本発明の一実施例
における文字放送受信装置の構成を示すブロック図であ
る。なお、第6図に示された従来の構成と同様のものに
ついては同符号を付してその詳細な説明を省略する。
Embodiment Hereinafter, a teletext receiver according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a teletext receiver according to an embodiment of the present invention. Components similar to the conventional configuration shown in FIG. 6 are given the same reference numerals, and detailed explanation thereof will be omitted.

第1図において、1はクロック発生回路、3は切換回路
、4は同期分離回路、(イは映像入力、仲)は文字画入
力で、以上は第3図の構成と同じである。1oは表示制
御回路で、同期分離回路4で同期分離された水平同期信
号、垂直同期信号と、クロック発生回路1で作られたク
ロックを入力としている。11は制御回路で、演算処理
装置(以下CPUと略す)を使用している。12はリー
ドライト可能なメモリでランダムアクセスメモリ(以下
RAMと略す)を使用している。
In FIG. 1, 1 is a clock generation circuit, 3 is a switching circuit, 4 is a synchronization separation circuit, (a is a video input, middle) is a character image input, and the above configuration is the same as that in FIG. 3. Reference numeral 1o denotes a display control circuit which receives as input the horizontal synchronizing signal and vertical synchronizing signal synchronously separated by the synchronous separating circuit 4, and the clock generated by the clock generating circuit 1. 11 is a control circuit that uses an arithmetic processing unit (hereinafter abbreviated as CPU). 12 is a readable/writable memory that uses a random access memory (hereinafter abbreviated as RAM).

以上のように構成された文字放送受信装置について、以
下その動作について説明する。まず映像入力印を同期分
離回路4に入力して、水平同期信号H9垂直同期信号V
を作成して、表示制御回路10に加える。さらに水平同
期信号Hをクロック発生回路1に加え、水平同期信号H
に同期した略々5.73 MHz  のクロック信号を
、ゲーテイドオシレータ方式で作成して、表示制御回路
1oに加える。表示制御回路’10は、クロック信号を
分周し、水平同期信号に同期した6ビツトの水平方向の
アドレス信号を発生する。また垂直方向のアドレス信号
は、水平同期信号Hを分周し、かつ垂直同期信号Vに同
期させて6ビツトのアドレス信号を発生させる。このア
ドレス信号について第2図を用いてさらに説明する。本
実施例では、水平方向は4ビツト分、垂直方向は4水平
走査期間を1ミニブロツクとして、表示の最少単位とし
ている。
The operation of the teletext receiving apparatus configured as described above will be described below. First, the video input mark is input to the synchronization separation circuit 4, and the horizontal synchronization signal H9 and the vertical synchronization signal V
is created and added to the display control circuit 10. Furthermore, the horizontal synchronization signal H is added to the clock generation circuit 1, and the horizontal synchronization signal H
A clock signal of approximately 5.73 MHz synchronized with is generated using a gated oscillator method and applied to the display control circuit 1o. The display control circuit '10 divides the clock signal and generates a 6-bit horizontal address signal synchronized with the horizontal synchronization signal. Further, as for the vertical address signal, a 6-bit address signal is generated by frequency-dividing the horizontal synchronizing signal H and synchronizing with the vertical synchronizing signal V. This address signal will be further explained using FIG. 2. In this embodiment, one miniblock is 4 bits in the horizontal direction and 4 horizontal scanning periods in the vertical direction, which is the minimum unit of display.

文字放送の画面では、水平方向は248ドツト、垂直方
向は204ラインで表示されるので、全体では3162
のミニブロックに分割できる。従って1ミニブロツクを
メモリの1ビツトに割当てれば、3162ビツトのメモ
リでそのアドレス指定に対応させることができる。そこ
でメモリ12を水平方向6ビツト、垂直方向6ビツトの
アドレスでアクセスして読み出せば最少表示単位が第2
図のミニブロックの単位で画面上の表示位置が制御され
る。制御回路11はメモリ12にアドレス指定して「o
」か「1」の信号を記録するためのものである。表示制
御回路10がメモリ12をアクセスしている以外の期間
に、制御回路11がメモリ12をアクセスし、信号を記
録している。その期間として、第4図に示す文字画像の
表示画面以外の画面領域に対応する期間が使用される。
On a teletext screen, 248 dots are displayed horizontally and 204 lines are displayed vertically, so the total number of dots is 3162.
It can be divided into mini-blocks. Therefore, if one miniblock is assigned to one bit of memory, 3162 bits of memory can correspond to that address specification. Therefore, if the memory 12 is accessed and read using an address of 6 bits in the horizontal direction and 6 bits in the vertical direction, the minimum display unit will be the second
The display position on the screen is controlled in units of mini-blocks in the diagram. The control circuit 11 addresses the memory 12 and writes "o".
” or “1” signals. During periods other than when the display control circuit 10 is accessing the memory 12, the control circuit 11 accesses the memory 12 and records signals. As the period, a period corresponding to a screen area other than the character image display screen shown in FIG. 4 is used.

メモリ12の出力を表示制御回路1oで作成した信号(
表示アドレス信号1表示タイミング信号)を切換回路3
に加えると、第3図のように(ホ)の部分に文字画像が
表示され、それ以外の部分にはテレビ画像が表示される
。またメモリ12の内容を更新すれば第4図に示すよう
に、テレビは水平走査期間約62.7μB、垂直走査期
間約15.5msの間でテレビ画像が見えて、そのうち
文字画は最大水平期間的43.3.1111 、垂直期
間12.95m5の範囲で見ることができ、しかも第3
図のように任意の大きさに縮少もできる。通常第1図(
ロ)に示す文字画を作成する場合、前記のメモリ等が使
用されしかもR,G、B等のカラーを構成する要素は水
平方向4ドツト、垂直方向4ライン分の着色単位であり
、回路の共用化がはかれ、コストダウンを図ることが可
能となる。尚本実施例では水平、垂直それぞれ4ドツト
×4ライン分としたが、水平。
The output of the memory 12 is converted into a signal (
display address signal 1 display timing signal) switching circuit 3
In addition, as shown in FIG. 3, a character image is displayed in the part (e), and a television image is displayed in the other parts. Furthermore, if the contents of the memory 12 are updated, as shown in FIG. Target 43.3.1111 can be seen over a vertical period of 12.95 m5, and the third
It can also be reduced to any size as shown in the figure. Usually Figure 1 (
When creating the character stroke shown in b), the above-mentioned memory, etc. is used, and the elements constituting colors such as R, G, and B are colored units of 4 dots in the horizontal direction and 4 lines in the vertical direction, and the circuit Sharing can be achieved and costs can be reduced. In this embodiment, the horizontal and vertical lines are each 4 dots x 4 lines, but the horizontal.

垂直それぞれ1ドツト×1ラインも容易に達成できる。1 dot x 1 line in each vertical direction can be easily achieved.

以上のように本実施例によれば、メモリ12に記録され
た信号をテレビ画像と文字画像の切換信号に使用し、文
字画像の表示領域を指定することにより、任意の大きさ
の文字画をスーパーインポーズすることができる。
As described above, according to this embodiment, the signal recorded in the memory 12 is used as the switching signal between the television image and the character image, and by specifying the display area of the character image, a character image of any size can be created. Can be superimposed.

発明の効果 以上のように本発明によれば、メモリに記録されたデー
タを読み出し、このデータによって文字画像のスーツ←
イ圀仁ズ領−域を推定することにより、任意の大きさの
スーパーインポーズ画面が表示でさ、その実用的効果は
大なるものがある。
Effects of the Invention As described above, according to the present invention, the data recorded in the memory is read out, and the suit of character images is created using this data.
By estimating the localization area, a superimposed screen of any size can be displayed, which has great practical effects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における文字放送受信装置の
ブロック図、第2図は本発明の表示構成単位を説明する
正面図、第3図、第4図は本発明の一表示例を示す正面
図、第6図は従来例を示すブロック図である。 1・・・・・・クロック発生回路、3・・・・・・切換
回路、4・・・・・・同期分離回路、1o・・・・・・
表示制御回路、11・・・・・・制御回路、12・・・
・・・メモリ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 
2 図 箪3図 第4図
FIG. 1 is a block diagram of a teletext receiver according to an embodiment of the present invention, FIG. 2 is a front view illustrating a display unit of the present invention, and FIGS. 3 and 4 are display examples of the present invention. The front view shown in FIG. 6 is a block diagram showing a conventional example. 1... Clock generation circuit, 3... Switching circuit, 4... Synchronization separation circuit, 1o...
Display control circuit, 11... Control circuit, 12...
···memory. Name of agent: Patent attorney Toshio Nakao and 1 other person
2 Illustration 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 入力テレビ映像信号から同期信号を作成する同期分離回
路と、同期信号に同期したn倍の周波数のクロック信号
を発生するクロック発生回路と、前記クロック信号を入
力として前記同期信号に同期した表示アドレス信号なら
びに表示タイミング信号を発生する表示制御回路と、メ
モリと、メモリの制御をする制御回路と、切替回路とを
備え、前記制御回路から前記メモリに記録されたデータ
を前記表示制御回路で発生する表示アドレス信号及び表
示タイミング信号に同期して読み出して前記切替回路の
切替制御端子に加え、前記切替回路の入力である映像信
号とこの映像信号に同期した文字画信号を前記切換制御
端子に加えられた信号で切替えて表示するとともに、ス
ーパーインポーズの位置を前記メモリに記録される領域
に応じて可変させるようにしたことを特徴とする文字放
送受信装置。
a synchronization separation circuit that creates a synchronization signal from an input television video signal; a clock generation circuit that generates a clock signal of n times the frequency synchronized with the synchronization signal; and a display address signal synchronized with the synchronization signal using the clock signal as input. and a display control circuit that generates a display timing signal, a memory, a control circuit that controls the memory, and a switching circuit, and a display that generates data recorded in the memory from the control circuit in the display control circuit. A video signal that is an input of the switching circuit and a character image signal synchronized with this video signal are read out in synchronization with the address signal and the display timing signal and added to the switching control terminal of the switching circuit. What is claimed is: 1. A teletext receiving device characterized in that the teletext receiving device is characterized in that the display is switched by a signal and the position of superimposition is varied according to the area recorded in the memory.
JP30240187A 1987-11-30 1987-11-30 Teletext receiver Pending JPH01143580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30240187A JPH01143580A (en) 1987-11-30 1987-11-30 Teletext receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30240187A JPH01143580A (en) 1987-11-30 1987-11-30 Teletext receiver

Publications (1)

Publication Number Publication Date
JPH01143580A true JPH01143580A (en) 1989-06-06

Family

ID=17908470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30240187A Pending JPH01143580A (en) 1987-11-30 1987-11-30 Teletext receiver

Country Status (1)

Country Link
JP (1) JPH01143580A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0570080U (en) * 1992-02-27 1993-09-21 三洋電機株式会社 Character control display
JPH06165139A (en) * 1992-11-18 1994-06-10 Sanyo Electric Co Ltd Closed caption decoder

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199376A (en) * 1981-06-03 1982-12-07 Hitachi Ltd Character graphic displaying circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199376A (en) * 1981-06-03 1982-12-07 Hitachi Ltd Character graphic displaying circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0570080U (en) * 1992-02-27 1993-09-21 三洋電機株式会社 Character control display
JPH06165139A (en) * 1992-11-18 1994-06-10 Sanyo Electric Co Ltd Closed caption decoder

Similar Documents

Publication Publication Date Title
US4599611A (en) Interactive computer-based information display system
EP0103982B2 (en) Display control device
JPH0423994B2 (en)
JPH05216463A (en) Picture data processor
JPH01296879A (en) Teletext receiving device
US6005630A (en) Method and apparatus for displaying images representing network application data along with interlaced images encoded in television signals.
JPH01143580A (en) Teletext receiver
JP2000221952A (en) Image display device
JPH0965374A (en) Three-dimensional picture recording device and three-dimensional picture reproducing device
JPH06180571A (en) Image processor
JP3247595B2 (en) LCD display video signal generator
JPH10510957A (en) Video data timing signal supply controller
JPH0470797A (en) Image signal composition device
JPH06165086A (en) Video signal processor
JP3007634B2 (en) Teletext receiver
JP2812731B2 (en) Video display device
JPH0370379A (en) Television signal converting device
JPH0286451A (en) Video printer
KR950004132B1 (en) Digital rgb encoder
JPS6118776B2 (en)
JP2994928B2 (en) Video printer
JPH0431892A (en) Video signal displaying device
JPH0781859A (en) Information display system for use in elevator system
JPS6047792B2 (en) 2-screen color television receiver
JPH08317314A (en) Image display device