JPH0330874Y2 - - Google Patents

Info

Publication number
JPH0330874Y2
JPH0330874Y2 JP1984036142U JP3614284U JPH0330874Y2 JP H0330874 Y2 JPH0330874 Y2 JP H0330874Y2 JP 1984036142 U JP1984036142 U JP 1984036142U JP 3614284 U JP3614284 U JP 3614284U JP H0330874 Y2 JPH0330874 Y2 JP H0330874Y2
Authority
JP
Japan
Prior art keywords
information
display
signal
alarm
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984036142U
Other languages
Japanese (ja)
Other versions
JPS60148986U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3614284U priority Critical patent/JPS60148986U/en
Publication of JPS60148986U publication Critical patent/JPS60148986U/en
Application granted granted Critical
Publication of JPH0330874Y2 publication Critical patent/JPH0330874Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 この考案は、アラーム時刻を報知するアラーム
機能付電子時計に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to an electronic watch with an alarm function that notifies an alarm time.

〔従来技術およびその問題点〕[Prior art and its problems]

従来、この種の電子時計においては、予め設定
されたアラーム時刻にアラーム報知を行うか否か
を外部スイツチで指定可能に構成されていると共
に、これによつて指定されたアラームON/OFF
のセツト状態は、時刻表示部に設けたシンボルマ
ーク表示体を点灯させることにより確認可能とな
つている。しかしながら、アラーム時刻設定時に
はシンボルマーク表示体によりアラームON/
OFF状態を確認しなければならないが、小さな
シンボルマークでは見落したり、見間違えるおそ
れがあつた。特に、指針表示部の他電子光学的表
示部を備えたコンビネーシヨンウオツチにおいて
は、電子光学的表示部は、極めて小さく、したが
つて、この電子光学的表示部に更にシンボルマー
ク表示体を設けると、極めて小さな表示となる。
Conventionally, this type of electronic clock has been configured so that an external switch can be used to specify whether or not to issue an alarm at a preset alarm time.
The set state of the time can be confirmed by lighting up the symbol mark display provided on the time display section. However, when setting the alarm time, the symbol mark indicates whether the alarm is ON or not.
It was necessary to confirm the OFF state, but with a small symbol, there was a risk of being overlooked or mistaken. Particularly in combination watches that are equipped with an electro-optical display section in addition to the pointer display section, the electro-optical display section is extremely small. , the display will be extremely small.

〔考案の目的〕[Purpose of invention]

この考案は、上記事情を背景になされたもの
で、その目的とするところは、アラームON/
OFFのセツト状態を電子光学的表示部に特別な
表示体を設けなくても効果的な表示によつて正確
に認識することができるアラーム機能付電子時計
を提供することにある。
This idea was developed against the background of the above circumstances, and its purpose is to turn the alarm on/off.
To provide an electronic timepiece with an alarm function that can accurately recognize the OFF set state by effective display without providing a special display on an electro-optical display section.

〔考案の要点〕[Key points of the idea]

この考案は、上述した目的を達成するために、
アラーム報知のセツト状態に応じて電子光学的表
示部にON,OFFのアルフアベツト文字を表示さ
せるようにした点を要旨とするものである。
In order to achieve the above-mentioned purpose, this invention
The gist of this system is that the electro-optical display section displays alphanumeric characters "ON" and "OFF" depending on the set state of the alarm notification.

〔実施例〕〔Example〕

以下、この考案を図面に示す一実施例に基づい
て具体的に説明する。なお、本実施例は、アラー
ム機能付電子時計において、更にオートリターン
機能を備えたものに実施した場合である。ここ
で、オートリターン機能とは、スイツチ操作で表
示内容が切り換えられると、その表示切換から一
定時間経過後に表示内容を元の状態に自動的に復
帰させる機能をいう。而して、この電子時計の表
示装置1には、時針、分針、秒針を備えた3針式
の指針表示部2と、この指針表示部2の3時方向
に配置され、通常時刻データ、アラーム時刻デー
タ、日付データ等をスイツチ操作にしたがつて順
次切換表示する電子光学的表示部3とを有する構
成となつている。なお、S1,S2は押釦スイツチ、
SRはリユーズである。
This invention will be specifically explained below based on an embodiment shown in the drawings. Note that this embodiment is a case where an electronic watch with an alarm function is further provided with an auto-return function. Here, the auto-return function refers to a function that automatically returns the display content to its original state after a certain period of time has elapsed since the display content has been switched by a switch operation. The display device 1 of this electronic timepiece includes a three-hand type pointer display section 2 equipped with an hour hand, a minute hand, and a second hand, and a pointer display section 2 arranged at the 3 o'clock direction of the pointer display section 2, which displays normal time data and alarms. It has an electro-optical display section 3 that sequentially switches and displays time data, date data, etc. in accordance with switch operations. Note that S 1 and S 2 are push button switches,
S R is reused.

次に、この電子時計の回路構成について説明す
る。上記指針表示部2の駆動回路は、次の如く構
成されている。すなわち、発振回路4から発振出
力された36768Hzのクロツク信号は、分周回路2
で1Hzの信号に分周される。この1Hzの信号は波
形整形回路6を介してステツプモータ7に送ら
れ、ステツプモータを1ステツプずつ回転させ
る。この回転は輪列機構8を介して指針表示部2
に送られ、秒針を1秒毎に運針させる。
Next, the circuit configuration of this electronic timepiece will be explained. The drive circuit for the pointer display section 2 is constructed as follows. That is, the 36768Hz clock signal oscillated and output from the oscillation circuit 4 is transmitted to the frequency divider circuit 2.
The frequency is divided into a 1Hz signal. This 1 Hz signal is sent to the step motor 7 via the waveform shaping circuit 6 to rotate the step motor one step at a time. This rotation is transmitted to the pointer display section 2 via the wheel train mechanism 8.
, and the second hand moves every second.

分周回路5から出力される1Hzの信号は、時刻
計数部を構成する秒カウンタ9に送られて計数さ
れる。上記時刻計数部は、秒カウンタ9の他、秒
カウンタ9のキヤリー出力を計数する分カウンタ
10、この分カウンタ10のキヤリー出力を計数
する時カウンタ11を有する構成となつている。
また、時カウンタ11のキヤリー出力は、日付計
数部を構成する曜日カウンタ12および日カウン
タ13に送られて計数される。上記日付計数部は
曜日、日カウンタ12,13の他、日カウンタ1
3のキヤリー出力を計数する月カウンタ14、こ
の月カウンタ14のキヤリー出力を計数する年カ
ウンタ15を有する構成となつている。而して、
上記カウンタ9〜15で得られた計数値データ
は、対応するゲート回路16〜22を介して表示
制御回路23に送られる。また、分カウンタ10
から出力される分データおよび時カウンタ11か
ら出力される時データは、アラーム時刻記憶回路
25,26から分データ、時データが入力されて
いる一致検出回路26にも送られる。この一致検
出回路26はトリガフリツプフロツプ(T−FF)
27のセツト出力Qが入力されている間だけ動作
するもので、両時刻データの一致検出に伴つてア
ラーム信号を出力し、ブザー部28を駆動させて
アラーム音を発生させる。また、アラーム時刻記
憶回路25,26から出力される分データ、時デ
ータは、対応するゲート回路29,30を介して
表示制御回路23にも送られる。この表示制御回
路23はスイツチ制御部31から出力される各種
の信号にしたがつて電子光学的表示部3の表示内
容を制御するものである。
A 1 Hz signal outputted from the frequency dividing circuit 5 is sent to a second counter 9 constituting a time counting section and counted. The time counting section includes, in addition to the second counter 9, a minute counter 10 for counting the carry output of the second counter 9, and an hour counter 11 for counting the carry output of the minute counter 10.
Further, the carry output of the hour counter 11 is sent to and counted by a day counter 12 and a day counter 13, which constitute a date counting section. The above date counter includes the day of the week, day counters 12 and 13, and day counter 1.
3, and a year counter 15 for counting the carry output of the month counter 14. Then,
The count value data obtained by the counters 9-15 are sent to the display control circuit 23 via the corresponding gate circuits 16-22. Also, minute counter 10
The minute data output from the hour counter 11 and the hour data output from the hour counter 11 are also sent to a coincidence detection circuit 26 to which the minute data and hour data are input from the alarm time storage circuits 25 and 26. This coincidence detection circuit 26 is a trigger flip-flop (T-FF).
It operates only while the set output Q of 27 is being input, and upon detection of coincidence between both time data, it outputs an alarm signal and drives the buzzer section 28 to generate an alarm sound. The minute data and hour data output from the alarm time storage circuits 25 and 26 are also sent to the display control circuit 23 via corresponding gate circuits 29 and 30. This display control circuit 23 controls the display contents of the electro-optical display section 3 in accordance with various signals outputted from the switch control section 31.

スイツチ制御部31は、押釦スイツチS1,S2
操作する毎にワンシヨツト回路32,33から出
力されるパルス信号等に応じてゲート制御信号
a0,b0,c0,d0,e0,f0,G0を出力すると共に、
フラツシング信号a1,a2,b1,c1,d1,e1,f1
G1,G2を出力し、更に、修正信号h,i,j,
k,l,m,n,O,P,Qを出力すると共に、
アラームモードを明示するAL表示信号、アラー
ム報知のセツト状態を明示するON表示信号およ
びOFF表示信号を出力する。この場合、ゲート
制御信号a0はゲート回路17,18、信号b0はゲ
ート回路16、信号c0〜f0は対応するゲート回路
19〜22、信号g0はゲート回路29,30を
夫々開閉される。また、フラツシング信号a1は上
記時刻計数部の時桁、信号a2は分桁、信号b1は秒
桁をフラツシング表示させる信号、また、信号c1
は上記日付計数部の曜日、信号d1は日、信号e1
月、信号f1は年をフラツシング表示させる信号、
更に、信号G1はアラーム時刻記憶回路24の分
桁、信号G2はアラーム時刻記憶回路25の時桁
をフラツシング表示させる信号であり、夫々表示
制御回路23に入力される。また、修正信号h〜
nは、対応するカウンタ9〜15に入力されてそ
の内容を修正する信号、また信号O,Pは対応す
るアラーム時刻記憶回路24,25に入力されて
所望のアラーム時刻を設定する信号、更に、信号
Qはアラーム報知を行うか否かを指定するアラー
ム報知のセツト信号で、上記T−FF27のT入
力端子に与えられてその出力状態を反転させる信
号である。更に、AL表示信号、ON表示信号、
OFF表示信号は夫々表示制御回路23に送られ
て「AL」、「ON」、「OFF」のアルフアベツト文
字を表示させる信号である。
The switch control unit 31 generates a gate control signal in response to pulse signals etc. output from the one-shot circuits 32 and 33 each time the push button switches S 1 and S 2 are operated.
While outputting a 0 , b 0 , c 0 , d 0 , e 0 , f 0 , G 0 ,
Flushing signals a 1 , a 2 , b 1 , c 1 , d 1 , e 1 , f 1 ,
Output G 1 , G 2 and further corrected signals h, i, j,
While outputting k, l, m, n, O, P, Q,
Outputs an AL display signal that indicates the alarm mode, and an ON display signal and OFF display signal that indicates the set state of alarm notification. In this case, the gate control signal a 0 opens and closes the gate circuits 17 and 18, the signal b 0 opens and closes the gate circuit 16, the signals c 0 to f 0 open and close the corresponding gate circuits 19 to 22, and the signal g 0 opens and closes the gate circuits 29 and 30, respectively. be done. Further, the flushing signal a 1 is a signal for flashing the hour digit of the time counter, the signal a 2 is a signal for flashing the minute digit, and the signal b 1 is a signal for flashing the second digit.
is the day of the week in the above date counter, signal d 1 is the day, signal e 1 is the month, signal f 1 is the signal for flashing the year,
Further, the signal G 1 is a signal for flashing the minute digits of the alarm time storage circuit 24, and the signal G 2 is a signal for flashing the hour digits of the alarm time storage circuit 25, and these signals are input to the display control circuit 23, respectively. In addition, the correction signal h~
n is a signal input to the corresponding counters 9 to 15 to modify their contents; signals O and P are input to the corresponding alarm time storage circuits 24 and 25 to set a desired alarm time; Signal Q is an alarm notification set signal that specifies whether alarm notification is to be performed or not, and is a signal that is applied to the T input terminal of the T-FF 27 to invert its output state. Furthermore, AL display signal, ON display signal,
The OFF display signals are signals sent to the display control circuit 23 to display alphanumeric characters "AL", "ON", and "OFF".

他方、ワンシヨツト回路32,33から出力さ
れるパルス信号は、オアゲート34を介してSR
型フリツプフロツプ(SR−FF)35のS入力端
に与えられると共に、3進カウンタ36のリセツ
ト入力端Rに与えられる。このSR−FF35、3
進カウンタ36はオートリターン機能を構成する
もので、SR−FF35のQ出力は、秒カウンタ9
から1分周期のクロツク信号が入力されているア
ンドゲート37を開成させ、アンドゲート37か
ら上記クロツク信号を出力させて3進カウンタ3
6に計数させる。この3進カウンタ36は時間計
数回路を構成するもので、計数動作を開始してか
ら2〜3分経過後に出力されるキヤリー信号は、
SR−FF35のR入力端に与えられ、これによつ
てSR−FF35から出力される出力は、日付デ
ータ表示指令信号としてスイツチ制御部31に与
えられる。なお、スイツチ制御部31には、T−
FF27のQ出力がアラーム報知を行うか否かを
指定するアラーム報知のON/OFF指定信号mと
して入力されている。
On the other hand, the pulse signals output from the one-shot circuits 32 and 33 are sent to the SR via the OR gate 34.
It is applied to the S input terminal of a type flip-flop (SR-FF) 35 and the reset input terminal R of a ternary counter 36. This SR-FF35,3
The advance counter 36 constitutes an auto-return function, and the Q output of the SR-FF35 is the second counter 9.
The AND gate 37 to which the clock signal with a period of 1 minute is inputted is opened, and the clock signal is output from the AND gate 37.
Have 6 count. This ternary counter 36 constitutes a time counting circuit, and the carry signal output after 2 to 3 minutes from the start of counting operation is
The output from the SR-FF 35, which is applied to the R input terminal of the SR-FF 35, is applied to the switch control section 31 as a date data display command signal. Note that the switch control section 31 has a T-
The Q output of the FF 27 is input as an alarm notification ON/OFF designation signal m that designates whether alarm notification is to be performed or not.

次に、スイツチ制御部31の回路構成を第2図
を参照して説明する。なお、第2図は一部を省略
したものである。スイツチ制御部31には、合計
5つのSR−FF51〜55が設けられている。こ
のSR−FF51〜55のQ出力は直接および対応
するインバータ56〜60を介してデコーダ61
に10ビツト並列データとして入力される。このデ
コーダ61にはまた、押釦スイツチS1,S2の操作
に伴つてワンシヨツト回路32,33から出力さ
れるパルス信号も入力されており、したがつて、
デコーダ61には合計12ビツト並列データが入力
されることになる。デコーダ61はアンドゲート
機能を有する構成で、入力される合計12ビツト並
列データを解読して1〜16…17〜20の信号ライン
のうち所定のラインから上述した信号a0,a1
G0を出力する。尚、a0はライン1,3,6がオ
ア回路40を介して与えられる信号であり、b0
ライン10,12がオア回路41を介して与えられる
信号である。また、スイツチ制御部31には、
SR−FF51〜55のSおよびR入力端に対応す
るオアゲート62〜71が設けられており、デコ
ーダ61の所定信号ラインからのデコーダ出力が
オアゲート62〜71を夫々介して対応するSR
−FF51〜55をセツトあるいはリセツトさせ
るようになつている。また、SR−FF35の出
力は、オアゲート62,64,67,69,71
を夫々介して対応するSR−FF51〜55をセツ
トあるいはリセツトさせる。他方、デコーダ61
からのAL表示信号はアンドゲート72を開成さ
せ、アンドゲート72から1Hzの信号を出力させ
る。このアンドゲート72からの1Hzの信号は、
2進カウンタ73に計数される。この2進カウン
タ73は時間計数回路を構成するもので、計数動
作を開始してから1〜2秒経過後に出力されるキ
ヤリー信号は、アンドゲート74,75に夫々入
力される。アンドゲート74,75は、T−FF
27のQ出力がアンドゲート74には直接、アン
ドゲート75にはインバータ76を介してゲート
制御信号として入力されることにより開閉され、
アンドゲート74の出力はオアゲート68,70
を介して対応するSR−FF54をセツト、SR−
FF55をリセツトさせると共に、アンドゲート
75の出力はオアゲート70を介してSR−FF5
5をセツトさせる。
Next, the circuit configuration of the switch control section 31 will be explained with reference to FIG. Note that a part of FIG. 2 is omitted. The switch control section 31 is provided with a total of five SR-FFs 51 to 55. The Q outputs of the SR-FFs 51 to 55 are sent to the decoder 61 directly and via the corresponding inverters 56 to 60.
is input as 10-bit parallel data. The decoder 61 also receives pulse signals output from the one-shot circuits 32 and 33 in response to the operation of the pushbutton switches S 1 and S 2 .
A total of 12 bits of parallel data is input to the decoder 61. The decoder 61 has an AND gate function, and decodes a total of 12 bits of parallel data input and outputs the above-mentioned signals a 0 , a 1 , .
Output G 0 . Note that a 0 is a signal applied to lines 1, 3, and 6 via an OR circuit 40, and b 0 is a signal applied to lines 10 and 12 via an OR circuit 41. In addition, the switch control unit 31 includes:
OR gates 62 to 71 corresponding to the S and R input ends of the SR-FFs 51 to 55 are provided, and the decoder output from a predetermined signal line of the decoder 61 is connected to the corresponding SR via the OR gates 62 to 71, respectively.
-FFs 51 to 55 are set or reset. In addition, the output of SR-FF35 is OR gate 62, 64, 67, 69, 71
The corresponding SR-FFs 51 to 55 are set or reset via the respective SR-FFs. On the other hand, the decoder 61
The AL display signal from the gate opens the AND gate 72 and outputs a 1 Hz signal from the AND gate 72. The 1Hz signal from this AND gate 72 is
It is counted by a binary counter 73. This binary counter 73 constitutes a time counting circuit, and a carry signal outputted 1 to 2 seconds after the start of the counting operation is inputted to AND gates 74 and 75, respectively. AND gates 74 and 75 are T-FF
The Q output of 27 is inputted directly to the AND gate 74 and inputted as a gate control signal to the AND gate 75 via the inverter 76, thereby opening and closing the gate.
The output of AND gate 74 is OR gate 68, 70
Set the corresponding SR-FF54 via
In addition to resetting FF55, the output of AND gate 75 is sent to SR-FF5 via OR gate 70.
Set 5.

次に、この電子時計の表示動作を第3図を参照
して説明する。第3図はスイツチ操作等に伴つて
変遷する電子光学的表示部3の表示状態を示して
いる。ここで、符号Aの系列は、通常時刻の時分
表示モード、Bの系列は、通常時刻の秒表示モー
ド、Cの系列は、日付表示モード、Dの系列はア
ラーム表示モードに対応し、矢印の実線はスイツ
チ操作によつて手動的に、矢印の破線は自動的に
表示内容が切り換わる状態を示している。先ず、
Aの系列モード(時分表示モード)においては、
スイツチ制御部31のSR−FF51〜55のQ出
力は、「00000」にセツトされている。したがつ
て、この場合にはデコーダ61からゲート制御信
号a0が出力されるので、分カウンタ10、時カウ
ンタ11のデータが表示制御回路23を介して電
子光学的表示部3に送られ、第3図Aに示すよう
に、例えば、「P(午後)2時30分」がデジタル表
示される。この表示状態において、スイツチS2
1回操作すると、スイツチ制御部31では2の信
号ラインからのデコード出力でSR−FF55がセ
ツトされるため、各SR−FF51〜55のQ出力
は「00001」となる。このため、デコーダ61か
らは時桁のフラツシング信号a1が出力される結
果、時桁が点滅表示される。第3図A1はこの状
態を示したもので、図中丸で囲んだ部分が点滅表
示される部分を示す(以下、同様)。この場合、
この時桁点滅モードで、スイツチS1を操作する
と、デコーダ61からはスイツチS1を操作する毎
にワンシヨツトパルスの修正信号jが出力される
ので、時カウンタ11の内容はスイツチS1の操作
回数に応じて修正される。また、スイツチS2を1
回操作すると、スイツチ制御部31では5の信号
ラインからのデコード出力でSR−FF54がセツ
トされるため、各SR−FF51〜55のQ出力は
「00011」となる。このため、デコーダ61からは
分桁のフラツシング信号a2が出力される結果、分
桁が点滅表示される。第3図A2はこの状態を示
す。この分桁点滅モードでスイツチS1を操作する
と、デコーダ61からはスイツチS1を操作する毎
にワンシヨツトパルスの修正信号iげ出力される
ので、分カウンタ10の内容はスイツチS1の操作
回数に応じて修正される。なお、この状態におい
て、スイツチS2を操作すると、スイツチ制御部3
1では8の信号ラインからのデコード出力でSR
−FF54,55が夫々リセツトされるため、各
SR−FF51〜55のQ出力は「00000」となり、
第3図Aの表示状態に復帰する。
Next, the display operation of this electronic timepiece will be explained with reference to FIG. FIG. 3 shows the display state of the electro-optical display section 3 changing as a result of switch operations and the like. Here, the series of symbols A corresponds to the hours and minutes display mode of the normal time, the series of B corresponds to the seconds display mode of the normal time, the series of C corresponds to the date display mode, and the series of D corresponds to the alarm display mode. A solid line indicates that the display contents are changed manually by a switch operation, and a broken line with an arrow indicates that the displayed contents are changed automatically. First of all,
In the A series mode (hour/minute display mode),
The Q outputs of the SR-FFs 51 to 55 of the switch control section 31 are set to "00000". Therefore, in this case, since the gate control signal a0 is output from the decoder 61, the data of the minute counter 10 and the hour counter 11 are sent to the electro-optical display section 3 via the display control circuit 23, and As shown in FIG. 3A, for example, "2:30 P.M." is digitally displayed. In this display state, when switch S 2 is operated once, SR-FF 55 is set by the decoded output from signal line 2 in switch control section 31, so the Q output of each SR-FF 51 to 55 is "00001". becomes. Therefore, the decoder 61 outputs a flashing signal a1 for the hour digits, and as a result, the hour digits are displayed blinking. FIG. 3 A1 shows this state, and the circled part in the figure shows the blinking part (the same applies hereinafter). in this case,
In this hour digit flashing mode, when switch S 1 is operated, the decoder 61 outputs a one-shot pulse correction signal j every time switch S 1 is operated, so the contents of hour counter 11 are changed depending on the operation of switch S 1 . It will be modified depending on the number of times. Also, switch S 2 to 1
When the switch is operated once, the SR-FF 54 is set by the decoded output from the signal line 5 in the switch control section 31, so the Q output of each SR-FF 51 to 55 becomes "00011". Therefore, the decoder 61 outputs a flashing signal a2 for the minute digit, and as a result, the minute digit is displayed blinking. Figure 3A2 shows this situation. When switch S1 is operated in this minute digit flashing mode, the decoder 61 outputs a one-shot pulse correction signal every time switch S1 is operated, so the content of minute counter 10 is determined by the number of times switch S1 is operated. will be modified accordingly. In this state, when switch S2 is operated, switch control unit 3
In 1, SR is output from the decoded signal line of 8.
-Since FF54 and FF55 are each reset, each
The Q output of SR-FF51 to 55 is "00000",
The display returns to the display state shown in FIG. 3A.

而して、第3図Aの表示モードにおいて、スイ
ツチS1を操作すると、スイツチ制御部31では9
の信号ラインからのデコード出力でSR−FF53
がセツトされるため、各SR−FF51〜55のQ
出力は「00100」となり、デコーダ61からはゲ
ート制御信号b0が出力される結果、秒表示モード
に移行し、第3図Bに示すように、例えば、「56
(秒)」がデジタル表示される。この状態におい
て、スイツチS2を操作すると、各SR−FF51〜
55のQ出力は「00101」となり、デコーダ61
から秒桁のフラツシング信号b1が出力され、第3
図B1に示す如く、秒桁が点滅表示される。そし
て、この状態において、スイツチS1を操作する
と、デコーダ61からはスイツチS1が操作される
毎に修正信号hが出力される結果、秒カウンタ9
の内容はスイツチS1の操作に応じて±30秒の修正
が行なわれる。またスイツチS2を操作すると、各
SR−FF51〜55のQ出力は「00100」となり、
第3図Bの表示状態に復帰する。
Therefore, when the switch S1 is operated in the display mode of FIG. 3A, the switch control section 31
SR-FF53 with decoded output from the signal line of
is set, so the Q of each SR-FF51 to 55
The output becomes "00100" and the gate control signal b 0 is output from the decoder 61. As a result, the mode shifts to seconds display mode, and as shown in FIG. 3B, for example, "56
(seconds)” is displayed digitally. In this state, when switch S 2 is operated, each SR-FF51~
The Q output of 55 is "00101", and the decoder 61
A second-digit flashing signal b1 is output from the third
As shown in Figure B1 , the seconds digit will blink. In this state, when switch S 1 is operated, the decoder 61 outputs a correction signal h every time switch S 1 is operated, and as a result, the second counter 9
The contents of will be corrected by ±30 seconds according to the operation of switch S1 . Also, when you operate Switch S 2 , each
The Q output of SR-FF51 to 55 is "00100",
The display returns to the display state shown in FIG. 3B.

このようにスイツチS1が操作されると時分表示
モードから秒表示モードのように次の表示モード
に移行するが、スイツチS2が操作されると、その
表示モードでの修正モードに移行すると共に修正
すべき桁がスイツチS2が操作される毎に最上位桁
から順次選択される。この選択された修正桁は点
滅表示されるので、それを目視確認しながらスイ
ツチS1を操作すると、その操作回数に応じた値だ
け選択桁の内容が修正される。而して、最下位桁
の修正が終了した後に、スイツチS2が操作される
と修正モードが解除され、元の表示状態に戻る。
In this way, when switch S 1 is operated, the display shifts from hours and minutes display mode to the next display mode, such as seconds display mode, but when switch S 2 is operated, it shifts to correction mode in that display mode. The digits to be corrected are sequentially selected starting from the most significant digit each time switch S2 is operated. The selected correction digit is displayed blinking, so when the switch S1 is operated while visually checking it, the content of the selected digit is corrected by a value corresponding to the number of operations. When the switch S2 is operated after the correction of the lowest digit is completed, the correction mode is canceled and the original display state is returned.

以下、同様に、第3図Bの表示モードにおい
て、スイツチS1を操作すると、各SR−FF51〜
55のQ出力は「01000」となり、デコーダ61
からはゲート制御信号c0およびd0が出力される結
果、日付表示モードに移行し、第3図Cに示すよ
うに曜日および日付データ「TH(木曜日)5日」
が表示される。而して、スイツチS2を操作する
と、修正モードに移行する。すなわち、先ず、ス
イツチS2の1回目の操作で各SR−FF51〜55
のQ出力は「01100」となり、スイツチ制御部3
1から信号f0,f1が出力される。この結果、年デ
ータが点滅表示され、年データの修正可能な状態
にセツトされる(第3図C1参照)。次に、スイツ
チS2の2回目の操作で各SR−FF51〜55のQ
出力は「01101」となり、スイツチ制御部31か
ら信号d0,e0およびe1が出力される。この結果、
月データが点滅表示されると共に日データが点灯
表示され、月データの修正可能な状態にセツトさ
れる(第3図C2参照)。更に、スイツチS2の3回
目の操作で各SR−FF51〜55のQ出力は
「01111」となり、スイツチ制御部31から信号
d0,e0およびd1が出力される。この結果、上述の
場合とは逆に、月データが点灯表示、日データが
点滅表示され、日データの修正可能な状態にセツ
トされる(第3図C3参照)。また、スイツチS2
4回目の操作で各SR−FF51〜55のQ出力は
「01001」となり、スイツチ制御部31から信号
c0,d0およびc1が出力される。この結果、曜日デ
ータが点滅表示されると共に日データが点灯表示
され、曜日データの修正可能な状態にセツトされ
る(第3図C4参照)。このようにスイツチS2を操
作する毎に修正桁が順次選択されるが、各修正モ
ードにおいてスイツチS1を操作することにより選
択桁の内容を修正可能であることは上述と同様で
ある。而して、スイツチS2の5回目の操作で第3
図Cに示す表示状態に戻る。
Similarly, when switch S 1 is operated in the display mode of FIG. 3B, each SR-FF51 to
The Q output of 55 is "01000", and the decoder 61
As a result of outputting gate control signals c 0 and d 0 from
is displayed. Then, when Switch S 2 is operated, the mode shifts to correction mode. That is, first, each SR-FF51 to 55 is activated by the first operation of switch S2 .
The Q output of is “01100”, and the switch control unit 3
1 outputs signals f 0 and f 1 . As a result, the year data is displayed blinking, and the year data is set in a state where it can be corrected (see Figure 3, C1 ). Next, the Q of each SR-FF51 to 55 is set by the second operation of switch S2 .
The output becomes "01101", and the switch control section 31 outputs signals d 0 , e 0 and e 1 . As a result,
The month data is displayed blinking and the day data is displayed lit, setting the month data to a state where it can be corrected (see Figure 3, C2 ). Furthermore, when the switch S2 is operated for the third time, the Q output of each SR-FF51 to 55 becomes "01111", and the signal is output from the switch control section 31.
d 0 , e 0 and d 1 are output. As a result, contrary to the above-mentioned case, the month data is lit up and the day data is displayed blinking, and the date data is set in a state where it can be corrected (see C3 in FIG. 3 ). In addition, when the switch S2 is operated for the fourth time, the Q output of each SR-FF51 to 55 becomes "01001", and the signal from the switch control section 31 is
c 0 , d 0 and c 1 are output. As a result, the day of the week data is displayed blinking and the day data is displayed lit, setting the day of the week data to a state where it can be corrected (see C4 in FIG. 3). In this way, each time the switch S2 is operated, the correction digits are selected in sequence, but in each correction mode, the content of the selected digit can be corrected by operating the switch S1 , as described above. Then, on the fifth operation of Switch S 2 , the third
The display returns to the display state shown in Figure C.

而して、第3図Cの表示モードにおいて、スイ
ツチS1を操作すると、各SR−FF51〜55のQ
出力は、「10000」となり、デコーダ61からAL
表示信号が出力される結果、モード表示(AL)
が表示される(第3図D参照)。これによつてア
ラームモードにセツトされたことを確認すること
ができる。この場合、スイツチ制御部31におい
て、AL表示信号はアンドゲート72を開成させ
るため、2進カウンタ73には1Hzの信号が入力
される。而して、2進カウンタ73は計数動作を
開始してから1〜2秒経過後にキヤリー信号を出
力してアンドゲート74,75に与えられるが、
この場合、T−FF27のセツト状態、換言すれ
ば、アラーム報知のON/OFF状態に応じてアン
ドゲート74,75が選択的に開成されるので、
2進カウンタ73のキヤリー信号は、アンドゲー
ト74,75から択一的に出力される。いま、ア
ラームONではT−FF27がセツトされているの
で、アンドゲート74が開成される。これによつ
て各SR−FF51〜55のQ出力は「10011」と
なり、スイツチ制御部31から信号G0が出力さ
れる。この結果、アラーム時刻が表示され、アラ
ームON状態が明示される(第3図D1)。他方、
アラームOFFではT−FF27がリセツトされて
いるので、アンドゲート75が開成される。これ
によつて各SR−FF51〜55のQ出力は
「10001」となり、デコーダ61からはOFF表示
信号が出力される。この結果、「OFF」が表示さ
れ、アラームOFF状態が明示される(第3図
D2)。すなわち、アラームモードにセツトすると
即時(1〜2秒後)に表示内容が切り換えられ、
アラームON/OFFのセツト状態に応じた表示が
行なわれる。而して、第3図D1,D2の何れの表
示状態においても、スイツチS1が操作されると、
第3図Aの表示状態に戻るが、スイツチS2が操作
されると、アラーム時刻の設定モードに移行する
ようになる。この場合、各SR−FF51〜55の
Q出力は、スイツチS2の1回目の操作で
「10010」、2回目の操作で「10111」、3回目の操
作で「11111」となる。ここで、1回目の操作で
は時桁のセツトモード(第3図D3)、2回目の操
作で分桁のセツトモード(第3図D4)となる。
また、3回目の操作では、スイツチ制御部31か
ら信号Qが出力されてT−FF27をセツトし、
アラーム報知のON状態にセツトすると同時に、
ON表示信号が出力されて「ON」表示が行なわ
れる。これによつて、アラームON状態を確認す
ることができる。なお、スイツチS2の4回目の操
作では第3図Cの表示状態に戻る。このようにア
ラームモードにおいては、アラーム時刻にアラー
ム報知を行うか否かの指定が可能であると共に、
これによつて指定されたアラームON/OFFのセ
ツト状態は、電子光学的表示部3でアルフアベツ
ト文字により表示するようにしたから、そのセツ
ト状態を正確に認識することができる。
Therefore, in the display mode of Fig. 3C, when switch S1 is operated, the Q of each SR-FF51 to 55 is
The output is "10000" and AL from decoder 61
As a result of the display signal being output, the mode display (AL)
is displayed (see Figure 3D). This allows you to confirm that the alarm mode has been set. In this case, since the AL display signal causes the AND gate 72 to open in the switch control section 31, a 1 Hz signal is input to the binary counter 73. Thus, the binary counter 73 outputs a carry signal after 1 to 2 seconds has elapsed from the start of the counting operation, which is applied to the AND gates 74 and 75.
In this case, the AND gates 74 and 75 are selectively opened depending on the set state of the T-FF 27, in other words, the ON/OFF state of alarm notification.
The carry signal of the binary counter 73 is alternatively output from AND gates 74 and 75. Now, since the T-FF 27 is set when the alarm is ON, the AND gate 74 is opened. As a result, the Q output of each SR-FF 51 to 55 becomes "10011", and the switch control section 31 outputs the signal G0 . As a result, the alarm time is displayed and the alarm ON state is clearly indicated (D 1 in Figure 3). On the other hand,
Since the T-FF 27 is reset when the alarm is OFF, the AND gate 75 is opened. As a result, the Q output of each SR-FF 51 to 55 becomes "10001", and the decoder 61 outputs an OFF display signal. As a result, "OFF" is displayed, clearly indicating the alarm OFF state (Figure 3).
D2 ). In other words, when set to alarm mode, the display contents will be changed immediately (after 1 to 2 seconds).
The display is performed according to the alarm ON/OFF setting status. Therefore, in either of the display states D 1 and D 2 in FIG. 3, when switch S 1 is operated,
The display state returns to that shown in FIG. 3A, but when the switch S2 is operated, the mode shifts to the alarm time setting mode. In this case, the Q output of each SR-FF 51 to 55 becomes "10010" when the switch S2 is operated for the first time, "10111" for the second operation, and "11111" for the third operation. Here, the first operation is the hour digit set mode (D 3 in Figure 3 ), and the second operation is the minute digit set mode (D 4 in Figure 3).
In addition, in the third operation, the signal Q is output from the switch control section 31 to set the T-FF 27,
At the same time as setting the alarm notification ON state,
An ON display signal is output and an "ON" display is performed. With this, it is possible to confirm the alarm ON state. Incidentally, when the switch S2 is operated for the fourth time, the display returns to the display state shown in FIG. 3C. In this way, in the alarm mode, it is possible to specify whether or not to notify the alarm at the alarm time, and
The specified alarm ON/OFF set state is displayed in alphabetical letters on the electro-optical display section 3, so that the set state can be accurately recognized.

次に、オートリターン機能の動作について説明
する。上述のようにスイツチS1,S2が操作される
と、その操作に伴つてワンシヨツト回路32,3
3から出力されるパルス信号がSR−FF35のS
入力端に与えられ、SR−FF35をセツトさせ
る。これによつて、アンドゲート37が開成され
て3進カウンタ36に1分周期の信号が入力され
るため、3進カウンタ36は1分周期の信号を計
数する計数動作を開始するようになる。而して、
3進カウンタ36の計数動作が開始されてから2
〜3分経過すると、3進カウンタ36からキヤリ
ー信号が出力され、SR−FF35をリセツトさせ
る。これにより、SR−FF35の出力がスイツ
チ制御部31に日付表示指令信号として入力され
る。この結果、スイツチ制御部31では、各SR
−FF51〜55がセツトあるいはリセツトされ、
そのQ出力が「01000」に設定される。このため、
スイツチS1あるいはS2が操作されてから2〜3秒
経過すると、曜日および日データを表示する表示
モード(第3図C)に強制的に戻されるようにな
る。したがつて、スイツチS1,S2が不本意に操作
されたり、または操作し忘れたような場合であつ
ても自動的に表示内容は日付表示モードに戻るの
で、表示内容の誤認識を防止し得、また、日付表
示モードに戻すためのスイツチ操作が不要とな
る。
Next, the operation of the auto-return function will be explained. When the switches S 1 and S 2 are operated as described above, the one-shot circuits 32 and 3 are activated accordingly.
The pulse signal output from 3 is the S of SR-FF35.
It is applied to the input terminal and causes SR-FF35 to be set. As a result, the AND gate 37 is opened and a signal of one minute period is inputted to the ternary counter 36, so that the ternary counter 36 starts a counting operation of counting the signal of one minute period. Then,
2 after the counting operation of the ternary counter 36 starts
When ~3 minutes have elapsed, a carry signal is output from the ternary counter 36 and the SR-FF 35 is reset. As a result, the output of the SR-FF 35 is input to the switch control section 31 as a date display command signal. As a result, in the switch control unit 31, each SR
-FF51 to 55 are set or reset,
Its Q output is set to "01000". For this reason,
When 2 to 3 seconds have elapsed since the switch S1 or S2 was operated, the display mode for displaying the day of the week and date data (FIG. 3C) is forcibly returned. Therefore, even if switches S 1 and S 2 are operated involuntarily or if you forget to operate them, the display content will automatically return to the date display mode, preventing misrecognition of the display content. In addition, there is no need to operate a switch to return to date display mode.

なお、この考案は、上記実施例に限定されず、
この考案を逸脱しない範囲において種々変形応用
可能である。
Note that this invention is not limited to the above embodiments,
Various modifications and applications are possible without departing from this invention.

〔考案の効果〕[Effect of idea]

この考案は、以上詳細に説明したように、アラ
ーム報知のセツト状態に応じて電子光学的表示部
にON,OFFのアルフアベツト文字を表示させる
ようにしたから、アラーム報知のセツト状態を電
子光学的表示部に特別な表示体を設けなくても効
果的な表示によつて正確に認識することができ
る。
As explained in detail above, this device displays the alphanumeric characters ON and OFF on the electro-optical display section according to the set state of the alarm notification. Effective display allows accurate recognition without the need for any special display.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はこの考案の一実施例を示したもので、第
1図は電子時計全体の回路構成図、第2図は第1
図で示したスイツチ制御部の詳細な回路構成図、
第3図は表示状態の変遷図である。 3……電子光学的表示部、10,11……カウ
ンタ、23……表示制御回路、24,25……ア
ラーム時刻記憶回路、26……一致検出回路、2
8……ブザー部、31……スイツチ制御部。
The drawings show one embodiment of this invention. Figure 1 is a circuit diagram of the entire electronic watch, and Figure 2 is the circuit diagram of the entire electronic watch.
Detailed circuit diagram of the switch control section shown in the figure,
FIG. 3 is a diagram showing changes in display states. 3... Electro-optical display unit, 10, 11... Counter, 23... Display control circuit, 24, 25... Alarm time storage circuit, 26... Coincidence detection circuit, 2
8...Buzzer unit, 31...Switch control unit.

Claims (1)

【実用新案登録請求の範囲】 基準クロツク信号に基づいて現在時刻情報を得
る計時手段と、 この計時手段によつて得られた前記現在時刻情
報をデジタル表示するデジタル表示部を備えた光
学的表示手段と、 アラーム時刻情報を記憶するアラーム時刻記憶
手段と、 前記計時手段で得られた時刻情報が前記アラー
ム時刻記憶手段に記憶されたアラーム時刻に一致
した際に報知を行うか否かのON,OFF情報を記
憶するON,OFF情報記憶手段と、 表示切換スイツチと、 この表示切換スイツチが操作された際に前記
ON,OFF情報記憶手段にON情報が記憶されて
いた場合には前記デジタル表示部に前記現在時刻
情報に換えて前記アラーム時刻記憶手段に記憶さ
れている前記アラーム時刻情報を切換表示し、前
記ON,OFF情報記憶手段にOFF情報が記憶され
ていた場合には前記デジタル表示部に前記現在時
刻情報に換えて前記OFF情報を切換表示する切
換表示制御手段と、 この切換表示制御手段によつて前記アラーム時
刻情報もしくはOFF情報が切換表示された際に
前記アラーム時刻情報及び前記ON,OFF情報を
設定する設定スイツチ手段と、 を具備してなるアラーム機能付電子時計。
[Claims for Utility Model Registration] Optical display means comprising a clock means for obtaining current time information based on a reference clock signal, and a digital display section for digitally displaying the current time information obtained by the clock means. , an alarm time storage means for storing alarm time information, and an ON/OFF setting for determining whether or not to issue a notification when the time information obtained by the time measurement means matches the alarm time stored in the alarm time storage means. an ON/OFF information storage means for storing information; a display changeover switch; and an ON/OFF information storage means for storing information;
If ON information is stored in the ON/OFF information storage means, the alarm time information stored in the alarm time storage means is switched and displayed on the digital display section instead of the current time information, and the , switching display control means for switching and displaying the OFF information in place of the current time information on the digital display section when OFF information is stored in the OFF information storage means; An electronic watch with an alarm function, comprising: a setting switch means for setting the alarm time information and the ON/OFF information when the alarm time information or the OFF information is switched and displayed.
JP3614284U 1984-03-15 1984-03-15 Electronic clock with alarm function Granted JPS60148986U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3614284U JPS60148986U (en) 1984-03-15 1984-03-15 Electronic clock with alarm function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3614284U JPS60148986U (en) 1984-03-15 1984-03-15 Electronic clock with alarm function

Publications (2)

Publication Number Publication Date
JPS60148986U JPS60148986U (en) 1985-10-03
JPH0330874Y2 true JPH0330874Y2 (en) 1991-06-28

Family

ID=30541062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3614284U Granted JPS60148986U (en) 1984-03-15 1984-03-15 Electronic clock with alarm function

Country Status (1)

Country Link
JP (1) JPS60148986U (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5070062A (en) * 1973-10-24 1975-06-11
JPS5234274B2 (en) * 1973-12-25 1977-09-02

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5234274U (en) * 1975-09-01 1977-03-10

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5070062A (en) * 1973-10-24 1975-06-11
JPS5234274B2 (en) * 1973-12-25 1977-09-02

Also Published As

Publication number Publication date
JPS60148986U (en) 1985-10-03

Similar Documents

Publication Publication Date Title
US3745761A (en) Electronic timepiece having alarm means
US3994124A (en) Electronic timepiece
US4034551A (en) Safety feature for function control circuit
US4384790A (en) Alarm device for electronic watches
JPH0330874Y2 (en)
US4192134A (en) Electronic timepiece correction device
US4094136A (en) Electronic timepiece inspection circuit
US4110966A (en) Electronic timepiece with stop watch
JPS6018958B2 (en) Electronic clock with alarm
US4245335A (en) Watch display
GB1574486A (en) Electronic timepieces
JPS5815797B2 (en) calendar display device
US4279029A (en) Electronic timepiece
JPS6212870B2 (en)
JPS6045388B2 (en) Electronic equipment with notification function
JPS5934987B2 (en) electronic clock
JPS6113195B2 (en)
JPS5843713B2 (en) densid cay
JPS6153673B2 (en)
JPS6236560B2 (en)
JPS6133149B2 (en)
JPS6215160B2 (en)
JPS628160B2 (en)
JPS6124670B2 (en)
JPS5916868Y2 (en) Calendar display electronic clock