JPS6236560B2 - - Google Patents

Info

Publication number
JPS6236560B2
JPS6236560B2 JP55116928A JP11692880A JPS6236560B2 JP S6236560 B2 JPS6236560 B2 JP S6236560B2 JP 55116928 A JP55116928 A JP 55116928A JP 11692880 A JP11692880 A JP 11692880A JP S6236560 B2 JPS6236560 B2 JP S6236560B2
Authority
JP
Japan
Prior art keywords
data
input
time
date
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55116928A
Other languages
Japanese (ja)
Other versions
JPS5742879A (en
Inventor
Takashi Orimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP55116928A priority Critical patent/JPS5742879A/en
Publication of JPS5742879A publication Critical patent/JPS5742879A/en
Publication of JPS6236560B2 publication Critical patent/JPS6236560B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Calculators And Similar Devices (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明は所定のキー操作により時刻または日
付を入力する際に入力データが時刻または日付の
何れであるかの確認が容易に行なえる時刻、日付
データ入力装置に関する。 従来の電子時計や時計機能付小型電子式計算機
では、電池の交換時等に例えばテンキー等の所定
のキーを操作して現在時刻やその日の日付をセツ
トできるようになつている。 従来よりこの種の小型電子機器に時刻及び日付
をセツトする方式としては、テンキーと時刻ある
いは日付指定用のキーとを交互に操作する方式が
一般であるが、この方式では、キー操作回数が多
くなり煩雑となつてしまうため、出願人は特願昭
54−76589として簡単なセツト方式を提供した。
この方式は時刻あるいは日付の数値データのみを
連続して置数することにより、その置数桁数を判
断して時刻あるいは日付のデータとして入力する
ものである。 この発明は上記したセツト方式を更に改良した
ものであり、その目的とするところは、時刻ある
いは日付の数値データを置数している際に現在の
入力データが時刻データ、日付データの何れであ
るかの確認を可能とした時刻、日付データ入力装
置を提供することである。 以下、図面を参照してこの発明を時計機能付小
型電子式計算機に適用した一実施例を説明する。
第1図は上記計算機の回路構成図である。キー入
力部1には計算機に通常設けられているテンキー
2、フアンクシヨンキー3のほかに、この計算機
の3種類のモード(時刻日付セツトモード:
SET、計算モード:CAL、時刻モード:TM)の
モード切替スイツチ4、更に上記テンキー2と共
に操作して計算機に時刻、日付をセツトするため
のセツトキー
The present invention relates to a time and date data input device that allows you to easily confirm whether input data is a time or a date when inputting the time or date by operating a predetermined key. In conventional electronic watches and small electronic calculators with a clock function, the current time and date can be set by operating predetermined keys such as a numeric keypad when replacing batteries or the like. The conventional method for setting the time and date on this type of small electronic device is to alternately operate the numeric keypad and the key for specifying the time or date, but this method requires a large number of key operations. Therefore, the applicant should not file a patent application.
A simple setting method was provided as 54-76589.
In this method, only the numeric data of time or date is entered continuously, the number of digits of the number is determined, and the number is input as time or date data. This invention is a further improvement on the above-mentioned set method, and its purpose is to determine whether the current input data is time data or date data when setting numerical data of time or date. It is an object of the present invention to provide a time and date data input device that enables confirmation of the date and time. An embodiment in which the present invention is applied to a small electronic calculator with a clock function will be described below with reference to the drawings.
FIG. 1 is a circuit diagram of the computer. In addition to the numeric keypad 2 and function key 3 that are normally provided on a calculator, the key input section 1 has three different modes for this calculator (time and date set mode:
SET, calculation mode: CAL, time mode: TM) mode changeover switch 4, and a set key used in conjunction with the numeric keypad 2 to set the time and date on the calculator.

【式】5、時刻表示キー[Formula] 5, time display key

【式】6、午前/午後指定キー[Formula] 6, AM/PM designation key

【式】7、日付表示キー[Formula] 7, date display key

【式】8 等が夫々設けられている。そしてキー入力部2の
キー操作信号はROM(リードオンリメモリ)ア
ドレス部9に与えられ、これによりROMアドレ
ス部9からROM10に対して所定の内容のアド
レスデータが出力される。ROM10はこの計算
機の各種動作を制御するもので、その制御プログ
ラムを記憶し、また上記アドレスデータにしたが
つてマイクロ命令UA、LA、CODE、INS、NA
を夫々並列的に出力する。マイクロ命令UA、LA
はRAM(ランダムアクセスメモリ)11の行ア
ドレス、列アドレスを夫々指定するデータであ
り、またマイクロ命令LAはセツトモード指定時
に4ビツト構成のバツフアレジスタ12にも与え
られる。マイクロ命令INSはインストラクシヨン
デコーダ13に対して出力される各種命令信号で
あり、更にマイクロ命令NAはROMアドレス部9
に対して出力される次アドレス指定信号である。
また、マイクロ命令CODEは数値コード信号であ
り、演算部14に対して出力される。RAM11
はXレジスタ、Yレジスタ、Zレジスタ等、各種
レジスタにより構成されており、演算部14によ
る各種演算実行用の演算用レジスタ、表示用レジ
スタ、日付データを記憶する日付用レジスタ、更
に現在時刻記憶用の計時レジスタ等に利用され
る。そしてRAM11のレジスタおよびその桁選
択は上記マイクロ命令UA及びLAによつて行なわ
れ、また、データの読出し、書込みの制御はイン
ストラクシヨンデコーダ13から出力される信
号/Wによつて行なわれるもので演算部14にお
いて演算の施されたデータは再びRAM11内の
所定レジスタに記憶される。また、RAM11か
ら読出された表示すべきデータは4ビツト構成の
バツフアレジスタ15に与えられる。 インストラクシヨンデコーダ13はマイクロ命
令INSを解読して、上記信号R/Wのほか、信号
SET,AM,PM等の各種制御信号を発生し、各
回路に与える。而してインストラクシヨンデコー
ダ13はタイミング信号発生部16からの各種タ
イミング信号に駆動されて上記デコード動作を実
行する。また、上記タイミング信号は、他の各回
路に対しても与えられ、各回路がタイミング制御
される。 演算部14は計算機の通常の計算に必要な四則
演算、論理演算を実行し、その演算結果をRAM
11に与える。また、ジヤツジ演算の演算結果J
はROMアドレス部9に与えられ、これにより
ROMアドレス部9はROM10からのマイクロ命
令NAと上記演算結果JとをOR加算し、次のアド
レスデータをROM10に対し出力する。更に演
算部14は1秒に1回ずつあらたな現在時刻を算
出するための計時演算をも実行する。この場合、
タイミング信号発生部16から1秒に1回ずつ信
号1secが出力されてROMアドレス部9に与えら
れ、この結果ROMアドレス部9はROM10内の
計時フローのアドレスを指定するアドレスデータ
を発生する。而して演算部14には、RAM11
内の計時レジスタから読出された現在時刻データ
が入力されるので、演算部14はこの現在時刻デ
ータに1秒加算してあらたな現在時刻データを得
る演算を実行し、また、その演算結果を計時レジ
スタに転送して、1秒後の次の計時演算に備えさ
せると共に、計時フローを実行開始する以前のフ
ローの実行に復帰する。更に上記計時フローに際
しては、計時レジスタの内容に応じて日付用レジ
スタに記憶されている日付データに対し加算を行
なう日付データの更新の演算をも実行される。ま
た演算部14は時刻、日付のセツトモード指定時
においては、入力データが時刻データ、日付デー
タのうち何れであるかを判断するジヤツジ演算、
また、入力データから表示すべき時刻データ、ま
たは日付データを算出するための演算等を実行す
る。ところでテンキー2を使つて入力される時刻
データ(時、分)は4桁のデータであり、日付デ
ータ(年月日)は6桁のデータであるので、置数
後のセツトキー5操作時において演算部14は、
入力データの桁を算出し、また、この入力桁数と
上記設定桁数(4桁または6桁)との比較演算を
実行し、時刻データと判断された場合には入力デ
ータは計時レジスタに入力され、他方、日付デー
タと判断された場合には入力データは日付用レジ
スタに入力される。 次に表示部17において表示を行なわせるため
の表示制御部分の構成を説明する。RAM11内
の表示用レジスタから読出されたデータは上記バ
ツフアレジスタ15に桁ごとに順次入力され、デ
コーダ18を介して表示デコーダ19に与えられ
る。表示デコーダ19は入力データを、液晶の表
示セグメントにより各桁が構成されるデータ表示
部17Aに表示させうるセグメントデータに変換
して該変換データをシリアルデータとして出力
し、シフトレジスタ20に与える。而してシフト
レジスタ20にその容量分のシリアルデータが入
力されると、該データは同時にシフトレジスタ2
0から読出されてパラレルデータとして表示バツ
フア21に読込まれ、次いで表示部17内の液晶
駆動回路に与えられてこの液晶駆動回路によりデ
ータ表示部17Aの対応する液晶のセグメントが
ダイナミツク駆動され、各桁にデータが表示され
る。 なお、時刻表示キー6を操作すると計時レジス
タの内容が表示用レジスタに転送されて、上記デ
ータ表示部17Aでは現在時刻の表示が行なわれ
る。また、モード切替スイツチ4を時刻モードに
設定した際にも、上記と同様に現在時刻の表示が
行なわれる。日付表示キー8を操作した際には日
付用レジスタの内容が表示用レジスタに転送さ
れ、日付データの表示が行なわれる。 一方、セツトモード指定時にバツフアレジスタ
12に入力されたマイクロ命令LAはデコーダ1
8によつてデコードされる。このデコーダ18は
バツフアレジスタ12に入力されたマイクロ命令
LAが5桁目を表わすデータ「0101」であり且つ
バツフアレジスタ15に入力された表示データが
ブランキングコードを示すデータ「1111」のとき
にデコード出力として信号S(2値論理レベルの
“1”)を出力し、また、バツフアレジスタ12に
入力されたマイクロ命令LAが1桁目を示すデー
タ「0001」であるときにはデコード出力として信
号R(“1”)を夫々出力する構成となつている。
そして信号S,RはRS型フリツプフロツプ22
のセツト入力端子Sまたはリセツト入力端子Rに
夫々入力されてフリツプフロツプ22をセツトま
たはリセツトさせるようになつている。また、フ
リツプフロツプ22のセツト側出力信号はアンド
ゲート23に与えられている。而してこのアンド
ゲート23にはインストラクシヨンコーダ13か
らの信号SETが入力されているが、この信号
SETは計算機が時刻日付セツトモードSETに設
定中、“1”として出力される信号である。ま
た、上記アンドゲート23の出力はアンドゲート
24,25に夫々ゲート制御信号として与えら
れ、更にアンドゲート24には、またインストラ
クシヨンデコーダ13からの信号AMが入力さ
れ、また、アンドゲート25にはインストラクシ
ヨンデコーダ13からの信号PMが入力されてい
る。ここで信号AMは、現在時刻が表示されてい
る間及び時刻日付セツトモード指定時において計
時レジスタのフラグの内容が「午前」を示すもの
であるとき“1”として出力される信号であり、
信号PMは計時レジスタのフラグ桁の内容が「午
後」を示すものであるとき“1”として出力され
る信号である。ここで、上記フラグ桁の内容はセ
ツトモード指定時に午前/午後キー7を操作する
ごとに「午前」「午後」が反転される。また、計
時レジスタは電池交換時にクリアされるもので、
この場合にはフラグ桁もクリアされ、その内容は
「午前」を示すものとなつている。上記アンドゲ
ート24の出力はオアゲート26を介して午前表
示体AMの液晶駆動回路に与えられ、該午前表示
体AMの点灯、消灯動作を制御するようになつて
いる。他方、アンドゲート25の出力はオアゲー
ト27を介して午後表示体PMの液晶駆動回路に
与えられ、該午後表示体PMの点灯、消灯動作を
制御するようになつている。 上記信号SETは、またインバータ28を介し
てアンドゲート29,30に夫々与えられてい
る。アンドゲート29には、更に信号AMが与え
られ、アンドゲート30には信号PMが与えられ
ている。そして、アンドゲート29の出力はオア
ゲート26を介して午前表示体AMの液晶駆動回
路に与えられ、また、アンドゲート30の出力
は、オアゲート27を介して午後表示体PMの液
晶駆動回路に与えられている。従つて、セツトモ
ード以外のモードにおいて、現在時刻が表示され
ている間は、計時レジスタのフラグ桁の内容に応
じて信号AMあるいは信号PMが出力され、アン
ドゲート29,30、オアゲート26,27を介
して午前表示体AMはあるいは午後表示体PMの
いずれかが表示される。 次に、上記実施例の動作を第2図を参照して説
明する。いま時刻あるいは日付をセツトする場合
には、先ず、モード切替スイツチ4を時刻日付セ
ツトモードに設定する。これにより以後、インス
トラクシヨンデコーダ13から信号SETが
“1”として出力されるので、アンドゲート23
が開成され、また、アンドゲート29,30が閉
成される。次に、テンキー2を操作して時刻ある
いは日付の数値データのみを順次入力する。この
場合、置数操作ごとに演算部14はその置数回数
の計数演算を実行してPAM11内の所定レジス
タにその計数値を記憶させ、また、上記計数値が
時刻データの設定桁数4桁あるいは日付データの
設定桁数6桁と一致するか否かのジヤツジ演算も
実行する。例えば、最初に数値「8」が入力され
たときには、この数値データ「8」がマイクロ命
令CODEとしてROM10から出力され、演算部
14を介してRAM11内の表示レジスタの1桁
目に入力されると共に、上記計数値が「1」とな
り、また、各設定桁数との不一致が検出される。
また表示レジスタに入力されたデータは、次いで
読出されてバツフアレジスタ15に読込まれ、更
にデコーダ18、表示デコーダ19、シフトレジ
スタ20、表示バツフア21を介して表示部17
に送られ、データ表示部17Aに表示される。と
ころで、数値データ「8」が入力されて表示レジ
スタに記憶された際の表示レジスタの記憶内容
は、1桁目のみに「8」(「1000」)となり、それ
以外の桁にはブランキングコード「1111」が記憶
される。そして上述のように、この表示レジスタ
内のデータを表示するために表示レジスタの各桁
がマイクロ命令LAによつて順次指定されるとき
において、その1桁目を指定する数値データ
「0001」がマイクロ命令LAとしてROM10から
出力されると、このデータ「0001」はバツフアレ
ジスタ12にも与えられる。このためこのデータ
「0001」がデコーダ18によつてデコードされ、
信号Rが“1”として出力される。このため、フ
リツプフロツプ22がリセツトされ、セツト出力
が“0”となつてアンドゲート23が閉成され、
したがつてアンドゲート24,25も閉成され
る。次に、表示レジスタの2桁目以降が順次マイ
クロ命令LAにより指定され、表示されるが、マ
イクロ命令LAが5桁目を指定する「0101」とな
ると、この5桁目に記憶されている表示データは
ブランキングコードであるため、デコーダ18か
ら信号Sが“1”として出力される。従つて、フ
リツプフロツプ22がセツトされて、そのセツト
出力によつてアンドゲート23,24,25が
夫々開成される。そのため、セツトモード指定時
よりインストラクシヨンデコーダ13から出力さ
れている信号AMあるいは信号PMがオアゲート
26、あるいは27を介して表示部17へ送出さ
れる。今、計時レジスタのフラグ桁が午前を示す
内容となつていると信号AMが表示部17へ送ら
れ、第2図イに示す如く数字「8」と「AM」の
表示が行なわれる。 このように順次数値データを入力していくと、
4桁までの数値入力の間は表示レジスタの5桁目
にはブランキングコード「1111」が記憶されてい
る。つまり、4桁までの置数の間は、表示に際し
て上述の如く1桁目の表示でフリツプフロツプ2
2がリセツトされ、5桁目の表示でセツトされる
ため、この間隔をもつて信号AMがアンドゲート
24、オアゲート26を介して表示部17に送ら
れている。従つて、4桁までの数値入力の間の表
示状態は第2図イ〜ニに示す如く、午前表示体
AMが点灯表示されることになり、使用者は4桁
分の数値データが時刻データであると認識でき
る。而して、4桁の数値データを入力した後に、
セツトキー5を操作すると、演算部17で時刻デ
ータの設定桁数4桁との一致が検出され、ROM
10の制御に基づいて表示レジスタの記憶内容が
時刻データに変換されて計時レジスタに入力され
る。 また、数値データを5桁以上入力すると、表示
レジスタの5桁目の内容がブランキングコード以
外のデータとなるため、デコーダ18から信号S
は出力されずにフリツプフロツプ22は常に、リ
セツトされたままとなる。従つて、アンドゲート
23,24,25が閉成状態とされ、第2図ホ,
ヘの如く午前あるいは午後の表示は行なわれな
い。従つて、5桁以上数値データを入力すると表
示部17において、午前表示体AMあるいは午後
表示体PMの表示が行なわれなくなり、使用者は
現在入力している5桁以上の数値が日付データで
あることが認識可能となる。而して、6桁分の数
値データを入力した後に、セツトキー5を操作す
ると演算部17で日付データの設定桁数6桁との
一致が検出され、ROM10の制御に基づいて、
表示レジスタの記憶内容が、日付データに変換さ
れて日付用レジスタに入力される。 なお、上記実施例は時計装置に通常設けられて
いる午前/午後表示体AM、PAの点灯、消灯動
作を制御することにより、時刻データ、日付デー
タの区別を視覚的に確認可能としたもので、この
ようにすれば特別な表示体を設けることなく、安
価に実現できるが、勿論、他の表示体を兼用した
り、或いは特別な表示体を設けてもよく、また、
表示体の点灯、消灯の制御は、ROM10に組み
込まれたマイクロプログラムによつて行なうよう
にしてもよい。更に、上述した視覚的な確認方法
だけでなく、異なる種類の音声、楽音等を放音さ
せるようにした聴覚的な確認方法であつてもよ
い。 時刻または日付を入力する際に入力データが時
刻、日付の何れのデータであるかの確認を可能と
した時刻、日付データ入力装置を提供したから、
時刻または日付の入力時に、入力中のデータの種
類を容易に確認できる、したがつて時刻データを
日付データとして入力したり、あるいは、日付デ
ータを時刻データとして入力したりするようなデ
ータ入力ミスを未然に防止することが容易に行な
えるものである。
[Formula] 8 etc. are provided respectively. The key operation signal from the key input section 2 is applied to a ROM (read only memory) address section 9, whereby address data with predetermined contents is outputted from the ROM address section 9 to the ROM 10. The ROM10 controls various operations of this computer, stores its control program, and also executes microinstructions UA, LA, CODE, INS, and NA according to the address data mentioned above.
are output in parallel. Microinstruction UA, LA
are data specifying a row address and a column address of a RAM (random access memory) 11, respectively, and the microinstruction LA is also given to a 4-bit buffer register 12 when specifying the set mode. The microinstruction INS is various instruction signals output to the instruction decoder 13, and the microinstruction NA is the ROM address section 9.
This is the next address designation signal output for the next address.
Further, the microinstruction CODE is a numerical code signal and is output to the calculation unit 14. RAM11
is composed of various registers such as an X register, a Y register, a Z register, etc., including an arithmetic register for executing various arithmetic operations by the arithmetic unit 14, a display register, a date register for storing date data, and a register for storing the current time. It is used as a timekeeping register, etc. The registers of the RAM 11 and their digits are selected by the microinstructions UA and LA, and data reading and writing are controlled by the signal /W output from the instruction decoder 13. The data subjected to the calculation in the calculation unit 14 is stored again in a predetermined register in the RAM 11. Further, data to be displayed read out from the RAM 11 is given to a buffer register 15 having a 4-bit configuration. The instruction decoder 13 decodes the microinstruction INS and outputs the signal R/W as well as the signal R/W mentioned above.
Generates various control signals such as SET, AM, PM, etc. and applies them to each circuit. The instruction decoder 13 is driven by various timing signals from the timing signal generator 16 to execute the above decoding operation. Further, the above-mentioned timing signal is also given to each other circuit, and the timing of each circuit is controlled. The arithmetic unit 14 executes the four arithmetic operations and logical operations necessary for normal calculations of the computer, and stores the operation results in the RAM.
Give to 11. In addition, the calculation result J of the jersey calculation
is given to the ROM address section 9, which causes
The ROM address section 9 performs OR addition of the microinstruction NA from the ROM 10 and the above operation result J, and outputs the next address data to the ROM 10. Furthermore, the calculation unit 14 also executes a timekeeping calculation for calculating a new current time once every second. in this case,
A signal of 1 sec is output from the timing signal generating section 16 once every second and is applied to the ROM address section 9. As a result, the ROM address section 9 generates address data specifying the address of the timing flow in the ROM 10. Therefore, the calculation unit 14 includes a RAM 11.
Since the current time data read from the clock register in the internal clock is input, the calculation unit 14 adds 1 second to this current time data to obtain new current time data, and also uses the result of the calculation to clock the clock. The data is transferred to the register to prepare for the next time measurement calculation that will occur one second later, and the execution of the flow before starting the time measurement flow is resumed. Further, during the above-mentioned timekeeping flow, an operation for updating the date data is also performed, which is adding to the date data stored in the date register according to the contents of the timekeeping register. In addition, when the time and date set mode is specified, the calculation unit 14 performs a difference calculation to determine whether the input data is time data or date data.
It also executes calculations to calculate time data or date data to be displayed from input data. By the way, the time data (hours, minutes) input using the numeric keypad 2 is 4-digit data, and the date data (year, month, day) is 6-digit data, so when the set key 5 is operated after setting the number, the calculation is Part 14 is
The digits of the input data are calculated, and a comparison operation is performed between this number of input digits and the number of digits set above (4 digits or 6 digits), and if it is determined to be time data, the input data is input to the time register. On the other hand, if the input data is determined to be date data, the input data is input to the date register. Next, the configuration of the display control section for displaying on the display section 17 will be explained. The data read from the display register in the RAM 11 is sequentially input to the buffer register 15 digit by digit, and is applied to the display decoder 19 via the decoder 18. The display decoder 19 converts the input data into segment data that can be displayed on the data display section 17A in which each digit is constituted by a liquid crystal display segment, outputs the converted data as serial data, and supplies it to the shift register 20. When serial data corresponding to the capacity is input to the shift register 20, the data is simultaneously input to the shift register 20.
The data is read from 0 and read into the display buffer 21 as parallel data, which is then applied to the liquid crystal drive circuit in the display section 17, which dynamically drives the corresponding liquid crystal segment of the data display section 17A. The data will be displayed. When the time display key 6 is operated, the contents of the time register are transferred to the display register, and the current time is displayed on the data display section 17A. Also, when the mode changeover switch 4 is set to the time mode, the current time is displayed in the same manner as above. When the date display key 8 is operated, the contents of the date register are transferred to the display register, and date data is displayed. On the other hand, the microinstruction LA input to the buffer register 12 when specifying the set mode is sent to the decoder 1.
Decoded by 8. This decoder 18 receives microinstructions input to the buffer register 12.
When LA is data "0101" representing the fifth digit and the display data input to the buffer register 15 is data "1111" indicating a blanking code, the signal S (binary logic level "1") is output as a decode output. ”), and when the microinstruction LA input to the buffer register 12 is data “0001” indicating the first digit, a signal R (“1”) is output as a decode output. There is.
The signals S and R are from the RS type flip-flop 22.
The flip-flop 22 is set or reset by being input to the set input terminal S or the reset input terminal R of the flip-flop 22, respectively. Further, the set side output signal of the flip-flop 22 is applied to an AND gate 23. The signal SET from the instruction coder 13 is input to this AND gate 23.
SET is a signal output as "1" while the computer is in the time/date setting mode SET. Further, the output of the AND gate 23 is given to AND gates 24 and 25 as gate control signals, and the signal AM from the instruction decoder 13 is also input to the AND gate 24. The signal PM from the instruction decoder 13 is input to the input signal PM. Here, the signal AM is a signal that is output as "1" when the content of the flag in the clock register indicates "am" while the current time is displayed and when the time/date set mode is specified.
The signal PM is a signal that is output as "1" when the contents of the flag digit of the time register indicate "afternoon". Here, the contents of the flag digit are inverted between "am" and "pm" each time the AM/PM key 7 is operated when the set mode is specified. Also, the timing register is cleared when the battery is replaced.
In this case, the flag digit is also cleared, and its contents indicate "am". The output of the AND gate 24 is applied to the liquid crystal drive circuit of the AM display AM via the OR gate 26, and controls the lighting and extinguishing operations of the AM display AM. On the other hand, the output of the AND gate 25 is applied to the liquid crystal drive circuit of the PM display PM via the OR gate 27, and controls the lighting and extinguishing operations of the PM display PM. The signal SET is also applied to AND gates 29 and 30 via an inverter 28, respectively. The AND gate 29 is further supplied with a signal AM, and the AND gate 30 is supplied with a signal PM. The output of the AND gate 29 is given to the liquid crystal drive circuit of the AM display AM via the OR gate 26, and the output of the AND gate 30 is given to the liquid crystal drive circuit of the PM display PM via the OR gate 27. ing. Therefore, while the current time is displayed in a mode other than the set mode, the signal AM or signal PM is output depending on the contents of the flag digit of the clock register, and the AND gates 29 and 30 and the OR gates 26 and 27 are output. Either the morning display AM or the afternoon display PM is displayed through the display. Next, the operation of the above embodiment will be explained with reference to FIG. When setting the time or date, first set the mode changeover switch 4 to the time/date setting mode. As a result, the instruction decoder 13 outputs the signal SET as "1", so the AND gate 23
is opened, and AND gates 29 and 30 are closed. Next, by operating the numeric keypad 2, only the numerical data of the time or date is input in sequence. In this case, the arithmetic unit 14 performs a counting operation for the number of times the number is entered for each numeric operation, and stores the counted value in a predetermined register in the PAM 11, Alternatively, a difference calculation is also performed to determine whether the date data matches the set number of 6 digits. For example, when the numerical value "8" is input for the first time, this numerical data "8" is output from the ROM 10 as a microinstruction CODE, inputted to the first digit of the display register in the RAM 11 via the arithmetic unit 14, and , the above count value becomes "1", and a mismatch with each set number of digits is detected.
Further, the data input to the display register is then read out and read into the buffer register 15, and is further transferred to the display unit 17 via the decoder 18, display decoder 19, shift register 20, and display buffer 21.
and displayed on the data display section 17A. By the way, when the numerical data "8" is input and stored in the display register, the contents of the display register will be "8"("1000") only in the first digit, and a blanking code will be stored in the other digits. "1111" is memorized. As mentioned above, when each digit of the display register is sequentially specified by the microinstruction LA in order to display the data in this display register, the numerical data "0001" specifying the first digit is When output from the ROM 10 as the instruction LA, this data "0001" is also given to the buffer register 12. Therefore, this data "0001" is decoded by the decoder 18,
Signal R is output as "1". Therefore, the flip-flop 22 is reset, the set output becomes "0", and the AND gate 23 is closed.
Therefore, AND gates 24 and 25 are also closed. Next, the second and subsequent digits of the display register are specified and displayed sequentially by the microinstruction LA, but when the microinstruction LA becomes "0101" that specifies the fifth digit, the display stored in this fifth digit is displayed. Since the data is a blanking code, the signal S is output from the decoder 18 as "1". Therefore, flip-flop 22 is set, and its set output opens AND gates 23, 24, and 25, respectively. Therefore, the signal AM or signal PM that has been output from the instruction decoder 13 since the set mode is designated is sent to the display section 17 via the OR gate 26 or 27. If the flag digit of the time register now indicates AM, a signal AM is sent to the display section 17, and the numbers "8" and "AM" are displayed as shown in FIG. 2A. By inputting numerical data sequentially like this,
During numerical input up to 4 digits, a blanking code "1111" is stored in the 5th digit of the display register. In other words, when displaying numbers up to 4 digits, the first digit is displayed and the flip-flop 2 is displayed.
2 is reset and set at the display of the fifth digit, the signal AM is sent to the display section 17 via the AND gate 24 and the OR gate 26 at this interval. Therefore, the display status during numerical input up to 4 digits is as shown in Figure 2 A to D.
AM will be displayed, and the user will be able to recognize that the four-digit numerical data is time data. After entering the 4-digit numerical data,
When the set key 5 is operated, the arithmetic unit 17 detects a match with the four-digit set number of digits of the time data, and the ROM
Based on the control of 10, the stored contents of the display register are converted into time data and input to the time register. Furthermore, if numerical data of five or more digits is input, the contents of the fifth digit of the display register will be data other than the blanking code, so the decoder 18 will send the signal S.
is not output and the flip-flop 22 always remains reset. Therefore, the AND gates 23, 24, and 25 are closed, and as shown in FIG.
AM or PM is not displayed as in F. Therefore, when numerical data of 5 or more digits is input, the display section 17 will no longer display the AM indicator AM or the PM indicator, and the user will be able to confirm that the numeric value of 5 digits or more that is currently being input is date data. becomes recognizable. When the set key 5 is operated after inputting 6-digit numerical data, the arithmetic unit 17 detects that the date data matches the set number of 6-digit digits, and based on the control of the ROM 10,
The contents stored in the display register are converted into date data and input into the date register. In addition, in the above embodiment, the distinction between time data and date data can be visually confirmed by controlling the lighting and extinguishing operations of the AM/PM indicators AM and PA that are normally provided in clock devices. In this way, it can be realized at low cost without providing a special display body, but of course, another display body may also be used or a special display body may be provided.
Control of turning on and off the display body may be performed by a microprogram built into the ROM 10. Furthermore, in addition to the above-mentioned visual confirmation method, an auditory confirmation method in which different types of voices, musical tones, etc. are emitted may be used. We have provided a time and date data input device that allows you to confirm whether input data is time or date data when inputting time or date.
When entering time or date, you can easily check the type of data you are entering, so you can avoid data entry mistakes such as entering time data as date data or date data as time data. This can be easily prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明を時計機能付電子式卓上計
算機に適用した一実施例の回路構成図、第2図は
日付データセツト時のキー操作手順及び表示状態
を夫々示す図である。 1……キー入力部、2……テンキー、4……モ
ード切替キー、5……セツトキー、6……時刻キ
ー、7……午前/午後キー、8……日付キー、1
0……ROM、11……RAM、14……演算部、
17……表示部、18……デコーダ、22……フ
リツプフロツプ、AM……午前表示体、PM……
午後表示体。
FIG. 1 is a circuit diagram of an embodiment in which the present invention is applied to an electronic desktop calculator with a clock function, and FIG. 2 is a diagram showing the key operation procedure and display state when setting date data. 1...Key input section, 2...Numeric keypad, 4...Mode switching key, 5...Set key, 6...Time key, 7...AM/PM key, 8...Date key, 1
0...ROM, 11...RAM, 14...calculation section,
17...Display unit, 18...Decoder, 22...Flip-flop, AM...AM display, PM...
Afternoon display.

Claims (1)

【特許請求の範囲】 1 時刻または日付データを入力するためのキー
入力手段と、 入力された時刻データまたは日付データの入力
桁数を計数する手段と、 この計数手段により計数された入力桁数と前記
時刻データ及び日付データの夫々に対して予め設
定されている設定桁数とを比較する手段と、 入力された時刻データを記憶する時刻データ記
憶手段と、 入力された日付データを記憶する日付データ記
憶手段と、 入力されたデータが前記比較手段において時刻
データに対して予め設定されている設定桁数と一
致した場合に入力データを前記時刻データ記憶手
段に記憶させ、日付データに対して予め設定され
ている設定桁数と一致した場合に入力データを前
記日付データ記憶手段に記憶させる記憶制御手段
と、 入力データが時刻データであるか日付データで
あるかを示す表示手段と、 データ入力の際前記比較手段の比較結果により
前記表示手段の駆動を制御する表示制御手段とを
具備し、入力されたデータが時刻データか日付デ
ータかの区別を表示手段の駆動により行うことを
特徴とした時刻、日付データ入力装置。
[Claims] 1. Key input means for inputting time or date data, means for counting the number of input digits of the input time data or date data, and the number of input digits counted by the counting means. means for comparing the number of digits set in advance for each of the time data and date data; time data storage means for storing the input time data; and date data for storing the input date data. storage means; storing the input data in the time data storage means when the input data matches a preset number of digits preset for the time data in the comparison means; storage control means for storing the input data in the date data storage means when the input data matches a set number of digits; a display means for indicating whether the input data is time data or date data; a display control means for controlling driving of the display means according to a comparison result of the comparison means, and a time of day characterized in that the input data is distinguished as time data or date data by driving the display means; Date data input device.
JP55116928A 1980-08-27 1980-08-27 Confirmation system in case for setting time and date Granted JPS5742879A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55116928A JPS5742879A (en) 1980-08-27 1980-08-27 Confirmation system in case for setting time and date

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55116928A JPS5742879A (en) 1980-08-27 1980-08-27 Confirmation system in case for setting time and date

Publications (2)

Publication Number Publication Date
JPS5742879A JPS5742879A (en) 1982-03-10
JPS6236560B2 true JPS6236560B2 (en) 1987-08-07

Family

ID=14699150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55116928A Granted JPS5742879A (en) 1980-08-27 1980-08-27 Confirmation system in case for setting time and date

Country Status (1)

Country Link
JP (1) JPS5742879A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212249A (en) * 1996-01-30 1997-08-15 Toshiba Butsuryu Kk Data processor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777128B2 (en) * 1985-08-06 1998-07-16 株式会社東芝 Setting circuit of protection relay
JPH01141494U (en) * 1988-03-23 1989-09-28
JPH02165094A (en) * 1988-12-20 1990-06-26 Omron Tateisi Electron Co Electronic type time switch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4851663A (en) * 1971-10-27 1973-07-20
JPS4969361A (en) * 1972-11-06 1974-07-04
JPS49106860A (en) * 1973-02-10 1974-10-09
JPS56120973A (en) * 1980-02-28 1981-09-22 Seiko Epson Corp Miniature electronic equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4851663A (en) * 1971-10-27 1973-07-20
JPS4969361A (en) * 1972-11-06 1974-07-04
JPS49106860A (en) * 1973-02-10 1974-10-09
JPS56120973A (en) * 1980-02-28 1981-09-22 Seiko Epson Corp Miniature electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212249A (en) * 1996-01-30 1997-08-15 Toshiba Butsuryu Kk Data processor

Also Published As

Publication number Publication date
JPS5742879A (en) 1982-03-10

Similar Documents

Publication Publication Date Title
JPS59131191A (en) Electronic timepiece
JPH0346078B2 (en)
JPS6367158B2 (en)
JPS6236560B2 (en)
US4589779A (en) Multi-alarm timepiece with simplified operating means
US4086654A (en) Electronic timepiece calculator
JP2984770B2 (en) Electronic clock
US4192135A (en) Portable electronic device
JP2560279B2 (en) Data storage device
JPH039029Y2 (en)
JPS581757B2 (en) program timer
JPS6213636B2 (en)
JPH0628718Y2 (en) Stopwatch
JPH0710371Y2 (en) Timetable display
JP2513600Y2 (en) Data bank device
KR830001450B1 (en) Electronic digital multifunction watch
JPH0615313Y2 (en) Data storage device
JPS5922587Y2 (en) random number generator
JPH0726761Y2 (en) Data storage
JPS5939056B2 (en) Key input method
JPS6258191A (en) Apparatus for displaying schedule
JPS6232435B2 (en)
JPS6058838B2 (en) Alarm sound confirmation display method for small electronic devices
JPS605004B2 (en) Key sampling signal control method
JPH01126588A (en) Electronic timepiece with printing function