JPH0317698A - Circuit device for crt display - Google Patents
Circuit device for crt displayInfo
- Publication number
- JPH0317698A JPH0317698A JP1153317A JP15331789A JPH0317698A JP H0317698 A JPH0317698 A JP H0317698A JP 1153317 A JP1153317 A JP 1153317A JP 15331789 A JP15331789 A JP 15331789A JP H0317698 A JPH0317698 A JP H0317698A
- Authority
- JP
- Japan
- Prior art keywords
- display
- ram
- display signal
- signal
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＣＲＴ画面上に図形表示機能のある集積回路
装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an integrated circuit device having a graphic display function on a CRT screen.
従来の技術
従来例を第２図を用いて説明する。２１のＣＰＵは３２
の表示情報ＲＡＭ入力を介して２２のＲＡＭへ表示情報
データを転送する。２７の水平方向動作クロツクと２８
の水平同期信号とが２５の水平位置ｉｌ＋御回路へ人力
され、３０の水平位置信号が生成される。また２８の水
平同期信号と２９の垂直同期信号とは２６の垂直位置制
御回路へ入力され、３１の垂直位置信号が生成される。2. Description of the Related Art A conventional example will be explained with reference to FIG. 21 CPU is 32
The display information data is transferred to the RAM of 22 via the display information RAM input of . 27 horizontal movement clock and 28
horizontal synchronization signals are input to 25 horizontal position il+ control circuits to generate 30 horizontal position signals. Further, 28 horizontal synchronization signals and 29 vertical synchronization signals are input to 26 vertical position control circuits, and 31 vertical position signals are generated.
２３のＲＯＭにはあらかじめ決められた図形の表示情報
が収められている。２２のＲＡＭは、２３のＲＯＭに収
納される図形の表示情報のアドレスを示す図形コードが
表示順序に書き込まれており、３０の水平位置信号と３
１の垂直位置信号で指定されるＲＡＭアドレスをリード
され、３３のＲＡＭ出力を出力する。３３のＲＡＭ出力
と３１の垂直位置信号は２３のＲＯＭのアドレス選択を
決定し３４のＲＯＭ出力を得、２４の表示信号生成回路
の表示信号源として人力される。２４の表示信号生成回
路は、３０の水平位置信号に同期して３５の表示信号と
３６の背景信号を生成し、ＣＲＴへ入力されＣＲＴ画面
上に図形表示を行なう。The ROM 23 stores display information of predetermined figures. In the RAM 22, a figure code indicating the address of the display information of the figure stored in the ROM 23 is written in the display order, and a horizontal position signal 30 and a figure code indicating the address of the display information of the figure stored in the ROM 23 are written.
The RAM address specified by the vertical position signal 1 is read, and the RAM output 33 is output. The RAM output 33 and the vertical position signal 31 determine the address selection of the ROM 23 to obtain the ROM output 34, which is input as a display signal source for the display signal generation circuit 24. A display signal generation circuit 24 generates a display signal 35 and a background signal 36 in synchronization with the horizontal position signal 30, which are input to the CRT to display graphics on the CRT screen.
発明が解決しようとする課題
図形の表示情報をＲＯＭにあらかしめ登録しておき、こ
れらを組み合わせて表示を行なう（フォント形式の表示
）ことはできるが、図形そのものを変化させて任意の図
形を表示する（ビットマッブ形式の表示）ことができな
いといった課題が生じる。Problems to be Solved by the Invention Although it is possible to preliminarily register display information of figures in ROM and display them in combination (display in font format), it is not possible to display arbitrary figures by changing the figures themselves. The problem arises that it is not possible to display images in bitmap format.
課題を解決するための手段
そこで、本発明では、表示信号生成回路の表示信号源と
して、ＲＯＭ出力に換えてＲＡＭ出力を用いる機能を付
加することにより解決している。Means for Solving the Problems The present invention solves the problem by adding a function of using RAM output instead of ROM output as the display signal source of the display signal generation circuit.
作用
本発明の回路構成により、登録した図形を組み合わせた
表示に加えて任意の図形の表示が可能となる。Effect: The circuit configuration of the present invention enables the display of arbitrary figures in addition to displaying a combination of registered figures.
実施例
第１図は、本発明のＣＲＴ表示用半導体装置の一実施例
を示すブロック図である。１はＣＲＴ表示用半導体装置
である。２のＣＰＵは１３の表示情報ＲＡＭ入力を介し
て３のＲＡＭへ表示情報を転送する。このとき４のＲＯ
Ｍにあらかしめ登録された図形コードを表示情報とする
が、ＲＡＭのビットに対応した図形のデータを表示情報
とするかは、ＣＰＵ２により選択され１７の表示信号源
切り換え信号によりＣＲＴ表示用半導体装置１の動作内
容が選ばれる。ＲＯＭ４の登録された図形を用いて表示
するフォント形式の表示は、従来例と同しく８の水平方
向動作クロツクと９の水平同期信号とから６の水平位置
制御回路を介して得られる１１の水平位置信号と、９の
水平同期信号と１０の垂直同期信号とから７の垂乎位置
ｉ１７御回路を介して得られる１２の垂直位置信号で指
定される３のＲＡＭアドレスの表示情報である１４のＲ
ＡＭ出力としての垂直位置信号とを４のＲＯＭアドレス
に入力し登録された図形データすなわちＲＯＭ出力１５
を表示信号源として５の表示信号生成回路へ入力され、
１８の表示信号と１９の背景信号が生成される。一方、
Ｒ． Ａ Ｍのビットに対応した図形を表示するビット
マップ形式の表示は、ＣＰＵ２からの表示信号源切り換
え信号１１により１６のＲＡＭ出力を直接５の表示信号
発生回路の表示信号源として入力とすることによりＲＡ
Ｍ空間上にビットイメージでｔｆ４成された図形データ
が１８の表示信号とｌ９の背景信号として出力される。Embodiment FIG. 1 is a block diagram showing an embodiment of a semiconductor device for CRT display according to the present invention. 1 is a CRT display semiconductor device. CPU 2 transfers display information to RAM 3 via display information RAM input 13. At this time, RO of 4
The graphic code roughly registered in M is used as display information, but the CPU 2 selects whether to use the graphic data corresponding to the bits of the RAM as the display information, and the CRT display semiconductor device is controlled by the display signal source switching signal 17. 1 is selected. The font format display using the registered graphics in the ROM 4 is the same as in the conventional example, using 11 horizontal movement clocks obtained from the horizontal operation clock 8 and the horizontal synchronization signal 9 through the horizontal position control circuit 6. 14, which is the display information of the RAM address 3 specified by the 12 vertical position signals obtained from the position signal, the horizontal synchronization signal 9, and the vertical synchronization signal 10, via the position i17 control circuit 7. R
The vertical position signal as an AM output is input to the ROM address 4, and the registered graphic data, that is, the ROM output 15
is input to the display signal generation circuit 5 as a display signal source,
Eighteen display signals and nineteen background signals are generated. on the other hand,
R. The bitmap format display that displays the figure corresponding to the bits of A M is achieved by directly inputting the RAM output of 16 as the display signal source of the display signal generation circuit 5 using the display signal source switching signal 11 from the CPU 2. R.A.
Graphic data formed by tf4 as a bit image on the M space is output as a display signal 18 and a background signal 19.
ここで６の水平は置制御回路と７の垂直偉置制御回路は
、１ｌの表示信号源切り換え信号により動作が変わる。Here, the operation of the horizontal position control circuit 6 and the vertical position control circuit 7 is changed by the display signal source switching signal 1l.
発明の効果
本発明はＣＰＵの処理により表示信号源としてＲＯＭ出
力に換えてＲＡＭ出力を用いるよう表示信号生成回路の
処理をコントロールすることができるようにしたことに
より、従来のＲＯＭに登録された図形を組み合わせるフ
ォント形式の表示に加えて、ＲＡＭ上に配された表示情
報すなわちビットマップ形式の表示が可能となり、ひと
つのハードでＣＰＵのコントロールにより２つの異なる
形式の表示を実現するといった優れた効果を有している
。Effects of the Invention The present invention makes it possible to control the processing of a display signal generation circuit to use RAM output instead of ROM output as a display signal source through CPU processing. In addition to displaying font formats that combine fonts, it is now possible to display information stored in RAM, that is, bitmap formats, and has the excellent effect of being able to display two different formats using a single piece of hardware under CPU control. have.
第１図は本発明のＣＲＴ表示用半導体装置の実施例を示
したブロック図、第２図は従来のＣＲＴ表示用半導体装
置のブロック図である。
１・・・・・・ＣＲＴ表示用半導体装置、２・・・・・
・ＣＰＵ、３・・・・・・ＲＡＭ、４・・・・・・ＲＯ
Ｍ、５・・・・・・表示信号生成回路、６・・・・・・
水平位置制御回路、７・・・・・・垂直位置制御回路、
８・・・・・・水平方向動作クロツク、９・・・・・・
水平同期信号、１０・・・・・・垂直同期信号、１１・
・・・・・水平位置信号、１２・・・・・・垂直位置信
号、１３・・・・・・表示情報ＲＡＭ入力、１４・・・
・・・ＲＡＭ出力、ｌ５・・・・・・Ｒ Ｏ Ｍ出力、
１６・・・・・・Ｒ Ａ Ｍ出力、ｌ７・・・・・・表
示信号源切り換え信号、１８・・・・・・表示信号、１
９・・・・・・背景信号。FIG. 1 is a block diagram showing an embodiment of a semiconductor device for CRT display according to the present invention, and FIG. 2 is a block diagram of a conventional semiconductor device for CRT display. 1... Semiconductor device for CRT display, 2...
・CPU, 3...RAM, 4...RO
M, 5...display signal generation circuit, 6...
horizontal position control circuit, 7... vertical position control circuit,
8...Horizontal operation clock, 9...
Horizontal synchronization signal, 10... Vertical synchronization signal, 11.
...Horizontal position signal, 12...Vertical position signal, 13...Display information RAM input, 14...
...RAM output, l5...R O M output,
16...RAM output, l7...Display signal source switching signal, 18...Display signal, 1
9... Background signal.
Claims (1)
力データと前記ＲＡＭの出力データとを表示信号源とし
てＣＲＴ上に図形を表示する信号を生成する回路と、こ
れらを制御するＣＰＵで構成されることを特徴とするＣ
ＲＴ表示用回路装置。It is composed of a circuit that generates a signal for displaying a figure on a CRT using output data from a ROM that operates using the output of a RAM as an address and the output data of the RAM as a display signal source, and a CPU that controls these. Characteristic C
RT display circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153317A JPH0317698A (en) | 1989-06-15 | 1989-06-15 | Circuit device for crt display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153317A JPH0317698A (en) | 1989-06-15 | 1989-06-15 | Circuit device for crt display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0317698A true JPH0317698A (en) | 1991-01-25 |
Family
ID=15559852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153317A Pending JPH0317698A (en) | 1989-06-15 | 1989-06-15 | Circuit device for crt display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0317698A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514828A (en) * | 1991-06-28 | 1993-01-22 | Sanyo Electric Co Ltd | On-screen display device |
| JPH05301618A (en) * | 1992-04-28 | 1993-11-16 | Nissan Motor Co Ltd | Carriage drive device |
| KR100462317B1 (en) * | 1997-10-23 | 2005-04-06 | 엘지전자 주식회사 | AC PD Drive |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148091A (en) * | 1983-02-14 | 1984-08-24 | 株式会社日立製作所 | Character graphic display unit |
| JPS61193196A (en) * | 1986-02-07 | 1986-08-27 | 株式会社日立製作所 | Crt display system |
-
1989
- 1989-06-15 JP JP1153317A patent/JPH0317698A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148091A (en) * | 1983-02-14 | 1984-08-24 | 株式会社日立製作所 | Character graphic display unit |
| JPS61193196A (en) * | 1986-02-07 | 1986-08-27 | 株式会社日立製作所 | Crt display system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514828A (en) * | 1991-06-28 | 1993-01-22 | Sanyo Electric Co Ltd | On-screen display device |
| JPH05301618A (en) * | 1992-04-28 | 1993-11-16 | Nissan Motor Co Ltd | Carriage drive device |
| KR100462317B1 (en) * | 1997-10-23 | 2005-04-06 | 엘지전자 주식회사 | AC PD Drive |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880002089A (en) | Display control device for compound document processing device | |
| JPH0126072B2 (en) | ||
| JPS61254980A (en) | Character front transmission control system | |
| JPH0545039B2 (en) | ||
| JPH0519747A (en) | Display controller | |
| JPH03196188A (en) | Display system for information processor | |
| JPH0317698A (en) | Circuit device for crt display | |
| US5774108A (en) | Processing system with display screen scrolling | |
| JPS5913741B2 (en) | display device | |
| KR900001125B1 (en) | Display device | |
| KR920008274B1 (en) | 16/256 color switching apparatus | |
| JPS6292071A (en) | Control system for magnified display | |
| JP2760522B2 (en) | Display control device | |
| JPH0571113B2 (en) | ||
| KR0135494B1 (en) | On screen display | |
| JPH09130710A (en) | Liquid crystal display video signal generator | |
| JPS58192082A (en) | Two-segment display system of picture for character display | |
| KR100195199B1 (en) | Graphic controller using meta align mode destination addressing circuit | |
| JPH02220097A (en) | Image data display system | |
| JPH05313643A (en) | Character attribute synthesizing device of character display device | |
| JPH08123386A (en) | Graphic controller | |
| JPS63136171A (en) | Image data processor | |
| JPS6250891A (en) | Kanji display control system | |
| JPS5975285A (en) | Display screen split control system | |
| JPS6383792A (en) | Cursor display controller |