JPH0230284A - Receiver in picture transmission system - Google Patents

Receiver in picture transmission system

Info

Publication number
JPH0230284A
JPH0230284A JP63179200A JP17920088A JPH0230284A JP H0230284 A JPH0230284 A JP H0230284A JP 63179200 A JP63179200 A JP 63179200A JP 17920088 A JP17920088 A JP 17920088A JP H0230284 A JPH0230284 A JP H0230284A
Authority
JP
Japan
Prior art keywords
pixel
picture element
data
circuit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63179200A
Other languages
Japanese (ja)
Other versions
JP2952875B2 (en
Inventor
Makoto Shimokooriyama
下郡山 信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17920088A priority Critical patent/JP2952875B2/en
Publication of JPH0230284A publication Critical patent/JPH0230284A/en
Application granted granted Critical
Publication of JP2952875B2 publication Critical patent/JP2952875B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent deterioration in the picture quality of a picture element block by replacing a picture element data of a picture element block whose received reference value is discriminated to be inadequate with an interpolation picture element data obtained through the use of a picture element data with high correlation. CONSTITUTION:A code fed to an input terminal 40 is applied to a synchronizing separator circuit 44, where a synchronizing code is separated and fed to a timing control circuit 46. The timing control circuit 46 controls a switch 42 to apply a maximum value and a minimum value to an S/P converter 48 and the separated code to an S/P converter 50. A discrimination circuit 60 checks whether or not an output of a maximum value latch circuit 52 is larger than an output of a minimum value latch circuit 54, and regards it to be in the presence of a transmission error if smaller and sends a discrimination signal to a scan converter 64. The scan converter 64 converts the discrimination signal into a signal representing the screen position of a picture element data included in a relevant picture element block and replaces the picture element in error with a picture element of the just preceding screen in a frame memory 68.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像伝送システムにおける受信装置に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a receiving device in an image transmission system.

〔従来の技術〕[Conventional technology]

画像信号、具体的にはテレビジョン信号の伝送帯域を圧
縮する方法としては、1画像を所定数の画素からなる画
素ブロックに分割し、当該画素ブロックにおいてその画
素データの最大値と最小値の範囲を所定数の区画に分け
、各画素データをその所属する区画を示すコード(以下
、分割値という)に変換する符号化方式が公知である。
A method of compressing the transmission band of an image signal, specifically a television signal, is to divide one image into pixel blocks each consisting of a predetermined number of pixels, and then calculate the range of the maximum and minimum values of the pixel data in the pixel block. There is a known encoding method that divides pixel data into a predetermined number of sections and converts each pixel data into a code (hereinafter referred to as a division value) indicating the section to which it belongs.

この方式では、各画素ブロック毎に、その最大値、最小
値及びその差(ダイナミック・レンジ)の何れか2つの
データと、各画素に対する分割値データとを伝送するこ
とになる。
In this method, for each pixel block, any two data of its maximum value, minimum value, and difference (dynamic range) thereof, and divided value data for each pixel are transmitted.

第2図は、最大値及び最小値により各画素データを正規
化し、上記分割値データを伝送する画像伝送装置の従来
例の概略構成ブロック図を示す。
FIG. 2 is a schematic block diagram of a conventional image transmission apparatus that normalizes each pixel data using maximum and minimum values and transmits the divided value data.

なお、ここで扱う画像データは、1サンプル当たり8ビ
ツトで量子化されているとする。入力端子10には、通
常の水平走査線の順番でディジタル画像データが入力さ
れ、画素ブロック化回路12は、1フレーム又は1フイ
ールドの画像を、縦(垂直方向)m″#I素、横(水平
方向)n画素からなる画素ブロックに区分し、各画素ブ
ロック毎にその構成画素データを順に出力する。
It is assumed that the image data handled here is quantized with 8 bits per sample. Digital image data is input to the input terminal 10 in the normal order of horizontal scanning lines, and the pixel blocking circuit 12 converts the image of one frame or one field into vertical (vertical direction) m''#I elements and horizontal ( horizontally) divided into pixel blocks each consisting of n pixels, and sequentially outputs constituent pixel data for each pixel block.

最大値検出器14は各画素ブロック毎のm x n個の
画素から最大値を検出し、最小値検出器16は最小値を
検出する。タイミング調整回路18は、最大値検出器1
4及び最小値検出器16における検出作業時間に相当す
る時間だけブロック化回路12の出力を遅延させ、各画
素ブロック毎に所定の順序で画素データを出力する。分
割値変換回路20は、最大値検出器14の最大値と最小
値検出器16の最小値との間を2に分割した場合のどの
分割区画に各画素データが所属するかを示す分割値(k
ビット)を出力する。kは例えば3程度である。
The maximum value detector 14 detects the maximum value from m x n pixels in each pixel block, and the minimum value detector 16 detects the minimum value. The timing adjustment circuit 18 includes the maximum value detector 1
The output of the blocking circuit 12 is delayed by a time corresponding to the detection work time of 4 and the minimum value detector 16, and pixel data is output in a predetermined order for each pixel block. The division value conversion circuit 20 converts a division value ( k
bits). For example, k is about 3.

22.24.26はパラレル・シリアル変換器であり、
パラレル・データをシリアル・データに変換する。スイ
ッチ30は、タイミング制御回路32の制御下に、b、
c、a接点の順に接続する。
22.24.26 is a parallel to serial converter,
Convert parallel data to serial data. Under the control of the timing control circuit 32, the switch 30 is configured to:b,
Connect C and A contacts in this order.

即ち、スイッチ30により、各画素ブロックについて、
最大値データ、最小値データ、及び各画素の分割値デー
タがこの順に、FIFO型のバッファ34に印加される
。バッファ34は伝送ビット・レートとの調整用に設け
られている。同期付加回路36はバッファ36からのデ
ータ列の先頭に同期コードを付加し、出力端子38から
伝送路や記録媒体に送出する。なおタイミング制御回路
34は、スイッチ30以外にも、上記各回路の動作タイ
ミングを統括制御する。
That is, for each pixel block, the switch 30
The maximum value data, the minimum value data, and the divided value data of each pixel are applied to the FIFO type buffer 34 in this order. A buffer 34 is provided for adjustment with the transmission bit rate. The synchronization addition circuit 36 adds a synchronization code to the beginning of the data string from the buffer 36, and sends it out from the output terminal 38 to a transmission line or recording medium. In addition to the switch 30, the timing control circuit 34 also collectively controls the operation timing of each of the circuits described above.

m、  nが4、kが3とした場合には、1画素ブロッ
クのデータ量は128ビツト(=8ビット×16)であ
るが、この符号化により64ビツト(=8+8+3x1
6)になり、1/2に圧縮できる。
When m and n are 4 and k is 3, the amount of data for one pixel block is 128 bits (=8 bits x 16), but with this encoding it becomes 64 bits (=8 + 8 + 3 x 1).
6) and can be compressed to 1/2.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、この符号化方法では、ダイナミック・レンジで
一旦画素データを正規化し、その正規化データを圧縮符
号化しているので、復号のためには、各画素ブロックに
ついてダイナミック・レンジの情報が必須である。例え
ば、最大値及び最小値のデータが各画素の圧縮コード(
分割値)と共に伝送されるとすると、最大値データ又は
最小値データに何らかの伝送エラーが生じると、その画
素ブロックについては画像データを復元できなくなる。
However, in this encoding method, the pixel data is once normalized using the dynamic range, and then the normalized data is compressed and encoded, so dynamic range information for each pixel block is essential for decoding. . For example, the maximum value and minimum value data is the compressed code of each pixel (
If a transmission error occurs in the maximum value data or minimum value data, image data cannot be restored for that pixel block.

そこで本発明は、画素ブロック単位で符号化を行う画像
伝送システムにおいて、復号のための基準データが損な
われた場合であっても可能な限り該当画素ブロックの画
像を復元できる受信装置を提示することを目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a receiving device that can restore the image of a corresponding pixel block as much as possible even when reference data for decoding is lost in an image transmission system that performs coding in units of pixel blocks. With the goal.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係る受信装置は、画像を構成する全画素を、複
数の画素からなる画素ブロックに分割し、画素ブロック
単位で所定の基準値に基づき各画素値を符号化し、当該
基準値及びその符号化画素データを伝送する画像伝送シ
ステムにおいて、受信した基準値に従い受信した符号化
画素データを復号して画像を復元する受信装置であって
、受信した基準値が所定規則に従い適正か否かを判定す
る判定手段と、当該判定手段により不適正と判定された
画素ブロック内の画素については当該画素と相関性の高
い画素のデータを用いて得た補間画素データで代替する
代替手段とを具備することを特徴とする。
A receiving device according to the present invention divides all pixels constituting an image into pixel blocks each consisting of a plurality of pixels, encodes each pixel value in each pixel block based on a predetermined reference value, and codes the reference value and its code. In an image transmission system that transmits encoded pixel data, a receiving device decodes received encoded pixel data according to a received reference value to restore an image, and determines whether the received reference value is appropriate according to a predetermined rule. and an alternative means for substituting a pixel in a pixel block determined to be inappropriate by the determining means with interpolated pixel data obtained using data of a pixel having a high correlation with the pixel. It is characterized by

〔作用〕[Effect]

上記判定手段により、復号に必要な基準値にエラーがあ
るか否かを知ることができる。また、基準値にエラーが
生じ、復元不能となった画素のデータについては、相関
性の強い画素を適切に選択すれば、充分に類似したデー
タが得られる。従って、基準値にエラーのあった画素ブ
ロック内の画素についてはこの相関性の強い画素を用い
て得た補間画素で代替することにより、当該画素ブロッ
クの部分について画質が著しく劣化するのを防止できる
The determination means allows it to be known whether or not there is an error in the reference value required for decoding. Furthermore, for data of pixels that cannot be restored due to an error in the reference value, sufficiently similar data can be obtained by appropriately selecting pixels with strong correlation. Therefore, by replacing pixels in a pixel block with an error in the reference value with interpolated pixels obtained using pixels with a strong correlation, it is possible to prevent the image quality from significantly deteriorating in the part of the pixel block. .

〔実施例〕 以下、図面を参照して本発明の一実施例を説明する。第
1図は、本発明の一実施例の構成ブロック図であって、
機能的には、第1図の送信装置に対応する受信装置であ
る。なお、ここでは常に、最大値データが最小値データ
に先行して入力するように約束されているものとする。
[Embodiment] Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a configuration block diagram of an embodiment of the present invention,
Functionally, it is a receiving device corresponding to the transmitting device shown in FIG. Note that it is assumed here that the maximum value data is always inputted before the minimum value data.

第1図において、入力端子40には第2図の出力端子3
8から出力されるコード列が伝送路を介して入力される
。入力端子40のコード列は、スイッチ42及び同期分
離回路44に印加され、同期分離回路44は同期コード
を分離してタイミング制御回路46に印加する。タイミ
ング制御回路46は、同期コードに基づき、スイッチ4
2の切換を含んで各図示回路の動作タイングを制御する
In FIG. 1, the input terminal 40 has the output terminal 3 in FIG.
The code string output from 8 is input via the transmission path. The code string at the input terminal 40 is applied to a switch 42 and a synchronous separation circuit 44 , and the synchronous separation circuit 44 separates the synchronous code and applies it to a timing control circuit 46 . The timing control circuit 46 controls the switch 4 based on the synchronization code.
2 to control the operating timing of each illustrated circuit.

スイッチ42の切換により、最大値MAX及び最小値M
INはa接点からシリアル・パラレル(S/P)変換器
48に、分割値コードはb接点からS/P変換器50に
印加される。S/P変換器48の出力の内、最初のコー
ド(エラーが無ければ、最大値MAX)は最大値ラッチ
回路、52にラッチされ、その次のコード(エラーが無
ければ、最小値旧N)は最小値ラッチ回路54にラッチ
される。ラッチ回路52.54は次の画素プロ・ツクの
最大値、最小値が入力されるまで、それぞれ最大値、最
小値を保持する。
By switching the switch 42, the maximum value MAX and the minimum value M
IN is applied to the serial/parallel (S/P) converter 48 from the a contact, and the division value code is applied to the S/P converter 50 from the b contact. Among the outputs of the S/P converter 48, the first code (if there is no error, the maximum value MAX) is latched by the maximum value latch circuit 52, and the next code (if there is no error, the minimum value old N) is latched by the minimum value latch circuit 54. The latch circuits 52 and 54 hold the maximum and minimum values, respectively, until the maximum and minimum values of the next pixel block are input.

分割値逆変換回路56は、ラッチ回路52.54にラッ
チされた最大値及び最小値を参照して、S/P変換器5
0の出力(分割値データ)を各分割領域の代表値に変換
して出力する。スキャン・コンバータ58は、分割値逆
変換回路56の画素ブロック単位の出力を、ラスター・
スキャンに変換する。
The divided value inverse conversion circuit 56 refers to the maximum value and minimum value latched in the latch circuits 52 and 54, and converts the S/P converter 5.
The output of 0 (divided value data) is converted into a representative value of each divided area and output. The scan converter 58 converts the output of the divided value inverse conversion circuit 56 in units of pixel blocks into a raster format.
Convert to scan.

判定回路60は、最大値ラッチ回路52の出力が最小値
ラッチ回路の出力より大きいかどうかを調べる。即ち、
最大値ラッチ回路52の出力が最小値ランチ回路の出力
より小さい場合には、最大値又は最小値に伝送エラーが
あったものと推測できる。判定回路56による判定信号
は、タイミング調整回路62により時間調整された後、
スキャン・コンバータ64に印加される。スキャン・コ
ンバータ64は、判定信号を、該当する画素ブロックに
含まれる画素データの、ラスター・スキャンにおける画
面位置を示す信号に変換する。そして、スキャン・コン
バータ64は、エラーの無い画素ブロックの画素につい
ては、スイッチ66をa接点に接続し、エラーのあった
画素ブロックの画素についてはb接点に接続する。
The determination circuit 60 checks whether the output of the maximum value latch circuit 52 is greater than the output of the minimum value latch circuit. That is,
If the output of the maximum value latch circuit 52 is smaller than the output of the minimum value launch circuit, it can be assumed that there was a transmission error in the maximum value or the minimum value. After the determination signal from the determination circuit 56 is time-adjusted by the timing adjustment circuit 62,
applied to scan converter 64; The scan converter 64 converts the determination signal into a signal indicating the screen position in raster scan of the pixel data included in the corresponding pixel block. Then, the scan converter 64 connects the switch 66 to the a contact point for pixels in the pixel block without an error, and connects the switch 66 to the b contact point for pixels in the pixel block in which an error has occurred.

即チ、スイッチ66は、エラーがあった画素ブロックの
画素については、フレーム・メモリの直前画面(又は、
更に以前)の画像信号で代替する。
Immediately, the switch 66 switches the pixel of the pixel block in which the error occurred to the previous screen of the frame memory (or
Furthermore, the previous image signal is used instead.

従って、出力端子70からは、エラーのない場合には、
受信データからの復元画像の信号が得られ、エラーがあ
る場合には、1フレーム前の画像で修整・補完された画
像信号が得られる。スイッチ66の出力はフレーム・メ
モリ68に入力され、これによりフレーム・メモリの記
憶画像が更新される。
Therefore, from the output terminal 70, if there is no error,
A restored image signal is obtained from the received data, and if there is an error, an image signal corrected and supplemented with the image from one frame before is obtained. The output of switch 66 is input to frame memory 68, thereby updating the image stored in frame memory.

本実施例では、ダイナミック・レンジ情報として最大値
及び最小値データを伝送する場合を例にとったが、本発
明はこれに限定されない。また、分割値変換の後にベク
トル量子化を行い伝送方式や、その他の伝送方式の場合
であっても、何らかの規則性の下で、伝送エラーを確認
できる伝送方式に対しては、その規則との整合性を調べ
ることにより、エラーの有無を画一的に判定できるので
、この判定結果に従い前画面を代替使用することができ
る。なお、相関性の強い画素として上記実′施例では、
前画面の画素を選択し、この画素のデータをそのまま補
間データとしたが、後の画面の画素や隣接する画素ブロ
ックの画素を用いて補間画素データを求めてもよい。
In this embodiment, the case where maximum value and minimum value data are transmitted as dynamic range information is taken as an example, but the present invention is not limited to this. In addition, even in the case of a transmission method in which vector quantization is performed after division value conversion, or in the case of other transmission methods, transmission errors can be confirmed under some kind of regularity. By checking the consistency, the presence or absence of an error can be uniformly determined, and the previous screen can be used as an alternative according to the result of this determination. In addition, in the above embodiment, pixels with strong correlation are
Although a pixel on the previous screen is selected and the data of this pixel is directly used as interpolation data, interpolated pixel data may be obtained using pixels on a subsequent screen or pixels in an adjacent pixel block.

〔発明の効果〕〔Effect of the invention〕

以上の説明から容易に理解できるように、本発明によれ
ば、復号のための基準値にエラーが生じた場合には、こ
れを誤り訂正符号などの冗長データを付加することなく
検出でき、そのエラ一部分の画素ブロック内の画素を相
関性の高い画素から得た補間画素データで代替するので
、それだけ伝送エラーに強くなり、伝送エラーによる画
質劣化を軽減できる。
As can be easily understood from the above explanation, according to the present invention, if an error occurs in the reference value for decoding, it can be detected without adding redundant data such as an error correction code, and the error can be detected without adding redundant data such as an error correction code. Since the pixels in the pixel block of the error part are replaced with interpolated pixel data obtained from pixels with high correlation, the system becomes more resistant to transmission errors, and image quality deterioration due to transmission errors can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の構成ブロック図、第2図は
画像送信装置の構成ブロック図である。 40・−・入力端子 44−同期分離回路 46・−・
りィミング制御回路 52−最大値ラッチ回路 54.
−0.最小値ラッチ回路 56〜・分割値逆変換回路5
8.64−・−・スキャン・コンバータ 6〇−判定回
路6L−・フレーム・メモリ 70−・−出力端子
FIG. 1 is a block diagram of the configuration of an embodiment of the present invention, and FIG. 2 is a block diagram of the configuration of an image transmitting apparatus. 40--Input terminal 44-Synchronization separation circuit 46--
Timing control circuit 52-Maximum value latch circuit 54.
-0. Minimum value latch circuit 56~・Divided value inverse conversion circuit 5
8.64-・- Scan converter 6〇- Judgment circuit 6L- Frame memory 70-・- Output terminal

Claims (1)

【特許請求の範囲】[Claims] 画像を構成する全画素を、複数の画素からなる画素ブロ
ックに分割し、画素ブロック単位で所定の基準値に基づ
き各画素値を符号化し、当該基準値及びその符号化画素
データを伝送する画像伝送システムにおいて、受信した
基準値に従い受信した符号化画素データを復号して画像
を復元する受信装置であって、受信した基準値が所定規
則に従い適正か否かを判定する判定手段と、当該判定手
段により不適正と判定された画素ブロック内の画素につ
いては当該画素と相関性の高い画素のデータを用いて得
た補間画素データで代替する代替手段とを具備すること
を特徴とする受信装置。
Image transmission in which all pixels constituting an image are divided into pixel blocks each consisting of a plurality of pixels, each pixel value is encoded based on a predetermined reference value for each pixel block, and the reference value and its encoded pixel data are transmitted. In the system, a receiving device decodes received encoded pixel data according to a received reference value to restore an image, the determining means determining whether the received reference value is appropriate according to a predetermined rule, and the determining means 1. A receiving device comprising an alternative means for substituting a pixel in a pixel block determined to be inappropriate by interpolated pixel data obtained using data of a pixel having a high correlation with the pixel.
JP17920088A 1988-07-20 1988-07-20 Decoding device and method Expired - Fee Related JP2952875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17920088A JP2952875B2 (en) 1988-07-20 1988-07-20 Decoding device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17920088A JP2952875B2 (en) 1988-07-20 1988-07-20 Decoding device and method

Publications (2)

Publication Number Publication Date
JPH0230284A true JPH0230284A (en) 1990-01-31
JP2952875B2 JP2952875B2 (en) 1999-09-27

Family

ID=16061678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17920088A Expired - Fee Related JP2952875B2 (en) 1988-07-20 1988-07-20 Decoding device and method

Country Status (1)

Country Link
JP (1) JP2952875B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479689A (en) * 1990-07-20 1992-03-13 Matsushita Electric Ind Co Ltd Method for correcting error of picture
US6304990B1 (en) 1990-12-28 2001-10-16 Canon Kabushiki Kaisha Error correction and concealment technique
US7202580B2 (en) 2003-05-16 2007-04-10 Kabushiki Kaisha Toshiba Permanent magnet type motor and x-ray computed tomography apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148316A (en) * 1978-05-12 1979-11-20 Nec Corp Decoding device for television signals
JPS6395791A (en) * 1986-10-09 1988-04-26 Sony Corp Coding device for digital image signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148316A (en) * 1978-05-12 1979-11-20 Nec Corp Decoding device for television signals
JPS6395791A (en) * 1986-10-09 1988-04-26 Sony Corp Coding device for digital image signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479689A (en) * 1990-07-20 1992-03-13 Matsushita Electric Ind Co Ltd Method for correcting error of picture
US6304990B1 (en) 1990-12-28 2001-10-16 Canon Kabushiki Kaisha Error correction and concealment technique
US7202580B2 (en) 2003-05-16 2007-04-10 Kabushiki Kaisha Toshiba Permanent magnet type motor and x-ray computed tomography apparatus
US7406149B2 (en) 2003-05-16 2008-07-29 Kabushiki Kaisha Toshiba Permanent magnet type motor and X-ray computed tomography apparatus

Also Published As

Publication number Publication date
JP2952875B2 (en) 1999-09-27

Similar Documents

Publication Publication Date Title
US5448298A (en) Image information transmitting system
EP0744869B1 (en) Image processing apparatus
JP2005354734A (en) Method and apparatus for providing scalable compressed video signal
WO1989002206A1 (en) Signal coding
US5040060A (en) Image information transmission system with compression based on still-image redundancy
JP2874871B2 (en) Image processing device
JP3351855B2 (en) Coded transmission device
JPH01236879A (en) Picture encoder
JPH0230284A (en) Receiver in picture transmission system
JP2002010265A (en) Transmitting device and its method and receiving device and it method
US4827337A (en) Inter-frame decoding system with frame memories for uninterrupted clear video signals
JP2692899B2 (en) Image coding device
JP2962329B2 (en) Image processing method
JP2951967B2 (en) Image decoding method and apparatus
JP2936627B2 (en) Image decoding method with compensation for abandonment
JP2689555B2 (en) Image restoration device
JP2749873B2 (en) Image information transmission system
JP3040728B2 (en) Image processing apparatus and image processing method
JP2712298B2 (en) High-efficiency code decoding device
JP2888523B2 (en) Image processing device
JPS6120478A (en) Picture transmission control system
JP3262341B2 (en) Image processing apparatus and method
JP3204952B2 (en) Image processing apparatus and method
JPH07115647A (en) Image encoder
JPS639392A (en) Decoding device for high efficiency code

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees