JPH02148162A - Method for loading program to slave processor - Google Patents
Method for loading program to slave processorInfo
- Publication number
- JPH02148162A JPH02148162A JP30069488A JP30069488A JPH02148162A JP H02148162 A JPH02148162 A JP H02148162A JP 30069488 A JP30069488 A JP 30069488A JP 30069488 A JP30069488 A JP 30069488A JP H02148162 A JPH02148162 A JP H02148162A
- Authority
- JP
- Japan
- Prior art keywords
- program
- slave processor
- processor
- slave
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 7
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マルチプロセッサシステムにおけるスレー
ブプロセッサへのプログラムロード方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of loading a program to a slave processor in a multiprocessor system.
一般に、マルチプロセッサ構成のマイクロコンピュータ
システムでは、スレーブプロセッサの実行する例えば1
10制御手順プログラムは、従来はROM (リードオ
ンリメモリ)に書き込まれている。Generally, in a microcomputer system with a multiprocessor configuration, a slave processor executes, for example, one
10 control procedure programs are conventionally written in ROM (read only memory).
このように、従来のマルチプロセッサシステムではスレ
ーブプロセッサにて実行すべきプログラムがROMに書
き込まれているため、スレーブプロセッサのプログラム
を変更するに当たってはROMを書き直さなければなら
ず、実際問題として、非常に困難であるにもか\わらず
、現実には相手側の仕様との整合性を要求される通信手
順のプログラムをはじめ、スレーブプロセッサのプログ
ラムの変更要求は多い。In this way, in conventional multiprocessor systems, the program to be executed by the slave processor is written in the ROM, so when changing the program of the slave processor, the ROM must be rewritten. Although it is difficult, in reality there are many requests to change slave processor programs, including communication procedure programs that require consistency with the specifications of the other party.
従って、この発明は、スレーブプロセッサのプログラム
の変更を容易にすること、つまり保守性。Therefore, the present invention facilitates changing the program of a slave processor, that is, maintainability.
信親性を高めることを目的とする。The purpose is to increase trust and relationships.
(課題を解決するための手段)
補助記憶装置にスレーブプロセッサが実行すべきプログ
ラムを予め格納しておき、マスタプロセッサのIPL手
順として補助記憶装置からスレーブプロセッサのプログ
ラムファイルを読み出して、スレーブプロセッサの主記
憶へ転送する。(Means for Solving the Problem) A program to be executed by a slave processor is stored in an auxiliary storage device in advance, and the program file of the slave processor is read from the auxiliary storage device as an IPL procedure of the master processor. Transfer to memory.
[作用]
スレーブプロセッサの実行するプログラムを補助記憶装
置にプログラムファイルとして格納しておき、マスタプ
ロセッサのプログラムと同様に、記憶媒体(フレキシブ
ルディスク等)によって自由に入れ換えを可能とする。[Function] The program executed by the slave processor is stored as a program file in the auxiliary storage device, and can be freely replaced using a storage medium (such as a flexible disk) in the same way as the program of the master processor.
つまり従来方式のROM書込み方式では、プログラムの
変更はプログラム製作者(装置製作者)しか行うことが
できないが、上記の如くすることによりシングルプロセ
ッサシステムと同様に、ユーザによりスレーブプロセッ
サが実行するI10制御手順プログラムを変更すること
ができ、また新たに全く別のプログラムを作成すること
もできる。In other words, in the conventional ROM writing method, only the program manufacturer (equipment manufacturer) can change the program, but by doing the above, the user can control the I10 executed by the slave processor, similar to a single processor system. You can change the procedure program or create a completely different program.
第1図はスレーブプロセッサの動作を説明するためのフ
ローチャート、第2図はマスタプロセッサの動作を説明
するためのフローチャートである。FIG. 1 is a flowchart for explaining the operation of the slave processor, and FIG. 2 is a flowchart for explaining the operation of the master processor.
第1図(イ)の様に、スレーブプロセッサは電源投入後
はハードウェア回路によりウェイト状態となる(■参照
)。一方、第2図の様に、マスタプロセッサはROMと
して持っているプートプログラムにより、補助記憶装置
より自己のオペレーティングシステムを読み出す(■参
照)。その後、スレーブプロセッサのプログラムファイ
ルを補助記憶装置より捜し出しく■参照)、該当するス
レーブプロセッサの実体があるか否かを確認した後(■
参照)、スレーブプロセッサの主記憶へ転送しく■参照
)、ヴエリファイして確認してから(■参照)、スレー
ブプロセッサのウェイト状態を解除する。スレーブプロ
セッサはマスタプロセッサにより起動がかけられると、
自己のプログラムがマスタプロセッサのプログラムのミ
スにより破壊されるのを防ぐため、ハードウェアを操作
して、プログラム格納領域がマスタプロセッサからアク
セス出来ない様にしく第1図(ロ)の■参照)、しかる
後所定のプログラムを実行する(同■参照)。As shown in FIG. 1(A), after the slave processor is powered on, it is placed in a wait state by the hardware circuit (see ■). On the other hand, as shown in FIG. 2, the master processor reads out its own operating system from the auxiliary storage device using the boot program stored in the ROM (see (2)). After that, search the program file of the slave processor from the auxiliary storage device (see ■), and check whether the corresponding slave processor exists (see ■
(see), transfer it to the main memory of the slave processor (see ■), verify and confirm (see ■), and then release the wait state of the slave processor. When the slave processor is started by the master processor,
In order to prevent its own program from being destroyed due to a programming error in the master processor, the hardware must be manipulated to prevent the program storage area from being accessed by the master processor (see ■ in Figure 1 (b)). After that, a predetermined program is executed (see ①).
以上の様な手順を踏むことにより、スレーブプロセッサ
はあたかもプログラムをROMとして持っているかの如
(動作することが可能となる。By following the steps described above, the slave processor can operate as if it had the program as a ROM.
この発明によれば、スレーブプロセッサのプログラムを
マスタプロセッサがファイルとして操作することが出来
るので、例えばパーソナルコンピュータシステムに応用
すれば、マスタプロセッサ管理下にあるコンソールと補
助記憶装置を使用して、スレーブプロセッサのプログラ
ムをスタンドアロン(独立)に作成することができる。According to this invention, the program of the slave processor can be operated by the master processor as a file. Therefore, if applied to a personal computer system, for example, the master processor can operate the program of the slave processor using the console and auxiliary storage device under the control of the master processor. It is possible to create standalone (independent) programs.
第1図はスレーブプロセッサの動作を説明するためのフ
ローチャート、第2図はマスタプロセッサのIPL手順
を示すフローチャートである。
(イ)
(ロ)
ス 1 囚
代理人 弁理士 並 木 昭 夫FIG. 1 is a flow chart for explaining the operation of the slave processor, and FIG. 2 is a flow chart showing the IPL procedure of the master processor. (B) (B) S 1 Prisoner's representative Patent attorney Akio Namiki
Claims (1)
サにて実行すべきプログラムを補助記憶装置に予め格納
しておき、該プログラムをマスタプロセッサがイニシャ
ルプログラムロード時に読み出し、スレーブプロセッサ
の主記憶装置に転送することを特徴とするスレーブプロ
セッサへのプログラムロード方法。A program to be executed by slave processors constituting a multiprocessor system is stored in advance in an auxiliary storage device, and the program is read by the master processor at the time of initial program loading and transferred to the main storage device of the slave processor. How to load a program to a slave processor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30069488A JPH02148162A (en) | 1988-11-30 | 1988-11-30 | Method for loading program to slave processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30069488A JPH02148162A (en) | 1988-11-30 | 1988-11-30 | Method for loading program to slave processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02148162A true JPH02148162A (en) | 1990-06-07 |
Family
ID=17887954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30069488A Pending JPH02148162A (en) | 1988-11-30 | 1988-11-30 | Method for loading program to slave processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02148162A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736704A (en) * | 1993-07-20 | 1995-02-07 | Nec Corp | Program down-loading system |
-
1988
- 1988-11-30 JP JP30069488A patent/JPH02148162A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736704A (en) * | 1993-07-20 | 1995-02-07 | Nec Corp | Program down-loading system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3037826B2 (en) | Mode switching method and apparatus | |
JPH03278126A (en) | Computer system starting system | |
JPH0232659B2 (en) | ||
JPH0212363A (en) | Initialization method and apparatus for computer system | |
JPH02148162A (en) | Method for loading program to slave processor | |
JPS58205259A (en) | Computer system incorporated with plural oss in one auxiliary storage device | |
JP3520143B2 (en) | Information processing system | |
JP2004078604A (en) | Information processing method and program for executing the same method and recording medium | |
JPH0554009A (en) | Program load system | |
JPS5854418A (en) | Interruption processing system | |
JPH02300932A (en) | Ram disk os realizing system | |
JPS5856058A (en) | Daso common-use control system for virtual computer system cp resident volume | |
JPH08272815A (en) | Object-oriented data base system and processing method therefor | |
KR100310307B1 (en) | How to provide shell function for developing operating system of embedded system | |
JPH09269896A (en) | Booting method for firm cpu | |
JPH07191856A (en) | Information processor | |
JPS59223873A (en) | Control method of multi-processor | |
JPS6118224B2 (en) | ||
JPH03136143A (en) | Incircuit emulator | |
JPH01244562A (en) | System program saving method | |
JPH02183330A (en) | Data processor | |
JPS6214240A (en) | Program inspecting system | |
JPH0756742A (en) | Computer system and method for attaining degradation operation of the system | |
JPS63253454A (en) | System for loading initial program | |
JPS5972551A (en) | Memory control mechanism of computer device |