JP7273622B2 - Power supply circuit and power supply - Google Patents
Power supply circuit and power supply Download PDFInfo
- Publication number
- JP7273622B2 JP7273622B2 JP2019106112A JP2019106112A JP7273622B2 JP 7273622 B2 JP7273622 B2 JP 7273622B2 JP 2019106112 A JP2019106112 A JP 2019106112A JP 2019106112 A JP2019106112 A JP 2019106112A JP 7273622 B2 JP7273622 B2 JP 7273622B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- transistor
- power supply
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、電源回路及び電源装置に関する。 The present invention relates to a power supply circuit and a power supply device.
入力電圧から所望の出力電圧を生成することのできる電源回路は、様々な機器に搭載されている(例えば特許文献1参照)。
A power supply circuit capable of generating a desired output voltage from an input voltage is mounted on various devices (see
電源回路における重要な特性の1つとしてリップル除去特性がある。リップル除去特性を高める方法として、電源回路の駆動電流を増やして回路自体の特性を引き上げる方法、RCフィルタ等のフィルタ回路を用いて出力電圧を平滑化する方法がある。 Ripple rejection is one of the important characteristics of power supply circuits. As a method of improving the ripple removal characteristic, there is a method of increasing the drive current of the power supply circuit to raise the characteristics of the circuit itself, and a method of smoothing the output voltage using a filter circuit such as an RC filter.
しかしながら、低消費電力化が求められるアプリケーションでは、前者の方法を採用し難い。後者の方法によれば、低消費電力化を実現しつつ良好なリップル除去特性を達成することができる。但し、フィルタ回路の存在により電源回路の起動速度が遅くなる(即ち、出力電圧が所望の目標電圧に達するまでの時間が長くなる)。 However, it is difficult to adopt the former method for applications that require low power consumption. According to the latter method, it is possible to achieve good ripple removal characteristics while realizing low power consumption. However, the presence of the filter circuit slows down the start-up speed of the power supply circuit (that is, it takes longer for the output voltage to reach the desired target voltage).
本発明は、良好なリップル除去特性を維持しつつ起動速度を高めることが可能な電源回路及び電源装置を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply circuit and a power supply device capable of increasing the start-up speed while maintaining good ripple removal characteristics.
本発明に係る電源回路は、入力電圧から安定化電圧を生成する電源回路であって、前記入力電圧を受ける第1電極と、第2電極と、制御電極を有する出力トランジスタと、前記出力トランジスタの第2電極に対して直接接続される又は挿入抵抗を介して接続される第1ノードと、前記第1ノードの電圧に応じたフィードバック電圧に基づく制御電圧を前記出力トランジスタの制御電極に供給することで前記出力トランジスタの状態を制御する制御回路と、フィルタ用抵抗及びフィルタ用コンデンサを有し、前記第1ノードの電圧を平滑化することで第2ノードに前記安定化電圧を発生させるフィルタ回路と、前記第1ノード及び前記第2ノード間に設けられ、前記制御電圧に基づいて状態が制御される充電用トランジスタと、を備え、前記充電用トランジスタがオン状態とされるとき、前記充電用トランジスタを介して前記フィルタ用コンデンサが充電される構成(第1の構成)である。 A power supply circuit according to the present invention is a power supply circuit that generates a stabilized voltage from an input voltage, comprising: a first electrode for receiving the input voltage; a second electrode; an output transistor having a control electrode; supplying a control voltage to the control electrode of the output transistor based on a first node directly connected to the second electrode or connected via an insertion resistor, and a feedback voltage corresponding to the voltage of the first node; a control circuit that controls the state of the output transistor; and a filter circuit that has a filter resistor and a filter capacitor and smoothes the voltage of the first node to generate the stabilized voltage at the second node. and a charging transistor provided between the first node and the second node, the state of which is controlled based on the control voltage, wherein the charging transistor is turned on when the charging transistor is turned on. is a configuration (a first configuration) in which the filtering capacitor is charged via the .
上記第1の構成に係る電源回路において、当該電源回路は、前記安定化電圧が所定の目標電圧と一致するように前記出力トランジスタを制御するリニアレギュレータであって、前記制御回路は、前記入力電圧が前記目標電圧を下回る所定の第1状態において、前記フィードバック電圧に基づき前記出力トランジスタ及び前記充電用トランジスタの双方をオン状態とする電圧を前記制御電圧として生成し、前記入力電圧が前記目標電圧を上回る所定の第2状態において、前記フィードバック電圧に基づき前記出力トランジスタをオン状態とし且つ前記充電用トランジスタをオフ状態とする電圧を前記制御電圧として生成する構成(第2の構成)であっても良い。 In the power supply circuit according to the first configuration, the power supply circuit is a linear regulator that controls the output transistor so that the stabilized voltage matches a predetermined target voltage, and the control circuit controls the input voltage is lower than the target voltage, a voltage that turns on both the output transistor and the charging transistor is generated as the control voltage based on the feedback voltage, and the input voltage is lower than the target voltage. A configuration (second configuration) in which a voltage for turning on the output transistor and turning off the charging transistor based on the feedback voltage is generated as the control voltage in a predetermined second state exceeding the .
上記第1又は第2の構成に係る電源回路において、前記出力トランジスタ及び前記充電用トランジスタは、Pチャネル型のMOSFETとして構成され、前記出力トランジスタの第1電極、第2電極、制御電極は、夫々、前記出力トランジスタのソース、ドレイン、ゲートであり、前記充電用トランジスタのソース、ドレインが、夫々、前記第1ノード、前記第2ノードに接続され、前記出力トランジスタ及び前記充電用トランジスタの各ゲートに共通して前記制御電圧が加わる構成(第3の構成)であっても良い。 In the power supply circuit according to the first or second configuration, the output transistor and the charging transistor are configured as P-channel MOSFETs, and the first electrode, the second electrode and the control electrode of the output transistor are respectively , a source, a drain, and a gate of the output transistor, the source and the drain of the charging transistor being connected to the first node and the second node, respectively, and connected to the gates of the output transistor and the charging transistor. A configuration (third configuration) in which the control voltage is commonly applied may be employed.
上記第1~第3の構成の何れかに係る電源回路において、前記出力トランジスタの第2電極に対し前記挿入抵抗を介して前記第1ノードが接続され、前記第1ノード及び前記第2ノード間に設けられ、前記挿入抵抗での電圧降下に基づいて状態が制御される第2充電用トランジスタを更に備えた構成(第4の構成)であっても良い。 In the power supply circuit according to any one of the first to third configurations, the first node is connected to the second electrode of the output transistor via the insertion resistor, and the first node and the second node are connected to each other. and a second charging transistor whose state is controlled based on the voltage drop across the insertion resistor (fourth configuration).
上記第4の構成に係る電源回路において、前記第2ノードの電位から見た前記出力トランジスタの第2電極での電圧が前記第2充電用トランジスタのスレッショルド電圧以上であるときに、前記第2充電用トランジスタがオン状態となって、前記第2充電用トランジスタを介し前記フィルタ用コンデンサが充電される構成(第5の構成)であっても良い。 In the power supply circuit according to the fourth configuration, when the voltage at the second electrode of the output transistor seen from the potential of the second node is equal to or higher than the threshold voltage of the second charging transistor, the second charging The filter capacitor may be turned on to charge the filter capacitor through the second charging transistor (fifth configuration).
上記第4又は第5の構成に係る電源回路において、前記第2充電用トランジスタは、Nチャネル型のMOSFETとして構成され、前記第2充電用トランジスタのドレイン、ソースは、夫々、前記第1ノード、前記第2ノードに接続され、前記第2充電用トランジスタのゲートは、前記出力トランジスタの第2電極に接続される構成(第6の構成)であっても良い。 In the power supply circuit according to the fourth or fifth configuration, the second charging transistor is configured as an N-channel MOSFET, and the drain and source of the second charging transistor are connected to the first node, The gate of the second charging transistor connected to the second node may be connected to the second electrode of the output transistor (sixth configuration).
上記第1~第6の構成の何れかに係る電源回路において、前記第1ノード及び前記第2ノード間に前記フィルタ用抵抗が設けられ、前記第2ノードにて前記フィルタ用抵抗及び前記フィルタ用コンデンサが互いに接続される構成(第7の構成)であっても良い。 In the power supply circuit according to any one of the first to sixth configurations, the filter resistor is provided between the first node and the second node, and the filter resistor and the filter resistor are provided at the second node. A configuration (seventh configuration) in which the capacitors are connected to each other may also be used.
本発明に係る電源回路は、入力電圧から安定化電圧を生成する電源回路であって、前記入力電圧を受ける第1電極と、第2電極と、制御電極を有する出力トランジスタと、前記出力トランジスタの第2電極に対して挿入抵抗を介して接続される第1ノードと、前記第1ノードの電圧に応じたフィードバック電圧に基づく制御電圧を前記出力トランジスタの制御電極に供給することで前記出力トランジスタの状態を制御する制御回路と、フィルタ用抵抗及びフィルタ用コンデンサを有し、前記第1ノードの電圧を平滑化することで第2ノードに前記安定化電圧を発生させるフィルタ回路と、前記第1ノード及び前記第2ノード間に設けられ、前記挿入抵抗での電圧降下に基づいて状態が制御される充電用トランジスタと、を備え、前記充電用トランジスタがオン状態とされるとき、前記充電用トランジスタを介して前記フィルタ用コンデンサが充電される構成(第8の構成)であっても良い。 A power supply circuit according to the present invention is a power supply circuit that generates a stabilized voltage from an input voltage, comprising: a first electrode for receiving the input voltage; a second electrode; an output transistor having a control electrode; A first node connected to a second electrode via an insertion resistor, and a control voltage based on a feedback voltage corresponding to the voltage of the first node are supplied to the control electrode of the output transistor. a control circuit for controlling a state, a filter circuit having a filter resistor and a filter capacitor, and smoothing the voltage of the first node to generate the stabilized voltage at the second node; and a charging transistor provided between the second node and whose state is controlled based on the voltage drop across the insertion resistor, wherein the charging transistor is turned on when the charging transistor is turned on. A configuration (eighth configuration) in which the filter capacitor is charged via the filter capacitor may be employed.
上記第8の構成に係る電源回路において、前記第2ノードの電位から見た前記出力トランジスタの第2電極での電圧が前記充電用トランジスタのスレッショルド電圧以上であるときに、前記充電用トランジスタがオン状態となって、前記充電用トランジスタを介して前記フィルタ用コンデンサが充電される構成(第9の構成)であっても良い。 In the power supply circuit according to the eighth configuration, the charging transistor is turned on when the voltage at the second electrode of the output transistor seen from the potential of the second node is equal to or higher than the threshold voltage of the charging transistor. A configuration (ninth configuration) in which the filtering capacitor is charged through the charging transistor in a state of
上記第8又は第9の構成に係る電源回路において、前記充電用トランジスタは、Nチャネル型のMOSFETとして構成され、前記充電用トランジスタのドレイン、ソースは、夫々、前記第1ノード、前記第2ノードに接続され、前記充電用トランジスタのゲートは、前記出力トランジスタの第2電極に接続される構成(第10の構成)であっても良い。 In the power supply circuit according to the eighth or ninth configuration, the charging transistor is configured as an N-channel MOSFET, and the drain and source of the charging transistor are connected to the first node and the second node, respectively. and the gate of the charging transistor is connected to the second electrode of the output transistor (tenth configuration).
上記第8~第10の構成の何れかに係る電源回路において、前記第1ノード及び前記第2ノード間に前記フィルタ用抵抗が設けられ、前記第2ノードにて前記フィルタ用抵抗及び前記フィルタ用コンデンサが互いに接続される構成(第11の構成)であっても良い。 In the power supply circuit according to any one of the eighth to tenth configurations, the filter resistor is provided between the first node and the second node, and the filter resistor and the filter resistor are provided at the second node. A configuration (eleventh configuration) in which the capacitors are connected to each other may also be used.
本発明に係る電源装置は、上記第1~第11の構成の何れかに係る電源回路と、前記電源回路にて生成された前記安定化電圧をボルテージフォロアにて受けて出力電圧を生成する出力回路と、を備えた構成(第12の構成)である。 A power supply device according to the present invention comprises: a power supply circuit according to any one of the first to eleventh configurations; and a circuit (a twelfth configuration).
本発明によれば、良好なリップル除去特性を維持しつつ起動速度を高めることが可能な電源回路及び電源装置を提供することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the power supply circuit and power supply device which can raise a starting speed, maintaining a favorable ripple removal characteristic.
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“M2”によって参照される充電用トランジスタは(図2参照)、充電用トランジスタM2と表記されることもあるし、トランジスタM2と略記されることもあり得るが、それらは全て同じものを指す。 Hereinafter, examples of embodiments of the present invention will be specifically described with reference to the drawings. In each figure referred to, the same parts are denoted by the same reference numerals, and redundant descriptions of the same parts are omitted in principle. In this specification, for simplification of description, by describing symbols or codes that refer to information, signals, physical quantities, elements or parts, etc., information, signals, physical quantities, elements or parts corresponding to the symbols or codes are used. etc. may be omitted or abbreviated. For example, the charging transistor referenced by "M2" below (see FIG. 2) may be written as charging transistor M2 or abbreviated as transistor M2, but they are all the same. point to something
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。本発明の実施形態において、ICとは集積回路(Integrated Circuit)の略称である。グランドとは、基準となる0V(ゼロボルト)の電位を有する導電部を指す又は0Vの電位そのものを指す。0Vの電位をグラント電位と称することもある。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。 First, an explanation is provided for some terms used in describing embodiments of the present invention. In the embodiment of the present invention, IC is an abbreviation for Integrated Circuit. The ground refers to a conductive portion having a potential of 0 V (zero volt) as a reference, or refers to a potential of 0 V itself. A potential of 0 V is sometimes referred to as a ground potential. In embodiments of the present invention, voltages shown without specific reference represent potentials with respect to ground.
FET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態(遮断状態)となっていることを指す。FETに分類されないトランジスタについても同様である。以下、オン状態、オフ状態を、単に、オン、オフと表現することもある。 For any transistor configured as a FET (Field Effect Transistor), the ON state refers to the state of conduction between the drain and the source of the transistor, and the OFF state refers to the state of conduction between the drain and the source of the transistor. is in a non-conducting state (cutoff state). The same applies to transistors that are not classified as FETs. Hereinafter, the ON state and OFF state may be simply expressed as ON and OFF.
以下に示される任意のMOSFETについて、特に記述無き限り、バッグゲートはソースに接続されているものとする。MOSFETは“metal-oxide-semiconductor field-effect transistor”の略称である。MOSFETは、特に記述無き限り、エンハンスメント型のMOSFETであると解して良い。MOSFETとして構成された任意のトランジスタにおいて、ゲート-ソース間電圧とは、ソースの電位から見たゲートの電位を指す。 For any MOSFETs shown below, the back gate is assumed to be connected to the source unless otherwise stated. MOSFET is an abbreviation for "metal-oxide-semiconductor field-effect transistor". MOSFETs may be understood to be enhancement-type MOSFETs unless otherwise specified. In any transistor configured as a MOSFET, the gate-to-source voltage refers to the potential of the gate relative to the potential of the source.
<<第1実施形態>>
本発明の第1実施形態を説明する。図1は本発明の第1実施形態に係る電源回路10の回路図である。電源回路10は、与えられた入力電圧Vinから安定化電圧を出力電圧Voutとして生成する。入力電圧Vinは正の直流電圧であり、出力電圧Voutが一致すべき出力電圧Voutの目標電圧Vtgも正の直流電圧である。電源回路10は降圧型のリニアレギュレータであり、出力電圧Voutは入力電圧Vin以下となる。
<<First Embodiment>>
A first embodiment of the present invention will be described. FIG. 1 is a circuit diagram of a
電源回路10は、Pチャネル型のMOSFETとして構成された出力トランジスタM1と、帰還抵抗R1及びR2と、フィルタ用抵抗である抵抗RL及びフィルタ用コンデンサであるコンデンサCFと、制御回路11と、を備える。帰還抵抗R1及びR2にて帰還回路が形成される。抵抗RL及びコンデンサCFにてRCフィルタであるフィルタ回路FILが形成される。電源回路10には、図1には示されない素子も設けられるが、当該素子の説明は後に設けることとし、まず図1に示された構成について説明する。
The
出力トランジスタM1のソースに入力電圧Vinが供給される。出力トランジスタM1のドレインはノードND1に接続される。図1では、出力トランジスタM1のドレインがノードND1に直接接続されているが、出力トランジスタM1のドレインとノードND1との間に抵抗が挿入されることもある(詳細は後述する)。 An input voltage Vin is supplied to the source of the output transistor M1. A drain of the output transistor M1 is connected to the node ND1. Although the drain of the output transistor M1 is directly connected to the node ND1 in FIG. 1, a resistor may be inserted between the drain of the output transistor M1 and the node ND1 (details will be described later).
フィルタ回路FILは、ノードND1における電圧を平滑化し、平滑化後の電圧を出力電圧Vout(安定化電圧)として生成する。出力電圧VoutはノードND2に発生する。具体的には、ノードND1は抵抗RFの一端に接続され、抵抗RFの他端とコンデンサCFの一端がノードND2にて接続される。コンデンサCFの他端はグランドに接続される。このため、コンデンサCFの両端子間電圧(即ちコンデンサCFの充電電圧)が安定化電圧としての出力電圧Voutとなる。 Filter circuit FIL smoothes the voltage at node ND1 and generates the smoothed voltage as output voltage Vout (stabilized voltage). An output voltage Vout is developed at node ND2. Specifically, the node ND1 is connected to one end of the resistor RF , and the other end of the resistor RF and one end of the capacitor CF are connected at a node ND2. The other end of capacitor CF is connected to ground. Therefore, the voltage between both terminals of the capacitor CF (that is, the charged voltage of the capacitor CF ) becomes the output voltage Vout as the stabilized voltage.
帰還抵抗R1及びR2から成る帰還回路は、ノードND1とグランドとの間に設けられ、ノードND1の電圧に応じたフィードバック電圧Vfbを生成する。具体的には、帰還抵抗R1の一端はノードND1に接続され、帰還抵抗R1の他端は帰還抵抗R2を介してグランドに接続される。帰還抵抗R1及びR2間の接続ノードにフィードバック電圧Vfbが生じる。フィードバック電圧Vfbは制御回路11に伝達される。コンデンサCFの放電電流が十分に小さく且つ電源回路10の安定状態では、ノードND1の電圧と出力電圧Voutは実質的に等しいため、フィードバック電圧Vfbは出力電圧Voutに比例する電圧であると解することができる。
A feedback circuit composed of feedback resistors R1 and R2 is provided between the node ND1 and the ground, and generates a feedback voltage Vfb corresponding to the voltage of the node ND1. Specifically, one end of the feedback resistor R1 is connected to the node ND1, and the other end of the feedback resistor R1 is grounded via the feedback resistor R2. A feedback voltage Vfb is developed at the connection node between the feedback resistors R1 and R2. Feedback voltage Vfb is transmitted to control
制御回路11は、入力電圧Vinに基づいて駆動し、フィードバック電圧Vfbが所定の基準電圧Vrefと一致するように出力トランジスタM1のゲート電圧を制御する。結果、帰還抵抗R1及びR2の抵抗値の比と基準電圧Vrefとで定まる電圧が目標電圧Vtgとして設定され、制御回路11は、出力電圧Voutが目標電圧Vtgと一致するように(厳密にはノードND1の電圧が目標電圧Vtgと一致するように)出力トランジスタM1のオン抵抗値を連続的に制御することになる。目標電圧Vtgは、“Vtg=Vref×(R1+R2)/R2”で表される。
The
制御回路11は、演算増幅器であるアンプ12と、基準電圧Vrefを生成する基準電圧源13を備える。基準電圧Vrefは正の所定の直流電圧値(例えば0.5V)を有する。アンプ12の反転入力端子に基準電圧Vrefが入力され、アンプ12の非反転入力端子にフィードバック電圧Vfbが入力され、アンプ12の出力端子に出力トランジスタM1のゲートが接続される。このため、アンプ12は、フィードバック電圧Vfbが所定の基準電圧Vrefと一致するように出力トランジスタM1のゲート電圧を制御することになる。
The
以下では、アンプ12の出力端子から出力される電圧を制御電圧Vcntと称する。用語“制御電圧Vcnt”を用いた場合、以下のように表現することもできる。制御回路11は、フィードバック電圧Vfb及び所定の基準電圧Vrefに基づき、フィードバック電圧Vfbを所定の基準電圧Vrefと一致させるための制御電圧Vcntを生成し、制御電圧Vcntを出力トランジスタM1のゲートに供給することで出力トランジスタM1の状態を制御する。尚、制御回路11の負側の電源電圧は0Vである。
The voltage output from the output terminal of the
電源回路10は、RCフィルタによるフィルタ回路FILを備えているため、良好なリップル除去特性を有する。ここにおけるリップル除去特性とは、電源回路10の動作に起因して出力電圧Voutに重畳する微小ノイズを除去する特性であり、電源電圧変動除去比を含む。
Since the
良好なリップル除去特性を実現できるものの、フィルタ回路FILを設けている分、電源回路10の起動速度が遅くなりがちである。即ち、電源回路10の起動時において、出力電圧Voutが目標電圧Vtgに上昇するまでに多くの時間がかかるおそれがある。図1には示されていないが、電源回路10には、起動速度を高めるための回路が設けられている。
Although good ripple removal characteristics can be achieved, the start-up speed of the
第1実施形態に属する以下の実施例EX1_1~EX1_3の中で、起動速度を高めるための回路の具体例等を説明する。第1実施形態にて上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の実施例EX1_1~EX1_3に適用され、各実施例において、第1実施形態での上述事項と矛盾する事項については各実施例での記載が優先されて良い。また矛盾無き限り、実施例EX1_1~EX1_3の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる(即ち複数の実施例の内の任意の2以上の実施例を組み合わせることも可能である)。 Among the following examples EX1_1 to EX1_3 belonging to the first embodiment, specific examples of circuits for increasing the start-up speed will be described. The matters described above in the first embodiment are applied to the following examples EX1_1 to EX1_3 unless otherwise stated and there is no contradiction. The description in each example may be given priority. In addition, as long as there is no contradiction, the matter described in any one of the examples EX1_1 to EX1_3 can be applied to any other example (that is, any two or more examples among the plurality of examples) It is also possible to combine examples).
[実施例EX1_1]
実施例EX1_1を説明する。図2は実施例EX1_1に係る電源回路10Aの回路図である。図2の電源回路10Aは電源回路10の一例である。図2の電源回路10Aは、図1の電源回路10に対して充電用トランジスタM2を追加した構成を有し、当該追加を除き、図2の電源回路10Aは図1の電源回路10と同じものである。故に、実施例EX1_1では、以下、充電用トランジスタM2の追加に関わる構成及び動作のみについて説明する。
[Example EX1_1]
Example EX1_1 will be described. FIG. 2 is a circuit diagram of a
充電用トランジスタM2はPチャネル型のMOSFETである。充電用トランジスタM2のソースはノードND1に接続され、充電用トランジスタM2のドレインはノードND2に接続される。充電用トランジスタM2のゲートはアンプ12の出力端子に接続される。故に、出力トランジスタM1及び充電用トランジスタM2の各ゲートには共通して制御電圧Vcntが加わり、出力トランジスタM1と同様、制御電圧Vcntに応じて充電用トランジスタM2の状態(オン/オフ状態)が制御されることになる。
The charging transistor M2 is a P-channel MOSFET. The source of the charging transistor M2 is connected to the node ND1, and the drain of the charging transistor M2 is connected to the node ND2. A gate of the charging transistor M2 is connected to the output terminal of the
今、図3に示す如く、入力電圧Vinが0Vである状態を起点に、入力電圧Vinが徐々に上昇してゆき4.0Vに至ることを考える。また、説明の具体化のため、目標電圧Vtgが2.8Vであるものとする。更に、出力トランジスタM1のスレッショルド電圧Vth[M1]及び充電用トランジスタM2のスレッショルド電圧Vth[M2]が共に“-0.7V”であると仮定する(図4参照)。 As shown in FIG. 3, it is assumed that the input voltage Vin gradually increases from 0V to 4.0V. Also, for concreteness of explanation, the target voltage Vtg is assumed to be 2.8V. Further, it is assumed that the threshold voltage Vth[M1] of the output transistor M1 and the threshold voltage Vth[M2] of the charging transistor M2 are both "-0.7V" (see FIG. 4).
出力トランジスタM1においてゲート電位がソース電位よりも低く且つ出力トランジスタM1のゲート-ソース間電圧の絶対値が電圧値|Vth[M1]|以上であるとき、出力トランジスタM1はオン状態となり、そうでないとき、出力トランジスタM1はオフ状態となる。同様に、充電用トランジスタM2においてゲート電位がソース電位よりも低く且つ充電用トランジスタM2のゲート-ソース間電圧の絶対値が電圧値|Vth[M2]|以上であるとき、充電用トランジスタM2はオン状態となり、そうでないとき、充電用トランジスタM2はオフ状態となる。電圧値|Vth[M1]|、|Vth[M2]|、夫々、スレッショルド電圧Vth[M1]、Vth[M2]の絶対値を表す。出力トランジスタM1がオン状態であるときにおいて、出力トランジスタM1のゲート-ソース間電圧の絶対値が大きくなるほど、出力トランジスタM1のオン抵抗値は小さくなる。充電用トランジスタM2についても同様である。 When the gate potential of the output transistor M1 is lower than the source potential and the absolute value of the gate-source voltage of the output transistor M1 is equal to or greater than the voltage value |Vth[M1]|, the output transistor M1 is turned on; , the output transistor M1 is turned off. Similarly, when the gate potential of the charging transistor M2 is lower than the source potential and the absolute value of the voltage between the gate and the source of the charging transistor M2 is the voltage value |Vth[M2]| or more, the charging transistor M2 is turned on. state, otherwise the charging transistor M2 is turned off. Voltage values |Vth[M1]| and |Vth[M2]| represent absolute values of threshold voltages Vth[M1] and Vth[M2], respectively. When the output transistor M1 is in the ON state, the ON resistance value of the output transistor M1 decreases as the absolute value of the voltage between the gate and the source of the output transistor M1 increases. The same applies to the charging transistor M2.
図4は、入力電圧Vinが2.0Vであるときにおける電源回路10Aの挙動を示す図である。制御回路11は、入力電圧Vinが2.0Vよりも低い所定の起動電圧以上であれば駆動できるよう構成されている。即ち、制御回路11は、入力電圧Vinが起動電圧以上であれば、フィードバック電圧Vfbを所定の基準電圧Vrefと一致させるための制御電圧Vcntを生成及び出力可能となっている。
FIG. 4 is a diagram showing behavior of the
アンプ12は、ノードND1での電圧が低いほど制御電圧Vcntを低下させるよう動作する。このため、制御回路11の起動後、入力電圧Vinが目標電圧Vtgを十分に下回る状態においては、制御電圧Vcntは、アンプ12が出力可能な最低電圧と一致する。アンプ12が出力可能な最低電圧はアンプ12の負側の電源電圧と実質的に一致し、略0Vである。アンプ12が出力可能な最低電圧が制御電圧Vcntとなるとき、出力トランジスタM1はオン状態であって且つ出力トランジスタM1のオン抵抗値は最小化され、このときの出力トランジスタM1の状態を特にフルオン状態と称する。
図4のように、入力電圧Vinが2.0Vであるとき、制御電圧Vcntはアンプ12が出力可能な最低電圧となり、出力トランジスタM1はフルオン状態となる。このときの出力トランジスタM1のオン抵抗値が十分に小さいと考えて、当該オン抵抗値を無視すればノードND1の電圧も2.0Vとなる。そうすると、充電用トランジスタM2もオン状態となるため、入力電圧Vinが加わる端子からの出力トランジスタM1を経由した電流は、抵抗RFを介さずに、充電用トランジスタM2を介してコンデンサCFへと流れ、コンデンサCFの充電に供される。
As shown in FIG. 4, when the input voltage Vin is 2.0 V, the control voltage Vcnt is the lowest voltage that the
図5は、入力電圧Vinが4.0Vであって出力電圧Voutが目標電圧Vtg(ここでは2.8V)にて安定化されているときの電源回路10Aの挙動を示す図である。入力電圧Vinが4.0Vとなっている安定状態において、アンプ12は、フィードバック電圧Vfbに基づき、ノードND1での電圧が目標電圧Vtgと一致するように(換言すれば出力電圧Voutが目標電圧Vtgと一致するように)制御電圧Vcntを生成するので、制御電圧Vcntは、(Vin-|Vth[M1]|)程度、即ち約3.3Vとなり、このとき、ノードND1及びND2での電圧は略2.8Vである。そうすると、充電用トランジスタM2に逆バイアスが加わるので、充電用トランジスタM2はオフ状態となる。故に、入力電圧Vinが4.0Vである状態でコンデンサCFに充電が流れるとき、充電電流は充電用トランジスタM2を介さず抵抗RFを介して流れることになる。
FIG. 5 shows the behavior of the
このように、入力電圧Vinが目標電圧Vtgを下回る所定の第1状態(例えば図4の“Vin=2.0V”の状態)において、制御回路11は、フィードバック電圧Vfbに基づき出力トランジスタM1及び充電用トランジスタM2の双方をオン状態とする電圧(例えばアンプ12が出力可能な最低電圧)を制御電圧Vcntとして生成する。一方、入力電圧Vinが目標電圧Vtgを上回る所定の第2状態(例えば図5の“Vin=4.0V”の状態)においては、制御回路11は、フィードバック電圧Vfbに基づき出力トランジスタM1をオン状態とし且つ充電用トランジスタM2をオフ状態とする電圧(例えば3.3V)を制御電圧Vcntとして生成する。
Thus, in a predetermined first state (for example, the state of "Vin=2.0 V" in FIG. 4) in which the input voltage Vin is lower than the target voltage Vtg, the
電圧Vin及びVtg間の差が微小であるとき、充電用トランジスタM2はアナログ素子として振る舞ってオン状態ともオフ状態とも言える中間状態にある。故に、上記所定の第1状態は、入力電圧Vinが目標電圧Vtgを下回っていて且つ電圧Vin及びVtg間の差が所定電圧値(例えば0.5V)以上である状態を指すと解して良く、同様に、上記所定の第2状態は、入力電圧Vinが目標電圧Vtgを上回っていて且つ電圧Vin及びVtg間の差が所定電圧値(例えば0.5V)以上である状態を指すと解して良い。所定の第1状態における制御電圧Vcntは、出力トランジスタM1をフルオン状態とするための電圧であると解しても良い。 When the difference between the voltages Vin and Vtg is very small, the charging transistor M2 behaves as an analog device and is in an intermediate state that can be said to be an on state or an off state. Therefore, the predetermined first state can be understood to refer to a state in which the input voltage Vin is lower than the target voltage Vtg and the difference between the voltages Vin and Vtg is equal to or greater than a predetermined voltage value (eg, 0.5 V). Similarly, the predetermined second state is understood to refer to a state in which the input voltage Vin exceeds the target voltage Vtg and the difference between the voltages Vin and Vtg is equal to or greater than a predetermined voltage value (eg, 0.5 V). good The control voltage Vcnt in the predetermined first state may be interpreted as a voltage for bringing the output transistor M1 into the full-on state.
実施例EX1_1によれば、電源回路10Aの起動時(入力電圧Vinの立ち上がり時)において、抵抗RFを介さず充電用トランジスタM2を介してコンデンサCFが充電されるため、速やかに出力電圧Voutが立ち上がる。そして、入力電圧Vinが目標電圧Vtgを上回った後は、充電用トランジスタM2がオフ状態に固定されて抵抗RFを含むフィルタ回路FILが有効に機能する。このため、フィルタ回路FILによる良好なリップル除去特性を維持しながら起動速度を高めることが可能となる。
According to the embodiment EX1_1, when the
尚、電源回路10Aにおいて、入力電圧Vinの上昇率やアンプ12の応答速度等によっては、充電用トランジスタM2を経由したコンデンサCFの充電機会が殆ど得られることなく、充電用トランジスタM2がオフ状態となることも有り得る。このため、入力電圧Vinの変化を検出する回路と、入力電圧Vinの0Vからの上昇開始が検知されたときには、フィードバック電圧Vfbの如何に拘らず一定時間分(例えば500マイクロ秒)、制御電圧Vcntを0Vに又は0V近辺に保つ回路とを制御回路11に含める、といった変形も可能である。
In the
[実施例EX1_2]
実施例EX1_2を説明する。図6は実施例EX1_2に係る電源回路10Bの回路図である。図6の電源回路10Bは電源回路10の一例である。図6の電源回路10Bは、図1の電源回路10に対して充電用トランジスタM3及び挿入抵抗R3を追加した構成を有し、当該追加を除き、図6の電源回路10Bは図1の電源回路10と同じものである。故に、実施例EX1_2では、以下、充電用トランジスタM3及び挿入抵抗R3の追加に関わる構成及び動作のみについて説明する。
[Example EX1_2]
Example EX1_2 will be described. FIG. 6 is a circuit diagram of a
充電用トランジスタM3はNチャネル型のMOSFETである。充電用トランジスタM3のドレインはノードND1に接続され、充電用トランジスタM3のソースはノードND2に接続される。電源回路10Bでは、出力トランジスタM1のドレインとノードND1との間に挿入抵抗R3が設けられる。即ち、挿入抵抗R3の一端が出力トランジスタM1のドレインに接続され、挿入抵抗R3の他端がノードND1に接続される。挿入抵抗R3は、電源回路10Bの起動時において、充電用トランジスタM3をオン状態とするために設けられる。挿入抵抗R3に流れる電流を記号“IR3”で表し、抵抗RFに流れる電流を記号“IRF”で表す。
The charging transistor M3 is an N-channel MOSFET. The drain of the charging transistor M3 is connected to the node ND1, and the source of the charging transistor M3 is connected to the node ND2. In the
図7を参照し、電源回路10Bの起動時における動作を説明する。図7では、タイミングt1において入力電圧Vinが0Vから4.0Vに急峻に上昇することが想定されている。また、目標電圧Vtgは2.8Vであるものとする。入力電圧Vinの上昇に伴って制御回路11が起動する。制御回路11の起動直後において、出力電圧Vout及びフィードバック電圧Vfbは0Vであるので、アンプ12は、制御回路Vcntをアンプ12が出力可能な最低電圧に設定する。これにより、出力トランジスタM1はフルオン状態となる。
The operation of the
フルオン状態を含む出力トランジスタM1のオン状態では、入力電圧Vinに基づく出力トランジスタM1及び挿入抵抗R3を経由した充電電流がコンデンサCFへと供給される。入力電圧Vinが4.0Vであるとき、出力電圧Voutが0Vから目標電圧Vtgに向けて上昇してゆく過程において、挿入抵抗R3での電圧降下が充電用トランジスタM3のスレッショルド電圧Vth[M3](例えば0.7V)以上となり、充電用トランジスタM3がオン状態となる。故に、上記充電電流は、抵抗RFではなく充電用トランジスタM3を経由してコンデンサCFに供給される。図4のタイミングt1及びt2間は、挿入抵抗R3での電圧降下に基づき充電用トランジスタM3がオン状態とされる区間であり、当該区間では、上記充電電流が抵抗RFではなく充電用トランジスタM3を経由してコンデンサCFに供給される。 In the ON state of the output transistor M1 including the full ON state, a charging current is supplied to the capacitor CF via the output transistor M1 based on the input voltage Vin and the insertion resistor R3. When the input voltage Vin is 4.0 V, in the process in which the output voltage Vout rises from 0 V toward the target voltage Vtg, the voltage drop across the insertion resistor R3 reaches the threshold voltage Vth [M3] ( For example, 0.7 V) or higher, and the charging transistor M3 is turned on. Therefore, the charging current is supplied to the capacitor CF via the charging transistor M3 rather than the resistor RF . Between timings t1 and t2 in FIG. 4 is a section in which the charging transistor M3 is turned on due to a voltage drop across the insertion resistor R3 . to the capacitor CF.
タイミングt2において出力電圧Voutが目標電圧Vtgに達すると、フィードバック電圧Vfbに基づきアンプ12により制御電圧Vcntが上昇方向に変更され、結果、挿入抵抗R3の電圧降下の低下を通じて充電用トランジスタM3がオン状態からオフ状態に切り替わる。以後、コンデンサCFの蓄積電荷が減少して出力電圧Voutが目標電圧Vtgから低下した際には、抵抗RFを経由してコンデンサCFの充電電流が供給されることになる。図7では、例として、ノードND2に接続された図示されない負荷が、微小電流だけ、コンデンサCFの蓄積電荷を継続的に引き込むことが想定されている。
When the output voltage Vout reaches the target voltage Vtg at timing t2, the
出力電圧Voutが目標電圧Vtgに達した時点で充電用トランジスタM3がオン状態からオフ状態に切り替わると上述したが、アンプ12の特性や入力電圧Vin等によっては出力電圧Voutが目標電圧Vtg(ここでは2.8V)に達する前に充電用トランジスタM3がオフ状態に切り替わることもある。例えば、タイミングt1以降の入力電圧Vinが3.0Vであるならば、充電用トランジスタM3のスレッショルド電圧Vth[M3]が0.7Vであるとすると、出力電圧Voutが2.3V程度に達する辺りで充電用トランジスタM3がオフ状態に切り替わり、以後、コンデンサCFの充電電流は抵抗RFを介して供給されることになる。 As described above, the charging transistor M3 switches from the ON state to the OFF state when the output voltage Vout reaches the target voltage Vtg. 2.8V), the charging transistor M3 may be switched off. For example, if the input voltage Vin after timing t1 is 3.0V, and the threshold voltage Vth[M3] of the charging transistor M3 is 0.7V, the output voltage Vout reaches about 2.3V. The charging transistor M3 is switched off, and henceforth the charging current of the capacitor CF will be supplied via the resistor RF .
このように、電源回路10Bでは、挿入抵抗R3の電圧降下に基づいて状態(オン/オフ状態)が制御される充電用トランジスタM3が、ノードND1及びND2間に設けられる。そして、ノードND2の電位から見た出力トランジスタM1のドレインでの電圧が充電用トランジスタM3のスレッショルド電圧Vth[M3]以上であるときに、充電用トランジスタM3がオン状態となって、充電用トランジスタM3を介しコンデンサCFが充電される。
Thus, in the
図7では、説明の便宜上、タイミングt1にて入力電圧Vinが0Vから4Vへと急峻に立ち上がることを想定したが、図3に示す如く入力電圧Vinが緩やかに上昇する場合にあっても、挿入抵抗R3での電圧降下がスレッショルド電圧Vth[M3]以上となる区間では充電用トランジスタM3を通じて充電電流がコンデンサCFに供給される。 In FIG. 7, for convenience of explanation, it is assumed that the input voltage Vin sharply rises from 0 V to 4 V at the timing t1. A charging current is supplied to the capacitor CF through the charging transistor M3 in a section where the voltage drop across the resistor R3 is equal to or higher than the threshold voltage Vth [M3].
実施例EX1_2によれば、電源回路10Bの起動時において、抵抗RFを介さず充電用トランジスタM3を介してコンデンサCFが充電されるため、速やかに出力電圧Voutが立ち上がる。そして、出力電圧Voutが目標電圧Vtgに達した後は、又は、出力電圧Voutが目標電圧Vtg近くまで達した後は、充電用トランジスタM3がオフ状態とされて抵抗RFを含むフィルタ回路FILが有効に機能する。このため、フィルタ回路FILによる良好なリップル除去特性を維持しながら起動速度を高めることが可能となる。
According to the embodiment EX1_2, when the
尚、図6では充電用トランジスタM3のバックゲートがソースに接続されているが、図8に示す如く、充電用トランジスタM3のバックゲートをソースではなくグランドに接続するようにしても良い。これにより、基板バイアス効果に基づき、充電用トランジスタM3のスレッショルド電圧Vth[M3]を高めることが可能となる。また、充電用トランジスタM3の寄生ダイオードも生成されなくなるので、ノードND2からノードND1に向かう逆流電流の発生も抑止できる。 Although the back gate of the charging transistor M3 is connected to the source in FIG. 6, the back gate of the charging transistor M3 may be connected to the ground instead of the source as shown in FIG. This makes it possible to increase the threshold voltage Vth[M3] of the charging transistor M3 based on the substrate bias effect. In addition, since the parasitic diode of the charging transistor M3 is not generated, it is possible to suppress the occurrence of reverse current flowing from the node ND2 to the node ND1.
[実施例EX1_3]
実施例EX1_3を説明する。図9は実施例EX1_3に係る電源回路10Cの回路図である。図9の電源回路10Cは電源回路10の一例である。電源回路10Cは、実施例EX1_1及びEX1_2の構成を組み合わせた構成を有する。即ち、図9の電源回路10Cは、図1の電源回路10に対して充電用トランジスタM2及びM3並びに挿入抵抗R3を追加した構成を有し、当該追加を除き、図9の電源回路10Cは図1の電源回路10と同じものである。
[Example EX1_3]
Example EX1_3 will be described. FIG. 9 is a circuit diagram of a
充電用トランジスタM2と他の回路素子との接続関係、並びに、充電用トランジスタM2の構成及び動作は、実施例EX1_1にて示した通りである。充電用トランジスタM3及び挿入抵抗R3と他の回路素子との接続関係、並びに、充電用トランジスタM3の構成及び動作は、実施例EX1_2にて示した通りである。実施例EX1_3によれば、実施例EX1_1に示した作用・効果と実施例EX1_2に示した作用・効果を得ることができる。 The connection relationship between the charging transistor M2 and other circuit elements, and the configuration and operation of the charging transistor M2 are as described in Example EX1_1. The connection relationship between the charging transistor M3 and the insertion resistor R3 and other circuit elements, and the configuration and operation of the charging transistor M3 are as described in Example EX1_2. According to Example EX1_3, the action/effect shown in Example EX1_1 and the action/effect shown in Example EX1_2 can be obtained.
<<第2実施形態>>
本発明の第2実施形態を説明する。第2実施形態は第1実施形態を基礎とする実施形態であり、第2実施形態において特に述べない事項に関しては、矛盾の無い限り、第1実施形態の記載が第2実施形態にも適用される。第2実施形態の記載を解釈するにあたり、第1及び第2実施形態間で矛盾する事項については第2実施形態の記載が優先されて良い。
<<Second Embodiment>>
A second embodiment of the present invention will be described. The second embodiment is based on the first embodiment, and as long as there is no contradiction, the description of the first embodiment is also applied to the second embodiment regarding matters not specifically described in the second embodiment. be. In interpreting the description of the second embodiment, the description of the second embodiment may take precedence over any contradictory matters between the first and second embodiments.
第2実施形態は以下の実施例EX2_1~EX2_4を含む。矛盾無き限り、実施例EX2_1~EX2_4の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる(即ち複数の実施例の内の任意の2以上の実施例を組み合わせることも可能である)。 The second embodiment includes the following examples EX2_1 to EX2_4. As long as there is no contradiction, the matter described in any of Examples EX2_1 to EX2_4 can also be applied to any other example (that is, any two or more examples among a plurality of examples) can also be combined).
[実施例EX2_1]
実施例EX2_1を説明する。第1実施形態に示した電源回路10を含む電源装置を構成して良く、電源回路10を電源装置内の内部電源又は基準電圧源として利用することができる。
[Example EX2_1]
Example EX2_1 will be described. A power supply including the
図10に実施例EX2_1に係る電源装置100の構成を示す。電源装置100は、入力端子TM1、出力端子TM2及びグランド端子TM3と、電源回路10と、出力回路20と、を備える。電源装置100における電源回路10として、第1実施形態に示した電源回路10A、10B及び10Cの内の任意の何れかを用いることができる。入力端子TM1には上述の入力電圧Vinが加えられる。グランド端子TM3はグランドに接続される。出力端子TM2には、電源装置100の出力電圧VOUTが加わる。
FIG. 10 shows the configuration of a
出力回路20は演算増幅器であるアンプ21から成り、電源回路10の出力電圧Voutに基づき最終的な出力電圧VOUTを生成する。アンプ21において、正側の電源電圧は入力電圧Vinであり、負側の電源電圧は0Vである。出力回路20ではアンプ21がボルテージフォロアとして用いられ、電源回路10の出力電圧Voutをインピーダンス変換した電圧が出力電圧VOUTとして出力端子TM2から出力される。即ち、アンプ21の非反転入力端子はノードND2に接続され(図4等も適宜参照)、アンプ21の反転入力端子及び出力端子は出力端子TM2に共通接続される。これにより、出力電圧Voutと同じ電圧値を有する出力電圧VOUTが低インピーダンスで出力端子TM2から出力される。
The
[実施例EX2_2]
実施例EX2_2を説明する。上述の電源回路10(10A、10B又は10C)の出力電圧Voutを任意の負荷装置に供給することができ、上述の電源装置100の出力電圧VOUTを任意の負荷装置に供給することができる。以下では、電源装置100の出力電圧VOUTを任意の負荷装置に供給することを考える。
[Example EX2_2]
Example EX2_2 will be described. The output voltage Vout of the power supply circuit 10 (10A, 10B or 10C) can be supplied to any load device, and the output voltage VOUT of the
電源装置100及び負荷装置を含む任意の電気機器を構成して良い。負荷装置は電源装置100の出力電圧VOUTに基づいて駆動する。当該電気機器は、自動車等の車両に搭載される機器(即ち車載機器)であっても良いし、産業機器、事務機器、家電機器、情報端末を含むポータブル機器などであっても良い。
Any electrical device including the
図11に、電源装置100及び負荷装置を含む電気機器の一例としてのスマートホン200の概略外観図を示す。スマートホン200は携帯電話機の一種であると共に情報端末の一種である。スマートホン200において、電源装置100の出力電圧VOUTに基づいて駆動する負荷装置は、直流電力にて駆動する任意の負荷(プロセッサ、メモリ、液晶ドライバ、通信IC等)であって良い。
FIG. 11 shows a schematic external view of a
[実施例EX2_3]
実施例EX2_3を説明する。電源装置100を電源ICの形態で形成しても良い。このとき、電源装置100としての電源ICは、電源装置100を構成する半導体集積回路が形成された半導体チップと、半導体チップを収容する筐体(パッケージ)と、筐体に取り付けられ且つ筐体から露出した複数の外部端子と、を備えた電子部品(半導体装置)であり、半導体チップを樹脂にて構成された筐体内に封入することで形成される。図10の端子TM1~TM3は上記複数の外部端子に含まれる。
[Example EX2_3]
Example EX2_3 will be described. The
[実施例EX2_4]
実施例EX2_4を説明する。上述の主旨を損なわない範囲で、上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、上述の主旨を損なわない範囲で、Pチャネル型のMOSFETをNチャネル型のMOSFETに置換する変形やNチャネル型のMOSFETをPチャネル型のMOSFETに置換する変形が可能であると共に、Pチャネル型のMOSFETをPNP型のバイポーラトランジスタに置換する変形及びNチャネル型のMOSFETをNPN型のバイポーラトランジスタに置換する変形も可能である。また、MOSFETを接合型FET又はIGBTに置換する変形も可能である。
[Example EX2_4]
Example EX2_4 will be described. Each of the transistors described above may be of any type without departing from the scope of the discussion. For example, a P-channel MOSFET can be replaced with an N-channel MOSFET, or an N-channel MOSFET can be replaced with a P-channel MOSFET, without impairing the gist of the above. It is also possible to replace the MOSFET with a PNP-type bipolar transistor and replace the N-channel MOSFET with an NPN-type bipolar transistor. A modification is also possible in which the MOSFET is replaced with a junction FET or IGBT.
任意のトランジスタは第1電極、第2電極及び制御電極を有する。FETにおいては、第1及び第2電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。IGBTにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。IGBTに属さないバイポーラトランジスタにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。 Any transistor has a first electrode, a second electrode and a control electrode. In a FET, one of the first and second electrodes is the drain and the other is the source, and the control electrode is the gate. In an IGBT, one of the first and second electrodes is the collector and the other is the emitter, and the control electrode is the gate. In a bipolar transistor not belonging to an IGBT, one of the first and second electrodes is the collector and the other is the emitter and the control electrode is the base.
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。 The embodiments of the present invention can be appropriately modified in various ways within the scope of the technical idea indicated in the scope of claims. The above embodiments are merely examples of the embodiments of the present invention, and the meanings of the terms of the present invention and each constituent element are not limited to those described in the above embodiments. The specific numerical values given in the above description are merely examples and can of course be changed to various numerical values.
10、10A~10C 電源回路
11 制御回路
12 アンプ
13 基準電圧源
20 出力回路
100 電源装置
M1 出力トランジスタ
M2、M3 充電用トランジスタ
R1、R2 帰還抵抗
R3 挿入抵抗
RF フィルタ用抵抗
CF フィルタ用コンデンサ
10, 10A to 10C
Claims (12)
前記入力電圧を受ける第1電極と、第2電極と、制御電極を有する出力トランジスタと、
前記出力トランジスタの第2電極に対して直接接続される又は挿入抵抗を介して接続される第1ノードと、
前記第1ノードの電圧に応じたフィードバック電圧に基づく制御電圧を前記出力トランジスタの制御電極に供給することで前記出力トランジスタの状態を制御する制御回路と、
フィルタ用抵抗及びフィルタ用コンデンサを有し、前記第1ノードの電圧を平滑化することで第2ノードに前記安定化電圧を発生させるフィルタ回路と、
前記第1ノード及び前記第2ノード間に設けられ、前記制御電圧に基づいて状態が制御される充電用トランジスタと、を備え、
前記充電用トランジスタがオン状態とされるとき、前記充電用トランジスタを介して前記フィルタ用コンデンサが充電され、
前記出力トランジスタ及び前記充電用トランジスタは、Pチャネル型のMOSFETとして構成され、
前記出力トランジスタの第1電極、第2電極、制御電極は、夫々、前記出力トランジスタのソース、ドレイン、ゲートであり、
前記充電用トランジスタのソース、ドレインが、夫々、前記第1ノード、前記第2ノードに接続され、
前記出力トランジスタ及び前記充電用トランジスタの各ゲートに共通して前記制御電圧が加わる
、電源回路。 A power supply circuit that generates a stabilized voltage from an input voltage,
an output transistor having a first electrode for receiving the input voltage, a second electrode, and a control electrode;
a first node directly connected to the second electrode of the output transistor or connected via an insertion resistor;
a control circuit that controls the state of the output transistor by supplying a control voltage based on a feedback voltage corresponding to the voltage of the first node to a control electrode of the output transistor;
a filter circuit having a filter resistor and a filter capacitor and smoothing the voltage of the first node to generate the stabilized voltage at the second node;
a charging transistor provided between the first node and the second node, the state of which is controlled based on the control voltage;
When the charging transistor is turned on, the filtering capacitor is charged through the charging transistor ,
The output transistor and the charging transistor are configured as P-channel MOSFETs,
the first electrode, the second electrode and the control electrode of the output transistor are respectively the source, the drain and the gate of the output transistor;
a source and a drain of the charging transistor are connected to the first node and the second node, respectively;
The control voltage is commonly applied to each gate of the output transistor and the charging transistor.
, power circuit.
前記入力電圧を受ける第1電極と、第2電極と、制御電極を有する出力トランジスタと、
前記出力トランジスタの第2電極に対して直接接続される又は挿入抵抗を介して接続される第1ノードと、
前記第1ノードの電圧に応じたフィードバック電圧に基づく制御電圧を前記出力トランジスタの制御電極に供給することで前記出力トランジスタの状態を制御する制御回路と、
フィルタ用抵抗及びフィルタ用コンデンサを有し、前記第1ノードの電圧を平滑化することで第2ノードに前記安定化電圧を発生させるフィルタ回路と、
前記第1ノード及び前記第2ノード間に設けられ、前記制御電圧に基づいて状態が制御される充電用トランジスタと、を備え、
前記充電用トランジスタがオン状態とされるとき、前記充電用トランジスタを介して前記フィルタ用コンデンサが充電され、
前記出力トランジスタの第2電極に対し前記挿入抵抗を介して前記第1ノードが接続され、
前記第1ノード及び前記第2ノード間に設けられ、前記挿入抵抗での電圧降下に基づいて状態が制御される第2充電用トランジスタを更に備えた
、電源回路。 A power supply circuit that generates a stabilized voltage from an input voltage,
an output transistor having a first electrode for receiving the input voltage, a second electrode, and a control electrode;
a first node directly connected to the second electrode of the output transistor or connected via an insertion resistor;
a control circuit that controls the state of the output transistor by supplying a control voltage based on a feedback voltage corresponding to the voltage of the first node to a control electrode of the output transistor;
a filter circuit having a filter resistor and a filter capacitor and smoothing the voltage of the first node to generate the stabilized voltage at the second node;
a charging transistor provided between the first node and the second node, the state of which is controlled based on the control voltage;
When the charging transistor is turned on, the filtering capacitor is charged through the charging transistor,
the first node is connected to the second electrode of the output transistor via the insertion resistor;
a second charging transistor provided between the first node and the second node, the state of which is controlled based on the voltage drop across the insertion resistor;
, power circuit.
、請求項2に記載の電源回路。 When the voltage at the second electrode of the output transistor seen from the potential of the second node is equal to or higher than the threshold voltage of the second charging transistor, the second charging transistor is turned on and the second charging transistor is turned on. 2 the filter capacitor is charged via a charging transistor
3. The power supply circuit of claim 2.
前記第2充電用トランジスタのドレイン、ソースは、夫々、前記第1ノード、前記第2ノードに接続され、
前記第2充電用トランジスタのゲートは、前記出力トランジスタの第2電極に接続される
、請求項2又は3に記載の電源回路。 The second charging transistor is configured as an N-channel MOSFET,
the drain and source of the second charging transistor are connected to the first node and the second node, respectively;
A gate of the second charging transistor is connected to a second electrode of the output transistor
4. The power supply circuit according to claim 2 or 3 .
前記出力トランジスタの第1電極、第2電極、制御電極は、夫々、前記出力トランジスタのソース、ドレイン、ゲートであり、
前記充電用トランジスタのソース、ドレインが、夫々、前記第1ノード、前記第2ノードに接続され、
前記出力トランジスタ及び前記充電用トランジスタの各ゲートに共通して前記制御電圧が加わる
、請求項2~4の何れかに記載の電源回路。 The output transistor and the charging transistor are configured as P-channel MOSFETs,
the first electrode, the second electrode and the control electrode of the output transistor are respectively the source, the drain and the gate of the output transistor;
a source and a drain of the charging transistor are connected to the first node and the second node, respectively;
The control voltage is commonly applied to each gate of the output transistor and the charging transistor.
The power supply circuit according to any one of claims 2 to 4 .
前記制御回路は、前記入力電圧が前記目標電圧を下回る所定の第1状態において、前記フィードバック電圧に基づき前記出力トランジスタ及び前記充電用トランジスタの双方をオン状態とする電圧を前記制御電圧として生成し、前記入力電圧が前記目標電圧を上回る所定の第2状態において、前記フィードバック電圧に基づき前記出力トランジスタをオン状態とし且つ前記充電用トランジスタをオフ状態とする電圧を前記制御電圧として生成する
、請求項1~5の何れかに記載の電源回路。 The power supply circuit is a linear regulator that controls the output transistor so that the stabilized voltage matches a predetermined target voltage,
The control circuit generates, as the control voltage, a voltage that turns on both the output transistor and the charging transistor based on the feedback voltage in a predetermined first state in which the input voltage is lower than the target voltage, In a predetermined second state in which the input voltage exceeds the target voltage, a voltage for turning on the output transistor and turning off the charging transistor based on the feedback voltage is generated as the control voltage.
The power supply circuit according to any one of claims 1 to 5 .
、請求項1~6の何れかに記載の電源回路。 The filter resistor is provided between the first node and the second node, and the filter resistor and the filter capacitor are connected to each other at the second node.
The power supply circuit according to any one of claims 1 to 6 .
前記入力電圧を受ける第1電極と、第2電極と、制御電極を有する出力トランジスタと、
前記出力トランジスタの第2電極に対して挿入抵抗を介して接続される第1ノードと、
前記第1ノードの電圧に応じたフィードバック電圧に基づく制御電圧を前記出力トランジスタの制御電極に供給することで前記出力トランジスタの状態を制御する制御回路と、
フィルタ用抵抗及びフィルタ用コンデンサを有し、前記第1ノードの電圧を平滑化することで第2ノードに前記安定化電圧を発生させるフィルタ回路と、
前記第1ノード及び前記第2ノード間に設けられ、前記挿入抵抗での電圧降下に基づいて状態が制御される充電用トランジスタと、を備え、
前記充電用トランジスタがオン状態とされるとき、前記充電用トランジスタを介して前記フィルタ用コンデンサが充電される
、電源回路。 A power supply circuit that generates a stabilized voltage from an input voltage,
an output transistor having a first electrode for receiving the input voltage, a second electrode, and a control electrode;
a first node connected to the second electrode of the output transistor via an insertion resistor;
a control circuit that controls the state of the output transistor by supplying a control voltage based on a feedback voltage corresponding to the voltage of the first node to a control electrode of the output transistor;
a filter circuit having a filter resistor and a filter capacitor and smoothing the voltage of the first node to generate the stabilized voltage at the second node;
a charging transistor provided between the first node and the second node, the state of which is controlled based on the voltage drop across the insertion resistor;
When the charging transistor is turned on, the filtering capacitor is charged through the charging transistor.
, power circuit.
、請求項8に記載の電源回路。 When the voltage at the second electrode of the output transistor seen from the potential of the second node is equal to or higher than the threshold voltage of the charging transistor, the charging transistor is turned on, and the charging transistor is driven through the charging transistor. the filter capacitor is charged by
9. A power supply circuit according to claim 8.
前記充電用トランジスタのドレイン、ソースは、夫々、前記第1ノード、前記第2ノードに接続され、
前記充電用トランジスタのゲートは、前記出力トランジスタの第2電極に接続される
、請求項8又は9に記載の電源回路。 The charging transistor is configured as an N-channel MOSFET,
the drain and source of the charging transistor are connected to the first node and the second node, respectively;
A gate of the charging transistor is connected to a second electrode of the output transistor
10. The power supply circuit according to claim 8 or 9.
、請求項8~10の何れかに記載の電源回路。 The filter resistor is provided between the first node and the second node, and the filter resistor and the filter capacitor are connected to each other at the second node.
The power supply circuit according to any one of claims 8 to 10 .
前記電源回路にて生成された前記安定化電圧をボルテージフォロアにて受けて出力電圧を生成する出力回路と、を備えた
、電源装置。 A power supply circuit according to any one of claims 1 to 11;
an output circuit that receives the stabilized voltage generated by the power supply circuit with a voltage follower and generates an output voltage.
, power supply.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019106112A JP7273622B2 (en) | 2019-06-06 | 2019-06-06 | Power supply circuit and power supply |
US16/800,271 US11079783B2 (en) | 2019-02-27 | 2020-02-25 | Power supply circuit and power supply device |
CN202010125775.7A CN111628649B (en) | 2019-02-27 | 2020-02-27 | Power supply circuit and power supply device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019106112A JP7273622B2 (en) | 2019-06-06 | 2019-06-06 | Power supply circuit and power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020201562A JP2020201562A (en) | 2020-12-17 |
JP7273622B2 true JP7273622B2 (en) | 2023-05-15 |
Family
ID=73744008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019106112A Active JP7273622B2 (en) | 2019-02-27 | 2019-06-06 | Power supply circuit and power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7273622B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002323928A (en) | 2001-04-25 | 2002-11-08 | New Japan Radio Co Ltd | Reference voltage generating circuit |
JP2004208449A (en) | 2002-12-26 | 2004-07-22 | Hitachi Ltd | Controller for electronic equipment |
JP2007094970A (en) | 2005-09-30 | 2007-04-12 | Toko Inc | Voltage supply circuit |
US20150042296A1 (en) | 2013-06-28 | 2015-02-12 | Sk Hynix Memory Solutions Inc. | Voltage regulator soft start |
JP2016218639A (en) | 2015-05-18 | 2016-12-22 | ローム株式会社 | Output circuit, linear regulator using the same, audio amplifier, and semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6765374B1 (en) * | 2003-07-10 | 2004-07-20 | System General Corp. | Low drop-out regulator and an pole-zero cancellation method for the same |
-
2019
- 2019-06-06 JP JP2019106112A patent/JP7273622B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002323928A (en) | 2001-04-25 | 2002-11-08 | New Japan Radio Co Ltd | Reference voltage generating circuit |
JP2004208449A (en) | 2002-12-26 | 2004-07-22 | Hitachi Ltd | Controller for electronic equipment |
JP2007094970A (en) | 2005-09-30 | 2007-04-12 | Toko Inc | Voltage supply circuit |
US20150042296A1 (en) | 2013-06-28 | 2015-02-12 | Sk Hynix Memory Solutions Inc. | Voltage regulator soft start |
JP2016218639A (en) | 2015-05-18 | 2016-12-22 | ローム株式会社 | Output circuit, linear regulator using the same, audio amplifier, and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2020201562A (en) | 2020-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7224204B2 (en) | Method and circuit for driving a gate of a MOS transistor negative | |
US7518352B2 (en) | Bootstrap clamping circuit for DC/DC regulators and method thereof | |
US8508196B2 (en) | Switching regulator | |
CN113661467B (en) | Linear power supply circuit and source follower circuit | |
US9496781B2 (en) | Soft start circuit for switching converter and associated soft start method | |
CN111817554B (en) | Power supply circuit, power supply device, and vehicle | |
JP6791722B2 (en) | Power regulator | |
JP2002116829A (en) | Semiconductor integrated circuit | |
JP4721274B2 (en) | DC / DC converter | |
US10958269B2 (en) | Bridge output circuit, power device and semiconductor device | |
TWI774467B (en) | Amplifier circuit and method for reducing output voltage overshoot in amplifier circuit | |
US9531259B2 (en) | Power supply circuit | |
CN111628649B (en) | Power supply circuit and power supply device | |
CN114326890B (en) | Voltage regulating circuit | |
JP7273622B2 (en) | Power supply circuit and power supply | |
US20140241017A1 (en) | Input circuit and power supply circuit | |
JP6476005B2 (en) | Overshoot suppression circuit, power supply device, electronic device, and vehicle | |
CN114784927B (en) | Power supply circuit for saving chip layout area | |
JP4311683B2 (en) | Semiconductor devices, step-down chopper regulators, electronic equipment | |
JP2004252891A (en) | Regulator circuit | |
US20140203793A1 (en) | Power supply circuit for memory | |
WO2021054027A1 (en) | Power supply device | |
JP2022103616A (en) | Switching power supply circuit and switching power supply device | |
JP3996147B2 (en) | Bootstrap capacitor charging circuit using a small charging current | |
US20170179812A1 (en) | Soft start circuit and power supply device equipped therewith |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7273622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |