JP6558973B2 - Device chip manufacturing method - Google Patents
Device chip manufacturing method Download PDFInfo
- Publication number
- JP6558973B2 JP6558973B2 JP2015123153A JP2015123153A JP6558973B2 JP 6558973 B2 JP6558973 B2 JP 6558973B2 JP 2015123153 A JP2015123153 A JP 2015123153A JP 2015123153 A JP2015123153 A JP 2015123153A JP 6558973 B2 JP6558973 B2 JP 6558973B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- adhesive tape
- tape
- functional layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Dicing (AREA)
Description
本発明は、デバイスチップの製造方法、特に、層間絶縁膜として低誘電率絶縁膜(Low−k膜)を使用したデバイスチップの製造方法に関する。 The present invention relates to a device chip manufacturing method, and more particularly to a device chip manufacturing method using a low dielectric constant insulating film (Low-k film) as an interlayer insulating film.
半導体デバイス製造プロセスにおいては、略円板形状であるシリコンウェーハ、ガリウム砒素ウェーハ等の半導体ウェーハの表面に格子状に形成されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、区画された各領域にIC、LSI等のデバイスを形成する。 In the semiconductor device manufacturing process, a plurality of regions are defined by divided planned lines called streets formed in a lattice shape on the surface of a semiconductor wafer such as a silicon wafer or a gallium arsenide wafer having a substantially disk shape, A device such as an IC or LSI is formed in the region.
このような半導体ウェーハは研削装置によって裏面が研削されて所定の厚みに加工された後、切削装置又はレーザー加工装置によって個々のデバイスに分割され、分割されたデバイスは携帯電話、パソコン等の各種電気機器に広く利用されている。 After such a semiconductor wafer is ground to a predetermined thickness by a grinding device, it is divided into individual devices by a cutting device or a laser processing device, and the divided devices are various electric devices such as mobile phones and personal computers. Widely used in equipment.
切削装置としては一般にダイシング装置と呼ばれる切削装置が用いられており、この切削装置ではダイアモンドやCBN等の超砥粒をメタルやレジンで固めて厚さ20〜30μmの切刃を有する切削ブレードが約30000rpm等の高速で回転しつつ半導体ウェーハへ切り込むことで切削が遂行される。 As a cutting device, a cutting device generally called a dicing device is used. In this cutting device, a cutting blade having a cutting blade having a thickness of 20 to 30 μm is obtained by hardening superabrasive grains such as diamond and CBN with metal or resin. Cutting is performed by cutting into a semiconductor wafer while rotating at a high speed such as 30000 rpm.
半導体ウェーハの表面に形成された半導体デバイスは、金属配線が何層にも積層されて信号を伝達しており、各金属配線間は主にSiO2から形成された層間絶縁膜により絶縁されている。 A semiconductor device formed on the surface of a semiconductor wafer has a plurality of layers of metal wirings that transmit signals, and each metal wiring is insulated by an interlayer insulating film formed mainly of SiO 2 . .
近年、構造の微細化に伴い、配線間距離が近くなり、近接する配線間の電気容量は大きくなってきている。これに起因して信号の遅延が発生し、消費電力が増加するという問題が顕著になってきている。 In recent years, with the miniaturization of the structure, the distance between wirings has become shorter, and the electric capacity between adjacent wirings has increased. Due to this, a problem that signal delay occurs and power consumption increases has become prominent.
各層間の寄生容量を軽減すべく、デバイス(回路)形成時に各層間を絶縁する層間絶縁膜として従来は主にSiO2絶縁膜を採用していたが、最近になりSiO2絶縁膜よりも誘電率の低い低誘電率絶縁膜(Low−k膜)が採用されるようになってきている。 In order to reduce the parasitic capacitance between the layers, the device (circuit) prior to each layer when forming an interlayer insulating film for insulating primarily had adopted the SiO 2 insulating film, than recently become SiO 2 insulating film dielectric A low dielectric constant insulating film (Low-k film) having a low rate has been adopted.
低誘電率絶縁膜としては、SiO2膜(誘電率k=4.1)よりも誘電率が低い(例えばk=2.5乃至3.6程度)材料、例えばSiOC,SiLK等の無機物系の膜、ポリイミド系、パリレン系、ポリテトラフルオロエチレン系等のポリマー膜である有機物系の膜、及びメチル含有ポリシロキサン等のポーラスシリカ膜を挙げることができる。 As the low dielectric constant insulating film, a material having a dielectric constant lower than that of the SiO 2 film (dielectric constant k = 4.1) (for example, about k = 2.5 to 3.6), for example, an inorganic material such as SiOC, SiLK, etc. Examples thereof include organic films such as films, polyimide-based, parylene-based, and polytetrafluoroethylene-based polymer films, and porous silica films such as methyl-containing polysiloxane.
このような低誘電率絶縁膜を含む積層体(機能層)を切削ブレードにより分割予定ラインに沿って切削すると、低誘電率絶縁膜は雲母のように非常に脆いことから機能層が剥離するという問題が生じる。 When a laminated body (functional layer) including such a low dielectric constant insulating film is cut along a line to be divided by a cutting blade, the low dielectric constant insulating film is very fragile like mica, so that the functional layer is peeled off. Problems arise.
この問題を解決するために、特開2013−254867号公報では、Low−k膜に対して吸収性を有する波長のレーザービームをウェーハの表面に照射して、Low−k膜をレーザービームのアブレーションにより除去してLow−k膜にレーザー加工溝を形成した後、ウェーハの基板に対して透過性を有する波長のレーザービームで基板内部に改質層を形成(以下、この加工方法をSD加工と称する場合がある)後、ウェーハに外力を付与してウェーハを個々のデバイスチップに破断するレーザー加工方法が開示されている。 In order to solve this problem, Japanese Patent Application Laid-Open No. 2013-254867 irradiates the surface of the wafer with a laser beam having a wavelength that is absorptive to the low-k film, and ablate the laser beam to the low-k film. After forming a laser processing groove in the low-k film, a modified layer is formed inside the substrate with a laser beam having a wavelength transmissive to the substrate of the wafer (hereinafter, this processing method is referred to as SD processing). A laser processing method is disclosed in which an external force is applied to the wafer to break the wafer into individual device chips.
しかしながら、先にウェーハの裏面を研削して薄化した後、Low−k膜をレーザービームの照射により除去する加工方法の場合、研削時にLow−k膜上に貼着した保護テープを剥離してからレーザービームの照射によりグルービング加工し、再度Low−k膜上にダイシングテープを貼着して、ウェーハの裏面からSD加工する必要があるため、先にSD加工する方法に比べて、テープの貼り替え作業が1回多くなるという課題がある。 However, in the case of a processing method in which the low-k film is removed by laser beam irradiation after first grinding and thinning the back surface of the wafer, the protective tape attached on the low-k film is removed during grinding. Since it is necessary to apply grooving by laser beam irradiation, and again apply a dicing tape on the low-k film and perform SD processing from the back side of the wafer. There is a problem that the replacement work is increased once.
一方、ウェーハの表面に保護テープを貼着した状態でまずSD加工を実施し、ウェーハの裏面にダイシングテープを貼着してから保護テープを剥離して、ウェーハの表面に積層された機能層をレーザービームの照射によりグルービング加工する加工方法の場合、ウェーハの裏面にダイシングテープを貼着する際にローラー等によりウェーハに外力が印加されるため、SD加工によりウェーハ内部に形成した改質層が部分的に破断したラインが発生し、そのラインでずれが発生するため、保護テープからダイシングテープに貼り替える貼り替えステップ後に分割予定ラインにずれが生じ、レーザービームの照射により所望の位置にグルービングが実施できないという問題がある。 On the other hand, SD processing is first performed with the protective tape attached to the surface of the wafer, the dicing tape is attached to the back surface of the wafer, the protective tape is peeled off, and the functional layer laminated on the wafer surface is removed. In the case of a processing method in which grooving is performed by laser beam irradiation, external force is applied to the wafer by a roller or the like when a dicing tape is attached to the back surface of the wafer, so that the modified layer formed inside the wafer by SD processing is partially Since a broken line is generated and a shift occurs in the line, a shift occurs in the line to be divided after the reattachment step in which the protective tape is replaced with the dicing tape, and grooving is performed at a desired position by laser beam irradiation. There is a problem that you can not.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、上述した従来技術の課題を解決したレーザービームの照射によるデバイスチップの製造方法を提供することである。 The present invention has been made in view of these points, and an object of the present invention is to provide a method for manufacturing a device chip by irradiation with a laser beam that solves the above-described problems of the prior art.
本発明によると、基板の表面に積層された機能層に複数のデバイスが形成されたウェーハを、互いに交差して該デバイスを区画する複数の分割予定ラインに沿って個々のデバイスチップに分割するデバイスチップの製造方法であって、該機能層が露出したウェーハの表面に保護テープを貼着する保護テープ貼着ステップと、該保護テープ貼着ステップを実施した後、基板の裏面を研削して薄化する薄化ステップと、該薄化ステップを実施した後、基板の裏面に透過性を有する粘着テープを貼着し、該粘着テープと該保護テープとでウェーハをサンドイッチ状に固定する粘着テープ貼着ステップと、基板及び該粘着テープに対して透過性を有する波長のレーザービームの集光点を該分割予定ラインに沿った基板内部に位置付けると共に、基板の裏面からレーザービームを該粘着テープを介して照射し、基板の内部に該分割予定ラインに沿った改質層を形成する改質層形成ステップと、該改質層形成ステップを実施した後、基板の裏面に貼着された該粘着テープにダイシングテープを貼着すると共に、該保護テープを該機能層から剥離する貼り替えステップと、該貼り替えステップを実施した後、該機能層に対して吸収性を有する波長のレーザービームを該分割予定ラインに沿って該機能層に照射し、該機能層に加工溝を形成して該機能層を該分割予定ラインに沿って分割する溝形成ステップと、該溝形成ステップを実施した後、ウェーハに外力を付与してウェーハを個々のデバイスチップに分割する分割ステップと、を備え、該貼り替えステップでは、該ダイシングテープは、該粘着テープ及び環状フレームに貼着されており、該粘着テープは、該環状フレームに貼着されていないことを特徴とするデバイスチップの製造方法が提供される。 According to the present invention, a device in which a wafer in which a plurality of devices are formed in a functional layer stacked on the surface of a substrate is divided into individual device chips along a plurality of division lines that intersect each other and partition the devices. A chip manufacturing method comprising: a protective tape attaching step for attaching a protective tape to a surface of a wafer from which the functional layer is exposed; and a protective tape attaching step, after which the back surface of the substrate is ground and thinned. After the thinning step is performed, an adhesive tape having transparency is attached to the back surface of the substrate, and the adhesive tape is attached to the wafer with the adhesive tape and the protective tape. And a focusing point of a laser beam having a wavelength that is transmissive to the substrate and the adhesive tape is positioned inside the substrate along the planned dividing line, A modified layer forming step of irradiating a laser beam from the surface through the adhesive tape to form a modified layer along the line to be divided inside the substrate; and after performing the modified layer forming step, the substrate A dicing tape is attached to the adhesive tape attached to the back surface of the substrate, and a re-covering step for peeling the protective tape from the functional layer, and after performing the re-attaching step, are absorbed into the functional layer. A groove forming step of irradiating the functional layer with the laser beam having a wavelength along the division line, forming a processed groove in the functional layer, and dividing the functional layer along the division line; after performing groove formation step comprises a dividing step of dividing the wafer into individual device chips by applying an external force to the wafer, and the該貼Ri replacement step, the dicing tape, the adhesive It is attached to the-loop and the annular frame, the adhesive tape, the device chip manufacturing method which is characterized in that not affixed to the annular frame is provided.
本発明のデバイスチップの製造方法によると、基板の裏面に透過性を有する粘着テープを貼着し、粘着テープと保護テープとでウェーハをサンドイッチ状に固定する粘着テープ貼着ステップを実施した後、改質層形成ステップ及び貼り替えステップを実施するため、ダイシングテープ貼着時に改質層が形成された基板が部分的に破断しても、ウェーハは保護テープと粘着テープとでサンドイッチされて固定されているため、部分的に破断したラインが分割予定ラインからずれてしまうという問題の発生を抑制することができる。 According to the device chip manufacturing method of the present invention, after the adhesive tape having transparency is attached to the back surface of the substrate, and after performing the adhesive tape attaching step of fixing the wafer in a sandwich shape with the adhesive tape and the protective tape, Even if the substrate on which the modified layer is formed is partially broken when the dicing tape is applied, the wafer is sandwiched and fixed between the protective tape and adhesive tape to perform the modified layer forming step and the attaching step. Therefore, it is possible to suppress the occurrence of the problem that the partially broken line is shifted from the scheduled division line.
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、シリコンウェーハ(以下、単にウェーハと略称することがある)11の表面に保護テープ23を貼着する保護テープ貼着ステップを示す斜視図が示されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, there is shown a perspective view showing a protective tape attaching step for attaching a
シリコンウェーハ11は、シリコン基板13上に機能層(積層体)15が積層されて構成されている。機能層15には、金属配線が何層にも積層されて信号を伝達しており、各金属配線間は低誘電率絶縁膜(Low−k膜)により絶縁されている。
The
機能層15が形成されたウェーハ11の表面11aには、LSI等の複数の半導体デバイス19が格子状に形成された分割予定ライン(ストリート)17によって区画されて形成されている。ウェーハ11の外周にはシリコン基板13の結晶方位を示すマークとしてのノッチ21が形成されている。ウェーハ11の裏面11bにはシリコン基板13が露出している。
On the
図1に示した実施形態では、デバイスチップを製造するウェーハとしてシリコンウェーハ11について説明したが、ウェーハはシリコンウェーハに限定されるものではなく、サファイアウェーハ、GaNウェーハ、LTウェーハ、LNウェーハ、セラミックスウェーハ等からデバイスチップを製造するようにしてもよい。
In the embodiment shown in FIG. 1, the
本実施形態のデバイスチップの製造方法では、まず、ウェーハ11の表面11a上、即ち機能層15が露出した表面にデバイス19を保護するために保護テープ23を貼着する保護テープ貼着ステップを実施する。
In the device chip manufacturing method of the present embodiment, first, a protective tape attaching step of attaching a
保護テープ貼着ステップを実施した後、基板13の裏面を研削して基板13を薄化する薄化ステップを実施する。この薄化ステップでは、図2に示すように、研削装置のチャックテーブル10でウェーハ11の表面11aに貼着した保護テープ23側を吸引保持し、ウェーハ11の裏面11bを露出させる。
After performing the protective tape attaching step, the thinning step of grinding the back surface of the
図2において、研削ユニット12のスピンドル14の先端に固定されたホイールマウント16には、複数のねじ20により研削ホイール18が着脱可能に装着されている。研削ホイール18は、環状のホイール基台22の自由端部(下端部)の外周に複数の研削砥石24を環状に固着して構成されている。
In FIG. 2, a
薄化ステップでは、チャックテーブル10を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール18を矢印bで示す方向に例えば6000rpmで回転させると共に、図示しない研削ユニット送り機構を駆動して研削ホイール18の研削砥石24をウェーハ11の裏面11bに露出したシリコン基板13に接触させる。
In the thinning step, while rotating the chuck table 10 in the direction indicated by arrow a at 300 rpm, for example, the
そして、研削ホイール18を所定の研削送り速度で下方に所定量研削送りする。接触式又は非接触式の厚み測定ゲージでウェーハ11の厚みを測定しながら、ウェーハ11を所定の厚み、例えば100μmに研削して薄化する。
Then, the grinding
保護テープ貼着ステップを実施した後、図3(A)に示すように、ウェーハ11の裏面11b、即ち基板13の裏面に透過性を有する粘着テープ25を貼着し、図3(B)に示すように、粘着テープ25と保護テープ23とでウェーハ11をサンドイッチ状に固定する粘着テープ貼着ステップを実施する。粘着テープ25はエキスパンド性を有している。
After carrying out the protective tape attaching step, as shown in FIG. 3A, a transparent
粘着テープ貼着ステップを実施した後、図4に示すように、レーザー加工装置のチャックテーブル26でウェーハ11の保護テープ23側を吸引保持する。そして、レーザー加工装置の集光器28でレーザービームLBの集光点を分割予定ライン17に沿った基板13の内部に集光すると共に、基板13及び粘着テープ25に対して透過性を有する波長(例えば1064nm)のレーザービームLBをウェーハ11の裏面側から粘着テープ25を介して照射し、チャックテーブル26を矢印X1方向に加工送りすることにより、基板13の内部に分割予定ライン17に沿った改質層27を形成する改質層形成ステップを実施する。
After performing the adhesive tape sticking step, the
この改質層形成ステップを、ウェーハ11を分割予定ライン17の間隔毎に割り出し送りしながら、第1の方向に伸長する全ての分割予定ライン17に沿って実施する。次いで、チャックテーブル26を90°回転した後、第2の方向に伸長する全ての分割予定ライン17に沿って同様な改質層27を形成する。
This modified layer forming step is performed along all the division lines 17 that extend in the first direction while indexing and feeding the
改質層形成ステップを実施した後、基板13の裏面に貼着された粘着テープ25にダイシングテープTを貼着すると共に、保護テープ23を機能層15から剥離する貼り替えステップを実施する。
After carrying out the modified layer forming step, the dicing tape T is stuck to the
この貼り替えステップは、図5に示すように、例えば作業テーブル48上に環状フレームFの表面側を下にして載置すると共に、環状フレームFの開口内に保護テープ23側を下にして載置し、ダイシングテープTを環状フレームF及びウェーハ11の裏面に貼着された粘着テープ25に貼着するダイシングテープ貼着ステップと、図6に示すように、保護テープ23をウェーハ11の表面11a、即ち機能層15から剥離する保護テープ剥離ステップとを含んでいる。
For example, as shown in FIG. 5, this repositioning step is placed on the work table 48 with the front surface side of the annular frame F facing down, and with the
貼り替えステップでは、ウェーハ11の粘着テープ25にダイシングテープTを貼着する際、ローラー50等を転動してダイシングテープTをウェーハ11の裏面に貼着された粘着テープ25に貼着するため、ウェーハ11に多少の力が加わるが、ウェーハ11は保護テープ23と粘着テープ25とでサンドイッチされて固定されているため、ダイシングテープ貼着時に基板13の一部が改質層27を起点に破断しても、破断したラインが分割予定ライン17からずれてしまうことを抑制できる。
In the attaching step, when the dicing tape T is attached to the
貼り替えステップを実施した後、図7に示すように、レーザー加工装置のチャックテーブル26でダイシングテープTを介してウェーハ11を吸引保持し、クランプ30で環状フレームFをクランプして固定する。
After performing the pasting step, as shown in FIG. 7, the
そして、集光器28から機能層15に対して吸収性を有する波長(例えば355nm)のレーザービームLBを機能層15に照射し、チャックテーブル26を矢印X1方向に加工送りすることにより、機能層15に分割予定ライン17に沿ったレーザー加工溝29を形成し、機能層15を分割予定ライン17に沿って分割する溝形成ステップを実施する。
Then, the
この溝形成ステップを、第1の方向に伸長する全ての分割予定ライン17に沿って実施した後、チャックテーブル26を90°回転してから、第1の方向に直交する第2の方向に伸長する全ての分割予定ライン17に沿って同様に実施する。
After performing this groove forming step along all the
溝形成ステップを実施した後、ウェーハ11に外力を付与してウェーハ11を個々のデバイスチップ31に分割する分割ステップを実施する。この分割ステップは、例えば図8に示すような分割装置32を使用して実施する。
After performing the groove forming step, an dividing step for applying an external force to the
分割装置32を使用した分割ステップでは、まず図8(A)に示すように、ウェーハ11をダイシングテープTを介して支持した環状フレームFをフレーム保持手段34の環状のフレーム保持部材36の載置面36a上に載置し、クランプ38によって環状フレームFをフレーム保持部材36に固定する。この時、フレーム保持部材36はその載置面36aが拡張ドラム40の上端と略同一高さとなる基準位置に位置付けられる。
In the dividing step using the
環状のフレーム保持部材36は駆動手段42を構成するエアシリンダ44のピストンロッド46に連結されている。図8(A)に示す基準位置にフレーム保持部材36を位置付けた後、エアシリンダ44を駆動してフレーム保持部材36を図8(B)に示す拡張位置に下降する。
The annular
これにより、フレーム保持部材36の載置面36上に固定されている環状フレームFを下降するため、環状フレームFに装着されたダイシングテープTは拡張ドラム40の上端縁に当接して主に半径方向に拡張される。
As a result, the annular frame F fixed on the mounting
その結果、ダイシングテープT及び粘着テープ25に貼着されているウェーハ11には放射状に引っ張り力が作用する。このようにウェーハ11に放射状に引っ張り力が作用すると、分割予定ライン17に沿って基板13に形成された改質層27の強度が低下されているので、この改質層27が分割起点となってウェーハ11は改質層27にそって破断され、個々のデバイスチップ31に分割される。
As a result, a tensile force acts radially on the
上述した実施形態のデバイスチップの製造方法によると、改質層形成ステップを実施した後、基板13の裏面に貼着された粘着テープ25にダイシングテープTを貼着する際に、ウェーハ11の保護テープ23上にローラーを転動してウェーハ11に力が印加され、ウェーハ11が部分的に改質層27を分割起点に破断されても、ウェーハ11は保護テープ23と粘着テープ25とでサンドイッチされて固定されているため、部分的に基板13が破断したラインが分割予定ライン17からずれてしまうことを抑制でき、機能層15の所望の位置にアブレーションによりレーザー加工溝29を形成することができる。
According to the device chip manufacturing method of the above-described embodiment, the
10 チャックテーブル
11 シリコンウェーハ
12 研削ユニット
13 シリコン基板
15 機能層
17 分割予定ライン
18 研削ホイール
19 デバイス
23 保護テープ
24 研削砥石
25 粘着テープ
26 チャックテーブル
27 改質層
28 集光器
29 加工溝
32 分割装置
36 フレーム保持部材
40 拡張ドラム
44 エアシリンダ
DESCRIPTION OF
Claims (1)
該機能層が露出したウェーハの表面に保護テープを貼着する保護テープ貼着ステップと、
該保護テープ貼着ステップを実施した後、基板の裏面を研削して薄化する薄化ステップと、
該薄化ステップを実施した後、基板の裏面に透過性を有する粘着テープを貼着し、該粘着テープと該保護テープとでウェーハをサンドイッチ状に固定する粘着テープ貼着ステップと、
基板及び該粘着テープに対して透過性を有する波長のレーザービームの集光点を該分割予定ラインに沿った基板内部に位置付けると共に、基板の裏面からレーザービームを該粘着テープを介して照射し、基板の内部に該分割予定ラインに沿った改質層を形成する改質層形成ステップと、
該改質層形成ステップを実施した後、基板の裏面に貼着された該粘着テープにダイシングテープを貼着すると共に、該保護テープを該機能層から剥離する貼り替えステップと、
該貼り替えステップを実施した後、該機能層に対して吸収性を有する波長のレーザービームを該分割予定ラインに沿って該機能層に照射し、該機能層に加工溝を形成して該機能層を該分割予定ラインに沿って分割する溝形成ステップと、
該溝形成ステップを実施した後、ウェーハに外力を付与してウェーハを個々のデバイスチップに分割する分割ステップと、
を備え、該貼り替えステップでは、該ダイシングテープは、該粘着テープ及び環状フレームに貼着されており、該粘着テープは、該環状フレームに貼着されていないことを特徴とするデバイスチップの製造方法。 A device chip manufacturing method in which a wafer in which a plurality of devices are formed on a functional layer stacked on the surface of a substrate is divided into individual device chips along a plurality of division lines that intersect each other and partition the devices. There,
A protective tape attaching step of attaching a protective tape to the surface of the wafer where the functional layer is exposed;
After performing the protective tape attaching step, a thinning step of grinding and thinning the back surface of the substrate;
After carrying out the thinning step, a pressure-sensitive adhesive tape is attached to the back surface of the substrate, and an adhesive tape attaching step for fixing the wafer in a sandwich with the adhesive tape and the protective tape;
A condensing point of a laser beam having a wavelength that is transparent to the substrate and the adhesive tape is positioned inside the substrate along the division line, and a laser beam is irradiated from the back surface of the substrate through the adhesive tape. A modified layer forming step of forming a modified layer along the planned dividing line inside the substrate;
After performing the modified layer forming step, a dicing tape is attached to the adhesive tape attached to the back surface of the substrate, and a re-attaching step of peeling the protective tape from the functional layer;
After performing the reattachment step, the functional layer is irradiated with a laser beam having a wavelength that has an absorptivity with respect to the functional layer along the planned division line, and a processing groove is formed in the functional layer to form the functional layer. A groove forming step of dividing the layer along the planned dividing line;
After performing the groove forming step, a dividing step of applying an external force to the wafer to divide the wafer into individual device chips;
The dicing tape is attached to the adhesive tape and the annular frame, and the adhesive tape is not attached to the annular frame in the attaching step. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015123153A JP6558973B2 (en) | 2015-06-18 | 2015-06-18 | Device chip manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015123153A JP6558973B2 (en) | 2015-06-18 | 2015-06-18 | Device chip manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017011040A JP2017011040A (en) | 2017-01-12 |
JP6558973B2 true JP6558973B2 (en) | 2019-08-14 |
Family
ID=57764178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015123153A Active JP6558973B2 (en) | 2015-06-18 | 2015-06-18 | Device chip manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6558973B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6932452B2 (en) * | 2017-10-24 | 2021-09-08 | 株式会社ディスコ | Chip manufacturing method |
JP2022102471A (en) | 2020-12-25 | 2022-07-07 | 浜松ホトニクス株式会社 | Laser processing device and laser processing method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4762671B2 (en) * | 2005-10-26 | 2011-08-31 | 古河電気工業株式会社 | Dicing tape and semiconductor wafer dicing method |
JP2011035302A (en) * | 2009-08-05 | 2011-02-17 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
JP5603757B2 (en) * | 2009-12-04 | 2014-10-08 | リンテック株式会社 | Laser dicing adhesive sheet and method for manufacturing semiconductor device |
JP2011187479A (en) * | 2010-03-04 | 2011-09-22 | Disco Corp | Wafer processing method |
JP5608521B2 (en) * | 2010-11-26 | 2014-10-15 | 新光電気工業株式会社 | Semiconductor wafer dividing method, semiconductor chip and semiconductor device |
JP5992731B2 (en) * | 2012-06-07 | 2016-09-14 | 株式会社ディスコ | Wafer processing method |
JP2014229702A (en) * | 2013-05-21 | 2014-12-08 | 株式会社ディスコ | Laser processing device |
JP6246534B2 (en) * | 2013-09-11 | 2017-12-13 | 株式会社ディスコ | Wafer processing method |
JP6208521B2 (en) * | 2013-10-07 | 2017-10-04 | 株式会社ディスコ | Wafer processing method |
JP6162018B2 (en) * | 2013-10-15 | 2017-07-12 | 株式会社ディスコ | Wafer processing method |
-
2015
- 2015-06-18 JP JP2015123153A patent/JP6558973B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017011040A (en) | 2017-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6504750B2 (en) | Wafer processing method | |
KR102163441B1 (en) | Wafer processing method | |
JP6078376B2 (en) | Wafer processing method | |
CN105047612B (en) | Method for processing wafer | |
KR102277934B1 (en) | Method for manufacturing semiconductor device chip | |
US20120100696A1 (en) | Workpiece dividing method | |
JP2007096115A (en) | Manufacturing method of semiconductor device | |
JP2005032903A (en) | Semiconductor device and its manufacturing method | |
TW201820436A (en) | Wafer processing method does not require forming a plurality of laser processing grooves on the front surface of the wafer to improve productivity | |
JP6257365B2 (en) | Wafer processing method | |
JP2018098296A (en) | Wafer processing method | |
JP5995428B2 (en) | Manufacturing method of chip with cover | |
JP6558973B2 (en) | Device chip manufacturing method | |
JP2005109155A (en) | Processing method of semiconductor wafer | |
JP6657020B2 (en) | Wafer processing method | |
JP6270520B2 (en) | Wafer processing method | |
JP4553878B2 (en) | Manufacturing method of semiconductor device | |
JP2018067645A (en) | Wafer processing method | |
JP2018067646A (en) | Wafer processing method | |
JP2010093005A (en) | Processing method of wafer | |
KR20150104041A (en) | Processing method | |
JP2014007332A (en) | Method for processing wafer | |
JP6137999B2 (en) | Wafer processing method | |
JP2018206936A (en) | Substrate processing system and substrate processing method | |
JP7126852B2 (en) | Laser processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6558973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |