JP2010093005A - Processing method of wafer - Google Patents

Processing method of wafer Download PDF

Info

Publication number
JP2010093005A
JP2010093005A JP2008260316A JP2008260316A JP2010093005A JP 2010093005 A JP2010093005 A JP 2010093005A JP 2008260316 A JP2008260316 A JP 2008260316A JP 2008260316 A JP2008260316 A JP 2008260316A JP 2010093005 A JP2010093005 A JP 2010093005A
Authority
JP
Japan
Prior art keywords
wafer
region
cutting groove
cutting
adhesive tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008260316A
Other languages
Japanese (ja)
Inventor
Yakumo Kondo
安曇 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2008260316A priority Critical patent/JP2010093005A/en
Publication of JP2010093005A publication Critical patent/JP2010093005A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a processing method of a wafer in which no degradation in yield occurs when cutting a semiconductor wafer from a front surface side to split it into devices, wherein the semiconductor wafer has been ground only on the rear surface corresponding to a device region while an annular reinforcing part has been formed on the rear surface corresponding to an outer peripheral marginal region surrounding the device region. <P>SOLUTION: The wafer includes on its surface a device region where a device is formed in a section partitioned by a plurality of cutting planned lines formed in lattice and an outer peripheral marginal region which surrounds the device region. A circular recess is formed on a rear surface corresponding to the device region, and an annular reinforcing part including the marginal region is formed on the outer peripheral side of the circular recess. A processing method for the wafer includes an adhesive tape pasting step for pasting an adhesive tape on the rear surface of the wafer, a cutting groove formation step for forming a cutting groove along the cutting planned line from the front surface side of the wafer to which the adhesive tape is pasted, and an expand step which, after the cutting groove formation step, expands the adhesive tape under the condition that the front surface of the wafer faces down. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、裏面に円形凹部が形成されたウエーハの加工方法に関する。   The present invention relates to a wafer processing method in which a circular recess is formed on the back surface.

半導体デバイス製造工程においては、略円盤形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にIC、LSI等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切削装置で切削することにより、半導体ウエーハが個々の半導体チップ(デバイス)に分割される。   In the semiconductor device manufacturing process, a plurality of regions are partitioned by dividing lines called streets arranged in a lattice pattern on the surface of a semiconductor wafer having a substantially disk shape, and devices such as ICs and LSIs are placed in the partitioned regions. Form. Then, the semiconductor wafer is cut into individual semiconductor chips (devices) by cutting the semiconductor wafer along a street with a cutting device.

分割されるウエーハは、ストリートに沿って切削する前に裏面を研削や研磨によって所定の厚さに形成される。近年、電気機器の軽量化、小型化を達成するために、ウエーハの厚さをより薄く、例えば50μm程度にすることが要求されている。   The wafer to be divided is formed to a predetermined thickness by grinding or polishing the back surface before cutting along the street. In recent years, in order to achieve a reduction in weight and size of electrical equipment, it has been required to make the wafer thinner, for example, about 50 μm.

このように薄く形成されたウエーハは取り扱いが困難になり、搬送等において破損する恐れがある。そこで、ウエーハのデバイス領域に対応する裏面のみを研削し、デバイス領域を囲繞する外周余剰領域に対応するウエーハの裏面に環状補強部を形成する研削方法が特開2007−19461号公報で提案されている。   Such thin wafers are difficult to handle and may be damaged during transportation. Therefore, Japanese Patent Laid-Open No. 2007-19461 proposes a grinding method in which only the back surface corresponding to the device region of the wafer is ground, and an annular reinforcing portion is formed on the back surface of the wafer corresponding to the outer peripheral surplus region surrounding the device region. Yes.

このように裏面の外周に環状補強部が形成されたウエーハをストリート(切削予定ライン)に沿って分割する方法として、環状補強部を除去した後、ウエーハの表面側から切削ブレードで切削する方法が提案されている(特開2007−19379号公報参照)。   As a method of dividing the wafer having the annular reinforcing portion formed on the outer periphery of the back surface along the street (scheduled cutting line), after removing the annular reinforcing portion, a method of cutting with a cutting blade from the front side of the wafer. It has been proposed (see JP 2007-19379 A).

しかし、環状補強部が除去されたウエーハでは切削時のハンドリングで破損し易いという問題が生じる。環状補強部を除去せずに裏面側から切削する方法も考えられるが、ストリートはウエーハの表面に形成されているため、裏面側からストリートに沿って切削するためには裏面側からウエーハのストリートを検出する必要がある。   However, the wafer from which the annular reinforcing portion has been removed has a problem that it is easily damaged by handling during cutting. A method of cutting from the back side without removing the annular reinforcing portion is also conceivable, but since the street is formed on the surface of the wafer, in order to cut along the street from the back side, the street of the wafer is cut from the back side. It needs to be detected.

従って、ウエーハを透過する波長を使用した例えば赤外線カメラ等が必要となる上、ウエーハの厚みが厚い場合やストリートのパターンが明瞭でない場合には、裏面側からストリートを検出することが困難である。
特開2007−19461号公報 特開2007−19379号公報
Therefore, for example, an infrared camera using a wavelength that transmits the wafer is required, and if the wafer is thick or the street pattern is not clear, it is difficult to detect the street from the back side.
JP 2007-19461 A JP 2007-19379 A

一方、裏面外周に環状補強部が形成された半導体ウエーハを表面側から切削して分割する場合には、環状補強部において半導体ウエーハ裏面側の厚み方向一部に未切削領域が形成される。   On the other hand, when a semiconductor wafer having an annular reinforcing portion formed on the outer periphery of the back surface is cut and divided from the front surface side, an uncut region is formed in a portion in the thickness direction on the back surface side of the semiconductor wafer in the annular reinforcing portion.

後のエキスパンド工程にてこの未切削領域はエキスパンドに伴って分断されるが、未切削領域が分断される際に発生する欠片や屑がデバイスの表面に傷をつけたり、又はデバイスの表面に付着して後のボンディング工程でボンディング不良を発生させる恐れがあり、歩留まり低下が懸念される。   This uncut area is divided along with the expansion in the later expanding process, but the fragments and debris generated when the uncut area is divided may damage the surface of the device or adhere to the surface of the device. There is a risk that bonding failure will occur in the subsequent bonding process, and there is a concern that the yield will decrease.

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、デバイス領域に対応する裏面のみが研削され、デバイス領域を囲繞する外周余剰領域に対応する裏面に環状補強部が形成された半導体ウエーハを表面側から切削して各デバイスへと分割する際に、歩留まりの低下を発生させることのないウエーハの加工方法を提供することである。   The present invention has been made in view of such a point, and the object of the present invention is to grind only the back surface corresponding to the device region, and to form the annular reinforcing portion on the back surface corresponding to the outer peripheral surplus region surrounding the device region. It is an object of the present invention to provide a method for processing a wafer that does not cause a decrease in yield when the semiconductor wafer formed with is cut from the surface side and divided into each device.

本発明によると、格子状に形成された複数の切削予定ラインによって区画された領域にデバイスが形成されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とを表面に有し、該デバイス領域に対応する裏面に円形凹部が形成され、該円形凹部の外周側に該外周余剰領域を含む環状補強部が形成されたウエーハの加工方法であって、ウエーハの裏面に粘着テープを貼着する粘着テープ貼着工程と、該粘着テープが貼着された該ウエーハの表面側から該切削予定ラインに沿って切削溝を形成する切削溝形成工程と、切削溝形成工程後に、該ウエーハの表面を下向きに保持した状態で該粘着テープを拡張させるエキスパンド工程と、を具備したことを特徴とするウエーハの加工方法が提供される。   According to the present invention, a device region in which a device is formed in a region partitioned by a plurality of scheduled cutting lines formed in a lattice shape, and an outer peripheral surplus region surrounding the device region are provided on the surface, and the device region Is a processing method of a wafer in which a circular recess is formed on the back surface corresponding to, and an annular reinforcing portion including the outer peripheral surplus region is formed on the outer peripheral side of the circular recess, and the pressure-sensitive adhesive sticks an adhesive tape to the back surface of the wafer. A tape attaching step, a cutting groove forming step for forming a cutting groove along the planned cutting line from the surface side of the wafer to which the adhesive tape is attached, and a surface of the wafer facing downward after the cutting groove forming step. And an expanding step of expanding the adhesive tape while being held in a wafer.

好ましくは、切削溝形成工程では、少なくともウエーハのデバイス領域は切削溝によってウエーハの厚み方向において完全切断され、環状補強部にはウエーハの厚み方向におけるウエーハ裏面側の一部において切削溝が形成されない切削溝未形成領域が形成される。そして、エキスパンド工程では、切削溝未形成領域が分割される。   Preferably, in the cutting groove forming step, at least the device region of the wafer is completely cut by the cutting groove in the thickness direction of the wafer, and the annular reinforcing portion is cut so that a cutting groove is not formed on a part of the wafer back side in the thickness direction of the wafer. A non-groove region is formed. And in an expanding process, the cutting groove non-formation area | region is divided | segmented.

本発明によると、デバイス領域に対応する裏面のみが研削され、デバイス領域を囲繞する外周余剰領域に対応する裏面に環状補強部が形成された半導体ウエーハを表面側から切削して各デバイスへと分割する際に、歩留まりの低下を発生させることのないウエーハの加工方法が提供される。   According to the present invention, only the back surface corresponding to the device region is ground, and the semiconductor wafer having the annular reinforcing portion formed on the back surface corresponding to the outer peripheral surplus region surrounding the device region is cut from the front surface side and divided into each device. In this case, a wafer processing method that does not cause a decrease in yield is provided.

エキスパンド時にウエーハの表面を下向きにすることで、切削溝未形成領域が分断される際に発生する欠片や屑がウエーハ表面に落ちることがないため、ウエーハ表面を傷つけたり、汚すことがなく、後工程で問題となる恐れがない。   By expanding the wafer surface downward when expanding, the chips and debris generated when the cutting groove non-formed area is divided will not fall on the wafer surface, so the wafer surface will not be damaged or soiled. There is no risk of problems in the process.

以下、本発明実施形態を図面を参照して詳細に説明する。図1は所定の厚さに加工される前の半導体ウエーハの斜視図である。図1に示す半導体ウエーハ11は、例えば厚さが700μmのシリコンウエーハから成っており、表面11aに複数のストリート13が格子状に形成されているとともに、該複数のストリート13によって区画された複数の領域にIC、LSI等のデバイス15が形成されている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a perspective view of a semiconductor wafer before being processed to a predetermined thickness. The semiconductor wafer 11 shown in FIG. 1 is made of, for example, a silicon wafer having a thickness of 700 μm, and a plurality of streets 13 are formed in a lattice shape on the surface 11a, and a plurality of streets partitioned by the plurality of streets 13 are formed. A device 15 such as an IC or LSI is formed in the region.

このように構成された半導体ウエーハ11は、デバイス15が形成されているデバイス領域17と、デバイス領域17を囲繞する外周余剰領域19を備えている。また、半導体ウエーハ11の外周には、シリコンウエーハの結晶方位を示すマークとしてのノッチ21が形成されている。   The semiconductor wafer 11 configured as described above includes a device region 17 in which the device 15 is formed, and an outer peripheral surplus region 19 that surrounds the device region 17. A notch 21 is formed on the outer periphery of the semiconductor wafer 11 as a mark indicating the crystal orientation of the silicon wafer.

半導体ウエーハ11の表面11aには、保護テープ貼着工程により保護テープ23が貼着される。従って、半導体ウエーハ11の表面11aは保護テープ23によって保護され、図2に示すように裏面11bが露出する形態となる。   A protective tape 23 is attached to the surface 11a of the semiconductor wafer 11 by a protective tape attaching process. Therefore, the front surface 11a of the semiconductor wafer 11 is protected by the protective tape 23, and the back surface 11b is exposed as shown in FIG.

このような半導体ウエーハ11のデバイス領域17に対応する裏面に円形凹部を形成し、該円形凹部の外周側に外周余剰領域19を含む環状補強部を形成する研削方法について図3乃至図5を参照して説明する。まず、図3を参照すると、研削装置2の要部斜視図が示されている。   A grinding method for forming a circular concave portion on the back surface corresponding to the device region 17 of the semiconductor wafer 11 and forming an annular reinforcing portion including an outer peripheral surplus region 19 on the outer peripheral side of the circular concave portion is described with reference to FIGS. To explain. First, referring to FIG. 3, a perspective view of a main part of the grinding device 2 is shown.

研削装置2は、ウエーハを保持して回転可能なチャックテーブル4と、ウエーハに対して研削加工を施す研削ユニット6を備えている。研削ユニット6は、回転可能且つ昇降可能なスピンドル8と、スピンドル8の先端に装着された研削ホイール10と、研削ホイール10の下面に固着された研削砥石12から構成される。   The grinding apparatus 2 includes a chuck table 4 that can rotate while holding a wafer, and a grinding unit 6 that performs grinding on the wafer. The grinding unit 6 includes a rotatable spindle 8 that can be raised and lowered, a grinding wheel 10 that is attached to the tip of the spindle 8, and a grinding wheel 12 that is fixed to the lower surface of the grinding wheel 10.

ウエーハ11は保護テープ23側がチャックテーブ4により吸引保持され、ウエーハ11の裏面11bが研削砥石12に対向してセットされる。ここで、チャックテーブル4に保持されたウエーハ11と研削ホイール10に装着された研削砥石12との関係について図4を参照して説明する。   The wafer 11 is sucked and held on the side of the protective tape 23 by the chuck table 4, and the back surface 11 b of the wafer 11 is set to face the grinding wheel 12. Here, the relationship between the wafer 11 held on the chuck table 4 and the grinding wheel 12 mounted on the grinding wheel 10 will be described with reference to FIG.

チャックテーブル4の回転中心P1と研削砥石12の回転中心P2は偏心しており、研削砥石12の外径はウエーハ11のデバイス領域17と外周余剰領域19との境界線28の直径より小さく境界線28の半径より大きい寸法に設定され、環状の研削砥石12がチャックテーブル4の回転中心P1を通過するようになっている。   The rotation center P1 of the chuck table 4 and the rotation center P2 of the grinding wheel 12 are eccentric, and the outer diameter of the grinding wheel 12 is smaller than the diameter of the boundary line 28 between the device region 17 and the outer peripheral surplus region 19 of the wafer 11. The size of the grinding wheel 12 is set so as to pass through the rotation center P 1 of the chuck table 4.

チャックテーブル4を矢印30で示す方向に例えば300rpmで回転しつつ、研削砥石12を矢印32で示す方向に例えば6000rpmで回転させるとともに、図示しない研削送り機構を作動して研削ホイール10の研削砥石12をウエーハ11の裏面に接触させる。そして、切削ホイール10を所定の研削送り速度で下方に所定量研削送りする。   While rotating the chuck table 4 in the direction indicated by an arrow 30 at, for example, 300 rpm, the grinding wheel 12 is rotated in the direction indicated by an arrow 32, for example, at 6000 rpm, and a grinding feed mechanism (not shown) is operated to operate the grinding wheel 12 of the grinding wheel 10. Is brought into contact with the back surface of the wafer 11. Then, the cutting wheel 10 is ground and fed downward by a predetermined amount at a predetermined grinding feed speed.

その結果、半導体ウエーハ11の裏面には、図5に示すように、デバイス領域17に対応する領域が研削除去されて所定厚さ(例えば50μm)の凹部24が形成されるとともに、外周余剰領域19に対応する領域は残存されて外周余剰領域19を含む環状補強部26が形成される。   As a result, on the back surface of the semiconductor wafer 11, as shown in FIG. 5, a region corresponding to the device region 17 is ground and removed to form a recess 24 having a predetermined thickness (for example, 50 μm), and an outer peripheral surplus region 19. The region corresponding to is left and an annular reinforcing portion 26 including the outer peripheral surplus region 19 is formed.

次に、図5に示すように研削加工された半導体ウエーハ11を吸引保持して、ウエーハ11を切削加工する際に使用するのに適したチャックテーブルについて図6及び図7を参照して説明する。   Next, a chuck table suitable for use in cutting the wafer 11 by holding the semiconductor wafer 11 that has been ground as shown in FIG. 5 with reference to FIGS. 6 and 7 will be described. .

図6を参照すると、ウエーハ11の切削加工に先立って、ウエーハ11はその外周部が環状フレーム36に装着されたダイシングテープ(粘着テープ)34に貼着される。ダイシングテープ34は、環状補強部26のみでなく円形凹部24にも回り込むように貼着される。   Referring to FIG. 6, prior to cutting the wafer 11, the wafer 11 is attached to a dicing tape (adhesive tape) 34 having an outer peripheral portion attached to an annular frame 36. The dicing tape 34 is attached so as to go around not only the annular reinforcing portion 26 but also the circular recess 24.

図7を参照すると、図6に示すようにダイシングテープ34が貼着されたウエーハ11を吸引保持するのに適したチャックテーブル40の縦断面図が示されている。チャックテーブル40は、真空吸引路44が形成された回転軸42と、回転軸42上に搭載固定された基台46を含んでいる。   Referring to FIG. 7, there is shown a longitudinal sectional view of a chuck table 40 suitable for sucking and holding the wafer 11 to which the dicing tape 34 is adhered as shown in FIG. The chuck table 40 includes a rotating shaft 42 on which a vacuum suction path 44 is formed, and a base 46 mounted and fixed on the rotating shaft 42.

基台46はSUS等の金属から形成され、装着用円形凹部48と、回転軸42の真空吸引路44に連通された真空吸引路50を有している。真空吸引路50は凹部48に開口している。回転軸42の真空吸引路44は図示しない真空吸引源に接続されている。基台46の円形凹部48中にはポーラスなセラミック等から形成された円盤形状のポーラス吸着部52が配設されている。   The base 46 is made of a metal such as SUS and has a mounting circular recess 48 and a vacuum suction path 50 communicated with the vacuum suction path 44 of the rotating shaft 42. The vacuum suction path 50 opens in the recess 48. The vacuum suction path 44 of the rotating shaft 42 is connected to a vacuum suction source (not shown). In the circular recess 48 of the base 46, a disc-shaped porous adsorbing portion 52 made of porous ceramic or the like is disposed.

このような構造のチャックテーブル40では、チャックテーブル40を円形凹部48を有する基台46と、円形凹部48中に配設された所定の高さを有する円盤状ポーラス吸着部52とから構成したため、ポーラス吸着部52がウエーハ11の円形凹部24に嵌合してウエーハを平坦に保持することが可能となる。   In the chuck table 40 having such a structure, the chuck table 40 is configured by the base 46 having the circular recess 48 and the disc-shaped porous suction portion 52 having a predetermined height disposed in the circular recess 48. The porous suction portion 52 can be fitted into the circular recess 24 of the wafer 11 to hold the wafer flat.

チャックテーブル40を切削装置のチャックテーブルに採用して、よく知られた切削装置の切削ブレードでウエーハ11をストリートに沿って切削すると、図8に示したような状態となる。38は切削溝である。従って、チャックテーブル40を切削装置のチャックテーブルに採用すると、ウエーハ外周部分において完全切断されないチップ(デバイス)を発生させることがなく、不良デバイスを形成することがない。   When the chuck table 40 is employed as a chuck table of a cutting apparatus and the wafer 11 is cut along the street with a cutting blade of a well-known cutting apparatus, the state shown in FIG. 8 is obtained. Reference numeral 38 denotes a cutting groove. Therefore, when the chuck table 40 is employed in the chuck table of the cutting apparatus, chips (devices) that are not completely cut are not generated at the wafer outer peripheral portion, and a defective device is not formed.

ウエーハ11をチャックテーブル40で吸引保持してウエーハ11を切削すると、図8に示すように環状補強部26の裏面側の厚み方向一部に切削溝未形成領域39が形成される。   When the wafer 11 is cut by sucking and holding the wafer 11 with the chuck table 40, a cutting groove non-formation region 39 is formed in a part in the thickness direction on the back surface side of the annular reinforcing portion 26 as shown in FIG.

切削工程終了後には、ダイシングテープ34を半径方向に拡張し、デバイス15と15の間の間隔を拡大するエキスパンド工程を実施する。エキスパンド工程は、図9に示すように半導体ウエーハ11を下向きにして実施する。   After the cutting process is completed, the dicing tape 34 is expanded in the radial direction, and an expanding process is performed in which the distance between the devices 15 and 15 is expanded. The expanding process is performed with the semiconductor wafer 11 facing downward as shown in FIG.

例えば、環状フレーム36を保持して、図9に示す状態でダイシングテープ34を一様に下方に押圧することにより、ダイシングテープ34が半径方向に拡張される。これに伴い、デバイス15と15の間の間隔も拡張される。   For example, the dicing tape 34 is expanded in the radial direction by holding the annular frame 36 and pressing the dicing tape 34 uniformly downward in the state shown in FIG. Accordingly, the distance between the devices 15 and 15 is also expanded.

このように半導体ウエーハ11を下向きにしてエキスパンド工程を実施すると、切削溝未形成領域39が分断される際に発生する欠片や屑がウエーハ11表面に落ちることがないため、ウエーハ表面を傷つけたりすることがなく、或いは切削屑がデバイス15の表面に付着して後のボンディング工程でボンディング不良等を発生させる恐れがない。   When the expanding process is performed with the semiconductor wafer 11 facing downward in this manner, the chips and debris generated when the cutting groove non-formed region 39 is divided do not fall on the surface of the wafer 11, thereby damaging the wafer surface. There is no possibility that the cutting scraps adhere to the surface of the device 15 and cause a bonding failure or the like in the subsequent bonding process.

エキスパンド工程終了後には、再びウエーハ11の表面側を上にして保持し、よく知られたピックアップ装置により個々のデバイス15をピックアップする。   After completion of the expanding process, the wafer 11 is held again with the front side facing up, and the individual devices 15 are picked up by a well-known pickup device.

ウエーハの表面側斜視図である。It is a surface side perspective view of a wafer. 保護テープを裏面に貼着した状態のウエーハの裏面側斜視図である。It is a back surface side perspective view of a wafer in the state where a protective tape was stuck on the back surface. 研削装置の要部を示す斜視図である。It is a perspective view which shows the principal part of a grinding device. 研削装置によって実施される円形凹部研削工程の説明図である。It is explanatory drawing of the circular recessed part grinding process implemented by the grinding device. 円形凹部研削工程が実施された半導体ウエーハの断面図である。It is sectional drawing of the semiconductor wafer in which the circular recessed part grinding process was implemented. ダイシングテープを介して環状フレームに装着した状態のウエーハの断面図である。It is sectional drawing of the wafer of the state with which the cyclic | annular flame | frame was mounted | worn through the dicing tape. 円形凹部を有するウエーハを保持するのに適したチャックテーブルの縦断面図である。It is a longitudinal cross-sectional view of a chuck table suitable for holding a wafer having a circular recess. 切削工程後のウエーハの縦断面図である。It is a longitudinal cross-sectional view of the wafer after a cutting process. エキスパンド工程実施後のウエーハの縦断面図である。It is a longitudinal cross-sectional view of the wafer after an expanding process implementation.

符号の説明Explanation of symbols

2 研削装置
4 チャックテーブル
6 研削ユニット
10 研削ホイール
11 半導体ウエーハ
12 研削砥石
13 ストリート
15 デバイス
24 円形凹部
26 環状補強部
34 ダイシングテープ
36 環状フレーム
38 切削溝
39 切削溝未形成領域
40 チャックテーブル
52 ポーラス吸着部
2 Grinding device 4 Chuck table 6 Grinding unit 10 Grinding wheel 11 Semiconductor wafer 12 Grinding wheel 13 Street 15 Device 24 Circular recess 26 Annular reinforcement 34 Dicing tape 36 Annular frame 38 Cutting groove 39 Cutting groove non-formation area 40 Chuck table 52 Porous adsorption Part

Claims (3)

格子状に形成された複数の切削予定ラインによって区画された領域にデバイスが形成されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とを表面に有し、該デバイス領域に対応する裏面に円形凹部が形成され、該円形凹部の外周側に該外周余剰領域を含む環状補強部が形成されたウエーハの加工方法であって、
ウエーハの裏面に粘着テープを貼着する粘着テープ貼着工程と、
該粘着テープが貼着された該ウエーハの表面側から該切削予定ラインに沿って切削溝を形成する切削溝形成工程と、
切削溝形成工程後に、該ウエーハの表面を下向きに保持した状態で該粘着テープを拡張させるエキスパンド工程と、
を具備したことを特徴とするウエーハの加工方法。
A device region in which a device is formed in a region partitioned by a plurality of cutting lines formed in a lattice shape, and an outer peripheral surplus region surrounding the device region are provided on the surface, and a back surface corresponding to the device region A wafer processing method in which a circular recess is formed, and an annular reinforcing portion including the outer peripheral surplus region is formed on the outer peripheral side of the circular recess,
An adhesive tape attaching process for attaching an adhesive tape to the back surface of the wafer;
A cutting groove forming step of forming a cutting groove along the planned cutting line from the surface side of the wafer to which the adhesive tape is attached;
An expanding step of expanding the adhesive tape in a state where the surface of the wafer is held downward after the cutting groove forming step;
A wafer processing method characterized by comprising:
前記切削溝形成工程では、少なくともウエーハの前記デバイス領域は切削溝によってウエーハの厚み方向において完全切断され、
前記環状補強部にはウエーハの厚み方向におけるウエーハ裏面側の一部において切削溝が形成されない切削溝未形成領域が形成され、
前記エキスパンド工程では、前記切削溝未形成領域が分割される請求項1記載のウエーハの加工方法。
In the cutting groove forming step, at least the device region of the wafer is completely cut in the thickness direction of the wafer by the cutting groove,
A cutting groove non-formation region where a cutting groove is not formed in a part of the wafer back surface side in the thickness direction of the wafer is formed in the annular reinforcing portion,
The wafer processing method according to claim 1, wherein the cutting groove non-formed region is divided in the expanding step.
前記粘着テープの粘着面外周に環状フレームが貼着されている請求項1又は2記載のウエーハの加工方法。   The wafer processing method according to claim 1 or 2, wherein an annular frame is adhered to the outer periphery of the adhesive surface of the adhesive tape.
JP2008260316A 2008-10-07 2008-10-07 Processing method of wafer Pending JP2010093005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008260316A JP2010093005A (en) 2008-10-07 2008-10-07 Processing method of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008260316A JP2010093005A (en) 2008-10-07 2008-10-07 Processing method of wafer

Publications (1)

Publication Number Publication Date
JP2010093005A true JP2010093005A (en) 2010-04-22

Family

ID=42255463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008260316A Pending JP2010093005A (en) 2008-10-07 2008-10-07 Processing method of wafer

Country Status (1)

Country Link
JP (1) JP2010093005A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059985A (en) * 2010-09-10 2012-03-22 Disco Abrasive Syst Ltd Processing method for wafer
DE102012223093A1 (en) 2012-02-02 2013-08-08 Mitsubishi Electric Corp. Method for producing a semiconductor device
JP7413032B2 (en) 2020-01-15 2024-01-15 株式会社ディスコ Wafer processing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290008A (en) * 1985-06-19 1986-12-20 日立東京エレクトロニクス株式会社 Dicing method and device
JPS6416611A (en) * 1987-07-10 1989-01-20 Nec Corp Dicing device for semiconductive wafer
JP2007027309A (en) * 2005-07-14 2007-02-01 Disco Abrasive Syst Ltd Method of processing wafer
JP2007067278A (en) * 2005-09-01 2007-03-15 Tokyo Seimitsu Co Ltd Expanding method and expanding apparatus
JP2007073844A (en) * 2005-09-08 2007-03-22 Disco Abrasive Syst Ltd Wafer cutting method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290008A (en) * 1985-06-19 1986-12-20 日立東京エレクトロニクス株式会社 Dicing method and device
JPS6416611A (en) * 1987-07-10 1989-01-20 Nec Corp Dicing device for semiconductive wafer
JP2007027309A (en) * 2005-07-14 2007-02-01 Disco Abrasive Syst Ltd Method of processing wafer
JP2007067278A (en) * 2005-09-01 2007-03-15 Tokyo Seimitsu Co Ltd Expanding method and expanding apparatus
JP2007073844A (en) * 2005-09-08 2007-03-22 Disco Abrasive Syst Ltd Wafer cutting method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059985A (en) * 2010-09-10 2012-03-22 Disco Abrasive Syst Ltd Processing method for wafer
DE102012223093A1 (en) 2012-02-02 2013-08-08 Mitsubishi Electric Corp. Method for producing a semiconductor device
CN103295892A (en) * 2012-02-02 2013-09-11 三菱电机株式会社 Method of manufacturing semiconductor device
US8993413B2 (en) 2012-02-02 2015-03-31 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
CN103295892B (en) * 2012-02-02 2016-03-23 三菱电机株式会社 The manufacture method of semiconductor device
DE102012223093B4 (en) 2012-02-02 2018-11-29 Mitsubishi Electric Corp. Method for producing a semiconductor device
JP7413032B2 (en) 2020-01-15 2024-01-15 株式会社ディスコ Wafer processing method

Similar Documents

Publication Publication Date Title
JP2010186971A (en) Wafer processing method
JP5654810B2 (en) Wafer processing method
JP5500942B2 (en) Wafer processing method
JP5068705B2 (en) Chuck table of processing equipment
JP2011124266A (en) Method of processing wafer
KR20150130228A (en) Wafer processing method
KR102432506B1 (en) Wafer processing method and intermediate member
JP2010062375A (en) Method of processing wafer
JP2005109155A (en) Processing method of semiconductor wafer
JP2010093005A (en) Processing method of wafer
JP6657020B2 (en) Wafer processing method
JP2012146889A (en) Method for grinding wafer
JP2012222310A (en) Method for processing wafer
JP5534793B2 (en) Wafer processing method
JP2014170798A (en) Method for processing wafer
JP6016569B2 (en) Method of peeling surface protection tape
JP2014013807A (en) Wafer processing method
JP2011071287A (en) Method of processing wafer
JP5318537B2 (en) Wafer processing method
JP6045426B2 (en) Wafer transfer method and surface protection member
JP2011124265A (en) Method of processing wafer
JP5441579B2 (en) Workpiece support sheet
JP5553585B2 (en) Wafer processing method
JP2007073788A (en) Method for dicing wafer
JP6633447B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131224