JP5019737B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5019737B2
JP5019737B2 JP2005302175A JP2005302175A JP5019737B2 JP 5019737 B2 JP5019737 B2 JP 5019737B2 JP 2005302175 A JP2005302175 A JP 2005302175A JP 2005302175 A JP2005302175 A JP 2005302175A JP 5019737 B2 JP5019737 B2 JP 5019737B2
Authority
JP
Japan
Prior art keywords
memory element
conductive layer
organic
organic compound
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005302175A
Other languages
Japanese (ja)
Other versions
JP2006148080A (en
JP2006148080A5 (en
Inventor
亮二 野村
寛子 安部
裕司 岩城
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005302175A priority Critical patent/JP5019737B2/en
Publication of JP2006148080A publication Critical patent/JP2006148080A/en
Publication of JP2006148080A5 publication Critical patent/JP2006148080A5/ja
Application granted granted Critical
Publication of JP5019737B2 publication Critical patent/JP5019737B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0059Security or protection circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202Integrated devices comprising a common active layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/611Charge transfer complexes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/631Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/77Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Read Only Memory (AREA)

Description

本発明は半導体装置およびその駆動方法に関する。   The present invention relates to a semiconductor device and a driving method thereof.

近年、個々の対象物にID(個体識別番号)を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、電磁界または電波を利用して、非接触でデータを送受信する半導体装置の開発が進められている。そのような半導体装置として、特に、無線チップ(IDタグ、ICタグ、ICチップ、RFタグ(Radio Frequency)、無線タグ、電子タグ、RFIDタグ(Radio Frequency Identification)ともよばれる)等が企業内、市場等で導入され始めている。   2. Description of the Related Art In recent years, attention has been focused on an individual recognition technique in which an ID (individual identification number) is given to an individual object to clarify information such as a history of the object and to be useful for production and management. Among them, development of semiconductor devices that transmit and receive data without contact using electromagnetic fields or radio waves is underway. As such a semiconductor device, a wireless chip (also referred to as an ID tag, an IC tag, an IC chip, an RF tag (Radio Frequency), a wireless tag, an electronic tag, or an RFID tag (Radio Frequency Identification)) or the like is used in the company, in the market, Etc. have begun to be introduced.

現在実用化されている半導体装置の多くは、半導体基板を用いた回路(IC(Integrated Circuit)チップとも呼ばれる)とアンテナとを有し、当該ICチップはメモリや制御回路等から構成されている。   Many of semiconductor devices currently in practical use have a circuit (also referred to as an IC (Integrated Circuit) chip) using a semiconductor substrate and an antenna, and the IC chip is composed of a memory, a control circuit, and the like.

また、ICチップに設けられたメモリの構成によって、情報の書き込みや読み取り等の手段は様々な方式に分類される。例えば、メモリ回路にマスクROMを用いた場合、チップ製造時以外ではデータの書き込みを行うことができない。この場合、チップ製造時以外にデータを書き込むことができず使い勝手が良くないため、チップ製造時以外にデータの書き込みを行うことが可能なIDチップが求められている。   Further, according to the configuration of the memory provided in the IC chip, the means for writing and reading information is classified into various methods. For example, when a mask ROM is used for the memory circuit, data cannot be written except when the chip is manufactured. In this case, since data cannot be written except when the chip is manufactured and it is not easy to use, an ID chip capable of writing data other than during chip manufacturing is required.

一方、メモリ回路にEEPROM等を用いた場合、ユーザーが自由に内容を書き換えられる反面、ユーザー以外の者が、情報を書き換えることが可能となり偽造を行うことができる。(例えば、非特許文献1)従って、現在セキュリティー上の対策が十分に行われておらず、書き換え等による偽造を防止することが可能な対策が求められている。   On the other hand, when an EEPROM or the like is used for the memory circuit, the user can freely rewrite the contents, but a person other than the user can rewrite the information and can forge. (For example, Non-Patent Document 1) Therefore, security measures are not sufficiently taken at present, and a measure capable of preventing forgery due to rewriting or the like is required.

また、メモリとして、より小さい電力でより多くのデータを記憶可能な素子が求められており、盛んに研究開発が行われている。
http://japan.cnet.com/news/sec/story/0,2000050480,20070122,00.htm
Further, an element capable of storing more data with less power is demanded as a memory, and research and development are actively performed.
http: // japan. cnet. com / news / sec / story / 0,20050050480,2007012,00. htm

本発明では、チップ製造時以外にデータの書き込みが可能であり、書き換えによる偽造を防止可能な半導体装置を提供することを目的とする。さらに、本発明は、形成が容易な記憶素子を有する安価な半導体装置およびその駆動方法の提供を課題とする。   An object of the present invention is to provide a semiconductor device in which data can be written other than at the time of chip manufacturing and forgery by rewriting can be prevented. Furthermore, an object of the present invention is to provide an inexpensive semiconductor device having a memory element that can be easily formed and a driving method thereof.

上記課題を解決するために、本発明では以下の手段を講ずる。   In order to solve the above problems, the present invention takes the following measures.

本発明の半導体装置は、第1の方向に伸びた複数のビット線と第1の方向と異なる第2の方向に伸びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられた記憶素子とを有し、記憶素子は、ビット線を構成する導電層と、有機化合物層と、ワード線を構成する導電層との積層構造であることを特徴としている。   The semiconductor device of the present invention is provided at an intersection of a plurality of bit lines extending in a first direction, a plurality of word lines extending in a second direction different from the first direction, and the bit lines and the word lines. A memory cell array having a plurality of memory cells, and a memory element provided in the memory cell. The memory element includes a conductive layer that forms a bit line, an organic compound layer, and a conductive layer that forms a word line. It is characterized by a laminated structure.

また、本発明の半導体装置の他の構成は、第1の方向に伸びた複数のビット線と第1の方向と異なる第2の方向に伸びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられた記憶素子と、アンテナとして機能する導電層とを有し、記憶素子は、ビット線を構成する導電層と、有機化合物層と、ワード線を構成する導電層との積層構造であることを特徴としている。   According to another configuration of the semiconductor device of the present invention, a plurality of bit lines extending in a first direction, a plurality of word lines extending in a second direction different from the first direction, a bit line and a word line are provided. A memory cell array having a plurality of memory cells provided at the intersection of the memory cell, a memory element provided in the memory cell, and a conductive layer functioning as an antenna, the memory element comprising a conductive layer constituting a bit line, It is characterized by a laminated structure of an organic compound layer and a conductive layer constituting a word line.

また、本発明の半導体装置の他の構成は、上記構成において、アンテナとして機能する導電層は、ビット線を構成する導電層またはワード線を構成する導電層と同一の層に設けられていることを特徴としている。   According to another structure of the semiconductor device of the present invention, in the above structure, the conductive layer functioning as an antenna is provided in the same layer as the conductive layer forming the bit line or the conductive layer forming the word line. It is characterized by.

また、本発明の半導体装置の他の構成は、上記構成において、ビット線を構成する導電層とワード線を構成する導電層の一方または両方は透光性を有することを特徴としている。   Another structure of the semiconductor device of the present invention is characterized in that, in the above structure, one or both of the conductive layer forming the bit line and the conductive layer forming the word line have translucency.

また、本発明の半導体装置の他の構成は、第1の方向に伸びた複数のビット線と第1の方向と異なる第2の方向に伸びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、メモリセルは、トランジスタと、トランジスタに電気的に接続された記憶素子とを有し、記憶素子は、トランジスタのソース領域またはドレイン領域と電気的に接続された第1の導電層と有機化合物層と第2の導電層との積層構造であることを特徴としている。   According to another configuration of the semiconductor device of the present invention, a plurality of bit lines extending in a first direction, a plurality of word lines extending in a second direction different from the first direction, a bit line and a word line are provided. A memory cell array having a plurality of memory cells surrounded by the memory cell, the memory cell having a transistor and a memory element electrically connected to the transistor, the memory element having a source region or a drain region of the transistor It is characterized by a laminated structure of a first conductive layer, an organic compound layer, and a second conductive layer which are electrically connected.

また、本発明の半導体装置の他の構成は、第1の方向に伸びた複数のビット線と第1の方向と異なる第2の方向に伸びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイと、アンテナとして機能する導電層とを有し、メモリセルは、トランジスタと、トランジスタに電気的に接続された記憶素子とを有し、記憶素子は、トランジスタのソース領域またはドレイン領域と電気的に接続された第1の導電層と有機化合物層と第2の導電層との積層構造であることを特徴としている。   According to another configuration of the semiconductor device of the present invention, a plurality of bit lines extending in a first direction, a plurality of word lines extending in a second direction different from the first direction, a bit line and a word line are provided. A memory cell array having a plurality of memory cells surrounded by a conductive layer functioning as an antenna. The memory cell includes a transistor and a memory element electrically connected to the transistor. A stacked structure of a first conductive layer, an organic compound layer, and a second conductive layer which are electrically connected to a source region or a drain region of a transistor is characterized.

また、本発明の半導体装置の他の構成は、上記構成において、アンテナとして機能する導電層は、第1の導電層または第2の導電層と同一の層に設けられていることを特徴としている。   Another structure of the semiconductor device of the present invention is characterized in that, in the above structure, the conductive layer functioning as an antenna is provided in the same layer as the first conductive layer or the second conductive layer. .

また、本発明の半導体装置の他の構成は、上記構成において、第1の導電層と前記第2の導電層の一方または両方は透光性を有することを特徴としている。   Another structure of the semiconductor device of the present invention is characterized in that, in the above structure, one or both of the first conductive layer and the second conductive layer have a light-transmitting property.

また、本発明の半導体装置の他の構成は、上記構成において、記憶素子への書き込みにより第1の導電層と第2の導電層との距離が変化することを特徴としている。   Another structure of the semiconductor device of the present invention is characterized in that in the above structure, the distance between the first conductive layer and the second conductive layer is changed by writing to the memory element.

また、本発明の半導体装置の他の構成は、上記構成において、有機化合物層が電子輸送材料またはホール輸送材料であることを特徴としている。   Another structure of the semiconductor device of the present invention is characterized in that, in the above structure, the organic compound layer is an electron transport material or a hole transport material.

また、本発明の半導体装置の他の構成は、上記構成において、有機化合物層の導電率が10−15S/cm以上10−3S/cm以下であることを特徴としている。 Another structure of the semiconductor device of the present invention is characterized in that, in the above structure, the conductivity of the organic compound layer is 10 −15 S / cm or more and 10 −3 S / cm or less.

また、本発明の半導体装置の他の構成は、上記構成において、有機化合物層の膜厚が5〜60nmであることを特徴としている。   Another structure of the semiconductor device of the present invention is characterized in that, in the above structure, the thickness of the organic compound layer is 5 to 60 nm.

また、本発明の半導体装置の駆動方法は、第1の方向に伸びた複数のビット線と第1の方向と異なる第2の方向に伸びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられた記憶素子とを有し、記憶素子は、ビット線とワード線との間に設けられた有機化合物層を有し、ビット線とワード線の間に電圧を印加することにより、記憶素子の電気抵抗を変化させてデータの書き込みを行い、ビット線とワード線の間に電圧を印加することにより、記憶素子の電気抵抗を読み取ることによってデータの読み出しを行うことを特徴としている。   According to another aspect of the present invention, there is provided a method for driving a semiconductor device comprising: a plurality of bit lines extending in a first direction; a plurality of word lines extending in a second direction different from the first direction; A memory cell array having a plurality of memory cells provided at the intersection and a memory element provided in the memory cell, the memory element having an organic compound layer provided between the bit line and the word line By applying a voltage between the bit line and the word line, the electrical resistance of the memory element is changed to write data, and by applying a voltage between the bit line and the word line, the electrical power of the memory element Data is read by reading a resistor.

また、本発明の半導体装置の他の駆動方法は、第1の方向に伸びた複数のビット線と第1の方向と異なる第2の方向に伸びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、メモリセルは、トランジスタと、トランジスタに電気的に接続された記憶素子とを有し、記憶素子は、一対の導電層の間に設けられた有機化合物層を有し、一対の導電層間に電圧を印加することにより、記憶素子の電気抵抗を変化させてデータの書き込みを行い、ビット線とワード線の間に電圧を印加することにより、記憶素子の電気抵抗を読み取ることによってデータの読み出しを行うことを特徴としている。   According to another driving method of the semiconductor device of the present invention, a plurality of bit lines extending in a first direction, a plurality of word lines extending in a second direction different from the first direction, and the bit lines and word lines A memory cell array including a plurality of memory cells surrounded by a memory cell, the memory cell including a transistor and a memory element electrically connected to the transistor, wherein the memory element is interposed between the pair of conductive layers. It has an organic compound layer provided, and by applying a voltage between a pair of conductive layers, data is written by changing the electrical resistance of the memory element, and a voltage is applied between the bit line and the word line Thus, data is read by reading the electrical resistance of the memory element.

本発明を用いることによって、チップ製造時以外にデータの書き込み(追記)が可能であり、書き換えによる偽造を防止可能な半導体装置を得ることができる。また、成膜が容易な有機化合物を材料として用いたメモリまたは当該メモリを含んだ半導体装置を提供することで、安価な半導体装置及びその駆動方法を提供することができる。   By using the present invention, it is possible to obtain a semiconductor device in which data can be written (added) other than during chip manufacturing and forgery by rewriting can be prevented. Further, by providing a memory using an organic compound that can be easily formed as a material or a semiconductor device including the memory, an inexpensive semiconductor device and a driving method thereof can be provided.

また、メモリへデータを書き込む際に、小さい電力で書き込みが可能な記憶素子を具備した半導体装置を提供することができる。   In addition, a semiconductor device including a memory element that can be written with low power when data is written to a memory can be provided.

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.

(実施の形態1)
本実施の形態で示す半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、メモリ16、データバス17、アンテナ18(アンテナコイル)を有する(図1(A))。電源回路11は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、半導体装置20内の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路13は、リーダ/ライタ19と交信するデータを復調/変調する機能を有する。制御回路14は、メモリ16を制御する機能を有する。アンテナ18は、電磁界或いは電波の送受信を行う機能を有する。リーダ/ライタ19は、半導体装置20との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置20は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
(Embodiment 1)
The semiconductor device 20 described in this embodiment has a function of communicating data without contact, and includes a power supply circuit 11, a clock generation circuit 12, a data demodulation / modulation circuit 13, a control circuit 14 for controlling other circuits, and an interface. A circuit 15, a memory 16, a data bus 17, and an antenna 18 (antenna coil) are included (FIG. 1A). The power supply circuit 11 is a circuit that generates various power supplies to be supplied to each circuit inside the semiconductor device 20 based on the AC signal input from the antenna 18. The clock generation circuit 12 is a circuit that generates various clock signals to be supplied to each circuit in the semiconductor device 20 based on the AC signal input from the antenna 18. The data demodulation / modulation circuit 13 has a function of demodulating / modulating data communicated with the reader / writer 19. The control circuit 14 has a function of controlling the memory 16. The antenna 18 has a function of transmitting and receiving an electromagnetic field or a radio wave. The reader / writer 19 controls communication with the semiconductor device 20, control, and processing related to the data. The semiconductor device 20 is not limited to the above-described configuration, and may be a configuration in which other elements such as a power supply voltage limiter circuit and cryptographic processing dedicated hardware are added.

なお、図1(A)において、メモリ16は、有機化合物を含む層(以下、有機化合物層とも記す)が一対の導電層間に設けられた構造(以下、「有機メモリ素子」とも記す)を有していることを特徴とする。メモリ16は、有機メモリ素子からなるメモリだけでなく、他のメモリを含んでいてもよい。他のメモリとしては、例えば、DRAM、SRAM、FeRAM、マスクROM、PROM、EPROM、EEPROM及びフラッシュメモリから選択される1つ又は複数のメモリが挙げられる。   In FIG. 1A, the memory 16 has a structure in which a layer containing an organic compound (hereinafter also referred to as an organic compound layer) is provided between a pair of conductive layers (hereinafter also referred to as an “organic memory element”). It is characterized by that. The memory 16 may include not only a memory composed of an organic memory element but also other memories. Examples of the other memory include one or more memories selected from DRAM, SRAM, FeRAM, mask ROM, PROM, EPROM, EEPROM, and flash memory.

有機メモリ素子を含むメモリ(以下、有機メモリとも記す)は、有機化合物の材料を利用したものであり、当該有機化合物層に光または電気的作用を加えることにより有機メモリ素子の電気抵抗の変化を生じさせるものである。   A memory including an organic memory element (hereinafter also referred to as an organic memory) uses an organic compound material, and changes the electric resistance of the organic memory element by applying light or electric action to the organic compound layer. It is what is generated.

次に、有機メモリの構成について説明する(図1(B))。有機メモリは、有機メモリ素子が含まれるメモリセル21がマトリクス状に設けられたメモリセルアレイ22、デコーダ23、24、セレクタ25、読み出し/書き込み回路26を有する。   Next, the structure of the organic memory will be described (FIG. 1B). The organic memory includes a memory cell array 22 in which memory cells 21 including organic memory elements are provided in a matrix, decoders 23 and 24, a selector 25, and a read / write circuit 26.

メモリセル21は、ビット線Bx(1≦x≦m)に接続される第1の導電層と、ワード線Wy(1≦y≦n)に接続される第2の導電層と、有機化合物層とを有する。有機化合物層は、第1の導電層と第2の導電層の間に設けられる。   The memory cell 21 includes a first conductive layer connected to the bit line Bx (1 ≦ x ≦ m), a second conductive layer connected to the word line Wy (1 ≦ y ≦ n), and an organic compound layer And have. The organic compound layer is provided between the first conductive layer and the second conductive layer.

次に、メモリセルアレイ22を実際に作製したときの上面構造と断面構造について説明する(図2(A)、(B))。なお、メモリセルアレイ22は、絶縁表面を有する基板30上に、第1の方向に延在する第1の導電層27と、第1の方向と垂直な第2の方向に延在する第2の導電層28と、有機化合物層29とを有する。メモリセル21は、第1の導電層27と第2の導電層28との交差部に設けられている。第1の導電層27と第2の導電層28は、互いに交差するようにストライプ状に設けられている。隣接する有機化合物層29の間には、絶縁層33が設けられる。また、第2の導電層28に接するように、保護層として機能する絶縁層34が設けられる。   Next, a top structure and a cross-sectional structure when the memory cell array 22 is actually manufactured will be described (FIGS. 2A and 2B). Note that the memory cell array 22 includes a first conductive layer 27 extending in a first direction and a second direction extending in a second direction perpendicular to the first direction on a substrate 30 having an insulating surface. A conductive layer 28 and an organic compound layer 29 are included. The memory cell 21 is provided at the intersection of the first conductive layer 27 and the second conductive layer 28. The first conductive layer 27 and the second conductive layer 28 are provided in stripes so as to cross each other. An insulating layer 33 is provided between the adjacent organic compound layers 29. An insulating layer 34 that functions as a protective layer is provided so as to be in contact with the second conductive layer 28.

基板30は、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いる。可撓性基板とは、フレキシブルな折り曲げることができる基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。第1の導電層27と第2の導電層28は、アルミニウム(Al)、銅(Cu)、銀(Ag)等の公知の導電性材料を用いて形成する。   As the substrate 30, a quartz substrate, a silicon substrate, a metal substrate, a stainless steel substrate, or the like is used in addition to a glass substrate or a flexible substrate. The flexible substrate is a substrate that can be bent flexibly, and examples thereof include a plastic substrate made of polycarbonate, polyarylate, polyethersulfone, and the like. The first conductive layer 27 and the second conductive layer 28 are formed using a known conductive material such as aluminum (Al), copper (Cu), or silver (Ag).

光により有機メモリにデータの書き込みを行う場合、第1の導電層27と第2の導電層28のうち、一方又は両方が透光性を有している。透光性を有する導電層は、インジウム錫酸化物(ITO)等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。   In the case where data is written to the organic memory by light, one or both of the first conductive layer 27 and the second conductive layer 28 have translucency. The light-transmitting conductive layer is formed using a transparent conductive material such as indium tin oxide (ITO), or formed with a thickness that allows light to pass even if it is not a transparent conductive material. To do.

有機化合物層29は、導電性を有する(好ましくは、導電率が10−15S/cm以上10−3S/cm以下)有機化合物材料を用いることができ、例えば、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物やフタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。 For the organic compound layer 29, an organic compound material having conductivity (preferably having a conductivity of 10 −15 S / cm or more and 10 −3 S / cm or less) can be used. For example, 4,4′-bis [ N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: α-NPD), 4,4′-bis [N- (3-methylphenyl) -N-phenylamino] biphenyl (abbreviation: TPD), 4,4 ′, 4 ″ -tris (N, N-diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenyl Amino] triphenylamine (abbreviation: MTDATA), 4,4′-bis (N- (4- (N, N-di-m-tolylamino) phenyl) -N-phenylamino) biphenyl (abbreviation: DNTPD), etc. Aromatic amines (immediately , Benzene ring - having nitrogen bond) compounds and phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), or vanadyl phthalocyanine (abbreviation: VOPc), and the high hole transportability of the phthalocyanine compound such as substance Can be used.

また、他にも有機化合物材料として、4−ジシアノメチレン−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJTB)、ペリフランテン、2,5−ジシアノ−1,4−ビス[2−(10−メトキシ−1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等を用いることができる。 In addition, as another organic compound material, 4-dicyanomethylene-2-methyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran (abbreviation) : DCJT), 4-dicyanomethylene-2-t-butyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCJTB), Periflanthene, 2,5-dicyano-1,4-bis [2- (10-methoxy-1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] benzene, N, N′-dimethylquinacridone ( Abbreviations: DMQd), coumarin 6, coumarin 545T, 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation: DPA) and 9,10-bis (2-naphthyl) anthracene (abbreviation) DNA), 2,5,8,11-tetra -t- butyl perylene (abbreviation: TBP), and the like. As a base material for forming a layer in which the light emitting material is dispersed, an anthracene such as 9,10-di (2-naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA) is used. Derivatives, carbazole derivatives such as 4,4′-bis (N-carbazolyl) biphenyl (abbreviation: CBP), bis [2- (2-hydroxyphenyl) pyridinato] zinc (abbreviation: Znpp 2 ), bis [2- (2 Metal complexes such as -hydroxyphenyl) benzoxazolate] zinc (abbreviation: ZnBOX) can be used. In addition, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), bis (2-methyl-8-quinolinolato) -4-phenylphenolato- Aluminum (abbreviation: BAlq) or the like can be used.

また、他にも有機化合物材料として、4−ジシアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン、ペリフランテン、2,5−ジシアノ−1,4−ビス(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−エニル)ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等を用いることができる。 In addition, as other organic compound materials, 4-dicyanomethylene-2-methyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DCJT), 4-dicyanomethylene-2-tert-butyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran, perifrantene, 2,5-dicyano-1,4-bis (10-methoxy-1,1,7,7-tetramethyljulolidyl-9-enyl) benzene, N, N′-dimethylquinacridone (abbreviation: DMQd), coumarin 6, coumarin 545T, tris (8-quinolinolato) Aluminum (abbreviation: Alq 3 ), 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation: DPA) and 9,10-bis (2-naphthyl) anthracene (abbreviation: D) NA), 2,5,8,11-tetra-t-butylperylene (abbreviation: TBP) and the like. As a base material for forming a layer in which the light emitting material is dispersed, an anthracene such as 9,10-di (2-naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA) is used. Derivatives, carbazole derivatives such as 4,4′-bis (N-carbazolyl) biphenyl (abbreviation: CBP), bis [2- (2-hydroxyphenyl) pyridinato] zinc (abbreviation: Znpp 2 ), bis [2- (2 Metal complexes such as -hydroxyphenyl) benzoxazolate] zinc (abbreviation: ZnBOX) can be used. In addition, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), bis (2-methyl-8-quinolinolato) -4-phenylphenolato- Aluminum (abbreviation: BAlq) or the like can be used.

また、有機化合物層の材料として、他にも光または電気的作用を加えることによって有機メモリ素子の電気抵抗が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いることができる。ここで共役高分子としては、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o−ニトロベンジルトシレート、アリールスルホン酸p−ニトロベンジルエステル、スルホニルアセトフェノン類、Fe−アレン錯体PF塩等を用いることができる。 In addition, as the material of the organic compound layer, other materials that can change the electric resistance of the organic memory element by applying light or electric action can be used. For example, a conjugated polymer doped with a compound that generates an acid by absorbing light (a photoacid generator) can be used. Here, polyacetylenes, polyphenylene vinylenes, polythiophenes, polyanilines, polyphenylene ethynylenes, and the like can be used as the conjugated polymer. As the photoacid generator, arylsulfonium salts, aryliodonium salts, o-nitrobenzyl tosylate, arylsulfonic acid p-nitrobenzyl esters, sulfonylacetophenones, Fe-allene complex PF 6 salts, and the like can be used. .

また、上記構成とは異なる構成として、第1の導電層27と有機化合物層29の間、もしくは第2の導電層28と有機化合物層29の間に、整流性を有する素子を設けてもよい(図2(D)参照)。整流性を有する素子とは、代表的には、ショットキーダイオード、PN接合を有するダイオード、PIN接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタである。もちろん、他の構成のダイオードでも構わない。ここでは、第1の導電層と有機化合物層の間に、半導体層44、45を含むPN接合ダイオードを設けた場合を示す。半導体層44、45のうち、一方はN型半導体であり、他方はP型半導体である。このように、整流作用を有する素子を設けることにより、メモリセルの選択性を向上し、読み出しや書き込み動作のマージンを向上させることができる。   Further, as a different structure from the above structure, a rectifying element may be provided between the first conductive layer 27 and the organic compound layer 29 or between the second conductive layer 28 and the organic compound layer 29. (See FIG. 2D). The rectifying element is typically a Schottky diode, a diode having a PN junction, a diode having a PIN junction, or a transistor in which a gate electrode and a drain electrode are connected. Of course, other configurations of diodes may be used. Here, a case where a PN junction diode including semiconductor layers 44 and 45 is provided between the first conductive layer and the organic compound layer is shown. One of the semiconductor layers 44 and 45 is an N-type semiconductor, and the other is a P-type semiconductor. In this manner, by providing an element having a rectifying action, the selectivity of the memory cell can be improved and the margin of the read or write operation can be improved.

また、図15に示すように、一対の導電層間に設けられた有機化合物層からなるメモリ282を集積回路281上に設けることができる。つまり基板280上に集積回路281を形成し、その上にメモリ282を形成してもよい。   In addition, as illustrated in FIG. 15, a memory 282 including an organic compound layer provided between a pair of conductive layers can be provided over the integrated circuit 281. That is, the integrated circuit 281 may be formed over the substrate 280 and the memory 282 may be formed thereover.

上記の通り、本実施の形態で示す有機メモリ素子は、一対の導電層間に有機化合物層を設ける単純な構成を有するため、作製工程が単純であり、安価な半導体装置の提供を可能とする。また、本実施の形態で示す有機メモリは、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置を提供することができる。また、書き込みによって有機メモリ素子の電気抵抗は不可逆的に変化することから、データの書き込み(追記)は可能であるが、データの書き換えを行うことはできない。そうすると、偽造を防止し、セキュリティーが確保された半導体装置を提供することができる。   As described above, since the organic memory element described in this embodiment has a simple structure in which an organic compound layer is provided between a pair of conductive layers, a manufacturing process is simple and an inexpensive semiconductor device can be provided. Further, since the organic memory described in this embodiment is a nonvolatile memory, it is not necessary to incorporate a battery for holding data, and a small, thin, and lightweight semiconductor device can be provided. In addition, since the electrical resistance of the organic memory element changes irreversibly by writing, data can be written (added), but data cannot be rewritten. Then, it is possible to provide a semiconductor device that prevents forgery and ensures security.

次に、有機メモリにデータの書き込みを行う際の動作について説明する。データの書き込みは、光学的作用又は電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する(図1(B)参照)。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。   Next, an operation when data is written to the organic memory will be described. Data writing is performed by optical action or electrical action. First, the case of writing data by electrical action will be described (see FIG. 1B). Writing is performed by changing the electrical characteristics of the memory cell. The initial state of the memory cell (the state where no electrical action is applied) is data “0”, and the state where the electrical characteristic is changed is “1”. To do.

メモリセル21にデータ「1」を書き込む場合、まず、デコーダ23、24およびセレクタ25によってメモリセル21を選択する。具体的には、デコーダ24によって、メモリセル21に接続されるワード線W3に所定の電圧V2を印加する。また、デコーダ23とセレクタ25によって、メモリセル21に接続されるビット線B3を読み出し/書き込み回路26に接続する。そして、読み出し/書き込み回路26からビット線B3へ書き込み電圧V1を出力する。こうして、当該メモリセル21を構成する第1の導電層と第2の導電層の間には電圧Vw=V1−V2を印加する。電位Vwを適切に選ぶことで、当該導電層間に設けられた有機化合物層29を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、(V1、V2)=(0V、5〜15V)、あるいは(3〜5V、−12〜−2V)の範囲から適宜選べば良い。電圧Vwは5〜15V、あるいは−5〜−15Vとすればよい。なお、この場合に、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。   When data “1” is written in the memory cell 21, first, the memory cell 21 is selected by the decoders 23 and 24 and the selector 25. Specifically, the decoder 24 applies a predetermined voltage V2 to the word line W3 connected to the memory cell 21. Further, the bit line B 3 connected to the memory cell 21 is connected to the read / write circuit 26 by the decoder 23 and the selector 25. Then, the write voltage V1 is output from the read / write circuit 26 to the bit line B3. Thus, the voltage Vw = V1−V2 is applied between the first conductive layer and the second conductive layer constituting the memory cell 21. By appropriately selecting the potential Vw, the organic compound layer 29 provided between the conductive layers is changed physically or electrically, and data “1” is written. Specifically, at the read operation voltage, the electrical resistance between the first conductive layer and the second conductive layer in the data “1” state is significantly smaller than that in the data “0” state. It is good to change as follows. For example, it may be appropriately selected from the range of (V1, V2) = (0V, 5-15V), or (3-5V, -12--2V). The voltage Vw may be 5 to 15V, or -5 to -15V. In this case, the distance between the pair of conductive layers provided with the organic compound layer interposed therebetween may change.

なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第1の導電層と第2の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。   Note that data “1” is controlled not to be written in the memory cell connected to the non-selected word line and the non-selected bit line. For example, unselected word lines and unselected bit lines may be set in a floating state. The first conductive layer and the second conductive layer constituting the memory cell must have characteristics such as diode characteristics that can ensure selectivity.

一方、メモリセル21にデータ「0」を書き込む場合は、メモリセル21には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ23、24およびセレクタ25によってメモリセル21を選択するが、読み出し/書き込み回路26からビット線B3への出力電位を、選択されたワード線W3の電位あるいは非選択ワード線の電位と同程度とし、メモリセル21を構成する第1の導電層と第2の導電層の間に、メモリセル21の電気特性を変化させない程度の電圧(例えば−5〜5V)を印加すればよい。   On the other hand, when data “0” is written in the memory cell 21, it is not necessary to apply an electrical action to the memory cell 21. In the circuit operation, for example, as in the case of writing “1”, the memory cell 21 is selected by the decoders 23 and 24 and the selector 25, but the output potential from the read / write circuit 26 to the bit line B3 is selected. The potential of the word line W3 or the potential of the non-selected word line is set to the same level, and the electrical characteristics of the memory cell 21 are not changed between the first conductive layer and the second conductive layer constituting the memory cell 21. A voltage (for example, −5 to 5 V) may be applied.

次に、光学的作用によりデータの書き込みを行う場合について説明する。光学的作用によりデータの書き込みを行う場合、透光性を有する導電層側(ここでは第2の導電層28とする)から、有機化合物層29にレーザ光を照射することにより行う。ここでは、所望の部分の有機メモリ素子に含まれる有機化合物層29に選択的にレーザ光を照射して有機化合物層29を破壊する。破壊された有機化合物層は絶縁化するため、破壊された有機化合物層を含む有機メモリ素子と他の有機メモリ素子とを比較すると電気抵抗が大きくなる。このように、レーザ光の照射により、有機化合物層29を挟んで設けられた2つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を含む有機メモリ素子を「0」のデータとする場合、「1」のデータを書き込む際は、所望の部分の有機メモリ素子に含まれる有機化合物層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。   Next, a case where data is written by optical action will be described. When data is written by an optical action, the organic compound layer 29 is irradiated with laser light from the light-transmitting conductive layer side (herein, the second conductive layer 28). Here, the organic compound layer 29 included in a desired portion of the organic memory element is selectively irradiated with laser light to destroy the organic compound layer 29. Since the destroyed organic compound layer is insulated, the electric resistance increases when an organic memory element including the destroyed organic compound layer is compared with another organic memory element. As described above, data is written by utilizing the change in the electrical resistance between the two conductive layers provided with the organic compound layer 29 sandwiched by the laser light irradiation. For example, when an organic memory element including an organic compound layer not irradiated with laser light is set to “0” data, when writing “1” data, the organic compound layer included in a desired portion of the organic memory element The electrical resistance is increased by selectively irradiating with laser light and destroying.

また、有機化合物層29として、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いた場合、レーザ光を照射すると、レーザ光が照射された有機化合物層を含む有機メモリ素子だけが導電性が増加する。一方、レーザ光が未照射の有機化合物層を含む有機メモリ素子は導電性を有しない。そのため、所望の部分の有機化合物層に選択的にレーザ光を照射することにより、レーザ光が照射された有機化合物層を含む有機メモリ素子の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を含む有機メモリ素子を「0」のデータとする場合、「1」のデータを書き込む際は、所望の部分の有機メモリ素子に含まれる有機化合物層に選択的にレーザ光を照射して導電性を増加させる。   Further, when a conjugated polymer doped with a compound that generates an acid by absorbing light (photoacid generator) is used as the organic compound layer 29, when the laser beam is irradiated, the organic compound irradiated with the laser beam Only the organic memory element including the layer has increased conductivity. On the other hand, an organic memory element including an organic compound layer not irradiated with laser light has no conductivity. Therefore, by selectively irradiating a desired portion of the organic compound layer with laser light, data can be written using the change in the electrical resistance of the organic memory element including the organic compound layer irradiated with the laser light. Do. For example, when an organic memory element including an organic compound layer not irradiated with laser light is set to “0” data, when writing “1” data, the organic compound layer included in a desired portion of the organic memory element A laser beam is selectively irradiated to increase the conductivity.

レーザ光を照射する場合、有機メモリ素子の電気抵抗の変化は、メモリセル21の大きさによるが、μm程度の径に絞ったレーザ光の照射により実現する。例えば、径が1μmのレーザビームが10m/secの線速度で通過するとき、1つのメモリセル21が含む有機メモリ素子にレーザ光が照射される時間は100nsecとなる。100nsecという短い時間内で相を変化させるためには、レーザパワーは10mW、パワー密度は10kW/mmとするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行うことが好ましい。 When irradiating with laser light, the change in the electrical resistance of the organic memory element is realized by irradiating the laser light with a diameter of about μm, although it depends on the size of the memory cell 21. For example, when a laser beam having a diameter of 1 μm passes at a linear velocity of 10 m / sec, the time during which the organic memory element included in one memory cell 21 is irradiated with laser light is 100 nsec. In order to change the phase within a short time of 100 nsec, the laser power is preferably 10 mW and the power density is 10 kW / mm 2 . In the case of selectively irradiating laser light, it is preferable to use a pulsed laser irradiation apparatus.

ここで、レーザ照射装置の一例に関して、図12を用いて簡単に説明する。レーザ照射装置1001は、レーザ光を照射する際の各種制御を実行するコンピュータ1002(以下、PC1002と示す。)と、レーザ光を出力するレーザ発振器1003と、レーザ発振器1003の電源1004と、レーザ光を減衰させるための光学系1005(NDフィルタ)と、レーザ光の強度を変調するための音響光学変調器1006(Acousto−Optic Modulator ; AOM)と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系1007、X軸ステージ及びY軸ステージを有する移動機構1009と、PC1002から出力される制御データをデジタルーアナログ変換するD/A変換部1010と、D/A変換部1010から出力されるアナログ電圧に応じて音響光学変調器1006を制御するドライバ1011と、移動機構1009を駆動するための駆動信号を出力するドライバ1012と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構1013を備えている(図12)。   Here, an example of a laser irradiation apparatus will be briefly described with reference to FIG. A laser irradiation apparatus 1001 includes a computer 1002 (hereinafter, referred to as a PC 1002) that performs various controls when irradiating laser light, a laser oscillator 1003 that outputs laser light, a power source 1004 of the laser oscillator 1003, and laser light. An optical system 1005 (ND filter) for attenuating light, an acousto-optic modulator (AOM) 1006 for modulating the intensity of laser light, and a lens and an optical path for reducing the cross section of the laser light An optical system 1007 composed of a mirror or the like for changing the position, a moving mechanism 1009 having an X-axis stage and a Y-axis stage, a D / A converter 1010 for digital-to-analog conversion of control data output from the PC 1002, The analog voltage output from the D / A converter 1010 A driver 1011 for controlling the acousto-optic modulator 1006, a driver 1012 for outputting a drive signal for driving the moving mechanism 1009, and an autofocus mechanism 1013 for focusing the laser beam on the irradiated object. (FIG. 12).

レーザ発振器1003としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、KrF、ArF、XeCl、XeF等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne、HF等の気体レーザ発振器、YAG、GdVO、YVO、YLF、YAlOなどの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使った固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第2高調波〜第5高調波を適用するのが好ましい。 As the laser oscillator 1003, a laser oscillator that can oscillate ultraviolet light, visible light, or infrared light can be used. Examples of laser oscillators include excimer laser oscillators such as KrF, ArF, XeCl, and XeF, gas laser oscillators such as He, He—Cd, Ar, He—Ne, and HF, YAG, GdVO 4 , YVO 4 , YLF, and YAlO 3. A solid-state laser oscillator using a crystal doped with Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm, and a semiconductor laser oscillator such as GaN, GaAs, GaAlAs, or InGaAsP can be used. In the solid-state laser oscillator, it is preferable to apply the fundamental wave or the second to fifth harmonics.

次に、レーザ照射装置を用いた照射方法について述べる。有機化合物層29が設けられた基板30が移動機構1009に装着されると、PC1002はCCDカメラ等によって、レーザ光を照射する有機化合物層29の位置を検出する。次いで、PC1002は、検出した位置データに基づいて、移動機構1009を移動させるための移動データを生成する。   Next, an irradiation method using a laser irradiation apparatus will be described. When the substrate 30 provided with the organic compound layer 29 is mounted on the moving mechanism 1009, the PC 1002 detects the position of the organic compound layer 29 to be irradiated with laser light by a CCD camera or the like. Next, the PC 1002 generates movement data for moving the movement mechanism 1009 based on the detected position data.

この後、PC1002が、ドライバ1011を介して音響光学変調器1006の出力光量を制御することにより、レーザ発振器1003から出力されたレーザ光は、光学系1005によって減衰された後、音響光学変調器1006によって所定の光量になるように光量が制御される。一方、音響光学変調器1006から出力されたレーザ光は、光学系1007で光路及びビームスポット形状を変化させ、レンズで集光した後、基板30上の有機化合物層に選択的に該レーザ光を照射する。   Thereafter, the PC 1002 controls the output light amount of the acousto-optic modulator 1006 via the driver 1011, so that the laser light output from the laser oscillator 1003 is attenuated by the optical system 1005 and then the acousto-optic modulator 1006. The light amount is controlled so as to be a predetermined light amount. On the other hand, the laser light output from the acousto-optic modulator 1006 is changed in the optical path and beam spot shape by the optical system 1007, condensed by the lens, and then selectively applied to the organic compound layer on the substrate 30. Irradiate.

このとき、PC1002が生成した移動データに従い、移動機構1009をX方向及びY方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板30上に設けられた有機化合物層に選択的にレーザ光を照射することができる。なお、ここでは移動機構1009を移動させてレーザ光の照射を行う例を示しているが、光学系1007を調整することによってレーザ光をX方向およびY方向に移動させてもよい。   At this time, according to the movement data generated by the PC 1002, the movement mechanism 1009 is controlled to move in the X direction and the Y direction. As a result, laser light is irradiated to a predetermined place, the light energy density of the laser light is converted into thermal energy, and the organic compound layer provided on the substrate 30 can be selectively irradiated with the laser light. Note that, here, an example in which the moving mechanism 1009 is moved and laser light irradiation is performed is shown; however, the laser light may be moved in the X direction and the Y direction by adjusting the optical system 1007.

上記の通り、レーザ光の照射によりデータの書き込みを行う本発明の構成は、半導体装置を簡単に大量に作製することができる。従って、安価な半導体装置を提供することができる。   As described above, the structure of the present invention in which data is written by laser light irradiation can easily manufacture a large number of semiconductor devices. Therefore, an inexpensive semiconductor device can be provided.

続いて、有機メモリからデータの読み出しを行う際の動作について説明する(図1(B)、図9参照)。データの読み出しは、メモリセルを構成する第1の導電層と第2の導電層の間の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する第1の導電層と第2の導電層の間の実効的な電気抵抗(以下、単にメモリセルの電気抵抗と呼ぶ)が、読み出し電圧においてR0、データ「1」を有するメモリセルの電気抵抗を、読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図9(A)に示す抵抗素子46と差動増幅器47を用いた回路26を考えることができる。抵抗素子46は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子46の代わりにトランジスタ48を用いても良いし、差動増幅器47の代わりにクロックトインバータ49を用いることも可能である(図9(B))。クロックトインバータ49には、読み出しを行うときにHi、行わないときにLoとなる、信号又は反転信号が入力される。勿論、回路構成は図9に限定されない。   Next, an operation for reading data from the organic memory will be described (see FIGS. 1B and 9). In reading data, the electrical characteristics between the first conductive layer and the second conductive layer constituting the memory cell are different between the memory cell having data “0” and the memory cell having data “1”. Use it. For example, the effective electrical resistance between the first conductive layer and the second conductive layer constituting the memory cell having data “0” (hereinafter simply referred to as the electrical resistance of the memory cell) is R0 at the read voltage. A method of reading data by using the difference in electric resistance when the electric resistance of the memory cell having data “1” is R1 in the read voltage will be described. Note that R1 << R0. As the configuration of the reading / writing circuit, for example, a circuit 26 using a resistance element 46 and a differential amplifier 47 shown in FIG. 9A can be considered. The resistance element 46 has a resistance value Rr, and R1 <Rr <R0. A transistor 48 may be used instead of the resistance element 46, and a clocked inverter 49 may be used instead of the differential amplifier 47 (FIG. 9B). The clocked inverter 49 receives a signal or an inverted signal that becomes Hi when reading and becomes Lo when not reading. Of course, the circuit configuration is not limited to FIG.

メモリセル21からデータの読み出しを行う場合、まず、デコーダ23、24およびセレクタ25によってメモリセル21を選択する。具体的には、デコーダ24によって、メモリセル21に接続されるワード線Wyに所定の電圧Vyを印加する。また、デコーダ23とセレクタ25によって、メモリセル21に接続されるビット線Bxを読み出し/書き込み回路26の端子Pに接続する。その結果、端子Pの電位Vpは、VyとV0が抵抗素子46(抵抗値Rr)とメモリセル21(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル21がデータ「0」を有する場合には、Vp0=Vy+(V0−Vy)*R0/(R0+Rr)となる。また、メモリセル21がデータ「1」を有する場合には、Vp1=Vy+(V0−Vy)*R1/(R1+Rr)となる。その結果、図9(A)では、VrefをVp0とVp1の間となるように選択することで、図9(B)では、クロックトインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutが、データ「0」/「1」に応じて、Lo/Hi(もしくはHi/Lo)が出力され、読み出しを行うことができる。   When reading data from the memory cell 21, first, the memory cell 21 is selected by the decoders 23 and 24 and the selector 25. Specifically, the decoder 24 applies a predetermined voltage Vy to the word line Wy connected to the memory cell 21. Further, the bit line Bx connected to the memory cell 21 is connected to the terminal P of the read / write circuit 26 by the decoder 23 and the selector 25. As a result, the potential Vp of the terminal P becomes a value determined by resistance division of Vy and V0 by the resistance element 46 (resistance value Rr) and the memory cell 21 (resistance value R0 or R1). Therefore, when the memory cell 21 has data “0”, Vp0 = Vy + (V0−Vy) * R0 / (R0 + Rr). When the memory cell 21 has data “1”, Vp1 = Vy + (V0−Vy) * R1 / (R1 + Rr). As a result, in FIG. 9A, Vref is selected to be between Vp0 and Vp1, and in FIG. 9B, the change point of the clocked inverter is selected to be between Vp0 and Vp1. Thus, Lo / Hi (or Hi / Lo) is output as the output potential Vout according to the data “0” / “1”, and reading can be performed.

例えば、差動増幅器47をVdd=3Vで動作させ、Vy=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHiが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLoが出力される。こうして、メモリセルの読み出しを行うことができる。   For example, the differential amplifier 47 is operated at Vdd = 3V, and Vy = 0V, V0 = 3V, and Vref = 1.5V. Assuming that R0 / Rr = Rr / R1 = 9, when the memory cell data is “0”, Vp0 = 2.7 V and Vout is Hi, and when the memory cell data is “1”, Vp1 = 0.3V and Lo is output as Vout. Thus, the memory cell can be read.

上記の方法によると、有機メモリ素子の電気抵抗の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。   According to the above method, the state of the electric resistance of the organic memory element is read as a voltage value using the difference in resistance value and resistance division. Of course, the reading method is not limited to this method. For example, in addition to using the difference in electrical resistance, reading may be performed using the difference in current value. In addition, when the electrical characteristics of the memory cell have data “0” and “1” and diode characteristics with different threshold voltages, reading may be performed using the threshold voltage difference.

(実施の形態2)
上述の通り、本発明の半導体装置は、メモリを有しており、以下に、上記実施の形態と異なる半導体装置に関して図面を参照して説明する。
(Embodiment 2)
As described above, the semiconductor device of the present invention has a memory, and a semiconductor device different from the above embodiment will be described below with reference to the drawings.

メモリ216は、メモリセル221がマトリクス状に設けられたメモリセルアレイ222、デコーダ223、224、セレクタ225、読み出し/書き込み回路226を有する(図10)。なお、ここで示すメモリ216の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよい。   The memory 216 includes a memory cell array 222 in which memory cells 221 are provided in a matrix, decoders 223 and 224, a selector 225, and a read / write circuit 226 (FIG. 10). Note that the structure of the memory 216 shown here is merely an example, and other circuits such as a sense amplifier, an output circuit, and a buffer may be included.

メモリセル221は、ビット線Bx(1≦x≦m)に接続する第1の導電層と、ワード線Wy(1≦y≦n)に接続する第2の導電層と、トランジスタ240と、記憶素子241(以下、有機メモリ素子241とも記す)とを有する。記憶素子241は、一対の導電層の間に、有機化合物層が挟まれた構造を有する。トランジスタ240のゲート電極はワード線Wyと接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線Bxと接続され、残る一方は記憶素子241が有する2端子の一方と接続される。記憶素子241の残る1端子は共通電極(電位Vcom)と接続される。   The memory cell 221 includes a first conductive layer connected to the bit line Bx (1 ≦ x ≦ m), a second conductive layer connected to the word line Wy (1 ≦ y ≦ n), a transistor 240, and a memory Element 241 (hereinafter also referred to as organic memory element 241). The memory element 241 has a structure in which an organic compound layer is sandwiched between a pair of conductive layers. The gate electrode of the transistor 240 is connected to the word line Wy, one of the source electrode and the drain electrode is connected to the bit line Bx, and the other is connected to one of the two terminals of the memory element 241. The remaining one terminal of the memory element 241 is connected to a common electrode (potential Vcom).

次に、上記構成を有するメモリ216の断面構造について説明する(図11参照)。   Next, a cross-sectional structure of the memory 216 having the above structure will be described (see FIG. 11).

ここでは、メモリセルアレイ222に含まれるトランジスタ240及び有機メモリ素子241と、セレクタ225が含むCMOS回路248の断面構造を示している。トランジスタ240およびCMOS回路248は、基板230上に設けられており、当該トランジスタ240と電気的に接続するように有機メモリ素子241が形成されている。   Here, the cross-sectional structure of the transistor 240 and the organic memory element 241 included in the memory cell array 222 and the CMOS circuit 248 included in the selector 225 is shown. The transistor 240 and the CMOS circuit 248 are provided over the substrate 230, and the organic memory element 241 is formed so as to be electrically connected to the transistor 240.

有機メモリ素子241は、第1の導電層243と、有機化合物層244と、第2の導電層245の積層体で形成されており、隣接する有機メモリ素子241との間には、絶縁層249が設けられている。絶縁層249は、複数の有機メモリ素子241を分離するための隔壁として形成されている。また、トランジスタ240のソースまたはドレイン領域と有機メモリ素子241に含まれる第1の導電層243とが電気的に接続されている。   The organic memory element 241 is formed of a stacked body of a first conductive layer 243, an organic compound layer 244, and a second conductive layer 245, and an insulating layer 249 is provided between adjacent organic memory elements 241. Is provided. The insulating layer 249 is formed as a partition for separating the plurality of organic memory elements 241. In addition, the source or drain region of the transistor 240 and the first conductive layer 243 included in the organic memory element 241 are electrically connected.

また、第1の導電層243と第2の導電層245は、アルミニウム(Al)、銅(Cu)、銀(Ag)、チタン(Ti)等の導電性材料を用いて形成される。   The first conductive layer 243 and the second conductive layer 245 are formed using a conductive material such as aluminum (Al), copper (Cu), silver (Ag), or titanium (Ti).

光学的作用によりデータの書き込みを行う場合、第1の導電層243と第2の導電層245の一方又は両方は、インジウム錫酸化物(ITO)等の透光性がある材料により形成するか、又は光を透過する厚さで形成する。電気的作用によりデータの書き込みを行う場合、第1の導電層243と第2の導電層245に用いる材料に特に制約はない。   In the case where data is written by an optical action, one or both of the first conductive layer 243 and the second conductive layer 245 are formed using a light-transmitting material such as indium tin oxide (ITO). Or it forms with the thickness which permeate | transmits light. In the case where data is written by an electrical action, there is no particular limitation on the material used for the first conductive layer 243 and the second conductive layer 245.

有機化合物層244としては、上記の実施の形態1において説明した通りであり、上述したいずれかの材料の単層または積層した構造を用いることができる。   As the organic compound layer 244, as described in Embodiment 1 above, a single layer or a stacked structure of any of the above materials can be used.

有機化合物層244として、有機化合物材料を用いた場合には、データの書き込みはレーザ光等の光学的作用や電気的作用を加えることによって行う。また、光酸発生剤をドープした共役高分子材料を用いた場合、データの書き込みは光学的作用により行う。データの読み出しは、有機化合物層244の材料には依存せず、いずれの場合であっても、電気的作用により行う。   In the case where an organic compound material is used for the organic compound layer 244, data is written by applying an optical action or an electrical action such as laser light. When a conjugated polymer material doped with a photoacid generator is used, data is written by an optical action. Data reading does not depend on the material of the organic compound layer 244 and is performed by an electrical action in any case.

次に、メモリ216にデータの書き込みを行うときの動作について説明する(図10、11)。   Next, an operation when data is written to the memory 216 will be described (FIGS. 10 and 11).

まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。   First, an operation when data is written by electrical action will be described. Writing is performed by changing the electrical characteristics of the memory cell. The initial state of the memory cell (the state where no electrical action is applied) is data “0”, and the state where the electrical characteristic is changed is “1”. To do.

ここでは、n行m列目のメモリセル221にデータを書き込む場合について説明する。メモリセル221にデータ「1」を書き込む場合、まず、デコーダ223、224およびセレクタ225によってメモリセル221を選択する。具体的には、デコーダ224によって、メモリセル221に接続されるワード線Wnに所定の電圧V22を印加する。また、デコーダ223とセレクタ225によって、メモリセル221に接続されるビット線Bmを読み出し/書き込み回路226に接続する。そして、読み出し/書き込み回路226からビット線Bmへ書き込み電圧V21を出力する。   Here, a case where data is written to the memory cell 221 in the n-th row and the m-th column will be described. When writing data “1” in the memory cell 221, first, the memory cell 221 is selected by the decoders 223 and 224 and the selector 225. Specifically, the decoder 224 applies a predetermined voltage V22 to the word line Wn connected to the memory cell 221. In addition, the bit line Bm connected to the memory cell 221 is connected to the read / write circuit 226 by the decoder 223 and the selector 225. Then, the write voltage V21 is output from the read / write circuit 226 to the bit line Bm.

こうして、メモリセル221を構成するトランジスタ240をオン状態とし、記憶素子241に、共通電極及びビット線Bmとを電気的に接続し、おおむねVw=Vcom−V21の電圧を印加する。電位Vwを適切に選ぶことで、当該導電層間に設けられた有機化合物層244を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡(ショート)させてもよい。なお、電位は、(V21、V22、Vcom)=(5〜15V、5〜15V、0V)、あるいは(−12〜0V、−12〜0V、3〜5V)の範囲から適宜選べば良い。電圧Vwは5〜15V、あるいは−5〜−15Vとすればよい。なお、この場合に、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。   In this manner, the transistor 240 included in the memory cell 221 is turned on, the common electrode and the bit line Bm are electrically connected to the memory element 241, and a voltage of approximately Vw = Vcom−V21 is applied. By appropriately selecting the potential Vw, the organic compound layer 244 provided between the conductive layers is changed physically or electrically, and data “1” is written. Specifically, at the read operation voltage, the electrical resistance between the first conductive layer and the second conductive layer in the data “1” state is significantly smaller than that in the data “0” state. It may be changed as described above, or it may be simply short-circuited. The potential may be appropriately selected from the range of (V21, V22, Vcom) = (5-15V, 5-15V, 0V), or (-12 to 0V, -12 to 0V, 3 to 5V). The voltage Vw may be 5 to 15V, or -5 to -15V. In this case, the distance between the pair of conductive layers provided with the organic compound layer interposed therebetween may change.

なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位(例えば0V)を印加し、非選択のビット線は浮遊状態とするか、Vcomと同程度の電位を印加するとよい。   Note that data “1” is controlled not to be written in the memory cell connected to the non-selected word line and the non-selected bit line. Specifically, a potential (for example, 0 V) for turning off the transistor of the memory cell to be connected is applied to the non-selected word line, and the non-selected bit line is in a floating state or approximately equal to Vcom. A potential may be applied.

一方、メモリセル221にデータ「0」を書き込む場合は、メモリセル221には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ223、224およびセレクタ225によってメモリセル221を選択するが、読み出し/書き込み回路226からビット線Bmへの出力電位をVcomと同程度とするか、ビット線Bmを浮遊状態とする。その結果、記憶素子241には、小さい電圧(例えば−5〜5V)が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「0」書き込みが実現される。   On the other hand, when data “0” is written in the memory cell 221, it is not necessary to apply an electrical action to the memory cell 221. In circuit operation, for example, as in the case of writing “1”, the memory cell 221 is selected by the decoders 223 and 224 and the selector 225, but the output potential from the read / write circuit 226 to the bit line Bm is the same as Vcom. Or the bit line Bm is in a floating state. As a result, a small voltage (for example, −5 to 5 V) is applied to the memory element 241 or no voltage is applied, so that the electrical characteristics do not change and data “0” writing is realized.

続いて、光学的作用によりデータの書き込みを行う場合について説明する。この場合、レーザ照射装置232により、透光性を有する導電層側(ここでは第2の導電層245とする)から、有機メモリ素子241に含まれる有機化合物層244に対して、レーザ光を照射することにより行う。   Next, a case where data is written by optical action will be described. In this case, the laser irradiation apparatus 232 irradiates the organic compound layer 244 included in the organic memory element 241 with laser light from the light-transmitting conductive layer side (herein, the second conductive layer 245). To do.

有機化合物層244として、有機化合物材料を用いた場合、レーザ光の照射により、有機化合物層244が酸化又は炭化して絶縁化する。そうすると、レーザ光が照射された有機メモリ素子241の抵抗値は増加し、レーザ光が照射されない有機メモリ素子241の抵抗値は変化しない。また、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光の照射により、有機化合物層244に導電性が与えられる。つまり、レーザ光が照射された有機メモリ素子241には導電性が与えられ、レーザ光が照射されない有機メモリ素子241には導電性が与えられない。   In the case where an organic compound material is used for the organic compound layer 244, the organic compound layer 244 is oxidized or carbonized and insulated by laser light irradiation. Then, the resistance value of the organic memory element 241 irradiated with the laser light increases, and the resistance value of the organic memory element 241 not irradiated with the laser light does not change. When a conjugated polymer material doped with a photoacid generator is used, conductivity is imparted to the organic compound layer 244 by laser light irradiation. That is, conductivity is given to the organic memory element 241 irradiated with the laser beam, and conductivity is not given to the organic memory element 241 not irradiated with the laser beam.

次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子241の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR0、データ「1」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図10(B)に示す抵抗素子246と差動増幅器247を用いた回路226を考えることができる。抵抗素子246は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子246の代わりに、トランジスタ250を用いても良いし、差動増幅器247の代わりにクロックトインバータ251を用いることも可能である(図10(C))。勿論、回路構成は図10に限定されない。   Next, an operation when data is read by electrical action will be described. Data is read by utilizing the fact that the electrical characteristics of the memory element 241 are different between the memory cell having the data “0” and the memory cell having the data “1”. For example, the electrical resistance of the memory element constituting the memory cell having data “0” is R0 at the read voltage, and the electrical resistance of the memory element constituting the memory cell having data “1” is R1 at the read voltage. A method of reading using the difference will be described. Note that R1 << R0. As the structure of the reading / writing circuit, for example, a circuit 226 using a resistance element 246 and a differential amplifier 247 shown in FIG. 10B can be considered. The resistance element 246 has a resistance value Rr, and R1 <Rr <R0. A transistor 250 may be used instead of the resistance element 246, and a clocked inverter 251 may be used instead of the differential amplifier 247 (FIG. 10C). Of course, the circuit configuration is not limited to FIG.

n行m列目メモリセル221からデータの読み出しを行う場合、まず、デコーダ223、224およびセレクタ225によってメモリセル221を選択する。具体的には、デコーダ224によって、メモリセル221に接続されるワード線Wnに所定の電圧V24を印加し、トランジスタ240をオン状態にする。また、デコーダ223とセレクタ225によって、メモリセル221に接続されるビット線Bmを読み出し/書き込み回路226の端子Pに接続する。その結果、端子Pの電位Vpは、VcomとV0が抵抗素子246(抵抗値Rr)と記憶素子241(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル221がデータ「0」を有する場合には、Vp0=Vcom+(V0−Vcom)*R0/(R0+Rr)となる。また、メモリセル221がデータ「1」を有する場合には、Vp1=Vcom+(V0−Vcom)*R1/(R1+Rr)となる。その結果、図10(B)では、VrefをVp0とVp1の間となるように選択することで、図10(C)では、クロックトインバータ251の変化点をVp0とVp1の間となるように選択することで、出力電位Voutが、データ「0」/「1」に応じて、Lo/Hi(もしくはHi/Lo)が出力され、読み出しを行うことができる。   When data is read from the memory cell 221 in the nth row and mth column, first, the memory cell 221 is selected by the decoders 223 and 224 and the selector 225. Specifically, the decoder 224 applies a predetermined voltage V24 to the word line Wn connected to the memory cell 221 to turn on the transistor 240. In addition, the bit line Bm connected to the memory cell 221 is connected to the terminal P of the read / write circuit 226 by the decoder 223 and the selector 225. As a result, the potential Vp of the terminal P becomes a value determined by resistance division of Vcom and V0 by the resistance element 246 (resistance value Rr) and the memory element 241 (resistance value R0 or R1). Therefore, when the memory cell 221 has data “0”, Vp0 = Vcom + (V0−Vcom) * R0 / (R0 + Rr). When the memory cell 221 has data “1”, Vp1 = Vcom + (V0−Vcom) * R1 / (R1 + Rr). As a result, in FIG. 10B, Vref is selected to be between Vp0 and Vp1, and in FIG. 10C, the changing point of the clocked inverter 251 is between Vp0 and Vp1. By selecting the output potential Vout, Lo / Hi (or Hi / Lo) is output according to the data “0” / “1”, and reading can be performed.

例えば、差動増幅器をVdd=3Vで動作させ、Vcom=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とし、トランジスタ240のオン抵抗を無視できるとすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHiが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLoが出力される。こうして、メモリセルの読み出しを行うことができる。   For example, the differential amplifier is operated at Vdd = 3V, and Vcom = 0V, V0 = 3V, and Vref = 1.5V. Assuming that R0 / Rr = Rr / R1 = 9 and the on-resistance of the transistor 240 can be ignored, when the data in the memory cell is “0”, Vp0 = 2.7V and Vout is output as Hi, When the data of “1” is “1”, Vp1 = 0.3 V and Lo is output as Vout. Thus, the memory cell can be read.

上記の方法によると、記憶素子241の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。   According to the above method, the voltage value is read by utilizing the difference in resistance value of the memory element 241 and the resistance division. Of course, the reading method is not limited to this method. For example, in addition to using the difference in electrical resistance, reading may be performed using the difference in current value. In addition, when the electrical characteristics of the memory cell have data “0” and “1” and diode characteristics with different threshold voltages, reading may be performed using the threshold voltage difference.

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。   Note that this embodiment mode can be freely combined with the above embodiment modes.

(実施の形態3)
本発明の半導体装置20が含む有機メモリに対するデータの書き込みは、光又は電気的作用により行う。光によりデータの書き込みを行う場合、可撓性基板31上に半導体装置20を複数形成し、続いて、レーザ光照射手段32により、レーザ光を照射すれば、データの書き込みを連続的に簡単に行うことができる。また、このような作製プロセスを採用すれば、半導体装置20を大量に簡単に作成することができる(図3(A))。従って、安価な半導体装置20を提供することができる。
(Embodiment 3)
Data writing to the organic memory included in the semiconductor device 20 of the present invention is performed by light or electrical action. When writing data by light, if a plurality of semiconductor devices 20 are formed on the flexible substrate 31 and then laser light is irradiated by the laser light irradiation means 32, data writing can be made continuously and easily. It can be carried out. Further, if such a manufacturing process is employed, a large number of semiconductor devices 20 can be easily manufactured (FIG. 3A). Therefore, an inexpensive semiconductor device 20 can be provided.

また、有機メモリ素子に含まれる有機化合物層は、融点以上に加熱昇温して意図的に溶解させたり破壊させたりすることも可能である。つまり、データの書き込みは、加熱温度を使い分ければ、加熱処理により行うこともできる。従って、加熱温度の使い分けを利用した作製プロセスを用いてもよい。例えば、半導体装置を複数形成した可撓性基板31をロール51にする(図3(B))。そして、加熱手段52により、加熱処理の際の加熱温度を使い分けることにより、データの書き込みを行ってもよい。加熱手段52は、制御手段53により制御する。   In addition, the organic compound layer included in the organic memory element can be heated and heated to a temperature equal to or higher than the melting point to be intentionally dissolved or destroyed. That is, data writing can be performed by heat treatment if the heating temperature is properly used. Therefore, a manufacturing process using different heating temperatures may be used. For example, the flexible substrate 31 on which a plurality of semiconductor devices are formed is used as the roll 51 (FIG. 3B). Then, data may be written by using the heating means 52 with different heating temperatures during the heat treatment. The heating means 52 is controlled by the control means 53.

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。   Note that this embodiment mode can be freely combined with the above embodiment modes.

(実施の形態4)
本発明の半導体装置の利用形態の一例として、上記有機メモリ素子を具備し、非接触でのデータの読み出しと書き込みが可能であることを特徴としている。データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別されるが、いずれの方式を用いてもよい。データの伝送に用いるアンテナ18は2通りの設け方があり、1つは有機メモリ素子等を含む複数の素子が設けられた基板36上にアンテナ18を設ける場合(図4(A)、(C))、もう1つは有機メモリ素子等を含む複数の素子が設けられた基板36上に端子部37を設けて、当該端子部37に接続するようにアンテナ18を設ける場合(図4(B)、(D))である。ここでは、基板36上に設けられた複数の素子を素子群35と呼ぶ。
(Embodiment 4)
As an example of a utilization form of the semiconductor device of the present invention, the organic memory element is provided and data can be read and written in a non-contact manner. Data transmission formats are broadly divided into three types: electromagnetic coupling method that communicates by mutual induction with a pair of coils facing each other, electromagnetic induction method that communicates by induction electromagnetic field, and radio wave method that communicates using radio waves. However, any method may be used. There are two ways of providing the antenna 18 used for data transmission. One is the case where the antenna 18 is provided on a substrate 36 provided with a plurality of elements including an organic memory element (FIGS. 4A and 4C). )) And the other is a case where a terminal portion 37 is provided on a substrate 36 provided with a plurality of elements including an organic memory element and the antenna 18 is provided so as to be connected to the terminal portion 37 (FIG. 4B). ), (D)). Here, a plurality of elements provided on the substrate 36 are referred to as an element group 35.

前者の構成(図4(A)、(C))の場合、基板36上に、素子群35と、アンテナ18として機能する導電層とを設ける。図示する構成では、第2の導電層28と同じレイヤーに、アンテナ18として機能する導電層を設けている。しかしながら、本発明は上記構成に制約されず第1の導電層27と同じレイヤーにアンテナ18を設けてもよいし、素子群35を覆うように絶縁膜を設けて、当該絶縁膜上にアンテナ18を設けてもよい。   In the case of the former configuration (FIGS. 4A and 4C), the element group 35 and a conductive layer functioning as the antenna 18 are provided over the substrate 36. In the illustrated configuration, a conductive layer functioning as the antenna 18 is provided in the same layer as the second conductive layer 28. However, the present invention is not limited to the above configuration, and the antenna 18 may be provided in the same layer as the first conductive layer 27, or an insulating film is provided so as to cover the element group 35, and the antenna 18 is provided on the insulating film. May be provided.

後者の構成(図4(B)、(D))の場合、基板36上に、素子群35と、端子部37を設ける。図示する構成では、第2の導電層28と同じレイヤーに設けた導電層を端子部37として用いている。そして、端子部37に接続するように、アンテナ18が設けられた基板38を貼り合わせている。基板36と基板38の間には、導電性粒子39と樹脂40が設けられている。   In the case of the latter configuration (FIGS. 4B and 4D), the element group 35 and the terminal portion 37 are provided on the substrate 36. In the configuration shown in the figure, a conductive layer provided in the same layer as the second conductive layer 28 is used as the terminal portion 37. Then, a substrate 38 provided with the antenna 18 is bonded so as to be connected to the terminal portion 37. Conductive particles 39 and a resin 40 are provided between the substrate 36 and the substrate 38.

素子群35は、大きな面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。このときに用いる基板としては、ガラス基板、フレキシブル基板等が挙げられる。   If a plurality of element groups 35 are formed on a substrate having a large area and then completed by being divided, an inexpensive element group 35 can be provided. Examples of the substrate used at this time include a glass substrate and a flexible substrate.

素子群35に含まれる複数のトランジスタや有機メモリ素子等は、複数の層に渡って設けられていてもよい。つまり、多層に形成していてもよい。複数の層に渡る素子群35を形成する際には、層間絶縁膜を用いるが、当該層間絶縁膜の材料として、エポキシ樹脂やアクリル樹脂等の樹脂材料、透過性を有するポリイミド樹脂等の樹脂材料、シロキサン樹脂等のシロキサン材料を有する化合物材料、水溶性ホモポリマーと水溶性共重合体を含む材料、無機材料を用いるとよい。シロキサン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。   A plurality of transistors and organic memory elements included in the element group 35 may be provided across a plurality of layers. That is, it may be formed in multiple layers. When forming the element group 35 extending over a plurality of layers, an interlayer insulating film is used. As the material of the interlayer insulating film, a resin material such as an epoxy resin or an acrylic resin, or a resin material such as a permeable polyimide resin is used. A compound material having a siloxane material such as a siloxane resin, a material containing a water-soluble homopolymer and a water-soluble copolymer, or an inorganic material may be used. A siloxane material corresponds to a material including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

層間絶縁膜の材料として、層間で発生する寄生容量の減少を目的として、低誘電率材料を用いるとよい。寄生容量が減少すれば、高速の動作を実現し、また、低消費電力化を実現する。   As a material of the interlayer insulating film, a low dielectric constant material may be used for the purpose of reducing parasitic capacitance generated between the layers. If the parasitic capacitance is reduced, high-speed operation is realized and low power consumption is realized.

素子群35が含む複数のトランジスタは、非晶質半導体、微結晶半導体、マイクロクリスタル半導体、多結晶半導体、有機半導体等のいずれの半導体を活性層として用いてもよいが、良好な特性のトランジスタを得るために、金属元素を触媒として結晶化した活性層、レーザ照射法により結晶化した活性層を用いるとよい。また、プラズマCVD法により、SiH/Fガス、SiH/Hガス(Arガス)を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを活性層として用いるとよい。 The plurality of transistors included in the element group 35 may use any semiconductor such as an amorphous semiconductor, a microcrystalline semiconductor, a microcrystalline semiconductor, a polycrystalline semiconductor, and an organic semiconductor as an active layer. In order to obtain the active layer, an active layer crystallized using a metal element as a catalyst or an active layer crystallized by a laser irradiation method may be used. In addition, a semiconductor layer formed by a plasma CVD method using SiH 4 / F 2 gas or SiH 4 / H 2 gas (Ar gas), or a semiconductor layer that has been subjected to laser irradiation may be used as the active layer. .

また、素子群35が含む複数のトランジスタは、200度から600度の温度(好適には350度から500度)で結晶化した結晶質半導体層(低温ポリシリコン層)や、600度以上の温度で結晶化した結晶質半導体層(高温ポリシリコン層)を用いることができる。なお、基板上に高温ポリシリコン層を作成する場合は、ガラス基板では熱に脆弱な場合があるので、石英基板を使用するとよい。   The plurality of transistors included in the element group 35 includes a crystalline semiconductor layer (low-temperature polysilicon layer) crystallized at a temperature of 200 to 600 degrees (preferably 350 to 500 degrees), or a temperature of 600 degrees or more. A crystalline semiconductor layer (high-temperature polysilicon layer) crystallized in (1) can be used. When a high-temperature polysilicon layer is formed on a substrate, a quartz substrate may be used because a glass substrate may be vulnerable to heat.

素子群35が含むトランジスタの活性層(特にチャネル領域)には、1×1019atoms/cm〜1×1022atoms/cmの濃度、好適には1×1019atoms/cm〜5×1020atoms/cmの濃度で、水素又はハロゲン元素を添加するとよい。そうすると、欠陥が少なく、クラックが生じにくい活性層を得ることができる。 The active layer (especially the channel region) of the transistor included in the element group 35 has a concentration of 1 × 10 19 atoms / cm 3 to 1 × 10 22 atoms / cm 3 , preferably 1 × 10 19 atoms / cm 3 to 5. Hydrogen or a halogen element is preferably added at a concentration of × 10 20 atoms / cm 3 . If it does so, the active layer with few defects and being hard to produce a crack can be obtained.

また、素子群35が含むトランジスタを包むように、又は素子群35自身を包むように、アルカリ金属等の汚染物質をブロックするバリア膜を設けるとよい。そうすると、汚染されることがなく、信頼性が向上した素子群35を提供することができる。なおバリア膜としては、窒化珪素膜、窒化酸化珪素膜又は酸化窒化珪素膜等が挙げられる。
また、素子群35が含むトランジスタの活性層の厚さは、20nm〜200nm、好ましくは40nm〜170nm、さらに好ましくは45nm〜55nm、145nm〜155nm、さらに好ましくは50nm、150nmとするとよい。そうすると、折り曲げても、クラックが生じにくい素子群35を提供することができる。
In addition, a barrier film that blocks contaminants such as alkali metals may be provided so as to enclose the transistors included in the element group 35 or to enclose the element group 35 itself. Then, the element group 35 that is not contaminated and has improved reliability can be provided. As the barrier film, a silicon nitride film, a silicon nitride oxide film, a silicon oxynitride film, or the like can be given.
The thickness of the active layer of the transistor included in the element group 35 is 20 nm to 200 nm, preferably 40 nm to 170 nm, more preferably 45 nm to 55 nm, 145 nm to 155 nm, and still more preferably 50 nm and 150 nm. As a result, it is possible to provide the element group 35 that is unlikely to crack even when bent.

また、素子群35が含むトランジスタの活性層を構成する結晶は、キャリアの流れる方向(チャネル長方向)と平行に延びる結晶粒界を有するように形成するとよい。このような活性層は、連続発振レーザや、10MHz以上、好ましくは60〜100MHzで動作するパルスレーザで形成するとよい。   In addition, the crystal forming the active layer of the transistor included in the element group 35 is preferably formed so as to have a crystal grain boundary extending in parallel with the carrier flow direction (channel length direction). Such an active layer may be formed of a continuous wave laser or a pulsed laser operating at 10 MHz or higher, preferably 60 to 100 MHz.

また、素子群35が含むトランジスタのS値(サブスレッシュホールド値)は0.35V/dec以下(好ましくは0.09〜0.25V/dec)、移動度10cm/Vs以上の特性を有するとよい。このような特性は、活性層を、連続発振レーザや、10MHz以上で動作するパルスレーザで形成すれば、実現する。 The S value (subthreshold value) of the transistors included in the element group 35 is 0.35 V / dec or less (preferably 0.09 to 0.25 V / dec) and the mobility is 10 cm 2 / Vs or more. Good. Such characteristics can be realized by forming the active layer with a continuous wave laser or a pulsed laser operating at 10 MHz or higher.

また、素子群35は、リングオシレータレベルで1MHz以上、好適には10MHz以上(3〜5Vにて)の特性を有する。または、ゲートあたりの周波数特性を100kHz以上、好適には1MHz以上(3〜5Vにて)を有する。   The element group 35 has a characteristic of 1 MHz or more, preferably 10 MHz or more (at 3 to 5 V) at the ring oscillator level. Alternatively, the frequency characteristic per gate is 100 kHz or more, preferably 1 MHz or more (at 3 to 5 V).

アンテナ18は、金、銀、銅などのナノ粒子を含む導電性ペーストにより、液滴吐出法を用いて形成するとよい。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率を向上することができるといった、様々な利点を有する。   The antenna 18 may be formed using a droplet discharge method with a conductive paste containing nanoparticles such as gold, silver, and copper. The droplet discharge method is a general term for a method of forming a pattern by discharging droplets such as an ink jet method or a dispenser method, and has various advantages such as an improvement in material utilization efficiency.

上記に示す構成により、平面の面積が1cm×1cmと極めて小さなRFIDタグ作製することが可能である。   With the above structure, an RFID tag with a very small plane area of 1 cm × 1 cm can be manufactured.

また、本実施の形態で示す半導体装置において、素子群35にはICチップで形成される集積回路を搭載してもよい。ICチップで形成される集積回路を搭載することにより、記憶素子の書込み電圧を14V以上に設定することが可能である。また、記憶素子の書込み回路及び読み出し回路等の面積を縮小することが可能であるため、これらすべての回路を搭載したRFIDタグのサイズ(平面の面積)を1cm×1cmよりも小さくすることが可能である。   In the semiconductor device described in this embodiment, an integrated circuit formed using an IC chip may be mounted on the element group 35. By mounting an integrated circuit formed using an IC chip, the write voltage of the memory element can be set to 14 V or higher. In addition, since it is possible to reduce the area of the writing circuit and the reading circuit of the memory element, the size (planar area) of the RFID tag on which all these circuits are mounted can be made smaller than 1 cm × 1 cm. It is.

また、素子群35が設けられた基板42をそのまま使用してもよいが、付加価値をつけるために、基板42上の素子群35を剥離し(図5(A))、当該素子群35をフレキシブル基板43に貼り合わせてもよい(図5(B))。   The substrate 42 provided with the element group 35 may be used as it is. However, in order to add value, the element group 35 on the substrate 42 is peeled off (FIG. 5A), and the element group 35 is removed. You may affix on the flexible substrate 43 (FIG.5 (B)).

基板42からの素子群35の剥離は、(1)耐熱性の高い基板42と素子群35の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群35を剥離する方法、(2)耐熱性の高い基板42と素子群35の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群35を剥離する方法、(3)素子群35が形成された耐熱性の高い基板42を機械的に削除又は溶液やCF等のガスによるエッチングで除去することで、当該素子群35を切り離す方法等を用いればよい。 The element group 35 is peeled from the substrate 42 by (1) providing a metal oxide film between the substrate 42 and the element group 35 having high heat resistance, and weakening the metal oxide film by crystallization. (2) An amorphous silicon film containing hydrogen is provided between the substrate 42 having high heat resistance and the element group 35, and the amorphous silicon film is removed by laser light irradiation or etching, A method of peeling the element group 35, and (3) the element group 35 is removed by mechanically removing or removing the substrate 42 having high heat resistance by etching with a gas such as a solution or CF 3. A method of cutting off the above may be used.

また、上記方法以外にも、基板42と素子群35の間に剥離層として機能する金属膜(例えば、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、コバルト(Co))、金属酸化膜(例えば、タングステン酸化物(WOx)、モリブデン酸化物(MoOx)、チタン酸化物(TiOx)、タンタル酸化物(TaOx)、コバルト酸化物(CoOx))または金属膜と金属酸化膜との積層構造(例えば、WとWOx、MoとMoOx、TiとTiOx、TaとTaOx、CoとCoOx)を設け、基板42と素子群35とを物理的手段を用いて剥離することも可能である。例えば、上記図11において、基板230上にこれらの剥離層を介してトランジスタ240、CMOS回路248、有機メモリ素子241等の素子群を設けた後に、基板230から素子群を剥離する。なお、剥離する前に、トランジスタ240、CMOS回路248および有機メモリ素子241を避けた部分に選択的にレーザ光を照射して剥離層を露出させることによって、物理的に剥離することが容易となる。また、他にも選択的に開口部を形成して剥離層を露出させた後に、フッ化ハロゲン(例えば、ClF)等のエッチング剤によって剥離層の一部を除去した後に、基板42から素子群を物理的に剥離することもできる。 In addition to the above method, a metal film functioning as a peeling layer between the substrate 42 and the element group 35 (for example, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), cobalt (Co )), Metal oxide film (for example, tungsten oxide (WOx), molybdenum oxide (MoOx), titanium oxide (TiOx), tantalum oxide (TaOx), cobalt oxide (CoOx)) or metal film and metal oxide It is also possible to provide a laminated structure with the film (for example, W and WOx, Mo and MoOx, Ti and TiOx, Ta and TaOx, Co and CoOx), and peel off the substrate 42 and the element group 35 using physical means. It is. For example, in FIG. 11, an element group such as the transistor 240, the CMOS circuit 248, and the organic memory element 241 is provided on the substrate 230 via these separation layers, and then the element group is separated from the substrate 230. In addition, before peeling, the part which avoided the transistor 240, the CMOS circuit 248, and the organic memory element 241 is selectively irradiated with a laser beam to expose the peeling layer, thereby facilitating physical peeling. . In addition, after an opening is selectively formed to expose the peeling layer, a part of the peeling layer is removed with an etching agent such as halogen fluoride (eg, ClF 3 ), and then the element is removed from the substrate 42. Groups can also be physically separated.

また、剥離した素子群35のフレキシブル基板43への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。   The peeled element group 35 may be attached to the flexible substrate 43 using a commercially available adhesive, for example, an adhesive such as an epoxy resin adhesive or a resin additive.

上記のように、素子群35をフレキシブル基板43に貼り合わせると、厚さが薄く、軽く、落下しても割れにくい半導体装置を提供することができる。また、フレキシブル基板43は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置20の一形態である無線タグを密着して貼り合わせることができる(図5(C)、(D))。さらに、基板42を再利用すれば、安価な半導体装置の提供を実現する。   As described above, when the element group 35 is bonded to the flexible substrate 43, it is possible to provide a semiconductor device that is thin, light, and difficult to break even when dropped. Moreover, since the flexible substrate 43 has flexibility, it can be bonded on a curved surface or an irregular shape, and various uses can be realized. For example, a wireless tag which is one embodiment of the semiconductor device 20 of the present invention can be attached to a curved surface such as a medicine bottle (FIGS. 5C and 5D). Furthermore, if the substrate 42 is reused, an inexpensive semiconductor device can be provided.

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。   Note that this embodiment mode can be freely combined with the above embodiment modes.

(実施の形態5)
本実施例は、剥離プロセスを用いて、フレキシブルな半導体装置を構成する場合について説明する(図6(A))。半導体装置は、フレキシブルな保護層2301と、アンテナ2304を含むフレキシブルな保護層2303と、剥離プロセスにより形成する素子群2302とを有する。保護層2303上に形成されたアンテナ2304は、素子群2302に電気的に接続する。図示する構成では、アンテナ2304は保護層2303上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ2304を保護層2301上にも形成してもよい。なお、素子群2302と、保護層2301、2303との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群2302が汚染されることなく、信頼性を向上させた半導体装置を提供することができる。
(Embodiment 5)
In this embodiment, a case where a flexible semiconductor device is formed by using a separation process will be described (FIG. 6A). The semiconductor device includes a flexible protective layer 2301, a flexible protective layer 2303 including an antenna 2304, and an element group 2302 formed by a peeling process. An antenna 2304 formed over the protective layer 2303 is electrically connected to the element group 2302. In the illustrated configuration, the antenna 2304 is formed only over the protective layer 2303; however, the present invention is not limited to this configuration, and the antenna 2304 may be formed over the protective layer 2301. Note that a barrier film made of a silicon nitride film or the like is preferably formed between the element group 2302 and the protective layers 2301 and 2303. Then, a semiconductor device with improved reliability can be provided without the element group 2302 being contaminated.

アンテナ2304は、銀、銅、またはそれらでメッキされた金属であることが望ましい。素子群2302とアンテナ2304とは、異方性導電膜を用いてUV処理又は超音波処理を行うことで接続するが、本発明はこの方法に制約されず、様々な方法を用いることができる。   The antenna 2304 is preferably made of silver, copper, or a metal plated with them. The element group 2302 and the antenna 2304 are connected to each other by performing UV treatment or ultrasonic treatment using an anisotropic conductive film. However, the present invention is not limited to this method, and various methods can be used.

保護層2301、2303に挟まれた素子群2302の厚さは、5μm以下、好ましくは0.1μm〜3μmの厚さを有するように形成するとよい(図6(B))。また、保護層2301、2303を重ねたときの厚さをdとしたとき、保護層2301、2303の厚さは、好ましくは(d/2)±30μm、さらに好ましくは(d/2)±10μmとする。また、保護層2301、2303の厚さは10μm〜200μmであることが望ましい。さらに、素子群2302の面積は5mm角(25mm)以下であり、望ましくは0.3mm角〜4mm角(0.09mm〜16mm)の面積を有するとよい。 The thickness of the element group 2302 sandwiched between the protective layers 2301 and 2303 is preferably 5 μm or less, preferably 0.1 μm to 3 μm (FIG. 6B). Further, when the thickness when the protective layers 2301 and 2303 are overlapped is defined as d, the thickness of the protective layers 2301 and 2303 is preferably (d / 2) ± 30 μm, more preferably (d / 2) ± 10 μm. And In addition, the thickness of the protective layers 2301 and 2303 is preferably 10 μm to 200 μm. Furthermore, the area of the element group 2302 is 5 mm square (25 mm 2 ) or less, and desirably has an area of 0.3 mm square to 4 mm square (0.09 mm 2 to 16 mm 2 ).

保護層2301、2303は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスにより形成した素子群2302自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群2302と、保護層2301、2303とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層2301、2303で囲われた素子群2302は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。   Since the protective layers 2301 and 2303 are formed of an organic resin material, they have a strong characteristic against bending. In addition, the element group 2302 itself formed by the separation process also has a stronger characteristic against bending than a single crystal semiconductor. Since the element group 2302 and the protective layers 2301 and 2303 can be in close contact with each other so that there is no gap, the completed semiconductor device itself has a strong characteristic against bending. The element group 2302 surrounded by the protective layers 2301 and 2303 may be arranged on the surface or inside of another solid object, or may be embedded in paper.

剥離プロセスにより形成する素子群を、曲面を有する基板に貼る場合について説明する(図6(C))。図面では、剥離プロセスにより形成する素子群から選択された1つのトランジスタを図示する。このトランジスタは、電流が流れる方向に直線状である。つまり、ドレイン電極2305〜ゲート電極2307〜ソース電極2306の位置は直線状である。そして、電流が流れる方向と、基板が弧を描く方向は垂直に配置される。このような配置にすれば、基板が折り曲げられて、弧を描いても、応力の影響が少なく、素子群が含むトランジスタの特性の変動を抑制することができる。   The case where an element group formed by a peeling process is attached to a substrate having a curved surface will be described (FIG. 6C). In the drawing, one transistor selected from an element group formed by a peeling process is illustrated. This transistor is linear in the direction of current flow. That is, the positions of the drain electrode 2305 to the gate electrode 2307 to the source electrode 2306 are linear. The direction in which the current flows and the direction in which the substrate draws an arc are arranged perpendicularly. With such an arrangement, even when the substrate is bent and an arc is drawn, the influence of stress is small, and fluctuations in characteristics of transistors included in the element group can be suppressed.

また、応力を起因とした、トランジスタなどのアクティブ素子の破壊を防止するために、アクティブ素子の活性領域(シリコンアイランド部分)の面積は、基板全体の面積に対して、1%〜50%(好ましくは1〜30%)にすることが望ましい。TFTなどのアクティブ素子の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料及び配線材料が主として設けられる。トランジスタ等の活性領域以外の面積は、基板全体の面積の60%以上であることが望ましい。このようにすると、曲げやすく、しかしながら高い集積度を有する半導体装置を提供することができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。   Further, in order to prevent destruction of active elements such as transistors due to stress, the area of the active region (silicon island portion) of the active elements is 1% to 50% (preferably with respect to the entire area of the substrate). 1 to 30%). In a region where there is no active element such as a TFT, a base insulating film material, an interlayer insulating film material, and a wiring material are mainly provided. The area other than the active region such as a transistor is preferably 60% or more of the entire area of the substrate. In this way, it is possible to provide a semiconductor device that is easy to bend but has a high degree of integration. This embodiment can be freely combined with the above embodiment modes and embodiments.

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。   Note that this embodiment mode can be freely combined with the above embodiment modes.

(実施の形態6)
本発明の半導体装置に有機メモリを一体化する場合、以下のような特徴を有することが好ましい。
(Embodiment 6)
When an organic memory is integrated in the semiconductor device of the present invention, it is preferable to have the following characteristics.

読み出し時間は、無線チップ等の非接触でデータのやりとりが可能な半導体装置内の論理回路の動作周波数(典型的には10kHz〜1MHz)で動作させるために、1nsec〜100μsecであることが好ましい。本発明では、読み出し動作は有機化合物の特性を変化させる必要がないため、読み出し時間として100μsec以下を実現することができる。   The reading time is preferably 1 nsec to 100 μsec in order to operate at a logic circuit operating frequency (typically 10 kHz to 1 MHz) in a semiconductor device capable of exchanging data without contact, such as a wireless chip. In the present invention, since the read operation does not need to change the characteristics of the organic compound, a read time of 100 μsec or less can be realized.

書き込み時間は勿論短い方がよいが、書き込み動作は頻繁に行われることは少なく、用途によっては、100nsec〜10msec/bitが許容される範囲である。例えば、256bitの書き込みを行う場合、10msec/1bitとすると2.56秒の時間を要する。本発明では、書き込み動作は有機化合物の特性を変化させる必要があり、読みだし動作より時間を要するが、書き込み時間として10msec以下を実現することができる。書き込み電圧を高くすることや、書き込みを並列化することで、書き込み時間を低減することが可能である。   Of course, the writing time should be short, but the writing operation is rarely performed, and depending on the application, 100 nsec to 10 msec / bit is permissible. For example, when writing 256 bits, it takes 2.56 seconds if 10 msec / 1 bit. In the present invention, the write operation needs to change the characteristics of the organic compound, and takes more time than the read operation, but a write time of 10 msec or less can be realized. It is possible to reduce the writing time by increasing the writing voltage or parallelizing the writing.

メモリの記憶容量は64bit〜64Mbit程度であることが好ましい。無線チップ等の半導体装置の使用形態として、半導体装置内にはUID(Unique Identifier;固有識別子)や他のわずかな情報のみを格納し、主データは他のファイルサーバを用いる場合、64bit〜8kbit程度を有すればよい。半導体装置内部に履歴情報などのデータを格納する場合には、メモリの記憶容量は多い方がよく、8kbit〜64Mbit程度を有することが好ましい。   The storage capacity of the memory is preferably about 64 bits to 64 Mbits. As a usage form of a semiconductor device such as a wireless chip, when the semiconductor device stores only a UID (Unique Identifier) and other slight information, and the main data uses another file server, about 64 bits to 8 kbits. If you have. When data such as history information is stored in the semiconductor device, the storage capacity of the memory is preferably large, and preferably about 8 kbit to 64 Mbit.

また、無線チップ等の半導体装置の通信距離は、半導体装置の消費電力と密接に関わり、一般的に消費電力が小さい方が大きい通信距離を実現することができる。特に、読み出し動作では1mW以下とすることが好ましい。書き込み動作では、用途によって通信距離が短くても構わない場合があり、読みだし動作よりは大きな消費電力でも許容され、例えば5mW以下とすることが好ましい。本発明において、読み出し時の有機メモリの消費電力は、勿論、記憶容量や動作周波数に依存するが、10μW〜1mWを実現することが出来る。書き込み動作は、読み出し動作よりも高い電圧を必要とすることから消費電力も増加する。これも記憶容量や動作周波数に依存するが、50μW〜5mWを実現することが出来る。   In addition, the communication distance of a semiconductor device such as a wireless chip is closely related to the power consumption of the semiconductor device, and in general, the smaller the power consumption, the larger the communication distance can be realized. In particular, it is preferable that the read operation is 1 mW or less. In the writing operation, the communication distance may be short depending on the application, and even power consumption larger than that in the reading operation is allowed. For example, it is preferably 5 mW or less. In the present invention, the power consumption of the organic memory at the time of reading depends of course on the storage capacity and the operating frequency, but 10 μW to 1 mW can be realized. Since the write operation requires a higher voltage than the read operation, the power consumption increases. Although this also depends on the storage capacity and the operating frequency, 50 μW to 5 mW can be realized.

メモリセル面積は、小さいことが好ましく、100nm角〜30μm角を実現することができる。メモリセルにトランジスタを有さないパッシブ型では配線幅でメモリセル面積が決まり、最小加工寸法程度の小型のメモリセルサイズを実現できる。また、メモリセルにトランジスタ1個を有するアクティブ型では、トランジスタを配置する面積が増大するものの、容量素子を有するDRAMや複数のトランジスタを用いるSRAMと比して小型のメモリセル面積を実現できる。メモリセル面積30μm角以下を実現することで、1kbitメモリであればメモリセルアレイ面積を1mm角以下とすることが可能となる。また、メモリセル面積100nm角程度を実現することで、64Mbitメモリであればメモリセルアレイ面積を1mm角以下とすることが可能となる。その結果、チップ面積を小さく抑えることが可能となる。   The area of the memory cell is preferably small, and a 100 nm square to 30 μm square can be realized. In a passive type in which a memory cell does not have a transistor, the memory cell area is determined by the wiring width, and a small memory cell size of about the minimum processing dimension can be realized. In the active type having one transistor in the memory cell, although the area for arranging the transistor is increased, a smaller memory cell area can be realized as compared with a DRAM having a capacitor and an SRAM using a plurality of transistors. By realizing a memory cell area of 30 μm square or less, the memory cell array area can be reduced to 1 mm square or less for a 1 kbit memory. Further, by realizing a memory cell area of about 100 nm square, the memory cell array area can be reduced to 1 mm square or less for a 64 Mbit memory. As a result, the chip area can be reduced.

なお、これらの有機メモリの特徴は、記憶素子の特性に依存する。記憶素子の特性として、電気的な書き込みを行う場合に必要な電圧は、読み出しにおいて書き込みが行われない範囲で低い電圧で書き込めることが好ましく、5〜15V、より好ましくは5〜10Vとするとよい。また、書き込み時に記憶素子に流れる電流値は、1nA〜30μA程度とすることが好ましい。このような値とすることで、消費電力を低く抑え、また、昇圧回路を小型にしてチップ面積を小さくすることが可能となる。記憶素子に電圧を印加して特性を変化させるのに要する時間は、有機メモリの書き込み時間に対応して、100nsec〜10msecとすることが好ましい。記憶素子面積は、100nm角〜10μm角とすることが好ましい。このような値とすることで、小型のメモリセルを実現してチップ面積を小さくすることが可能となる。   Note that the characteristics of these organic memories depend on the characteristics of the memory element. As a characteristic of the memory element, it is preferable that the voltage necessary for electrical writing can be written at a low voltage within a range where writing is not performed in reading, and is preferably 5 to 15 V, more preferably 5 to 10 V. In addition, the value of the current flowing through the memory element during writing is preferably about 1 nA to 30 μA. With such values, power consumption can be kept low, and the booster circuit can be downsized to reduce the chip area. The time required to change the characteristics by applying a voltage to the memory element is preferably 100 nsec to 10 msec corresponding to the writing time of the organic memory. The area of the memory element is preferably 100 nm square to 10 μm square. With such values, a small memory cell can be realized and the chip area can be reduced.

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。   Note that this embodiment can be freely combined with the above embodiment.

(実施の形態7)
本発明の半導体装置の用途は広範にわたるが、例えば、本発明の半導体装置20の一形態である無線タグは、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
(Embodiment 7)
Although the semiconductor device of the present invention has a wide range of uses, for example, a wireless tag which is one form of the semiconductor device 20 of the present invention is a banknote, a coin, securities, certificates, bearer bonds, packaging containers, books And recording media, personal items, vehicles, foods, clothing, health supplies, daily necessities, medicines, electronic devices, and the like.

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図7(A))。証書類とは、運転免許証、住民票等を指す(図7(B))。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図7(C))。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図7(D))。書籍類とは、書物、本等を指す(図7(E))。記録媒体とは、DVDソフト、ビデオテープ等を指す(図7(F))。身の回り品とは、鞄、眼鏡等を指す(図7(G))。乗物類とは、自転車等の車両、船舶等を指す(図7(H)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話等を指す。   Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refer to checks, securities, promissory notes, etc. (FIG. 7A). The certificate refers to a driver's license, resident's card, etc. (FIG. 7B). Bearer bonds refer to stamps, gift certificates, various gift certificates, etc. (FIG. 7C). Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like (FIG. 7D). Books refer to books, books, and the like (FIG. 7E). The recording media refer to DVD software, video tapes, and the like (FIG. 7F). Personal belongings refer to bags, glasses, and the like (FIG. 7G). The vehicles refer to vehicles such as bicycles, ships, and the like (see FIG. 7H). Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (TV receivers, flat-screen TV receivers), mobile phones, and the like.

紙幣、硬貨、有価証券類、証書類、無記名債券類等に無線タグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に無線タグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。無線タグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。   Forgery can be prevented by providing wireless tags on bills, coins, securities, certificate documents, bearer bonds, and the like. In addition, it is possible to improve the efficiency of inspection systems and rental store systems by providing wireless tags for personal items such as packaging containers, books, recording media, personal items, foods, daily necessities, and electronic devices. it can. By providing wireless tags for vehicles, health supplies, medicines, etc., counterfeiting and theft can be prevented, and medicines can prevent mistakes in taking medicines. As a method of providing the wireless tag, the wireless tag is provided on the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin.

このように、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部94を含む携帯端末の側面にリーダ/ライタ95を設けて、品物97の側面に本発明の半導体装置の一形態である無線タグ96を設ける場合が挙げられる(図8(A))。この場合、リーダ/ライタ95に無線タグ96をかざすと、表示部94に品物97の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダ/ライタ95を設ける場合が挙げられる(図8(B))。この場合、品物97の検品を簡単に行うことができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。   In this way, the system can be improved in functionality by applying it to a system for managing and distributing goods. For example, there is a case where a reader / writer 95 is provided on the side surface of the portable terminal including the display portion 94 and a wireless tag 96 which is one embodiment of the semiconductor device of the present invention is provided on the side surface of the product 97 (FIG. 8A). ). In this case, when the wireless tag 96 is held over the reader / writer 95, the display unit 94 displays information such as the raw material, the place of origin, and the history of the distribution process. Another example is the case where a reader / writer 95 is provided on the side of the belt conveyor (FIG. 8B). In this case, the product 97 can be easily inspected. This embodiment can be freely combined with the above embodiment modes and embodiments.

なお、本実施の形態は、上記の実施の形態と自由に組み合わせることができる。   Note that this embodiment mode can be freely combined with the above embodiment modes.

本実施例では、基板上に有機メモリ素子を作製し、当該有機メモリ素子に電気的作用によりデータの書き込みを行った結果について説明する。   In this embodiment, an organic memory element is formed over a substrate, and a result of writing data to the organic memory element by an electric action will be described.

有機メモリ素子は、基板上に、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子であり、第1の導電層は酸化珪素とインジウム錫酸化物の化合物、第1の有機化合物層は4,4’−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニル(TPDと略称されることがある)、第2の有機化合物層は、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(α−NPDと略称されることがある)、第2の導電層はアルミニウム、により形成した。また、第1の有機化合物層は10nm、第2の有機化合物層は50nmの膜厚で形成した。また、素子のサイズは2mm×2mmであった。   An organic memory element is an element in which a first conductive layer, a first organic compound layer, a second organic compound layer, and a second conductive layer are stacked in this order on a substrate, and the first conductive layer is silicon oxide. And indium tin oxide compound, the first organic compound layer is 4,4′-bis [N- (3-methylphenyl) -N-phenylamino] biphenyl (sometimes abbreviated as TPD), the second The organic compound layer is formed of 4,4′-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (sometimes abbreviated as α-NPD), and the second conductive layer is formed of aluminum. did. The first organic compound layer was formed with a thickness of 10 nm, and the second organic compound layer was formed with a thickness of 50 nm. The element size was 2 mm × 2 mm.

まず、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の、有機メモリ素子の電流電圧特性の測定結果について、図13を用いて説明する。   First, measurement results of current-voltage characteristics of the organic memory element before data writing by an electrical action and after data writing by an electrical action will be described with reference to FIG.

図13は、横軸が電圧値、縦軸が電流値であり、プロット261は電気的作用によりデータを書き込む時の有機メモリ素子の電流電圧特性、プロット262は電気的作用によりデータを書き込んだ後の有機メモリ素子の電流電圧特性を示す。なお、電気的作用は、電圧を0Vより徐々に上げていくことで行った。プロット261に示したように、電圧を上げるにつれて徐々に電流値が大きくなるが、約20Vで急激に電流値が大きくなることがわかる。つまり、20Vでこの素子は書き込みができることを示している。従って、プロット261の20V以下のカーブは、書き込みが行われていないメモリセルの電流電圧特性であり、一方、プロット262は書き込みが行われたメモリセルの電流電圧特性を示している。   In FIG. 13, the horizontal axis represents the voltage value, the vertical axis represents the current value, the plot 261 represents the current-voltage characteristics of the organic memory element when data is written by electrical action, and the plot 262 is after data is written by electrical action. The current-voltage characteristic of the organic memory element is shown. The electrical action was performed by gradually increasing the voltage from 0V. As shown in the plot 261, it can be seen that the current value gradually increases as the voltage is increased, but the current value rapidly increases at about 20V. In other words, this element indicates that writing is possible at 20V. Therefore, the curve of 20V or less in the plot 261 is the current-voltage characteristic of the memory cell that is not written, while the plot 262 shows the current-voltage characteristic of the memory cell that is written.

また、図13から、データの書き込み前と、データの書き込み後とで、有機メモリ素子の電流電圧特性には大きな変化がみられる。例えば、印加電圧1Vでは、データ書き込み前の電流値は4.8×10−5mAであるのに対し、データ書き込み後の電流値は1.1×10mAであり、データの書き込み前と、データの書き込み後では、電流値に7桁の変化が生じている。 Further, from FIG. 13, there is a large change in the current-voltage characteristics of the organic memory element before and after data writing. For example, at an applied voltage of 1 V, the current value before data writing is 4.8 × 10 −5 mA, whereas the current value after data writing is 1.1 × 10 2 mA. After the data writing, the current value has changed by 7 digits.

このように、データの書き込み前と、データの書き込み後では、有機メモリ素子の抵抗値に変化が生じており、この有機メモリ素子の抵抗値の変化を、電圧値又は電流値により読み取れば、記憶回路として機能させることができる。   As described above, the resistance value of the organic memory element changes before and after the data is written, and if the change in the resistance value of the organic memory element is read by the voltage value or the current value, the memory value is stored. It can function as a circuit.

なお、上記のような有機メモリ素子を記憶回路として用いる場合、データの読み出し動作の度に、有機メモリ素子には所定の電圧値(短絡しない程度の電圧値)が印加され、その抵抗値の読み取りが行われる。従って、上記の有機メモリ素子の電流電圧特性には、読み出し動作を繰り返し行っても、つまり、所定の電圧値を繰り返し印加しても、変化しないような特性が必要となる。   When the organic memory element as described above is used as a memory circuit, a predetermined voltage value (a voltage value that does not cause a short circuit) is applied to the organic memory element every time data is read, and the resistance value is read. Is done. Therefore, the current-voltage characteristic of the organic memory element needs to have a characteristic that does not change even if the read operation is repeated, that is, a predetermined voltage value is repeatedly applied.

そこで、データの読み出し動作を行った後の有機メモリ素子の電流電圧特性の測定結果について、図14を用いて説明する。   Therefore, the measurement result of the current-voltage characteristics of the organic memory element after the data read operation is described with reference to FIG.

なお、この実験では、データの読み出し動作を1回行う度に、有機メモリ素子の電流電圧特性を測定した。データの読み出し動作は合計5回行ったので、有機メモリ素子の電流電圧特性の測定は計5回行った。また、この電流電圧特性の測定は、電気的作用によりデータの書き込みが行われて抵抗値が変化した有機メモリ素子と、抵抗値が変化していない有機メモリ素子の、2つの有機メモリ素子に対して行った。   In this experiment, the current-voltage characteristics of the organic memory element were measured every time the data reading operation was performed once. Since the data reading operation was performed five times in total, the current-voltage characteristics of the organic memory element were measured five times in total. In addition, the current-voltage characteristics are measured for two organic memory elements, that is, an organic memory element whose resistance value has been changed by writing data by an electrical action and an organic memory element whose resistance value has not changed. I went.

図14は、横軸が電圧値、縦軸が電流値、プロット271は電気的作用によりデータの書き込みが行われて抵抗値が変化した有機メモリ素子の電流電圧特性、プロット272は書き込みを行う前の有機メモリ素子の電流電圧特性を示す。   In FIG. 14, the horizontal axis represents the voltage value, the vertical axis represents the current value, the plot 271 represents the current-voltage characteristics of the organic memory element in which the resistance value has been changed by writing data by electrical action, and the plot 272 represents before writing The current-voltage characteristic of the organic memory element is shown.

プロット271から分かるように、書き込みを行う前の有機メモリ素子の電流電圧特性は、電圧値が1V以上のときに特に良好な再現性を示す。同様に、プロット272から分かるように、書き込みを行って抵抗値が変化した有機メモリ素子の電流電圧特性は、電圧値が1V以上のときに特に良好な再現性を示す。   As can be seen from the plot 271, the current-voltage characteristic of the organic memory element before writing shows particularly good reproducibility when the voltage value is 1 V or more. Similarly, as can be seen from the plot 272, the current-voltage characteristics of the organic memory element whose resistance value has changed after writing shows particularly good reproducibility when the voltage value is 1 V or more.

上記の結果から、データの読み出し動作を複数回繰り返し行っても、その電流電圧特性は変化しないことが分かる。従って、上記の有機メモリ素子を記憶回路として用いることができる。   From the above results, it can be seen that the current-voltage characteristics do not change even when the data read operation is repeated a plurality of times. Therefore, the above organic memory element can be used as a memory circuit.

本実施例では、上記実施の形態で示す半導体装置について、図16を用いて説明する。図16(A)は、半導体装置6001を光学顕微鏡(反射型)で観察した写真であり、図16(B)は図16(A)の模式図を示す。   In this example, the semiconductor device described in the above embodiment is described with reference to FIGS. FIG. 16A is a photograph of the semiconductor device 6001 observed with an optical microscope (reflection type), and FIG. 16B is a schematic diagram of FIG.

図16(B)に示すように、半導体装置6001の、メモリセルがマトリクス状に設けられたメモリセルアレイ6002、カラムデコーダの一部6003、及びローデコーダの一部6004、セレクタ6007、6008、読み出し/書き込み回路6005が観察される。また、図16(B)に示す破線6009は、有機メモリ素子の第2の導電層を示している。   As shown in FIG. 16B, in a semiconductor device 6001, a memory cell array 6002 in which memory cells are provided in a matrix, a part 6003 of a column decoder, a part 6004 of a row decoder, selectors 6007 and 6008, read / write The writing circuit 6005 is observed. A broken line 6009 shown in FIG. 16B shows the second conductive layer of the organic memory element.

図16で示す半導体装置において、メモリセルの水平面における大きさが5μm×5μm、書き込み時間を100msとしたときの半導体装置の書込み特性を図17に示す。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。有機メモリ素子の構造は、第1の導電層をチタンを用いて形成し、有機化合物層をα−NPDを用いて形成し、第2の導電層をアルミニウムを用いて形成した。この有機メモリ素子にパルス電圧を100ms印加してデータの書き込みを行った。なお、ここでのメモリ素子は、薄膜トランジスタ及び記憶素子を含む。   FIG. 17 shows the writing characteristics of the semiconductor device shown in FIG. 16 when the size of the memory cell in the horizontal plane is 5 μm × 5 μm and the writing time is 100 ms. Here, writing was performed by applying a voltage to the organic memory element to short-circuit the organic memory element. In the structure of the organic memory element, the first conductive layer was formed using titanium, the organic compound layer was formed using α-NPD, and the second conductive layer was formed using aluminum. Data was written by applying a pulse voltage to the organic memory element for 100 ms. Note that the memory element here includes a thin film transistor and a memory element.

図17においては、横軸はパルス電圧を示し、縦軸はその電圧以下で書込みが成功した確率(書込み成功率)を示す。書き込み電圧を5Vとした時点で書込みが開始し、64個のメモリセルのうち6個(9.38%)のメモリ素子において書き込みができた。ここでは64個のメモリセルを使用しているが、64個に限定されず、例えば1つのメモリセルだけでも、メモリとして機能しうる。また、書き込み電圧を6Vとしたときには半導体装置の64個のメモリに対し33個(52%)のメモリセルで書き込みができ、書き込み電圧を9Vとしたときには半導体装置の64個のメモリセルに対し45個(70%)のメモリセルで書き込みがき、書き込み電圧を11Vとしたときには半導体装置の64個のメモリセルに対して60個(93%)でメモリセルの書き込みができ、書き込み電圧を14V以上としたときには半導体装置の100%のメモリセルの書き込みに成功した。   In FIG. 17, the horizontal axis indicates the pulse voltage, and the vertical axis indicates the probability of successful writing (writing success rate) below that voltage. Writing started when the writing voltage was set to 5 V, and writing was possible in 6 (9.38%) of the 64 memory cells. Here, 64 memory cells are used, but the number is not limited to 64. For example, only one memory cell can function as a memory. Further, when the writing voltage is 6V, writing can be performed with 33 (52%) memory cells for 64 memories of the semiconductor device, and when the writing voltage is 9V, 45 writings for 64 memory cells of the semiconductor device. When writing is performed with one (70%) memory cells and the writing voltage is 11V, 60 (93%) memory cells can be written with respect to 64 memory cells of the semiconductor device, and the writing voltage is 14V or more. At that time, 100% memory cells of the semiconductor device were successfully written.

なお、このときの書き込み時間は、10〜100msでも書き込みが可能であった。また、メモリセルの構造によっては、更に10ms以下の短時間でも書込みが可能である。   Note that writing was possible even at a writing time of 10 to 100 ms. Further, depending on the structure of the memory cell, writing can be performed in a short time of 10 ms or less.

以上の結果から、本実施例で示したメモリセルは書き込み電圧5〜14Vで書き込みが可能である。   From the above results, the memory cell shown in this embodiment can be written with a write voltage of 5 to 14V.

本実施例では、基板上に有機メモリ素子を作製し、その有機メモリ素子に電気的にデータの書き込みを行ったときの電流電圧特性について図18を用いて説明する。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。また、図18(A)、(B)においては、横軸は有機メモリ素子に印加する電圧を示し、縦軸は有機メモリ素子に流れる電流値を示す。   In this example, current-voltage characteristics when an organic memory element is manufactured over a substrate and data is electrically written to the organic memory element will be described with reference to FIG. Here, writing was performed by applying a voltage to the organic memory element to short-circuit the organic memory element. In FIGS. 18A and 18B, the horizontal axis indicates the voltage applied to the organic memory element, and the vertical axis indicates the current value flowing through the organic memory element.

ここでは、ガラス基板上に、スパッタリング法により第1の導電層を形成し、第1の導電層上に蒸着法により有機化合物層を形成し、有機化合物層上に蒸着法により第2の導電層を形成して有機メモリ素子を形成した。ここで形成した有機メモリ素子の水平面における大きさは、20μm×20μmであった。   Here, a first conductive layer is formed on a glass substrate by a sputtering method, an organic compound layer is formed on the first conductive layer by an evaporation method, and a second conductive layer is formed on the organic compound layer by an evaporation method. To form an organic memory element. The size of the organic memory element formed here in the horizontal plane was 20 μm × 20 μm.

図18(A)に、第1の導電層をチタンを用いて形成し、有機化合物層をα−NPDを用いて形成し、第2の導電層をアルミニウムを用いて形成した有機メモリ素子の電流電圧特性を示す。なお、第1の導電層の厚さは100nmであり、有機化合物層の厚さは10nmであり、第2の導電層の厚さは200nmであった。   FIG. 18A shows a current of an organic memory element in which a first conductive layer is formed using titanium, an organic compound layer is formed using α-NPD, and a second conductive layer is formed using aluminum. The voltage characteristics are shown. Note that the thickness of the first conductive layer was 100 nm, the thickness of the organic compound layer was 10 nm, and the thickness of the second conductive layer was 200 nm.

図18(B)に、第1の導電層を、酸化珪素を含むITOを用いて形成し、有機化合物層を膜α−NPDを用いて形成し、第2の導電層をアルミニウムを用いて形成した有機メモリ素子の電流電圧特性を示す。なお、第1の導電層の厚さは110nmであり、有機化合物層の厚さは10nmであり、第2の導電層の厚さは200nmであった。   In FIG. 18B, the first conductive layer is formed using ITO containing silicon oxide, the organic compound layer is formed using the film α-NPD, and the second conductive layer is formed using aluminum. 1 shows current-voltage characteristics of the organic memory device. Note that the thickness of the first conductive layer was 110 nm, the thickness of the organic compound layer was 10 nm, and the thickness of the second conductive layer was 200 nm.

図18(A)において、プロット6011はデータを書き込む前の有機メモリ素子の電流電圧特性を示し、プロット6012はデータを書き込んだ直後の有機メモリ素子の電流電圧特性を示し、プロット6013は電気的にデータを書き込んだ有機メモリ素子に電圧を印加したときの電流電圧特性を示す。このときの書き込み電圧は8.29Vであり、そのときの書き込み電流は0.16mAであった。   In FIG. 18A, a plot 6011 shows the current-voltage characteristics of the organic memory element before data is written, a plot 6012 shows the current-voltage characteristics of the organic memory element immediately after the data is written, and a plot 6013 is electrically The current-voltage characteristic when a voltage is applied to the organic memory element in which data is written is shown. The writing voltage at this time was 8.29 V, and the writing current at that time was 0.16 mA.

図18(B)において、プロット6015は電気的にデータを書き込む前の有機メモリ素子の電流電圧特性を示し、プロット6016はデータを書き込んだ直後の有機メモリ素子の電流電圧特性を示し、プロット6017は電気的にデータを書き込んだ有機メモリ素子に電圧を印加したときの電流電圧特性を示す。このときの書き込み電圧は4.6Vであり、そのときの書き込み電流は0.24mAであった。このように、本発明で開示する有機メモリ素子は、低電圧で書き込みが可能であり、且つ書き込み時の電流値も小さい。従って、有機メモリ素子に書き込むための消費電力を抑制することが可能である。   In FIG. 18B, a plot 6015 shows the current-voltage characteristics of the organic memory element before data is electrically written, a plot 6016 shows the current-voltage characteristics of the organic memory element immediately after the data is written, and a plot 6017 shows The current-voltage characteristic when a voltage is applied to the organic memory element in which data is electrically written is shown. The write voltage at this time was 4.6 V, and the write current at that time was 0.24 mA. As described above, the organic memory element disclosed in the present invention can be written at a low voltage and has a small current value at the time of writing. Therefore, it is possible to suppress power consumption for writing to the organic memory element.

図18(A)及び図18(B)を比較すると、図18(A)に示されるように第1の導電層がチタン層で形成される有機メモリ素子は、ある電圧、この場合8.29Vまではほとんど電流が流れない。しかし、8.29Vより大きな電圧では、急激に有機メモリ素子の電流値が変化しデータの書き込みが行われるため、書き込み及び読み込みが行いやすいことがわかる。   18A and 18B are compared, an organic memory element in which the first conductive layer is formed of a titanium layer as shown in FIG. 18A has a certain voltage, in this case 8.29V. Until almost no current flows. However, when the voltage is higher than 8.29 V, the current value of the organic memory element changes abruptly and data is written, so that it is easy to write and read.

これに対し、酸化珪素を含むITOにより形成した第1の導電層を有する有機メモリ素子は、4.5V付近から徐々に電流が流れている。即ち、書込み前でも電流が流れている。また、書込み後のI−V曲線は直線的になっておらず、更にはチタンで第1の導電層を形成した有機メモリ素子の書込み後と比較して抵抗値が大きい。即ち、酸化珪素を含むITOにより形成した第1の導電層を有する有機メモリ素子は、書き込み前後の抵抗値の差が小さくメモリ特性が悪いといえる。   On the other hand, in the organic memory element having the first conductive layer formed of ITO containing silicon oxide, a current gradually flows from around 4.5V. That is, a current flows even before writing. Further, the IV curve after writing is not linear, and the resistance value is larger than that after writing of the organic memory element in which the first conductive layer is formed of titanium. That is, it can be said that the organic memory element having the first conductive layer formed of ITO containing silicon oxide has a small difference in resistance value before and after writing and poor memory characteristics.

以上のことから、メモリ特性に優れた素子を提供するためには、第1の導電層を金属層、代表的にはチタン層とすることが好ましい。   From the above, in order to provide an element having excellent memory characteristics, the first conductive layer is preferably a metal layer, typically a titanium layer.

本実施例では、有機メモリ素子の書き込み後の断面観測をTEM(Transmission−Electron−Microscope)にて行った結果に関して図面を参照して説明する。ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。   In this embodiment, the result of cross-sectional observation after writing of an organic memory element using TEM (Transmission-Electron-Microscope) will be described with reference to the drawings. Here, writing was performed by applying a voltage to the organic memory element to short-circuit the organic memory element.

まず、ガラス基板上に、スパッタリング法により厚さ110nmの第1の導電層を形成し、第1の導電層上に蒸着法により厚さ35nmの有機化合物層を形成し、有機化合物層上に蒸着法により厚さ270nmの第2の導電層を形成して有機メモリ素子を形成した。ここでは、第1の導電層を酸化珪素を含むITOで形成し、有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。なお、有機メモリ素子の水平面における大きさは2mm×2mmであった。   First, a first conductive layer having a thickness of 110 nm is formed on a glass substrate by a sputtering method, an organic compound layer having a thickness of 35 nm is formed on the first conductive layer by a vapor deposition method, and vapor deposition is performed on the organic compound layer. A second conductive layer having a thickness of 270 nm was formed by the method to form an organic memory element. Here, the first conductive layer is formed using ITO containing silicon oxide, the organic compound layer is formed using TPD, and the second conductive layer is formed using aluminum. The size of the organic memory element in the horizontal plane was 2 mm × 2 mm.

次に、当該有機メモリ素子に書き込み電圧を印加してデータを書き込んだ有機メモリ素子の断面をTEMにて観測した。なお、TEM用のサンプルの作製は、FIB(Focus−Ion−Beam)による加工をして、幅を約0.1μmに仕上げた。FIBは、30kVでGaイオン源を用いた。   Next, a cross section of the organic memory element in which data was written by applying a write voltage to the organic memory element was observed with a TEM. Note that the TEM sample was fabricated by FIB (Focus-Ion-Beam) and finished to a width of about 0.1 μm. FIB used a Ga ion source at 30 kV.

有機メモリ素子のデータ書き込み後における断面観測箇所の光学顕微鏡像を図19(A)に示し、図19(A)に対応する箇所の断面TEM像をそれぞれの図19(B)、図20(A)、(B)に示す。また、データ書き込み後における断面観測箇所の光学顕微鏡像を図21に示し、図21に対応する箇所の断面TEM像をそれぞれの図22(A)、(B)に示す。また、比較として書込み前の有機メモリ素子の断面TEM像を図23に示す。図23に示す有機化合物層の膜厚は34nmであった。また、図19(B)の倍率は、30000倍であり、図20(A)、(B)の倍率は、100000倍であり、図22(A)、(B)、図23の倍率は、200000倍である。   FIG. 19A shows an optical microscopic image of a cross-sectional observation location after writing data in the organic memory element, and cross-sectional TEM images of locations corresponding to FIG. 19A are respectively shown in FIGS. 19B and 20A. ) And (B). Further, FIG. 21 shows an optical microscope image of the cross-sectional observation location after data writing, and FIGS. 22A and 22B show cross-sectional TEM images of the location corresponding to FIG. For comparison, FIG. 23 shows a cross-sectional TEM image of the organic memory element before writing. The film thickness of the organic compound layer shown in FIG. 23 was 34 nm. Moreover, the magnification of FIG. 19 (B) is 30000 times, the magnification of FIG. 20 (A) and (B) is 100000 times, and the magnification of FIG. 22 (A), (B), and FIG. 200,000 times.

図23に示すように、書き込み前の有機化合物層の膜厚は均一であり、ここでは34nmである。図19(B)は、図19(A)のPoint(i)における断面のTEMの透過像を観察したものである。図19(A)に示したように有機メモリ素子をショートさせた後、有機メモリ素子の一部において突起物が多数みられる。その突起物部分を観測したものが、図19(B)である。図19(B)の右側にいくほど図19(A)にある突起物の中央付近にあたる。即ち、ショート後の有機メモリ素子における突起物は、有機メモリ素子の有機化合物層の厚さが変化したことが原因と判断できる。   As shown in FIG. 23, the film thickness of the organic compound layer before writing is uniform, and is 34 nm here. FIG. 19B is an observation of a TEM transmission image of a cross section at Point (i) in FIG. After the organic memory element is short-circuited as shown in FIG. 19A, many protrusions are observed in a part of the organic memory element. FIG. 19B shows the projection portion observed. The closer to the right side of FIG. 19 (B), the closer to the center of the protrusion in FIG. 19 (A). That is, it can be determined that the protrusion in the organic memory element after the short circuit is caused by a change in the thickness of the organic compound layer of the organic memory element.

また、図19(B)より倍率を高くして有機メモリ素子を観察したものを図20(A)、(B)に示す。なお、図20(A)及び(B)は異なる部分を観察した。図20(A)の左端部における有機化合物層の膜厚は90nmであり、図20(B)の左端部における有機化合物層の膜厚は15nmである。このように、データを書き込んだ有機メモリ素子の有機化合物層において、厚さが部分的に異なっており、電極間の距離が変化していることがわかる。   20A and 20B show the organic memory element observed at a higher magnification than that in FIG. In FIGS. 20A and 20B, different portions were observed. The film thickness of the organic compound layer at the left end in FIG. 20A is 90 nm, and the film thickness of the organic compound layer at the left end in FIG. 20B is 15 nm. Thus, it can be seen that the thickness of the organic compound layer of the organic memory element in which data is written is partially different, and the distance between the electrodes changes.

図20(A)に示してあるようにデータ書き込み後の有機メモリ素子における図19(A)の突起物は、有機メモリ素子に電圧を印加したときに有機メモリ素子の有機化合物層に膜厚の変化が生じたためと判断できる。図20(A)のように突起物部分から離れるほど有機化合物層の膜厚が薄くなっているため、その突起物間にあたる部分(図21のPoint(ii)参照)を観測したものが図22である。   As shown in FIG. 20A, the protrusion of FIG. 19A in the organic memory element after data writing has a thickness on the organic compound layer of the organic memory element when a voltage is applied to the organic memory element. It can be judged that a change has occurred. Since the film thickness of the organic compound layer is reduced as the distance from the protrusion portion increases as shown in FIG. 20A, the portion corresponding to the protrusions (see Point (ii) in FIG. 21) is observed in FIG. It is.

図22(A)、(B)に示したように書き込み電圧印加後に有機メモリ素子材料がショートするのは、有機化合物層が流動して第1の導電層と第2の導電層が接触したことによるとわかる。厳密に言えば、図22の断面TEM像からは、第1の導電層と第2の導電層の境界において有機化合物層の膜厚が少なくても5nm以下になっていると判断できる。   As shown in FIGS. 22A and 22B, the organic memory element material is short-circuited after the write voltage is applied because the organic compound layer flows and the first conductive layer and the second conductive layer are in contact with each other. I understand. Strictly speaking, it can be determined from the cross-sectional TEM image of FIG. 22 that the thickness of the organic compound layer is 5 nm or less at the boundary between the first conductive layer and the second conductive layer.

本実施例では、図27に示すような基板上に有機メモリ素子を作製した試料1〜試料6において、有機メモリ素子に電気的にデータの書き込みを行ったときの電流電圧特性の測定結果を図24〜26に示す。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。   In this example, in Sample 1 to Sample 6 in which an organic memory element was formed on a substrate as shown in FIG. 27, the measurement result of the current-voltage characteristics when data was electrically written to the organic memory element is shown. Shown in 24-26. Here, writing was performed by applying a voltage to the organic memory element to short-circuit the organic memory element.

図24〜26は、それぞれ、横軸が電圧、縦軸が電流密度値、丸印のプロットはデータを書き込む前の有機メモリ素子の電流電圧特性の測定結果、四角印のプロットはデータを書き込んだ後の、有機メモリ素子の電流電圧特性の測定結果を示す。また、試料1〜試料6の水平面における大きさは、2mm×2mmである。   24 to 26, the horizontal axis represents voltage, the vertical axis represents current density value, the circled plots indicate the measurement results of the current-voltage characteristics of the organic memory element before the data was written, and the squared plots represent the data written. The measurement result of the current voltage characteristic of an organic memory element later is shown. Moreover, the magnitude | size in the horizontal surface of the samples 1-6 is 2 mm x 2 mm.

試料1としては、第1の導電層、第1の有機化合物層、第2の導電層の順に積層した素子である。ここでは、図27(A)に示すように、第1の導電層を酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ50nmで形成した。試料1の電流電圧特性の測定結果を図24(A)に示す。   Sample 1 is an element in which a first conductive layer, a first organic compound layer, and a second conductive layer are stacked in this order. Here, as shown in FIG. 27A, the first conductive layer is formed of ITO containing silicon oxide, the first organic compound layer is formed of TPD, and the second conductive layer is formed of aluminum. . The first organic compound layer was formed with a thickness of 50 nm. The measurement result of the current-voltage characteristic of Sample 1 is shown in FIG.

また、試料2としては、第1の導電層、第1の有機化合物層、第2の導電層の順に積層した素子である。ここでは、図27(B)に示すように、第1の導電層を酸化珪素を含むITOで形成し、第1の有機化合物層を、2,3,5,6−テトラフルオロ−7,7,8,8,−テトラシアノキノジメンタン(F4−TCNQと略称されることがある)を添加したTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ50nmで、F4−TCNQを0.01wt%添加して形成した。試料2の電流電圧特性の測定結果を図24(B)に示す。   Sample 2 is an element in which a first conductive layer, a first organic compound layer, and a second conductive layer are stacked in this order. Here, as shown in FIG. 27B, the first conductive layer is formed of ITO containing silicon oxide, and the first organic compound layer is formed of 2,3,5,6-tetrafluoro-7,7. , 8,8, -tetracyanoquinodimentane (sometimes abbreviated as F4-TCNQ), and the second conductive layer was formed of aluminum. The first organic compound layer was formed to a thickness of 50 nm by adding 0.01 wt% of F4-TCNQ. The measurement result of the current-voltage characteristic of Sample 2 is shown in FIG.

また、試料3としては、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。ここでは、図27(C)に示すように、第1の導電層を酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の有機化合物層をF4−TCNQで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ50nmで形成し、第2の有機化合物層を厚さ1nmで形成した。試料3の電流電圧特性の測定結果を図25(A)に示す。   Sample 3 is an element in which a first conductive layer, a first organic compound layer, a second organic compound layer, and a second conductive layer are stacked in this order. Here, as shown in FIG. 27C, the first conductive layer is formed of ITO containing silicon oxide, the first organic compound layer is formed of TPD, and the second organic compound layer is formed of F4-TCNQ. And the second conductive layer was formed of aluminum. In addition, the first organic compound layer was formed with a thickness of 50 nm, and the second organic compound layer was formed with a thickness of 1 nm. The measurement result of the current-voltage characteristics of Sample 3 is shown in FIG.

また、試料4としては、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。ここでは、図27(D)に示すように、第1の導電層を酸化珪素を含むITOで形成し、第1の有機化合物層をF4−TCNQで形成し、第2の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ1nmで形成し、第2の有機化合物層を厚さ50nmで形成した。試料4の電流電圧特性の測定結果を図25(B)に示す。   Sample 4 is an element in which a first conductive layer, a first organic compound layer, a second organic compound layer, and a second conductive layer are stacked in this order. Here, as illustrated in FIG. 27D, the first conductive layer is formed using ITO containing silicon oxide, the first organic compound layer is formed using F4-TCNQ, and the second organic compound layer is formed using TPD. And the second conductive layer was formed of aluminum. In addition, the first organic compound layer was formed with a thickness of 1 nm, and the second organic compound layer was formed with a thickness of 50 nm. The measurement result of the current-voltage characteristics of Sample 4 is shown in FIG.

また、試料5としては、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。ここでは、図27(E)に示すように、第1の導電層を酸化珪素を含むITOで形成し、第1の有機化合物層を、F4−TCNQを添加したTPDで形成し、第2の有機化合物層をTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ40nmで、F4−TCNQを0.01wt%添加して形成した。また、第2の有機化合物層を厚さ40nmで形成した。試料5の電流電圧特性の測定結果を図26(A)に示す。   Sample 5 is an element in which a first conductive layer, a first organic compound layer, a second organic compound layer, and a second conductive layer are stacked in this order. Here, as shown in FIG. 27E, the first conductive layer is formed of ITO containing silicon oxide, the first organic compound layer is formed of TPD to which F4-TCNQ is added, and the second The organic compound layer was formed with TPD, and the second conductive layer was formed with aluminum. In addition, the first organic compound layer was formed to a thickness of 40 nm by adding 0.01 wt% of F4-TCNQ. The second organic compound layer was formed with a thickness of 40 nm. The measurement result of the current-voltage characteristics of Sample 5 is shown in FIG.

また、試料6としては、第1の導電層、第1の有機化合物層、第2の有機化合物層、第2の導電層の順に積層した素子である。ここでは、図27(F)に示すように、第1の導電層を酸化珪素を含むITOで形成し、第1の有機化合物層をTPDで形成し、第2の有機化合物層をF4−TCNQを添加したTPDで形成し、第2の導電層をアルミニウムで形成した。また、第1の有機化合物層を厚さ40nmで形成した。また、第2の有機化合物層を厚さ10nmで、F4−TCNQを0.01wt%添加して形成した。試料6の電流電圧特性の測定結果を図26(B)に示す。   Sample 6 is an element in which a first conductive layer, a first organic compound layer, a second organic compound layer, and a second conductive layer are stacked in this order. Here, as shown in FIG. 27F, the first conductive layer is formed of ITO containing silicon oxide, the first organic compound layer is formed of TPD, and the second organic compound layer is formed of F4-TCNQ. And the second conductive layer was formed of aluminum. The first organic compound layer was formed with a thickness of 40 nm. The second organic compound layer was formed to a thickness of 10 nm and 0.01 wt% of F4-TCNQ was added. The measurement result of the current-voltage characteristics of Sample 6 is shown in FIG.

図24〜26に示す実験結果からも、試料1〜試料6において、データの書き込み前と、有機メモリ素子の短絡前後で、有機メモリ素子の電流電圧特性に大きな変化がみられる。また、これらの試料の有機メモリ素子において、各有機メモリ素子が短絡する電圧にも再現性があり、誤差は0.1V以内であった。   Also from the experimental results shown in FIGS. 24 to 26, in Samples 1 to 6, there are significant changes in the current-voltage characteristics of the organic memory element before data writing and before and after the short circuit of the organic memory element. Moreover, in the organic memory elements of these samples, the voltage at which each organic memory element is short-circuited was also reproducible, and the error was within 0.1V.

次に、試料1〜試料6の書き込み電圧、及び書き込み前後の特性を表1に示す。
Next, Table 1 shows the writing voltage of Sample 1 to Sample 6 and the characteristics before and after writing.

表1において、書き込み電圧(V)は、各有機メモリ素子が短絡するときの印加電圧を示す。また、R(1V)は、書き込み後の有機メモリ素子に電圧を1V印加したときの電流密度を、書き込み前の有機メモリ素子に電圧を1V印加したときの電流密度で除算した値である。同様に、R(3V)は、書き込み後の有機メモリ素子に電圧を3V印加した時の電流密度を、書き込み前の有機メモリ素子に3V印加した時の電流密度で除算した値である。即ち、有機メモリ素子の書き込み前後における電流密度の変化を示す。印加電圧が3Vの場合と比較して1V印加した場合、有機メモリ素子の書き込み前と書き込み後の電流密度の変化は10の4乗以上と大きいことが分かる。   In Table 1, a write voltage (V) indicates an applied voltage when each organic memory element is short-circuited. R (1V) is a value obtained by dividing the current density when 1 V is applied to the organic memory element after writing by the current density when 1 V is applied to the organic memory element before writing. Similarly, R (3 V) is a value obtained by dividing the current density when a voltage of 3 V is applied to the organic memory element after writing by the current density when 3 V is applied to the organic memory element before writing. That is, the current density changes before and after writing in the organic memory element. It can be seen that when 1 V is applied as compared with the case where the applied voltage is 3 V, the change in current density before and after writing of the organic memory element is as large as 10 4 or more.

本実施例では、可撓性を有する半導体装置について図28、図29を用いて説明する。   In this embodiment, a flexible semiconductor device is described with reference to FIGS.

図28(A)に示すように、ガラス基板6101上にプラズマCVD法により膜厚100nmのSiON膜6102を成膜した。次に、剥離層として、スパッタリング法により膜厚30nmのタングステン膜6103を成膜した。次に、剥離層であるタングステン膜6103に接してスパッタリング法により膜厚200nmのSiO膜6104を成膜した。プラズマCVD法により膜厚50nmのSiNO膜6105、膜厚100nmのSiON膜6106、膜厚66nmの非晶質珪素膜(図示せず)を連続的に成膜した。 As shown in FIG. 28A, a 100 nm thick SiON film 6102 was formed on a glass substrate 6101 by plasma CVD. Next, a tungsten film 6103 having a thickness of 30 nm was formed as the separation layer by a sputtering method. Next, a 200 nm-thick SiO 2 film 6104 was formed in contact with the tungsten film 6103 which is a separation layer by a sputtering method. A 50 nm thick SiNO film 6105, a 100 nm thick SiON film 6106, and a 66 nm thick amorphous silicon film (not shown) were successively formed by plasma CVD.

次に、電気炉でガラス基板6101を550度で4時間加熱した。当該加熱により、剥離層であるタングステン膜6103とSiO膜6104膜の界面において、酸化タングステン層(図示せず。)が形成された。また、非晶質珪素膜が結晶化され、結晶性珪素膜が形成された。 Next, the glass substrate 6101 was heated at 550 degrees for 4 hours with an electric furnace. By the heating, a tungsten oxide layer (not shown) was formed at the interface between the tungsten film 6103 and the SiO 2 film 6104 film which are peeling layers. In addition, the amorphous silicon film was crystallized to form a crystalline silicon film.

次に結晶性珪素膜をドライエッチングした後、スパッタリング法により膜厚60nmのTi膜、膜厚40nmのTiN膜、膜厚40nmのAl膜、膜厚60nmのTi膜、膜厚40nmのTiN膜が積層された導電層を形成した。次に、フォトリソグラフィー工程によりレジストマスクを形成し、レジストマスクを保護膜として導電層をエッチングして配線6107を形成した。   Next, after dry etching the crystalline silicon film, a Ti film having a thickness of 60 nm, a TiN film having a thickness of 40 nm, an Al film having a thickness of 40 nm, a Ti film having a thickness of 60 nm, and a TiN film having a thickness of 40 nm are formed by sputtering. A laminated conductive layer was formed. Next, a resist mask was formed by a photolithography process, and the conductive layer was etched using the resist mask as a protective film, whereby a wiring 6107 was formed.

次に、配線6107及びSiON膜6106上にスパッタリング法により膜厚100nmのTi膜を成膜した。次に、フォトリソグラフィー工程によりレジストマスクを形成し、レジストマスクを保護膜としてHFを用いたウエットエッチング法によりTi膜をエッチングして第1の導電層6108を形成した。   Next, a Ti film having a thickness of 100 nm was formed on the wiring 6107 and the SiON film 6106 by sputtering. Next, a resist mask was formed by a photolithography process, and the Ti film was etched by a wet etching method using HF using the resist mask as a protective film, whereby a first conductive layer 6108 was formed.

次に、感光性樹脂を塗布し焼成して膜厚1.5μmのポリイミド層を形成した後、露光及び現像して第1の導電層6108の端部を覆う絶縁層6109を形成した。このとき、第1の導電層6108の一部を露出した。次に、絶縁層6109及び露出された第1の導電層6108上に、蒸着法により厚さ30nmの有機化合物層6110を形成した。ここでは、有機化合物層をNPBを用いて形成した。次に、蒸着法により厚さ200nmの第2の導電層6111を形成した。ここでは、第2の導電層6111をアルミニウムを用いて形成した。   Next, a photosensitive resin was applied and baked to form a polyimide layer with a thickness of 1.5 μm, and then exposed and developed to form an insulating layer 6109 covering the end portion of the first conductive layer 6108. At this time, part of the first conductive layer 6108 was exposed. Next, an organic compound layer 6110 having a thickness of 30 nm was formed over the insulating layer 6109 and the exposed first conductive layer 6108 by an evaporation method. Here, the organic compound layer was formed using NPB. Next, a second conductive layer 6111 having a thickness of 200 nm was formed by an evaporation method. Here, the second conductive layer 6111 is formed using aluminum.

次に、エポキシ樹脂を塗布した後、110℃で30分焼成した。次に、エポキシ樹脂表面に可撓性フィルム6113を貼り付けた。次に、ガラス基板6101に粘着テープを貼り付けた。次に、120〜150度加熱して可撓性フィルム6113をエポキシ樹脂に接着させた。次に、ガラス基板6101を平坦部表面上に配置し、粘着性のあるローラーを可撓性フィルム6113表面に圧着させ、剥離層であるタングステン膜6103とSiO膜6104の界面(図28(A)の矢印6114)で有機メモリ素子を有する層を剥離した(図28(B)参照。)。 Next, after applying an epoxy resin, it was baked at 110 ° C. for 30 minutes. Next, a flexible film 6113 was attached to the epoxy resin surface. Next, an adhesive tape was attached to the glass substrate 6101. Next, the flexible film 6113 was bonded to the epoxy resin by heating at 120 to 150 degrees. Next, the glass substrate 6101 is placed on the surface of the flat portion, and an adhesive roller is pressed against the surface of the flexible film 6113, so that the interface between the tungsten film 6103 and the SiO 2 film 6104 which is a release layer (FIG. 28A The layer having the organic memory element was peeled off by an arrow 6114) (see FIG. 28B).

このときのガラス基板6101から剥離された有機メモリ素子の写真及びその模式図を図29に示す。   FIG. 29 shows a photograph of the organic memory element peeled from the glass substrate 6101 at this time and a schematic diagram thereof.

図29(A)は、可撓性フィルム6113上に形成される有機メモリ素子を、有機メモリ素子側、即ちSiO6104側から撮影した写真である。図29(B)は、図29(A)の模式図である。可撓性フィルム6113上に第2の導電層6111、絶縁層6109、第1の導電層6108が積層され、第1の導電層6108に接続する配線6107が形成される。なお、絶縁層6109及び第2の導電層6111表面に形成される有機化合物層6110を破線で示した。有機化合物層6110は着色しておらず、また膜厚も薄いため、図29(A)及び(C)では目視では確認できない。 FIG. 29A is a photograph of the organic memory element formed over the flexible film 6113 taken from the organic memory element side, that is, the SiO 2 6104 side. FIG. 29B is a schematic diagram of FIG. A second conductive layer 6111, an insulating layer 6109, and a first conductive layer 6108 are stacked over the flexible film 6113, and a wiring 6107 connected to the first conductive layer 6108 is formed. Note that the organic compound layer 6110 formed on the surfaces of the insulating layer 6109 and the second conductive layer 6111 is indicated by a broken line. Since the organic compound layer 6110 is not colored and has a small thickness, it cannot be visually confirmed in FIGS.

図29(C)は、図29(A)に示す有機メモリ素子を可撓性フィルム6113側から撮影した写真である。   FIG. 29C is a photograph of the organic memory element shown in FIG. 29A taken from the flexible film 6113 side.

以上のように、可撓性フィルム上に有機メモリ素子を設けた可撓性を有する半導体装置(記憶装置、メモリ)を作製することができた。   As described above, a flexible semiconductor device (storage device, memory) in which an organic memory element was provided over a flexible film could be manufactured.

本実施例では、有機メモリ素子の第1の導電層と第2の導電層に電圧を印加し、有機メモリ素子を絶縁化して書き込みを行ったときの有機メモリ素子の電流電圧特性の測定結果を図30に示す。   In the present embodiment, the measurement result of the current-voltage characteristics of the organic memory element when writing is performed by applying a voltage to the first conductive layer and the second conductive layer of the organic memory element and insulating the organic memory element. As shown in FIG.

ガラス基板上に、スパッタリング法により第1の導電層を形成し、第1の導電層表面をポリビニルアルコール系の多孔質体で拭浄して表面のゴミを除去した後、第1の導電層上に蒸着法により厚さ20nmの有機化合物層を形成し、有機化合物層上に蒸着法により厚さ200nmの第2の導電層を形成して有機メモリ素子を形成した。ここでは、第1の導電層をチタンで形成し、有機化合物層をAlqで形成し、第2の導電層をアルミニウムで形成した。この後、エポキシ樹脂を塗布し加熱して有機メモリ素子を封止した。このときの有機メモリ素子の水平面における大きさを、5μm×5μmとした。 A first conductive layer is formed on a glass substrate by a sputtering method, and the surface of the first conductive layer is wiped with a polyvinyl alcohol-based porous material to remove dust on the surface. An organic compound layer having a thickness of 20 nm was formed on the organic compound layer, and a second conductive layer having a thickness of 200 nm was formed on the organic compound layer by a vapor deposition method to form an organic memory element. Here, the first conductive layer was formed of titanium, the organic compound layer was formed of Alq 3 , and the second conductive layer was formed of aluminum. Thereafter, an epoxy resin was applied and heated to seal the organic memory element. At this time, the size of the organic memory element in the horizontal plane was set to 5 μm × 5 μm.

図30は、横軸が電圧、縦軸が電流値を示し、プロット6301はデータを書き込む前の有機メモリ素子の電流電圧特性の測定結果を示し、プロット6302は書き込んだ直後の有機メモリ素子の電流電圧特性の測定結果を示す。このときの書込み電圧は12Vであり、書込み電流値は5×10−4μAであった。また、書込み直後の電流値は5×10−12〜3×10−11μAであり、書き込み直後の電流値が減少している。このことから、電圧を印加することで、データを書き込むことが可能である。また、有機メモリ素子の電流値の変化を読み取ることによりデータを読み込むことが可能である。 In FIG. 30, the horizontal axis indicates voltage, the vertical axis indicates current value, the plot 6301 indicates the measurement result of the current-voltage characteristics of the organic memory element before writing data, and the plot 6302 indicates the current of the organic memory element immediately after writing. The measurement result of a voltage characteristic is shown. The write voltage at this time was 12V, and the write current value was 5 × 10 −4 μA. Further, the current value immediately after writing is 5 × 10 −12 to 3 × 10 −11 μA, and the current value immediately after writing is decreased. Thus, data can be written by applying a voltage. In addition, data can be read by reading a change in the current value of the organic memory element.

本発明の半導体装置およびその駆動方法を説明する図。8A and 8B illustrate a semiconductor device and a driving method thereof according to the present invention. 本発明の半導体装置およびその駆動方法を説明する図。8A and 8B illustrate a semiconductor device and a driving method thereof according to the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置の作製工程の一例を示す図。8A and 8B illustrate an example of a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置の使用形態を説明する図。8A and 8B illustrate usage patterns of a semiconductor device of the present invention. 本発明の半導体装置の使用形態を説明する図。8A and 8B illustrate usage patterns of a semiconductor device of the present invention. 本発明の半導体装置およびその駆動方法を説明する図。8A and 8B illustrate a semiconductor device and a driving method thereof according to the present invention. 本発明の半導体装置およびその駆動方法を説明する図。8A and 8B illustrate a semiconductor device and a driving method thereof according to the present invention. 本発明の半導体装置およびその駆動方法を説明する図。8A and 8B illustrate a semiconductor device and a driving method thereof according to the present invention. 本発明のレーザ照射装置の一例を示す図。The figure which shows an example of the laser irradiation apparatus of this invention. 本発明の半導体装置における有機メモリ素子の電流電圧特性の測定図。FIG. 6 is a measurement diagram of current-voltage characteristics of an organic memory element in a semiconductor device of the present invention. 本発明の半導体装置における有機メモリ素子の電流電圧特性の測定図。FIG. 6 is a measurement diagram of current-voltage characteristics of an organic memory element in a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置の光学顕微鏡像。3 is an optical microscope image of the semiconductor device of the present invention. 本発明の半導体装置の書き込み特性を示す図。FIG. 9 shows writing characteristics of the semiconductor device of the present invention. 本発明の半導体装置の電流−電圧特性を示す図。FIG. 13 shows current-voltage characteristics of a semiconductor device of the present invention. 本発明の有機メモリ素子のデータ書き込み後における光学顕微鏡像および断面TEM像。The optical microscope image and cross-sectional TEM image after the data writing of the organic memory element of this invention. 本発明の有機メモリ素子のデータ書き込み後における断面TEM像。The cross-sectional TEM image after the data writing of the organic memory element of this invention. 本発明の有機メモリ素子のデータ書き込み後における光学顕微鏡像。The optical microscope image after the data writing of the organic memory element of this invention. 本発明の有機メモリ素子のデータ書き込み後における断面TEM像。The cross-sectional TEM image after the data writing of the organic memory element of this invention. 本発明の有機メモリ素子のデータ書き込み前における断面TEM像。The cross-sectional TEM image before the data writing of the organic memory element of this invention. 本発明の有機メモリ素子の電流電圧特性を示す図。The figure which shows the current-voltage characteristic of the organic memory element of this invention. 本発明の有機メモリ素子の電流電圧特性を示す図。The figure which shows the current-voltage characteristic of the organic memory element of this invention. 本発明の有機メモリ素子の電流電圧特性を示す図。The figure which shows the current-voltage characteristic of the organic memory element of this invention. 本発明の有機メモリ素子の構造の一例を示す図。The figure which shows an example of the structure of the organic memory element of this invention. 本発明の半導体装置を説明する図4A and 4B illustrate a semiconductor device of the present invention. 本発明の半導体装置を説明する図4A and 4B illustrate a semiconductor device of the present invention. 本発明の有機メモリ素子の電流−電圧特性を示す図。The figure which shows the current-voltage characteristic of the organic memory element of this invention.

符号の説明Explanation of symbols

11 電源回路
12 クロック発生回路
13 データ復調/変調回路
14 制御回路
15 インターフェイス回路
16 メモリ
17 データバス
18 アンテナ
19 リーダ/ライタ
20 半導体装置
21 メモリセル
22 メモリセルアレイ
23 デコーダ
24 デコーダ
25 セレクタ
26 読み出し/書き込み回路
27 第1の導電層
28 第2の導電層
29 有機化合物層
30 基板
31 可撓性基板
32 レーザ光照射手段
33 絶縁層
34 絶縁層
35 素子群
36 基板
37 端子部
38 基板
39 導電性粒子
40 樹脂
42 基板
43 フレキシブル基板
44 半導体層
45 半導体層
46 抵抗素子
47 差動増幅器



Reference Signs List 11 power supply circuit 12 clock generation circuit 13 data demodulation / modulation circuit 14 control circuit 15 interface circuit 16 memory 17 data bus 18 antenna 19 reader / writer 20 semiconductor device 21 memory cell 22 memory cell array 23 decoder 24 decoder 25 selector 26 read / write circuit 27 First conductive layer 28 Second conductive layer 29 Organic compound layer 30 Substrate 31 Flexible substrate 32 Laser light irradiation means 33 Insulating layer 34 Insulating layer 35 Element group 36 Substrate 37 Terminal portion 38 Substrate 39 Conductive particle 40 Resin 42 Substrate 43 Flexible substrate 44 Semiconductor layer 45 Semiconductor layer 46 Resistive element 47 Differential amplifier



Claims (4)

一対の導電層の間に設けられた有機化合物層を有するメモリ素子を有し、
前記有機化合物層は、光を照射することで電気抵抗が不可逆的に変化する機能を有し、
前記有機化合物層は、光酸発生剤が含まれた共役高分子を有していることを特徴とする半導体装置。
Having a memory element having an organic compound layer provided between a pair of conductive layers;
The organic compound layer has a function of irreversibly changing the electrical resistance when irradiated with light ,
The organic compound layer includes a conjugated polymer containing a photoacid generator .
ビット線と、ワード線と、メモリ素子とを有し、
前記メモリ素子は、前記ビット線を構成する第1の導電層と、有機化合物層と、前記ワード線を構成する第2の導電層との積層構造を有し、
前記有機化合物層は、光を照射することで電気抵抗が不可逆的に変化する機能を有し、
前記有機化合物層は、光酸発生剤が含まれた共役高分子を有していることを特徴とする半導体装置。
A bit line, a word line, and a memory element;
The memory element has a stacked structure of a first conductive layer constituting the bit line, an organic compound layer, and a second conductive layer constituting the word line,
The organic compound layer has a function of irreversibly changing the electrical resistance when irradiated with light ,
The organic compound layer includes a conjugated polymer containing a photoacid generator .
ビット線と、ワード線と、メモリ素子と、トランジスタとを有し、
前記メモリ素子は、第1の導電層と、有機化合物層と、第2の導電層との積層構造を有し、
前記トランジスタのゲートは、前記ワード線に電気的に接続されており、
前記トランジスタのソース又はドレインの一方は、前記ビット線に電気的に接続されており、
前記トランジスタのソース又はドレインの他方は、前記第1の導電層に電気的に接続されており、
前記有機化合物層は、光を照射することで電気抵抗が不可逆的に変化する機能を有し、
前記有機化合物層は、光酸発生剤が含まれた共役高分子を有していることを特徴とする半導体装置。
A bit line, a word line, a memory element, and a transistor;
The memory element has a stacked structure of a first conductive layer, an organic compound layer, and a second conductive layer,
A gate of the transistor is electrically connected to the word line;
One of the source or drain of the transistor is electrically connected to the bit line,
The other of the source and the drain of the transistor is electrically connected to the first conductive layer,
The organic compound layer has a function of irreversibly changing the electrical resistance when irradiated with light ,
The organic compound layer includes a conjugated polymer containing a photoacid generator .
請求項2又は請求項3において、
アンテナとして機能する導電層を有し、
前記アンテナとして機能する導電層は、前記ワード線又は前記ビット線と同一の層に設けられていることを特徴とする半導体装置。
Oite to claim 2 or claim 3,
Having a conductive layer that functions as an antenna;
The conductive device functioning as the antenna is provided in the same layer as the word line or the bit line.
JP2005302175A 2004-10-18 2005-10-17 Semiconductor device Expired - Fee Related JP5019737B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005302175A JP5019737B2 (en) 2004-10-18 2005-10-17 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004303595 2004-10-18
JP2004303595 2004-10-18
JP2005302175A JP5019737B2 (en) 2004-10-18 2005-10-17 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2006148080A JP2006148080A (en) 2006-06-08
JP2006148080A5 JP2006148080A5 (en) 2008-12-18
JP5019737B2 true JP5019737B2 (en) 2012-09-05

Family

ID=36202988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005302175A Expired - Fee Related JP5019737B2 (en) 2004-10-18 2005-10-17 Semiconductor device

Country Status (7)

Country Link
US (3) US7499305B2 (en)
EP (2) EP1812893A4 (en)
JP (1) JP5019737B2 (en)
KR (3) KR20140015128A (en)
CN (2) CN100557813C (en)
TW (2) TWI472071B (en)
WO (1) WO2006043573A1 (en)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044624A (en) 2004-10-22 2007-09-26 株式会社半导体能源研究所 Semiconductor device
WO2006043687A1 (en) 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1810334B1 (en) 2004-11-11 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing a Semiconductor Device
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2006085633A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
KR101322747B1 (en) 2005-03-25 2013-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and electronic appliance
US7926726B2 (en) * 2005-03-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Survey method and survey system
TWI467702B (en) 2005-03-28 2015-01-01 Semiconductor Energy Lab Memory device and manufacturing method the same
US8288197B2 (en) * 2005-04-27 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
EP1717862A3 (en) 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7700984B2 (en) 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
WO2006129739A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7905397B2 (en) * 2005-06-01 2011-03-15 Semiconductor Energy Laboratory Co., Ltd. Data management method and data management system
KR101369864B1 (en) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US7684781B2 (en) 2005-11-25 2010-03-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7912439B2 (en) 2005-11-25 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
WO2007088795A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of memory element, laser irradiation apparatus, and laser irradiation method
US8580700B2 (en) * 2006-02-17 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101401209B (en) * 2006-03-10 2011-05-25 株式会社半导体能源研究所 Memory element and semiconductor device
JP5230119B2 (en) * 2006-04-28 2013-07-10 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method thereof
US7551471B2 (en) * 2006-04-28 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
EP1850378A3 (en) * 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
US7923719B2 (en) 2006-04-28 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device wherein wiring contact is made through an opening in an organic compound layer
US7719001B2 (en) 2006-06-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with metal oxides and an organic compound
EP1883109B1 (en) 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7988057B2 (en) * 2006-11-28 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
CN101529596B (en) 2006-11-29 2011-12-14 株式会社半导体能源研究所 Device, and method for manufacturing the same
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
DE102007030308A1 (en) * 2007-06-29 2009-01-02 Printed Systems Gmbh Method for producing a memory structure
EP2107571B1 (en) 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
KR20120081231A (en) * 2008-05-16 2012-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting element, and lighting apparatus
JP4727702B2 (en) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ Liquid crystal display device and manufacturing method thereof
US8593255B2 (en) * 2009-04-24 2013-11-26 Nokia Corporation Method and apparatus for providing user interaction via transponders
GB2470006B (en) 2009-05-05 2012-05-23 Cambridge Display Tech Ltd Device and method of forming a device
US8469271B2 (en) 2009-10-22 2013-06-25 Intellipaper, Llc Electronic storage devices, programming methods, and device manufacturing methods
US8523071B2 (en) 2009-10-22 2013-09-03 Intellipaper, Llc Electronic assemblies and methods of forming electronic assemblies
US8469280B2 (en) 2009-10-22 2013-06-25 Intellipaper, Llc Programming devices and programming methods
WO2011127183A2 (en) * 2010-04-07 2011-10-13 Intellipaper , Llc Memomy programming methods and memory programming devices
KR101290003B1 (en) * 2011-08-31 2013-07-31 한국과학기술원 Manufacturing method for flexible memory device and flexible memory device manufactured by the same
US8947903B2 (en) 2011-07-07 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory chip with more than one type of memory cell
CN102761793B (en) * 2012-06-12 2014-10-29 烽火通信科技股份有限公司 Matrix eID bus circuit
RU2702271C2 (en) * 2015-06-10 2019-10-07 Тосиба Мемори Корпорейшн Memory device with change of resistance
KR101720867B1 (en) * 2015-07-17 2017-03-28 국민대학교산학협력단 Non-volatile memory device based on variable resistance
KR101720868B1 (en) * 2015-07-18 2017-03-28 국민대학교산학협력단 Non-volatile memory device using variable resistance
CZ307127B6 (en) * 2016-07-25 2018-01-24 Vysoké Učení Technické V Brně A radiofrequency identifier tunable by dielectric inserts
CN107884732A (en) * 2016-09-30 2018-04-06 西门子(深圳)磁共振有限公司 MR imaging apparatus, radio-frequency coil and its manufacture method
CN109307964B (en) * 2017-07-28 2021-09-10 京东方科技集团股份有限公司 Broken line repairing method, substrate and display device
CN110632668B (en) * 2019-10-14 2024-05-17 厦门顶尖电子有限公司 Electronic price tag positioning method, electronic price tag assembly and system

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833894A (en) * 1973-06-20 1974-09-03 Ibm Organic memory device
JPH02239664A (en) * 1989-03-13 1990-09-21 Olympus Optical Co Ltd Electric memory
US5375250A (en) * 1992-07-13 1994-12-20 Van Den Heuvel; Raymond C. Method of intelligent computing and neural-like processing of time and space functions
US5528222A (en) 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
US6340588B1 (en) * 1995-04-25 2002-01-22 Discovery Partners International, Inc. Matrices with memories
WO1997030445A1 (en) 1996-02-16 1997-08-21 Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
TW317643B (en) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
NO972803D0 (en) 1997-06-17 1997-06-17 Opticom As Electrically addressable logic device, method of electrically addressing the same and use of device and method
US6337492B1 (en) * 1997-07-11 2002-01-08 Emagin Corporation Serially-connected organic light emitting diode stack having conductors sandwiching each light emitting layer
US6396208B1 (en) * 1998-01-27 2002-05-28 Nec Corporation Organic electroluminescent device and its manufacturing process
US6812182B2 (en) * 1998-10-23 2004-11-02 Albemarle Corporation Compositions formed from hydroxyaluminoxane and their use as catalyst components
CA2372707C (en) 1999-07-02 2014-12-09 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and method of their manufacture
JP3622598B2 (en) * 1999-10-25 2005-02-23 セイコーエプソン株式会社 Method for manufacturing nonvolatile memory element
US6478229B1 (en) * 2000-03-14 2002-11-12 Harvey Epstein Packaging tape with radio frequency identification technology
JP2001345431A (en) * 2000-05-31 2001-12-14 Japan Science & Technology Corp Organic ferroelectric thin film and semiconductor device
JP3843703B2 (en) 2000-06-13 2006-11-08 富士ゼロックス株式会社 Optical writable recording and display device
DE10045192A1 (en) 2000-09-13 2002-04-04 Siemens Ag Organic data storage, RFID tag with organic data storage, use of an organic data storage
EP1344223A4 (en) * 2000-10-31 2005-05-25 Univ California Organic bistable device and organic memory cells
JP4329287B2 (en) 2000-12-27 2009-09-09 三菱マテリアル株式会社 PLZT or PZT ferroelectric thin film, composition for forming the same and method for forming the same
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6552409B2 (en) 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays
JP2003007982A (en) * 2001-06-22 2003-01-10 Nec Corp Magnetic storage device and method of designing the same
US6872472B2 (en) * 2002-02-15 2005-03-29 Eastman Kodak Company Providing an organic electroluminescent device having stacked electroluminescent units
JP2003257506A (en) 2002-02-27 2003-09-12 Fuji Photo Film Co Ltd Electrolyte composition, photoelectric transducer and photoelectric cell
US6683322B2 (en) * 2002-03-01 2004-01-27 Hewlett-Packard Development Company, L.P. Flexible hybrid memory element
US7204425B2 (en) * 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
JP3940014B2 (en) * 2002-03-29 2007-07-04 富士通株式会社 Semiconductor integrated circuit, wireless tag, and contactless IC card
KR100437458B1 (en) * 2002-05-07 2004-06-23 삼성전자주식회사 Phase change memory cells and methods of fabricating the same
JP4539007B2 (en) * 2002-05-09 2010-09-08 日本電気株式会社 Semiconductor memory device
US6813182B2 (en) * 2002-05-31 2004-11-02 Hewlett-Packard Development Company, L.P. Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004047791A (en) 2002-07-12 2004-02-12 Pioneer Electronic Corp Organic thin film switching memory element and memory device
JP2004128471A (en) * 2002-08-07 2004-04-22 Canon Inc Nonvolatile memory device
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6870183B2 (en) 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US6963307B2 (en) * 2002-11-19 2005-11-08 Farrokh Mohamadi Inductively-coupled antenna array
US7358848B2 (en) * 2002-11-19 2008-04-15 Farrokh Mohamadi Wireless remote sensor
US6944052B2 (en) * 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
US7220985B2 (en) 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
JP4089544B2 (en) * 2002-12-11 2008-05-28 ソニー株式会社 Display device and manufacturing method of display device
JP4393859B2 (en) * 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 Method for producing recording medium
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US6873219B2 (en) * 2003-01-28 2005-03-29 Hewlett-Packard Development Company, L.P. Printed circuit board noise attenuation using lossy conductors
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4496712B2 (en) 2003-03-31 2010-07-07 セイコーエプソン株式会社 Fuel cell
US6977389B2 (en) * 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
TWI227031B (en) * 2003-06-20 2005-01-21 Au Optronics Corp A capacitor structure
US6803267B1 (en) * 2003-07-07 2004-10-12 Advanced Micro Devices, Inc. Silicon containing material for patterning polymeric memory element
US7050326B2 (en) * 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
DE10355561A1 (en) * 2003-11-28 2005-06-30 Infineon Technologies Ag Semiconductor device with nonvolatile memories
JP2005183619A (en) * 2003-12-18 2005-07-07 Canon Inc Non-volatile memory device
WO2005096380A1 (en) 2004-04-02 2005-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CN101044624A (en) * 2004-10-22 2007-09-26 株式会社半导体能源研究所 Semiconductor device
WO2006043687A1 (en) 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7688624B2 (en) 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8188461B2 (en) * 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device

Also Published As

Publication number Publication date
CN101676931B (en) 2012-06-27
EP2348460B1 (en) 2014-04-23
TWI472071B (en) 2015-02-01
CN101044623A (en) 2007-09-26
CN100557813C (en) 2009-11-04
US7499305B2 (en) 2009-03-03
JP2006148080A (en) 2006-06-08
US8223531B2 (en) 2012-07-17
KR101164437B1 (en) 2012-07-13
KR20140015128A (en) 2014-02-06
US8089799B2 (en) 2012-01-03
US20110227137A1 (en) 2011-09-22
EP1812893A1 (en) 2007-08-01
TW200633281A (en) 2006-09-16
TWI446606B (en) 2014-07-21
US20070153565A1 (en) 2007-07-05
KR20070084394A (en) 2007-08-24
KR20110127286A (en) 2011-11-24
TW200908406A (en) 2009-02-16
KR101201698B1 (en) 2012-11-15
EP1812893A4 (en) 2008-12-10
EP2348460A1 (en) 2011-07-27
CN101676931A (en) 2010-03-24
WO2006043573A1 (en) 2006-04-27
US20090121874A1 (en) 2009-05-14

Similar Documents

Publication Publication Date Title
JP5019737B2 (en) Semiconductor device
JP5452959B2 (en) Semiconductor memory device and semiconductor device
US7688624B2 (en) Semiconductor device
KR101150994B1 (en) Semiconductor Device
KR101169262B1 (en) Semiconductor device
JP5268197B2 (en) Semiconductor device
US20090102055A1 (en) Semiconductor device
JP4704959B2 (en) Product management method and dangerous goods management method
JP5164745B2 (en) Storage device
JP4954537B2 (en) Semiconductor device
JP4767653B2 (en) Semiconductor device and wireless chip
JP4912671B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Ref document number: 5019737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees