JP4954537B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4954537B2
JP4954537B2 JP2005347517A JP2005347517A JP4954537B2 JP 4954537 B2 JP4954537 B2 JP 4954537B2 JP 2005347517 A JP2005347517 A JP 2005347517A JP 2005347517 A JP2005347517 A JP 2005347517A JP 4954537 B2 JP4954537 B2 JP 4954537B2
Authority
JP
Japan
Prior art keywords
layer
memory
semiconductor device
conductive layer
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005347517A
Other languages
Japanese (ja)
Other versions
JP2006186346A (en
JP2006186346A5 (en
Inventor
清 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005347517A priority Critical patent/JP4954537B2/en
Publication of JP2006186346A publication Critical patent/JP2006186346A/en
Publication of JP2006186346A5 publication Critical patent/JP2006186346A5/ja
Application granted granted Critical
Publication of JP4954537B2 publication Critical patent/JP4954537B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、情報の送受信が可能な半導体装置に関する。 The present invention relates to a semiconductor device capable of transmitting and receiving information.

本発明の背景となる技術は、半導体装置に関するものであり、とりわけ、無線で情報の送受信を行なうことの可能なものに関する。 The technology as the background of the present invention relates to a semiconductor device, and more particularly to a device capable of transmitting and receiving information wirelessly.

無線で情報を送受信することのできる半導体装置の代表例として、無線チップがある。無線チップは、ある対象物に個体識別番号(ID)を付し、対象物の履歴を記憶し、生産管理を行うために用いられたり、無線チップにIDを付したタグ(無線タグ)により、個人情報や金銭などの利用、それを管理するために用いられる。このような無線チップは、IDタグや、ICカードなどと呼ばれ、個体識別技術の発達と需要の増加に伴い、生産量、使用量が増加している。 A typical example of a semiconductor device that can transmit and receive information wirelessly is a wireless chip. The wireless chip attaches an individual identification number (ID) to a certain object, stores the history of the object, and is used for production management, or by a tag (wireless tag) with an ID attached to the wireless chip, Used to manage and manage the use of personal information and money. Such a wireless chip is called an ID tag, an IC card, or the like, and its production amount and usage amount are increasing with the development of individual identification technology and the increase in demand.

無線チップは、用途によって、通信距離、通信方法、大きさ、内部電源の有無、内蔵メモリの構成等、様々な形態をとる。生産管理においては、小型で軽量、通信距離の長い無線タグの需要が拡大している。 The wireless chip takes various forms such as a communication distance, a communication method, a size, presence / absence of an internal power supply, a configuration of a built-in memory, and the like depending on applications. In production management, there is an increasing demand for wireless tags that are small, lightweight, and have a long communication distance.

内部電源を持たず、外部からの電力供給により動作する無線タグは、小型化、軽量化が可能であるが、周囲の状況、特にアンテナ近辺の導電体の有無により、通信距離の長短が大きく左右される。 A wireless tag that does not have an internal power supply and operates by supplying power from the outside can be reduced in size and weight.However, depending on the surrounding conditions, especially the presence or absence of a conductor near the antenna, the communication distance can vary greatly. Is done.

無線チップは、無線によって情報を送受信するため、情報の傍受や偽造の危険性が伴う。また、無線チップには、金銭の情報や、個人のプライバシーに係る重要な情報を記憶させる事もあるため、内部に記憶させた情報の安全性を高める必要がある。 Since the wireless chip transmits and receives information wirelessly, there is a risk of interception or forgery of information. In addition, since the wireless chip may store money information and important information related to personal privacy, it is necessary to increase the safety of the information stored inside.

そのため無線チップに、書き換えが可能なメモリを内蔵する場合は、暗号化技術などの対策が必要となる。 Therefore, when a rewritable memory is built in the wireless chip, measures such as encryption technology are required.

情報の偽造を防止するために、1度だけ書き込みが可能で、書き換えが不可能なメモリ(ライトワンスメモリ)を内蔵する方法がある。 In order to prevent forgery of information, there is a method of incorporating a memory (write-once memory) that can be written only once and cannot be rewritten.

無線チップにライトワンスメモリを内蔵する場合、マスクROMのように、製造時にしか情報を書き込めないメモリよりも、製造後、特に使用初期時に情報を書き込むことのできるメモリを内蔵すると、使い勝手がよくなり、需要も高くなる。 When a write-once memory is built in a wireless chip, it is easier to use a memory that can write information after manufacturing, especially at the beginning of use, than a memory that can write information only at the time of manufacturing, such as a mask ROM. Demand will be higher.

また無線チップの使用数は、年々増加し、さらに安価な無線チップの生産が求められている。 Further, the number of wireless chips used is increasing year by year, and the production of cheaper wireless chips is required.

需要に合った無線チップを供給するためには、小型、軽量で、通信距離が長く、情報の安全性が高く、使い勝手もよく、かつ、製造に費用がかからないための安価な材料や、単純な構造の無線チップを提供する必要がある。 In order to supply wireless chips that meet demand, small materials, light weight, long communication distances, high information security, ease of use, and low cost materials that are not expensive to manufacture, or simple There is a need to provide a wireless chip with a structure.

現在実用化されているこれらの無線チップの多くは、Si等の半導体基板を用いた回路(IC(Integrated Circuit)チップとも呼ばれる)とアンテナとを有し、当該ICチップは記憶回路(メモリとも呼ぶ)や制御回路等から構成されている。これらの半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等に有機化合物を用いた有機TFTや有機メモリ等の開発が盛んに行われている(例えば特許文献1)。
特開2004−47791号公報
Many of these wireless chips in practical use have a circuit (also called an IC (Integrated Circuit) chip) using a semiconductor substrate such as Si and an antenna, and the IC chip is a memory circuit (also called a memory). ) And a control circuit. These semiconductor devices are required to be manufactured at low cost, and in recent years, development of organic TFTs and organic memories using organic compounds in control circuits, memory circuits, etc. has been actively carried out (for example, patent documents). 1).
JP 2004-47791 A

上記を鑑み本発明は、無線で情報を送受信することのできる半導体装置において、製造後に情報の書き込みが可能で、情報の書き換えによる偽造を防止できるものを提供する。さらに本発明は、単純な構造と安価な材料から、安価に製造できる半導体装置を提供する。さらに加えて本発明では、上記の機能を備え、本発明の半導体装置が行う無線通信を、当該装置内部の構成により阻害しない半導体装置を提供する事を課題とする。 In view of the above, the present invention provides a semiconductor device capable of transmitting and receiving information wirelessly, capable of writing information after manufacture, and capable of preventing forgery due to information rewriting. Furthermore, the present invention provides a semiconductor device that can be manufactured at low cost from a simple structure and inexpensive material. In addition, an object of the present invention is to provide a semiconductor device that has the above-described function and does not hinder wireless communication performed by the semiconductor device of the present invention by the configuration inside the device.

上記課題を解決するために、本発明では、以下の手段を講ずる。 In order to solve the above problems, the present invention takes the following measures.

本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する記憶素子と、記憶素子を制御する制御回路とを有し、複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有することを特徴とする。 A semiconductor device of the present invention includes a memory element having a memory cell array including a plurality of memory cells, and a control circuit that controls the memory elements, and each of the plurality of memory cells includes a transistor and a memory element. Has a first conductive layer, an organic compound layer, and a second conductive layer having a linear shape.

本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する記憶素子と、記憶素子を制御する制御回路と、アンテナとを有し、複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有することを特徴とする。 A semiconductor device of the present invention includes a memory element having a memory cell array including a plurality of memory cells, a control circuit for controlling the memory elements, and an antenna. Each of the plurality of memory cells includes a transistor and a memory element. The memory element includes a first conductive layer, an organic compound layer, and a second conductive layer having a linear shape.

本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する記憶素子と、記憶素子を制御する制御回路とを有し、複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有し、第1の導電層及び前記第2の導電層の一方又は両方は透光性を有することを特徴とする。 A semiconductor device of the present invention includes a memory element having a memory cell array including a plurality of memory cells, and a control circuit that controls the memory elements, and each of the plurality of memory cells includes a transistor and a memory element. Has a first conductive layer, an organic compound layer, and a second conductive layer having a linear shape, and one or both of the first conductive layer and the second conductive layer have translucency. It is characterized by that.

本発明の半導体装置は、複数のメモリセルを含むメモリセルアレイを有する記憶素子と、記憶素子を制御する制御回路と、アンテナとを有し、複数のメモリセルは、それぞれトランジスタ及び記憶素子を有し、記憶素子は、第1の導電層と、有機化合物層と、線状を有する第2の導電層とを有し、第1の導電層及び前記第2の導電層の一方又は両方は透光性を有することを特徴とする。 A semiconductor device of the present invention includes a memory element having a memory cell array including a plurality of memory cells, a control circuit for controlling the memory elements, and an antenna. Each of the plurality of memory cells includes a transistor and a memory element. The memory element includes a first conductive layer, an organic compound layer, and a second conductive layer having a linear shape, and one or both of the first conductive layer and the second conductive layer are light-transmitting. It has the property.

なお、前記第2の導電層は、線状に形成され、且つ前記複数のメモリセルの記憶素子それぞれと電気的に接続されていることを特徴としている。 The second conductive layer is formed in a linear shape and is electrically connected to each of the memory elements of the plurality of memory cells.

また、上記構成において、有機化合物層は、電子輸送層又はホール輸送層である。 In the above structure, the organic compound layer is an electron transport layer or a hole transport layer.

また、上記構成において、前記有機化合物層は、光を照射する、加熱する、又は、電気的作用を加えることにより、電気抵抗が変化する材料を用いる。 In the above structure, the organic compound layer uses a material whose electrical resistance is changed by irradiating light, heating, or applying an electrical action.

また、本発明の半導体装置は、有機化合物を有する記憶素子に加えて、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Mask Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)及びフラッシュメモリから選択された1つ又は複数を有することを特徴としている。また有機メモリであっても、材料の選択により、DRAMやFeRAM等が可能となる。 In addition to a memory element having an organic compound, the semiconductor device of the present invention includes a DRAM (Dynamic Random Access Memory), a SRAM (Static Random Access Memory), a FeRAM (Ferroelectric Random Access Memory), and a Mask ROM Memory. ), PROM (Programmable Read Only Memory), EPROM (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Read Only Memory) and one or more selected from flash memory. The Even in the case of an organic memory, DRAM, FeRAM, or the like can be realized by selecting a material.

また、本発明の半導体装置は、制御回路に加えて、電源回路、クロック発生回路、復調回路、変調回路、命令解析部、符号化回路から選択された1つ又は複数を有することを特徴としている。なお、制御回路は有機メモリを制御するだけでなく、他の構成のメモリを制御してもよく、メモリ制御回路ともいう。 In addition to the control circuit, the semiconductor device of the present invention includes one or more selected from a power supply circuit, a clock generation circuit, a demodulation circuit, a modulation circuit, a command analysis unit, and an encoding circuit. . Note that the control circuit not only controls the organic memory, but may also control a memory having another configuration, and is also referred to as a memory control circuit.

また、本発明において、有機メモリと制御回路は、ガラス基板上又は可撓性基板上に設けることができる。なお、有機メモリと制御回路は、同一の基板上でも別々の基板上に設けらていてもよく、同一の基板上に設けられることで生産効率を向上させることができる。 In the present invention, the organic memory and the control circuit can be provided on a glass substrate or a flexible substrate. Note that the organic memory and the control circuit may be provided on the same substrate or on different substrates, and the production efficiency can be improved by providing them on the same substrate.

さらに、本発明において、有機メモリと制御回路、及びアンテナは、ガラス基板上又は可撓性基板上に設けることができる。なお、有機メモリと制御回路は、同一の基板上でも別々の基板上に設けらていてもよく、同一の基板上に設けられることで生産効率を向上させることができる。 Furthermore, in the present invention, the organic memory, the control circuit, and the antenna can be provided on a glass substrate or a flexible substrate. Note that the organic memory and the control circuit may be provided on the same substrate or on different substrates, and the production efficiency can be improved by providing them on the same substrate.

また、上記構成において、制御回路が薄膜トランジスタを有していてもよい。 In the above structure, the control circuit may include a thin film transistor.

なお本明細書において、半導体装置とは、無線チップ、無線タグ、電子タグ、IDチップ、IDタグ、ICタグ、ICチップ、RF(Radio Frequency)タグ、RFID(Radio Frequency Identification)タグなどを含むものとする。 Note that in this specification, a semiconductor device includes a wireless chip, a wireless tag, an electronic tag, an ID chip, an ID tag, an IC tag, an IC chip, an RF (Radio Frequency Identification) tag, an RFID (Radio Frequency Identification) tag, and the like. .

本発明の記憶素子は、光を照射する、加熱する、または電気的作用を加えることに電気抵抗が変化する有機物化合物から構成されているため、半導体装置の製造後に、光や熱、電気的作用を加えることで、情報を書き込むことが可能であり、使い勝手のよい半導体装置を提供することができる。 Since the memory element of the present invention is composed of an organic compound whose electrical resistance changes when irradiated with light, heated, or applied with an electrical action, light, heat, or electrical action is produced after manufacturing a semiconductor device. By adding, information can be written and a user-friendly semiconductor device can be provided.

さらに本発明の記憶素子は、チップ製造時以外では、データの書き込み(追記)のみ可能であるので、書き換えによる情報の偽造を防止することができ、安全性の高い半導体装置を提供することができる。 Further, since the memory element of the present invention can only write (append) data except when manufacturing a chip, it can prevent forgery of information by rewriting and can provide a highly safe semiconductor device. .

また、ガラス基板などの安価な材料を用い、単純な構造の記憶素子をもつメモリを内蔵する事により、安価な半導体装置を提供することができる。 In addition, by using an inexpensive material such as a glass substrate and incorporating a memory having a memory element with a simple structure, an inexpensive semiconductor device can be provided.

本発明の半導体装置の内部構成において、記憶素子の第2の導電膜を線状に作製することにより、当該半導体装置が行う無線通信を阻害せず、通信距離の長い半導体装置を提供する事ができる。 In the internal structure of the semiconductor device of the present invention, by manufacturing the second conductive film of the memory element in a linear shape, it is possible to provide a semiconductor device having a long communication distance without hindering wireless communication performed by the semiconductor device. it can.

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施の形態1)
本実施の形態では、本発明のアンテナを介して、外部の通信機(リーダライタ)と無線で通信を行う半導体装置の構成を説明する。
(Embodiment 1)
In this embodiment mode, a structure of a semiconductor device that performs wireless communication with an external communication device (reader / writer) through the antenna of the present invention will be described.

本発明の半導体装置の概念図を図1に示す。 A conceptual diagram of the semiconductor device of the present invention is shown in FIG.

図1(A)に示すように、本発明の半導体装置101は、アンテナ102、電源回路103、クロック発生回路104、復調回路111、変調回路112、命令解析部113、メモリ制御回路114、符号化回路115、メモリ108から構成される。そして、外部の通信機(リーダライタ109)と、非接触で情報の送受信を行うことができる。 As shown in FIG. 1A, a semiconductor device 101 according to the present invention includes an antenna 102, a power supply circuit 103, a clock generation circuit 104, a demodulation circuit 111, a modulation circuit 112, a command analysis unit 113, a memory control circuit 114, and an encoding. The circuit 115 and the memory 108 are included. Information can be exchanged with an external communication device (reader / writer 109) in a contactless manner.

図1(B)に示すように、半導体装置101が、別途作製されたアンテナ102と接続する場合、半導体装置101はアンテナを接続する配線110を有してもよい。そして、半導体装置101が非接触で情報の送受信を行う場合には、配線110に、半導体装置とは別途作製されたアンテナを接続する。 As shown in FIG. 1B, in the case where the semiconductor device 101 is connected to an antenna 102 which is separately manufactured, the semiconductor device 101 may include a wiring 110 for connecting the antenna. When the semiconductor device 101 transmits and receives information without contact, an antenna manufactured separately from the semiconductor device is connected to the wiring 110.

電源回路103は、アンテナ102から入力された交流信号を基に、半導体装置101の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路104は、アンテナ102から入力された交流信号を基に、半導体装置101内の各回路に供給する各種クロック信号を生成する回路である。復調回路111はアンテナ102が受信した信号を復調する機能を有し、、また変調回路112は送信する信号にASKあるいはFSK方式の変調を施す。メモリ制御回路114は、メモリ108を制御する機能を有する。命令解析部113は復調された命令の解析を行う機能を有し、符号化回路115は、送信するデジタル信号にマンチェスター方式等の符号化を施す。アンテナ102は、電磁波或いは電波の送受信を行う機能を有する。 The power supply circuit 103 is a circuit that generates various power supplies to be supplied to each circuit inside the semiconductor device 101 based on the AC signal input from the antenna 102. The clock generation circuit 104 is a circuit that generates various clock signals to be supplied to each circuit in the semiconductor device 101 based on the AC signal input from the antenna 102. The demodulation circuit 111 has a function of demodulating the signal received by the antenna 102, and the modulation circuit 112 performs ASK or FSK modulation on the transmitted signal. The memory control circuit 114 has a function of controlling the memory 108. The instruction analysis unit 113 has a function of analyzing the demodulated instruction, and the encoding circuit 115 performs encoding such as a Manchester method on the digital signal to be transmitted. The antenna 102 has a function of transmitting and receiving electromagnetic waves or radio waves.

また、半導体装置は上記の構成に制約されず、例えば、輻輳制御回路や暗号処理回路といった、他の要素を有していてもよい。 Further, the semiconductor device is not limited to the above configuration, and may include other elements such as a congestion control circuit and a cryptographic processing circuit.

本発明のメモリ108は、有機化合物を含む層を有することを特徴とする。本明細書中においては、有機化合物を含む層を、有機化合物層と記載し、有機化合物層を有することを特徴とするメモリを、有機メモリと呼ぶ。 The memory 108 of the present invention includes a layer containing an organic compound. In this specification, a layer including an organic compound is referred to as an organic compound layer, and a memory including the organic compound layer is referred to as an organic memory.

有機メモリは、記憶素子に有機化合物層を有し、当該有機化合物層に光を照射する、加熱する、又は電気的作用を加えることにより、前記有機化合物層の電気抵抗を変化させることで情報を記憶する。 An organic memory has an organic compound layer in a memory element, and information is obtained by changing the electric resistance of the organic compound layer by irradiating the organic compound layer with light, heating, or applying an electrical action. Remember.

記憶素子内の有機化合物層に、電気抵抗の変化が不可逆的である有機化合物を使用すれば、ライトワンスメモリとなり、電気抵抗の変化が可逆的なものを用いれば、書き換え可能なメモリとなる。 When an organic compound whose electrical resistance change is irreversible is used for the organic compound layer in the memory element, a write-once memory is obtained, and when an electrical resistance change is reversible, a rewritable memory is obtained.

また、本発明の半導体装置101が内蔵するメモリ108は、有機メモリのみでもよいし、有機メモリとは別に、他の構成のメモリを、1つもしくは複数含んでいてもよい。 Further, the memory 108 incorporated in the semiconductor device 101 of the present invention may be only an organic memory, or may include one or a plurality of memories having other configurations separately from the organic memory.

図14に、本発明の半導体装置101に他の構成のメモリ108bを含んだ構成を示す。 FIG. 14 shows a configuration in which the semiconductor device 101 of the present invention includes a memory 108b having another configuration.

図14(A)に示すように、本発明の半導体装置101は、アンテナ102、電源回路103、クロック発生回路104、復調回路111、変調回路112、命令解析部113、メモリ制御回路114、符号化回路115、及び、有機メモリ108aと他の構成のメモリ108bを含むメモリ108から構成される。そして、外部の通信機(リーダライタ109)と、非接触で情報の送受信を行うことができる。 As shown in FIG. 14A, a semiconductor device 101 of the present invention includes an antenna 102, a power supply circuit 103, a clock generation circuit 104, a demodulation circuit 111, a modulation circuit 112, a command analysis unit 113, a memory control circuit 114, and an encoding. A circuit 115 and a memory 108 including an organic memory 108a and a memory 108b having another configuration are included. Information can be exchanged with an external communication device (reader / writer 109) in a contactless manner.

また、図14(B)に示すように、半導体装置101が、別途作製されたアンテナ102と接続する場合、半導体装置101はアンテナを接続する配線110を有してもよい。そして、半導体装置101が非接触で情報の送受信を行う場合には、配線110に、半導体装置とは別途作製されたアンテナを接続する。 In addition, as illustrated in FIG. 14B, when the semiconductor device 101 is connected to the antenna 102 which is separately manufactured, the semiconductor device 101 may include a wiring 110 for connecting the antenna. When the semiconductor device 101 transmits and receives information without contact, an antenna manufactured separately from the semiconductor device is connected to the wiring 110.

電源回路103は、アンテナ102から入力された交流信号を基に、半導体装置101の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路104は、アンテナ102から入力された交流信号を基に、半導体装置101内の各回路に供給する各種クロック信号を生成する回路である。復調回路111はアンテナ102が受信した信号を復調する機能を有し、また変調回路112は送信する信号にASKあるいはFSK方式の変調を施す。メモリ制御回路114は、メモリ108を制御する機能を有する。命令解析部113は復調された命令の解析を行う機能を有し、符号化回路115は、送信するデジタル信号にマンチェスター方式等の符号化を施す。アンテナ102は、電磁波或いは電波の送受信を行う機能を有する。 The power supply circuit 103 is a circuit that generates various power supplies to be supplied to each circuit inside the semiconductor device 101 based on the AC signal input from the antenna 102. The clock generation circuit 104 is a circuit that generates various clock signals to be supplied to each circuit in the semiconductor device 101 based on the AC signal input from the antenna 102. The demodulation circuit 111 has a function of demodulating the signal received by the antenna 102, and the modulation circuit 112 performs ASK or FSK modulation on the transmitted signal. The memory control circuit 114 has a function of controlling the memory 108. The instruction analysis unit 113 has a function of analyzing the demodulated instruction, and the encoding circuit 115 performs encoding such as a Manchester method on the digital signal to be transmitted. The antenna 102 has a function of transmitting and receiving electromagnetic waves or radio waves.

また、半導体装置は上記の構成に制約されず、例えば、輻輳制御回路や暗号処理回路といった、他の要素を有していてもよい。 Further, the semiconductor device is not limited to the above configuration, and may include other elements such as a congestion control circuit and a cryptographic processing circuit.

本発明のメモリ108は、有機化合物を含む層を有することを特徴とする。本明細書中においては、有機化合物を含む層を、有機化合物層と記載し、有機化合物層を有することを特徴とするメモリを、有機メモリと呼ぶ。 The memory 108 of the present invention includes a layer containing an organic compound. In this specification, a layer including an organic compound is referred to as an organic compound layer, and a memory including the organic compound layer is referred to as an organic memory.

有機メモリ108aは、記憶素子に有機化合物層を有し、当該有機化合物層に光を照射する、加熱する、又は電気的作用を加えることにより、前記有機化合物層の電気抵抗を変化させることで情報を記憶する。 The organic memory 108a has an organic compound layer in a memory element, and changes the electrical resistance of the organic compound layer by irradiating the light, heating, or applying an electrical action to the organic compound layer. Remember.

記憶素子内の有機化合物層に、電気抵抗の変化が不可逆的である有機化合物を使用すれば、ライトワンスメモリとなり、電気抵抗の変化が可逆的なものを用いれば、書き換え可能なメモリとなる。 When an organic compound whose electrical resistance change is irreversible is used for the organic compound layer in the memory element, a write-once memory is obtained, and when an electrical resistance change is reversible, a rewritable memory is obtained.

ここで、他の構成のメモリ108bとは、例えば、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Mask Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Read Only Memory)及びフラッシュメモリのことであるが、この例には限定されない。また他の構成を有するメモリの1つ又は複数を有することができる。 Here, the memory 108b having other configurations includes, for example, a DRAM (Dynamic Random Access Memory), a SRAM (Static Random Access Memory), a FeRAM (Ferroelectric Random Access Memory), and a ROM ROM (Magic ROM). The read only memory (EPROM), the electrically programmable read only memory (EPROM), the electrically erasable read only memory (EEPROM), and the flash memory are not limited to this example. One or a plurality of memories having other configurations can be included.

次に、有機メモリの構成を図2(A)に示す。 Next, the structure of the organic memory is shown in FIG.

有機メモリ201は、メモリセルアレイ202、デコーダ203、セレクタ204、読み出し書き込み回路205を有する。 The organic memory 201 includes a memory cell array 202, a decoder 203, a selector 204, and a read / write circuit 205.

有機メモリ201のメモリセル206は、1つのトランジスタ207と、記憶素子208を有する。 A memory cell 206 of the organic memory 201 includes one transistor 207 and a storage element 208.

上記記憶素子208は、一対の導電層、つまり第1の導電層と、第2の導電層との間に有機化合物層が挟まれた構造を有する。上記一対の導電層のうち、第1の導電層は、上記メモリセル206内のトランジスタ207が有するソース領域、又はドレイン領域の一方に接続されている。 The memory element 208 has a structure in which an organic compound layer is sandwiched between a pair of conductive layers, that is, a first conductive layer and a second conductive layer. Of the pair of conductive layers, the first conductive layer is connected to one of a source region and a drain region included in the transistor 207 in the memory cell 206.

上記一対の導電層のうち、第2の導電層は、1つの有機メモリ201内にある全てのメモリセル206の記憶素子208に共通であっても良い。第2の導電層は、有機メモリの動作時(読み出し、又は書き込み時)に、全ての記憶素子の一端に、共通の電位を与えるものであり、本明細書中においては共通電極と呼ぶ。 Of the pair of conductive layers, the second conductive layer may be common to the memory elements 208 of all the memory cells 206 in one organic memory 201. The second conductive layer applies a common potential to one end of all the memory elements during the operation (reading or writing) of the organic memory, and is referred to as a common electrode in this specification.

図2(B)に示すように、メモリセル206内のトランジスタ207において、記憶素子208に接続されていない方のソース領域、又はドレイン領域に、ビット線Bm(1≦m≦x)が接続され、ゲート電極には、ワード線Wn(1≦n≦y)が接続されている。このように、メモリセル206が、マトリックス状に設けられることでメモリセルアレイ202を構成している。 As shown in FIG. 2B, in the transistor 207 in the memory cell 206, the bit line Bm (1 ≦ m ≦ x) is connected to the source region or drain region that is not connected to the memory element 208. The word line Wn (1 ≦ n ≦ y) is connected to the gate electrode. As described above, the memory cells 206 are provided in a matrix to form the memory cell array 202.

次に、第2の導電層、すなわち共通電極について説明する。図4は、基板上面、図3の矢印Aの方向から見た有機メモリの構造についての1例を示す。 Next, the second conductive layer, that is, the common electrode will be described. FIG. 4 shows an example of the structure of the organic memory as seen from the top surface of the substrate and the direction of arrow A in FIG.

共通電極401は、全ての記憶素子の一端に共通の電位を与える。この共通電極401を、図4に示すような線状に形成することを特徴とする。なお図4に示す形態は一例であり、線状の形態はこれに限定されない。 The common electrode 401 applies a common potential to one end of all the memory elements. The common electrode 401 is formed in a linear shape as shown in FIG. In addition, the form shown in FIG. 4 is an example, and a linear form is not limited to this.

半導体装置の中でも、特に、相互誘導によって通信を行う電磁結合方式や、誘導電磁界によって通信を行う電磁誘導方式により情報を送受信する場合、アンテナ付近に金属のような導電性の高い物質が面状に広く存在すると、通信距離が短くなる。 Among semiconductor devices, in particular, when information is transmitted / received by an electromagnetic coupling method in which communication is performed by mutual induction or an electromagnetic induction method in which communication is performed by an induction electromagnetic field, a highly conductive substance such as a metal is planar in the vicinity of the antenna. If it exists widely, the communication distance becomes short.

これは、リーダライタから発せられる電磁波によって、上記導電性の高い物質内部に渦電流が生じ、上記電磁波を吸収する。したがって、半導体装置は十分な誘導起電力を得られなくなるためである。 This is because an electromagnetic wave emitted from the reader / writer generates an eddy current inside the highly conductive substance and absorbs the electromagnetic wave. Therefore, the semiconductor device cannot obtain a sufficient induced electromotive force.

共通電極を面状に形成すると、共通電極がリーダライタから発せられる電磁波を吸収し、無線タグの通信距離が短くなる。また、共通電極内に発生した渦電流により、半導体装置を動作させるリーダライタの負荷が大きくなる。 When the common electrode is formed in a planar shape, the common electrode absorbs electromagnetic waves emitted from the reader / writer, and the communication distance of the wireless tag is shortened. In addition, the load on the reader / writer for operating the semiconductor device increases due to the eddy current generated in the common electrode.

そこで図4に示すように、共通電極401を線状に形成すると、電磁波の吸収を少なくすることができる。そのため、無線タグの通信を阻害せず、通信距離が長くなる。 Therefore, as shown in FIG. 4, when the common electrode 401 is formed in a linear shape, the absorption of electromagnetic waves can be reduced. Therefore, the communication distance becomes long without hindering the communication of the wireless tag.

ここで言う線状とは、第1の辺に比べて第2の辺が長い方形や、焦点間距離の長い楕円、それに類似する細長い形であってもよい。共通電極は、全ての記憶素子の一端に同電位を与え、例えば図4に示すように、方形や楕円をくし状に作製すること好ましく、これらも線状に含まれる。しかし、線状という形状は、上記渦電流の発生による電磁波の吸収を低減できる形状であれば、ここに挙げた例のみに限定されるものではない。さらに、共通電極401の形状は、上記渦電流の発生による電磁波の吸収を低減できればよく、高い加工精度を求めるものではない。 The linear shape referred to here may be a square having a long second side compared to the first side, an ellipse having a long interfocal distance, or an elongated shape similar thereto. The common electrode applies the same potential to one end of all the memory elements, and for example, as shown in FIG. 4, it is preferable to form a square or an ellipse in a comb shape, and these are also included in a linear shape. However, the shape of a line is not limited to the examples given here as long as the absorption of electromagnetic waves due to the generation of the eddy current can be reduced. Furthermore, the shape of the common electrode 401 only needs to reduce the absorption of electromagnetic waves due to the generation of the eddy current, and does not require high processing accuracy.

次に、有機メモリ201に情報の書き込みを行うときの動作について、図2(B)を用いて説明する。 Next, an operation when information is written to the organic memory 201 will be described with reference to FIG.

まず、電気的作用により情報の書き込みを行うときの動作について説明する。ここでは、m列目n行目のメモリセル206に情報の書き込みを行う場合について説明する。この場合、デコーダ203、セレクタ204により、m列目のビット線Bmと、n行目のワード線Wnが選択され、m列目n行目のメモリセル206が含むトランジスタ207のゲート電極に電圧が印加される。続いて、図2(B)中Vwriteと共通電極401に所定の電圧が印加される。 First, an operation when information is written by electrical action will be described. Here, a case where information is written to the memory cell 206 in the m-th column and the n-th row is described. In this case, the decoder 203 and the selector 204 select the bit line Bm in the m-th column and the word line Wn in the n-th row, and a voltage is applied to the gate electrode of the transistor 207 included in the memory cell 206 in the m-th column and the n-th row. Applied. Subsequently, a predetermined voltage is applied to Vwrite and the common electrode 401 in FIG.

通常、Vwriteと共通電極401の電位差は、読み出し時のVreadと共通電極401の電位差よりも大きい。また、Vwriteに電圧が印加される場合は、Vreadには電圧が印加されず、また、図外の回路によって、電流が逆方向に流れないようにするための措置が取られているものとする。 Usually, the potential difference between Vwrite and the common electrode 401 is larger than the potential difference between Vread and the common electrode 401 at the time of reading. In addition, when a voltage is applied to Vwrite, no voltage is applied to Vread, and measures are taken to prevent current from flowing in the reverse direction by a circuit outside the figure. .

m列目のビット線Bmに印加された電圧は、記憶素子208を構成する第1の導電層に伝達される。共通電極401の電圧を、ビット線Bmに印加された電圧よりも低い電圧に固定することで、第1の導電層と第2の導電層の間には電位差が生じる。この電位差により、記憶素子208内の有機化合物層の抵抗値が変化し、情報を書き込むことができる。 The voltage applied to the bit line Bm in the m-th column is transmitted to the first conductive layer that forms the memory element 208. By fixing the voltage of the common electrode 401 to a voltage lower than the voltage applied to the bit line Bm, a potential difference is generated between the first conductive layer and the second conductive layer. By this potential difference, the resistance value of the organic compound layer in the memory element 208 is changed, so that information can be written.

続いて、光学的作用により情報の書き込みを行う場合について説明する。光学的作用により、有機メモリに情報を書き込む場合は、記憶素子を構成する第1の導電層と第2の導電層のうち、一方、又は、両方が透光性を有する構成とし、透光性を有する導電層側から、有機化合物層に対して、光を照射する。 Next, a case where information is written by optical action will be described. In the case where information is written in an organic memory by an optical action, one or both of the first conductive layer and the second conductive layer constituting the memory element have a light-transmitting property. The organic compound layer is irradiated with light from the side of the conductive layer having the above.

有機化合物層の材料として、光学的作用を受けると電気抵抗が上昇する有機化合物を用いた場合、レーザ光などの光の照射により、有機化合物層の抵抗値が上昇する。 When an organic compound whose electric resistance increases when subjected to an optical action is used as the material of the organic compound layer, the resistance value of the organic compound layer increases due to irradiation with light such as laser light.

また、有機化合物層の材料として、光学的作用を受けると電気抵抗が減少するものを用いることもできる。例えば、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光などの光の照射により、有機化合物層の抵抗値が減少する。 In addition, as the material of the organic compound layer, a material whose electric resistance decreases when subjected to an optical action can be used. For example, when a conjugated polymer material doped with a photoacid generator is used, the resistance value of the organic compound layer is reduced by irradiation with light such as laser light.

例えば、有機化合物層に対する光学的作用の例として、レーザ光を照射する場合について説明する。レーザ光を照射した有機化合物層の電気抵抗は、メモリセルの大きさにもよるが、μmオーダの径に絞ったレーザ光の照射により変化する。例えば、径が1μmのレーザビームが10m/secの線速度で通過するとき、1つのメモリセルが含む有機化合物を含む層にレーザ光が照射される時間は100nsecとなる。100nsecという短い時間内で相を変化させるためには、レーザパワーは、例えば10mW、パワー密度は10kW/mmとするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行いることが好ましい。 For example, a case where laser light is irradiated will be described as an example of an optical action on the organic compound layer. The electric resistance of the organic compound layer irradiated with the laser light varies depending on the irradiation of the laser light with a diameter of the order of μm, although it depends on the size of the memory cell. For example, when a laser beam having a diameter of 1 μm passes at a linear velocity of 10 m / sec, the time during which the layer containing an organic compound included in one memory cell is irradiated with laser light is 100 nsec. In order to change the phase within a short time of 100 nsec, the laser power is preferably 10 mW and the power density is 10 kW / mm 2 , for example. In the case of selectively irradiating laser light, it is preferable to use a pulsed laser irradiation apparatus.

レーザ照射装置としては、紫外光、可視光、又は赤外光を発振することが可能なものを用いることができる。レーザ照射装置の例としては、KrF、ArF、XeCl、Xe等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne、HF等の気体レーザ発振器、YAG、GdVO、YVO、YLF、YAlOなどの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使った固体レーザ発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第2高調波〜第5高調波を適用するのが好ましい。 As the laser irradiation apparatus, an apparatus capable of oscillating ultraviolet light, visible light, or infrared light can be used. Examples of laser irradiation devices include excimer laser oscillators such as KrF, ArF, XeCl, and Xe, gas laser oscillators such as He, He—Cd, Ar, He—Ne, and HF, YAG, GdVO 4 , YVO 4 , YLF, A solid-state laser oscillator using a crystal in which Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm is doped into a crystal such as YAlO 3 or a semiconductor laser oscillator such as GaN, GaAs, GaAlAs, or InGaAsP can be used. In the solid-state laser oscillator, it is preferable to apply the fundamental wave or the second to fifth harmonics.

ここに挙げた書き込みの方法は、一例である。有機メモリに情報を書き込む方法は他にも、記憶素子の有機化合物層を局所的に加熱する方法などが挙げられるが、これらの例に限定されるものではない。 The writing method mentioned here is an example. Other methods for writing information to the organic memory include a method of locally heating the organic compound layer of the memory element, but are not limited to these examples.

次に、有機メモリに書き込まれている情報の読み出しを行う際の動作について説明する。 Next, an operation when reading information written in the organic memory will be described.

図2(B)に、電気的作用による読み出しの1例を示す。ここでは、読み出し書き込み回路205は、抵抗素子211とセンスアンプ212を含む構成とする。但し、読み出し書き込み回路205の構成は上記構成に制約されず、どのような構成を有していてもよい。 FIG. 2B shows an example of reading by electrical action. Here, the read / write circuit 205 includes a resistance element 211 and a sense amplifier 212. However, the configuration of the read / write circuit 205 is not limited to the above configuration, and may have any configuration.

情報の読み出しは、第1の導電層と第2の導電層の間に電圧を印加して、有機化合物層の抵抗値を読み取ることにより行う。例えば、メモリセルアレイ202が含む複数のメモリセル206から、m列目n行目のメモリセル206の情報の読み出しを行う場合、まず、デコーダ203、セレクタ204により、m列目のビット線Bmと、n行目のワード線Wnを選択する。そうすると、m列目n行目に配置されたメモリセル206が含むトランジスタ207のゲート電極に電圧が印加される。 Information is read by applying a voltage between the first conductive layer and the second conductive layer and reading the resistance value of the organic compound layer. For example, when reading information from the memory cell 206 in the m-th column and the n-th row from a plurality of memory cells 206 included in the memory cell array 202, first, the decoder 203 and the selector 204 use the bit line Bm in the m-th column, The word line Wn in the nth row is selected. Then, a voltage is applied to the gate electrode of the transistor 207 included in the memory cell 206 arranged in the m-th column and the n-th row.

ここで、メモリセル206が含む記憶素子208と、抵抗素子211とは、直列に接続された状態となる。このとき、記憶素子208は1つの抵抗素子として見なすことができ、このように、直列に接続された2つの抵抗素子の両端、図2(B)中のVreadと共通電極401に所定の電圧が印加されると、ノードαの電位は、記憶素子208と抵抗素子211によって抵抗分割された電位となる。ここで、Vreadに電圧が印加される場合は、Vwriteには電圧が印加されず、また、図外の回路によって、電流が逆方向に流れないようにするための措置が取られているものとする。 Here, the memory element 208 included in the memory cell 206 and the resistance element 211 are connected in series. At this time, the memory element 208 can be regarded as one resistance element, and thus a predetermined voltage is applied to both ends of two resistance elements connected in series, Vread and the common electrode 401 in FIG. When applied, the potential of the node α becomes a potential divided by the memory element 208 and the resistance element 211. Here, when a voltage is applied to Vread, no voltage is applied to Vwrite, and measures are taken to prevent current from flowing in the reverse direction by a circuit outside the figure. To do.

有機メモリの記憶素子は、光や熱、電気的な作用による情報の書き込みにより、電気抵抗が変化する。したがって、情報が書き込まれた記憶素子の電気抵抗と、情報が書き込まれていない記憶素子の電気抵抗が異なるので、ノードαの電位は、記憶素子に情報が書き込まれているのか、書き込まれていないのかの違いによって異なった値をとる。 The electric resistance of the memory element of the organic memory is changed by writing information by light, heat, or electrical action. Therefore, since the electrical resistance of the memory element to which information is written is different from the electrical resistance of the memory element to which information is not written, the potential of the node α is either written or not written to the memory element. It takes different values depending on the difference between

そして、ノードαの電位は、センスアンプ212に供給される。センスアンプ212は、参照電位(Vref)とノードαとの電位を比較し、記憶素子208が有する情報を判別する。その後、センスアンプ212において判別された情報を含む信号が有機メモリの外部に供給される。 The potential of the node α is supplied to the sense amplifier 212. The sense amplifier 212 compares the reference potential (Vref) with the potential of the node α to determine information included in the memory element 208. Thereafter, a signal including information determined by the sense amplifier 212 is supplied to the outside of the organic memory.

上記の方法では、記憶素子208の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っているが、これは一例にすぎず、別の機構を用いて、記憶素子208が有する情報を読み取ることもできる。別の機構とは、電流値を比較して情報を読み出す方法や、ビット線Bmをプリチャージして、当該ビット線Bmの電位の変化を比較することで情報を読み出す方法などが挙げられるが、これらに限定されるものではない。 In the above method, the voltage value is read using the difference in resistance value and the resistance division of the memory element 208. However, this is only an example, and information stored in the memory element 208 is obtained using another mechanism. It can also be read. Other mechanisms include a method of reading information by comparing current values, a method of reading information by precharging the bit line Bm, and comparing changes in the potential of the bit line Bm, and the like. It is not limited to these.

上記のように、有機メモリを有する本発明の半導体装置は、光や熱、電気的作用により、作製後に情報を書き込むことができる。したがって、本発明においては、使い勝手の良い半導体装置を提供することができる。 As described above, the semiconductor device of the present invention including an organic memory can write information after manufacturing by light, heat, or electrical action. Therefore, in the present invention, an easy-to-use semiconductor device can be provided.

なお、本実施の形態は、本明細書中に挙げる他の実施の形態及び実施例と自由に組み合わせて行うことができる。 Note that this embodiment can be freely combined with any of the other embodiments and examples in this specification.

(実施の形態2)
本実施の形態では、メモリセル206を構成するトランジスタと記憶素子208の作製工程を、図9、図10、図11、図12、図3の順に図を用いて示す。
(Embodiment 2)
In this embodiment mode, steps for manufacturing the transistor included in the memory cell 206 and the memory element 208 are shown in the order of FIGS. 9, 10, 11, 12, and 3.

本発明の半導体装置は、ガラス基板上に作製したものをそのまま使用してもよいが、機能的付加価値をつけるために、基板上に作製した半導体装置を剥離し、別の可撓性基板に貼り合わせてもよい。そこで本実施の形態は、剥離プロセスを用いて、可撓性を持った半導体装置を構成する場合について説明する。なお本明細書内において、基板からの剥離し、別基板へ貼り合わせるための方法を剥離プロセスと記載する。 The semiconductor device manufactured on the glass substrate may be used as it is for the semiconductor device of the present invention. However, in order to add a functional added value, the semiconductor device manufactured on the substrate is peeled off and used as another flexible substrate. You may stick together. Thus, in this embodiment, a case where a flexible semiconductor device is formed by using a separation process is described. Note that in this specification, a method for peeling from a substrate and bonding to another substrate is referred to as a peeling process.

まず、基板502の一表面に、剥離層503を作製する(図9(A))。基板502は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。なお、本工程では、剥離層503は、基板502の全面に設けているが、必要に応じて、基板502の全面に剥離層を設けた後に、フォトリソグラフィ法によりパターニングして、選択的に設けてもよい。また、基板502に接するように剥離層503を形成しているが、必要に応じて、基板502に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層503を形成してもよい。選択的に剥離層503を設けることにより、剥離後の半導体素子等の飛散を防止することができる。 First, the separation layer 503 is formed on one surface of the substrate 502 (FIG. 9A). As the substrate 502, a glass substrate, a quartz substrate, a metal substrate, a stainless steel substrate with an insulating layer formed on one surface, a heat-resistant plastic substrate that can withstand the processing temperature in this step, or the like is preferably used. Note that in this step, the separation layer 503 is provided over the entire surface of the substrate 502. However, if necessary, the separation layer 503 is provided over the entire surface of the substrate 502, and then selectively provided by patterning using a photolithography method. May be. In addition, the peeling layer 503 is formed so as to be in contact with the substrate 502, but if necessary, an insulating layer serving as a base is formed so as to be in contact with the substrate 502, and the peeling layer 503 is formed so as to be in contact with the insulating layer. May be. By selectively providing the peeling layer 503, scattering of the semiconductor element and the like after peeling can be prevented.

剥離層503は、スパッタリング法やプラズマCVD法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、鉛(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素又は前記元素を主成分とする合金材料若しくは化合物材料からなる層を用いて形成することができる。なお剥離層503の構造は、上記材料からなる単層、又は上記材料のいずれか一を有する積層とすることができる。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。 The separation layer 503 is formed by sputtering, plasma CVD, or the like using tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium. An element selected from (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), lead (Pd), osmium (Os), iridium (Ir), silicon (Si) or the element as a main component It can be formed using a layer made of an alloy material or a compound material. Note that the structure of the separation layer 503 can be a single layer formed of the above materials or a stack including any one of the above materials. The crystal structure of the layer containing silicon may be any of amorphous, microcrystalline, and polycrystalline.

剥離層503が単層構造の場合、例えば、タングステン層、モリブデン層又はタングステンとモリブデンの混合物を含む層を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。 In the case where the separation layer 503 has a single-layer structure, for example, a tungsten layer, a molybdenum layer, or a layer containing a mixture of tungsten and molybdenum is formed. Alternatively, a layer containing tungsten oxide or oxynitride, a layer containing molybdenum oxide or oxynitride, or a layer containing oxide or oxynitride of a mixture of tungsten and molybdenum is formed. Note that the mixture of tungsten and molybdenum corresponds to, for example, an alloy of tungsten and molybdenum. The oxide of tungsten may be expressed as tungsten oxide.

剥離層503が積層構造の場合、1層目としてタングステン層、モリブデン層又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。 In the case where the separation layer 503 has a stacked structure, a tungsten layer, a molybdenum layer, or a layer containing a mixture of tungsten and molybdenum is formed as a first layer, and an oxide or nitride of tungsten, molybdenum, or a mixture of tungsten and molybdenum is formed as a second layer Forming an oxide, oxynitride or nitride oxide.

なお、剥離層503として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。また、タングステンの酸化物は、WOxで表され、Xは2〜3であり、Xが2の場合(WO)、Xが2.5の場合(W)、Xが2.75の場合(W11)、Xが3の場合(WO)などがある。タングステンの酸化物を形成するにあたり、上記に挙げたXの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層(WOx、0<X<3)である。従って、作製時間の短縮のため、剥離層503として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。 Note that in the case where a layered structure of a layer containing tungsten and a layer containing an oxide of tungsten is formed as the separation layer 503, a layer containing tungsten is formed, and a layer containing silicon oxide is formed thereover. The fact that a layer containing an oxide of tungsten is formed at the interface between the layer and the silicon oxide layer may be utilized. The same applies to the case where a layer containing tungsten nitride, oxynitride, and nitride oxide is formed. After a layer containing tungsten is formed, a silicon nitride layer, a silicon oxynitride layer, and a silicon nitride oxide layer are formed thereon. A layer may be formed. The oxide of tungsten is represented by WOx, X is 2 to 3, X is 2 (WO 2 ), X is 2.5 (W 2 O 5 ), and X is 2.75. (W 4 O 11 ) and X is 3 (WO 3 ). In forming the tungsten oxide, there is no particular limitation on the value of X mentioned above, and it is preferable to determine which oxide is formed based on the etching rate or the like. Note that the best etching rate is a layer containing tungsten oxide (WOx, 0 <X <3) formed by a sputtering method in an oxygen atmosphere. Therefore, in order to shorten the manufacturing time, a layer containing a tungsten oxide is preferably formed as the separation layer 503 by a sputtering method in an oxygen atmosphere.

なお、ガラスなどの基板上に作製した半導体装置を、剥離プロセスを用いずに形成し、使用する場合は、剥離層503を形成せず、次に説明するプロセスから作製することが可能である。 Note that in the case where a semiconductor device manufactured over a substrate such as glass is formed and used without using a peeling process, the peeling layer 503 is not formed, and the semiconductor device can be manufactured from the process described below.

次に、剥離層503を覆うように、下地となる絶縁層504を形成する。絶縁層504は、スパッタリング法、又はプラズマCVD法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素(Si)と酸素(O)を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素(N)を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層504が2層構造の場合、例えば、1層目として窒化酸化珪素層を形成し、2層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層504が3層構造の場合、1層目の絶縁層として酸化珪素層を形成し、2層目の絶縁層として窒化酸化珪素層を形成し、3層目の絶縁層として酸化窒化珪素層を形成するとよい。または、1層目の絶縁層として酸化窒化珪素層を形成し、2層目の絶縁層として窒化酸化珪素層を形成し、3層目の絶縁層として酸化窒化珪素層を形成するとよい。下地となる絶縁層504は、基板502からの不純物の侵入を防止するブロッキング膜として機能するため、珪素の窒化物材料を有すると好ましい。 Next, an insulating layer 504 serving as a base is formed so as to cover the separation layer 503. The insulating layer 504 is formed as a single layer or a stacked layer including a silicon oxide or a silicon nitride by a sputtering method, a plasma CVD method, or the like. The silicon oxide material is a substance containing silicon (Si) and oxygen (O), and corresponds to silicon oxide, silicon oxynitride, silicon nitride oxide, or the like. The silicon nitride material is a substance containing silicon and nitrogen (N), and corresponds to silicon nitride, silicon oxynitride, silicon nitride oxide, or the like. In the case where the base insulating layer 504 has a two-layer structure, for example, a silicon nitride oxide layer may be formed as a first layer and a silicon oxynitride layer may be formed as a second layer. When the base insulating layer 504 has a three-layer structure, a silicon oxide layer is formed as a first insulating layer, a silicon nitride oxide layer is formed as a second insulating layer, and an oxide is formed as a third insulating layer. A silicon nitride layer may be formed. Alternatively, a silicon oxynitride layer may be formed as the first insulating layer, a silicon nitride oxide layer may be formed as the second insulating layer, and a silicon oxynitride layer may be formed as the third insulating layer. The insulating layer 504 serving as a base functions as a blocking film that prevents intrusion of impurities from the substrate 502, and thus preferably includes a silicon nitride material.

次に、絶縁層504上に、非晶質半導体層505(例えば非晶質珪素を含む層)を形成する。非晶質半導体層505は、スパッタリング法、LPCVD法、又はプラズマCVD法等により、25〜200nm(好ましくは30〜150nm)の厚さで形成する。続いて、非晶質半導体層505を結晶化法(レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等)により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして、結晶質半導体層706〜710を形成する(図9(B))。 Next, an amorphous semiconductor layer 505 (eg, a layer containing amorphous silicon) is formed over the insulating layer 504. The amorphous semiconductor layer 505 is formed with a thickness of 25 to 200 nm (preferably 30 to 150 nm) by a sputtering method, an LPCVD method, a plasma CVD method, or the like. Subsequently, the amorphous semiconductor layer 505 is crystallized (laser crystallization, thermal crystallization using an RTA or furnace annealing furnace, thermal crystallization using a metal element that promotes crystallization, and crystallization is promoted. The crystalline semiconductor layer is formed by crystallization by a combination of a thermal crystallization method using a metal element and a laser crystallization method. After that, the obtained crystalline semiconductor layer is patterned into a desired shape to form crystalline semiconductor layers 706 to 710 (FIG. 9B).

結晶質半導体層706〜710の作製工程の一例を以下に簡単に説明すると、まず、プラズマCVD法を用いて、膜厚66nmの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層706〜710を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、連続発振又はパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、YAGレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、ガラスレーザ、ルビーレーザ、Ti:サファイアレーザ等を用いる。固体レーザとしては、Cr、Nd、Er、Ho、Ce、Co、Ti又はTmがドーピングされたYAG、YVO、YLF、YAlOなどの結晶を使ったレーザを用いることができる。 An example of a manufacturing process of the crystalline semiconductor layers 706 to 710 will be briefly described below. First, an amorphous semiconductor layer having a thickness of 66 nm is formed by a plasma CVD method. Next, after a solution containing nickel, which is a metal element for promoting crystallization, is held on the amorphous semiconductor layer, the amorphous semiconductor layer is subjected to dehydrogenation treatment (500 ° C., 1 hour), heat Crystallization treatment (550 ° C., 4 hours) is performed to form a crystalline semiconductor layer. Thereafter, laser light is irradiated as necessary, and crystalline semiconductor layers 706 to 710 are formed by a patterning process using a photolithography method. When the crystalline semiconductor layer is formed by a laser crystallization method, a continuous wave or pulsed gas laser or solid-state laser is used. As the gas laser, excimer laser, YAG laser, YVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, Ti: sapphire laser, or the like is used. As the solid-state laser, a laser using a crystal such as YAG, YVO 4 , YLF, or YAlO 3 doped with Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm can be used.

また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある。一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理(RTA法やファーネスアニール炉を用いた熱アニール等)を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。すると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。 In addition, when an amorphous semiconductor layer is crystallized using a metal element that promotes crystallization, there is an advantage that crystallization can be performed in a short time at a low temperature and the crystal directions are aligned. On the other hand, since the metal element remains in the crystalline semiconductor layer, there is a disadvantage that the off-current increases and the characteristics are not stable. Therefore, an amorphous semiconductor layer functioning as a gettering site is preferably formed over the crystalline semiconductor layer. Since the amorphous semiconductor layer serving as a gettering site needs to contain an impurity element such as phosphorus or argon, it is preferably formed by a sputtering method in which argon can be contained at a high concentration. After that, heat treatment (RTA method or thermal annealing using a furnace annealing furnace) is performed to diffuse the metal element in the amorphous semiconductor layer, and then the amorphous semiconductor layer containing the metal element is removed. To do. Then, the content of the metal element in the crystalline semiconductor layer can be reduced or removed.

次に、結晶質半導体層706〜710を覆うゲート絶縁層705を形成する。ゲート絶縁層705は、プラズマCVD法、又はスパッタリング法により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。 Next, a gate insulating layer 705 is formed to cover the crystalline semiconductor layers 706 to 710. The gate insulating layer 705 is formed by a single layer or a stack of layers containing silicon oxide or silicon nitride by a plasma CVD method or a sputtering method. Specifically, a layer containing silicon oxide, a layer containing silicon oxynitride, or a layer containing silicon nitride oxide is formed as a single layer or a stacked layer.

次に、ゲート絶縁層705上に、下部導電層と上部導電層を積層して形成する。下部導電層は、プラズマCVD法、又はスパッタリング法により、20〜100nmの厚さで形成する。上部導電層は、プラズマCVD法、又はスパッタリング法により、100〜400nmの厚さで形成する。下部導電層と上部導電層は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nd)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。下部導電層と上部導電層の組み合わせの例を挙げると、窒化タンタル(TaN)層とタングステン(W)層、窒化タングステン(WN)層とタングステン層、窒化モリブデン(MoN)層とモリブデン(Mo)層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、下部導電層と上部導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、2層構造ではなく、3層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。 Next, a lower conductive layer and an upper conductive layer are stacked over the gate insulating layer 705. The lower conductive layer is formed with a thickness of 20 to 100 nm by a plasma CVD method or a sputtering method. The upper conductive layer is formed with a thickness of 100 to 400 nm by a plasma CVD method or a sputtering method. The lower conductive layer and the upper conductive layer are made of tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), niobium (Nd), etc. A selected element or an alloy material or a compound material containing these elements as a main component is formed. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus is used. Examples of the combination of the lower conductive layer and the upper conductive layer include a tantalum nitride (TaN) layer and a tungsten (W) layer, a tungsten nitride (WN) layer and a tungsten layer, a molybdenum nitride (MoN) layer and a molybdenum (Mo) layer. Etc. Since tungsten and tantalum nitride have high heat resistance, heat treatment for thermal activation can be performed after the lower conductive layer and the upper conductive layer are formed. In the case of a three-layer structure instead of a two-layer structure, a stacked structure of a molybdenum layer, an aluminum layer, and a molybdenum layer may be employed.

次に、フォトリソグラフィ法を用いてレジストからなるマスク(レジストマスク)を形成し、下部導電層と上部導電層に対して、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層(単にゲート電極層とも呼ぶ)716〜725を形成する。このとき、下部導電層と、上部導電層とのエッチングレートの差により、各導電層の形状、特にそのテーパ角度を異ならせることができる。 Next, a mask made of resist (resist mask) is formed using a photolithography method, and an etching process for forming a gate electrode and a gate line is performed on the lower conductive layer and the upper conductive layer. Are formed as conductive layers (also simply referred to as gate electrode layers) 716 to 725. At this time, depending on the difference in etching rate between the lower conductive layer and the upper conductive layer, the shape of each conductive layer, particularly its taper angle, can be varied.

また薄膜トランジスタの性能を高めるため、ゲート電極の幅を短くするとよい。この場合、ゲート電極をパターニングするためのレジストマスク等を、酸素プラズマ等によりエッチングした後に、ゲート電極をパターニングするとよい。 In order to improve the performance of the thin film transistor, the width of the gate electrode is preferably shortened. In this case, the gate electrode may be patterned after etching a resist mask or the like for patterning the gate electrode with oxygen plasma or the like.

次に、フォトリソグラフィ法により、レジストマスクを形成して、結晶質半導体層706、708〜710に、イオンドープ法又はイオン注入法により、N型を付与する不純物元素を低濃度に添加して、N型不純物領域711、713〜715とチャネル形成領域780、782〜784を形成する。N型を付与する不純物元素は、15族に属する元素を用いれば良く、例えばリン(P)、砒素(As)を用いる。 Next, a resist mask is formed by photolithography, and an impurity element imparting N-type is added to the crystalline semiconductor layers 706 and 708 to 710 at a low concentration by ion doping or ion implantation. N-type impurity regions 711 and 713 to 715 and channel formation regions 780 and 782 to 784 are formed. The impurity element imparting N-type may be an element belonging to Group 15, for example, phosphorus (P) or arsenic (As).

次に、フォトリソグラフィ法によりレジストマスクを形成して、結晶質半導体層707に、P型を付与する不純物元素を添加して、P型不純物領域712とチャネル形成領域781を形成する。P型を付与する不純物元素は、例えばボロン(B)を用いる。 Next, a resist mask is formed by photolithography, and an impurity element imparting p-type conductivity is added to the crystalline semiconductor layer 707, so that a p-type impurity region 712 and a channel formation region 781 are formed. For example, boron (B) is used as the impurity element imparting P-type.

次に、ゲート絶縁層705と導電層716〜725を覆うように、絶縁層を形成する。絶縁層は、プラズマCVD法、又はスパッタリング法により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層716〜725の側面に接する絶縁層(サイドウォールともよばれる)739〜743を形成する(図9(C))。また、絶縁層739〜743の作製と同時に、ゲート絶縁層705がエッチングされた絶縁層734〜738が形成される。絶縁層739〜743は、後にLDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いることができる。 Next, an insulating layer is formed so as to cover the gate insulating layer 705 and the conductive layers 716 to 725. The insulating layer is formed by a single layer or a stack of layers containing an inorganic material such as silicon, silicon oxide, or silicon nitride, or an organic material such as an organic resin, by a plasma CVD method or a sputtering method. To do. Next, the insulating layer is selectively etched by anisotropic etching mainly in the vertical direction to form insulating layers (also referred to as sidewalls) 739 to 743 that are in contact with the side surfaces of the conductive layers 716 to 725 (see FIG. 9 (C)). Simultaneously with the formation of the insulating layers 739 to 743, insulating layers 734 to 738 in which the gate insulating layer 705 is etched are formed. The insulating layers 739 to 743 can be used as a mask for doping when an LDD (Lightly Doped Drain) region is formed later.

次に、フォトリソグラフィ法により形成したレジストマスクと、絶縁層739〜743をマスクとして用いて、結晶質半導体層706、708〜710にN型を付与する不純物元素を添加して、第1のN型不純物領域(LDD領域とも呼ぶ)727、729、731、733と、第2のN型不純物領域(ソースドレイン領域とも呼ぶ)726、728、730、732とを形成する。第1のN型不純物領域727、729、731、733が含む不純物元素の濃度は、第2のN型不純物領域726、728、730、732の不純物元素の濃度よりも低い。上記工程を経て、N型の薄膜トランジスタ744、746〜748と、P型の薄膜トランジスタ745が完成する。 Next, an impurity element imparting N-type conductivity is added to the crystalline semiconductor layers 706 and 708 to 710 using a resist mask formed by a photolithography method and the insulating layers 739 to 743 as masks, so that the first N Type impurity regions (also referred to as LDD regions) 727, 729, 731, and 733 and second N type impurity regions (also referred to as source / drain regions) 726, 728, 730, and 732 are formed. The concentration of the impurity element contained in the first N-type impurity regions 727, 729, 731, and 733 is lower than the concentration of the impurity element in the second N-type impurity regions 726, 728, 730, and 732. Through the above steps, N-type thin film transistors 744 and 746 to 748 and a P-type thin film transistor 745 are completed.

なお、LDD領域を形成するためには、ゲート電極を2層以上の積層構造として、当該ゲート電極に異方性エッチングを行って、当該ゲート電極を構成する下層の導電層をマスクとして用いてドーピングを行う手法と、サイドウォールの絶縁層をマスクとして用いてドーピングを行う手法がある。前者の手法を採用して形成された薄膜トランジスタは、ゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた構造となる。この構造は、ゲート電極の異方性エッチングを利用するために、LDD領域の幅を制御することが難しく、エッチング工程が良好に行われなければ、LDD領域を形成することができない場合がある。一方、後者のサイドウォールの絶縁層をマスクとして用いる手法は、前者の手法と比較すると、LDD領域の幅の制御が容易であり、また、LDD領域を確実に形成することができる。 In order to form the LDD region, the gate electrode has a laminated structure of two or more layers, anisotropic etching is performed on the gate electrode, and doping is performed using the lower conductive layer constituting the gate electrode as a mask. There is a method of performing doping and a method of performing doping using an insulating layer of a sidewall as a mask. A thin film transistor formed by adopting the former method has a structure in which an LDD region is disposed so as to overlap a gate electrode with a gate insulating film interposed therebetween. Since this structure uses anisotropic etching of the gate electrode, it is difficult to control the width of the LDD region, and the LDD region may not be formed unless the etching process is performed well. On the other hand, the latter method using the sidewall insulating layer as a mask is easier to control the width of the LDD region than the former method, and the LDD region can be formed reliably.

続いて、薄膜トランジスタ744〜748を覆うように、絶縁層を単層又は積層して形成する(図10(A))。薄膜トランジスタ744〜748を覆う絶縁層は、SOG法、又は液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサンは、シリコンと酸素との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。例えば、薄膜トランジスタ744〜748を覆う絶縁層が3層構造の場合、1層目の絶縁層749として酸化珪素を含む層を形成し、2層目の絶縁層750として樹脂を含む層を形成し、3層目の絶縁層751として窒化珪素を含む層を形成するとよい。 Next, an insulating layer is formed as a single layer or a stacked layer so as to cover the thin film transistors 744 to 748 (FIG. 10A). The insulating layer covering the thin film transistors 744 to 748 is formed of an inorganic material such as silicon oxide or silicon nitride, polyimide, polyamide, benzocyclobutene, acrylic, epoxy, siloxane, or the like by an SOG method or a droplet discharge method. A single layer or a stacked layer is formed using an organic material or the like. Siloxane has a skeleton structure formed of a bond of silicon and oxygen. As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. For example, when the insulating layer covering the thin film transistors 744 to 748 has a three-layer structure, a layer containing silicon oxide is formed as the first insulating layer 749, and a layer containing resin is formed as the second insulating layer 750, A layer containing silicon nitride is preferably formed as the third insulating layer 751.

なお、絶縁層749〜751を形成する前、又は絶縁層749〜751のうちの1つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はRTA法などを適用するとよい。 Note that before the insulating layers 749 to 751 are formed or after one or more thin films of the insulating layers 749 to 751 are formed, the crystallinity of the semiconductor layer is restored and the activity of the impurity element added to the semiconductor layer is increased. Heat treatment for the purpose of hydrogenation of the semiconductor layer is preferably performed. For the heat treatment, thermal annealing, laser annealing, RTA, or the like is preferably applied.

次に、フォトリソグラフィ法により絶縁層749〜751をエッチングして、N型不純物領域726、728〜732、P型不純物領域785を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソースドレイン配線として機能する導電層752〜761を形成する。 Next, the insulating layers 749 to 751 are etched by photolithography to form contact holes that expose the N-type impurity regions 726 and 728 to 732 and the P-type impurity region 785. Subsequently, a conductive layer is formed so as to fill the contact hole, and the conductive layer is patterned to form conductive layers 752 to 761 functioning as source / drain wirings.

導電層752〜761は、プラズマCVD法やスパッタリング法により、チタン(Ti)、アルミニウム(Al)、ネオジウム(Nd)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層752〜761は、例えば、バリア層とアルミニウムシリコン(Al−Si)層とバリア層の積層構造、バリア層とアルミニウムシリコン(Al−Si)層と窒化チタン(TiN)層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層752〜761を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。 The conductive layers 752 to 761 are made of an element selected from titanium (Ti), aluminum (Al), and neodymium (Nd) by a plasma CVD method or a sputtering method, or an alloy material or a compound material containing these elements as main components. A single layer or a stacked layer is formed. The alloy material containing aluminum as a main component corresponds to, for example, a material containing aluminum as a main component and containing nickel, or an alloy material containing aluminum as a main component and containing nickel and one or both of carbon and silicon. The conductive layers 752 to 761 include, for example, a stacked structure of a barrier layer, an aluminum silicon (Al—Si) layer, and a barrier layer, and a stacked structure of a barrier layer, an aluminum silicon (Al—Si) layer, a titanium nitride (TiN) layer, and a barrier layer. A structure should be adopted. Note that the barrier layer corresponds to a thin film formed of titanium, a nitride of titanium, molybdenum, or a nitride of molybdenum. Aluminum and aluminum silicon are optimal materials for forming the conductive layers 752 to 761 because they have low resistance and are inexpensive. In addition, when an upper layer and a lower barrier layer are provided, generation of hillocks of aluminum or aluminum silicon can be prevented. In addition, when a barrier layer made of titanium, which is a highly reducing element, is formed, even if a thin natural oxide film is formed on the crystalline semiconductor layer, the natural oxide film is reduced, and the crystalline semiconductor layer is excellent. Contact can be made.

次に、導電層752〜761を覆うように、絶縁層762を形成する(図10(B))。絶縁層762は、SOG法、又は液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層762は、好適には、0.75μm〜3μmの厚さで形成する。 Next, an insulating layer 762 is formed so as to cover the conductive layers 752 to 761 (FIG. 10B). The insulating layer 762 is formed as a single layer or a stacked layer using an inorganic material or an organic material by an SOG method, a droplet discharge method, or the like. The insulating layer 762 is preferably formed with a thickness of 0.75 to 3 μm.

続いて、フォトリソグラフィ法により絶縁層762をエッチングして、導電層757、759、761を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、プラズマCVD法、又はスパッタリング法を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層763〜765を形成する。なお、導電層763〜765は、記憶素子が含む一対の導電層のうちの第1の導電層に相当する。従って、好適には、導電層763〜765は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電層763〜765を形成するためのエッチング工程においては、下層の薄膜トランジスタ744〜748にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素(HF)又はアンモニア過水を用いるとよい。 Subsequently, the insulating layer 762 is etched by photolithography to form contact holes that expose the conductive layers 757, 759, and 761. Subsequently, a conductive layer is formed so as to fill the contact hole. The conductive layer is formed using a conductive material by a plasma CVD method or a sputtering method. Next, the conductive layer is patterned to form conductive layers 763 to 765. Note that the conductive layers 763 to 765 correspond to a first conductive layer of a pair of conductive layers included in the memory element. Therefore, the conductive layers 763 to 765 are preferably formed as a single layer or a stacked layer using titanium, or an alloy material or compound material containing titanium as a main component. Since titanium has a low resistance value, it leads to a reduction in the size of the memory element, and high integration can be realized. In the etching step for forming the conductive layers 763 to 765, wet etching may be performed in order to prevent damage to the thin film transistors 744 to 748, and the etching agent may be hydrogen fluoride (HF) or Ammonia hydrogen peroxide may be used.

次に、導電層763〜765を覆うように、絶縁層766を形成する。絶縁層766は、SOG法、又は液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層766は、好適には、0.75μm〜3μmの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層766をエッチングして、導電層763〜765を露出させるコンタクトホール767〜769を形成する。 Next, an insulating layer 766 is formed so as to cover the conductive layers 763 to 765. The insulating layer 766 is formed as a single layer or a stacked layer using an inorganic material or an organic material by an SOG method, a droplet discharge method, or the like. The insulating layer 766 is preferably formed with a thickness of 0.75 μm to 3 μm. Subsequently, the insulating layer 766 is etched by photolithography to form contact holes 767 to 769 that expose the conductive layers 763 to 765.

次に、導電層765に接し、アンテナとして機能する導電層786を形成する(図11(A))。導電層786は、プラズマCVD法、スパッタリング法、印刷法、又は液滴吐出法を用いて、導電性材料により形成する。好ましくは、導電層786は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層786は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、50〜350度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は200〜300度の加熱処理を行うとよい。 Next, a conductive layer 786 functioning as an antenna is formed in contact with the conductive layer 765 (FIG. 11A). The conductive layer 786 is formed using a conductive material by a plasma CVD method, a sputtering method, a printing method, or a droplet discharge method. Preferably, the conductive layer 786 is an element selected from aluminum (Al), titanium (Ti), silver (Ag), and copper (Cu), or an alloy material or a compound material containing these elements as a main component. It is formed by layer or lamination. Specifically, the conductive layer 786 is formed by a screen printing method using a paste containing silver, and then heat-treated at 50 to 350 degrees. Alternatively, an aluminum layer is formed by a sputtering method, and the aluminum layer is formed by patterning. For the pattern processing of the aluminum layer, wet etching processing may be used, and after the wet etching processing, heat treatment at 200 to 300 degrees may be performed.

また、アンテナを別の基板に作製し、後で貼り合わせる場合には、アンテナを形成する代わりに、アンテナを接続するための配線を形成する。 Further, in the case where the antenna is manufactured over another substrate and attached later, a wiring for connecting the antenna is formed instead of forming the antenna.

次に、導電層763、764に接するように有機化合物層303を形成する(図11(B))。有機化合物層303は、液滴吐出法、又は蒸着法等により形成する。続いて、有機化合物層303に接するように、第2の導電層304を形成する。第2の導電層304は、スパッタリング法、又は蒸着法などにより形成する。 Next, the organic compound layer 303 is formed so as to be in contact with the conductive layers 763 and 764 (FIG. 11B). The organic compound layer 303 is formed by a droplet discharge method, an evaporation method, or the like. Subsequently, a second conductive layer 304 is formed so as to be in contact with the organic compound layer 303. The second conductive layer 304 is formed by a sputtering method, an evaporation method, or the like.

各記憶素子208は、第1の導電層(導電層763、764)、有機化合物層303と、第2の導電層304の積層体に相当し、隣接する記憶素子208の間には、絶縁層305が設けられる。記憶素子208の有機化合物層303の材料は、光を照射する、加熱する又は、電気的作用を加えることにより電気抵抗が変化する有機化合物を用いる。 Each memory element 208 corresponds to a stacked body of a first conductive layer (conductive layers 763 and 764), an organic compound layer 303, and a second conductive layer 304, and an insulating layer is provided between adjacent memory elements 208. 305 is provided. As a material of the organic compound layer 303 of the memory element 208, an organic compound whose electric resistance is changed by irradiation with light, heating, or application of an electric action is used.

光を照射する、加熱する、又は電気的作用を加えることで、電気抵抗を変化させることのできる有機物のうち、正孔輸送性の高い有機化合物としては、例えば、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン(即ち、ベンゼン環−窒素の結合を有する)を含む化合物やフタロシアニン(略称:HPc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物等がある。 Among organic substances whose electrical resistance can be changed by irradiating light, heating, or applying an electrical action, as an organic compound having a high hole transporting property, for example, 4,4′-bis [N -(1-Naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: α-NPD) or 4,4′-bis [N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (abbreviation: TPD), 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) ) -N-phenyl-amino] -triphenylamine (abbreviation: MTDATA) and 4,4'-bis (N- (4- (N, N-di-m-tolylamino) phenyl) -N-phenylamino) biphenyl (Abbreviation: DNTPD) Family amine (i.e., a benzene ring - having nitrogen bond) compounds and phthalocyanine comprising (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), or vanadyl phthalocyanine (abbreviation: VOPc), and there is a phthalocyanine compound such as.

また、光を照射する、加熱する、又は電気的作用を加えることで、電気抵抗を変化させることのできる有機物のうち、電子輸送性が高い有機化合物としては、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格又はベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール、チアゾール配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等の化合物等がある。 In addition, among organic substances that can change electrical resistance by irradiating light, heating, or applying an electrical action, an organic compound having a high electron transporting property is, for example, tris (8-quinolinolato) aluminum. (Abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl) -8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq) such as a metal complex having a quinoline skeleton or a benzoquinoline skeleton, bis [2- (2-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Zn (BOX) 2), bis [2- (2-hydroxyphenyl) Benzochiazora Zinc: oxazole (such as abbreviated Zn (BTZ) 2), materials such as a metal complex having a thiazole ligand can also be used. In addition to metal complexes, 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (P-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4-tert-butylphenyl) -4-phenyl-5- ( 4-biphenylyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1,2, There are compounds such as 4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), and the like.

他にも、有機化合物層303の材料として使用できる有機化合物には、例えば、4−ジシアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル)−4H−ピラン、ペリフランテン、2,5−ジシアノ−1,4−ビス(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−エニル)ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、2,5,8,11−テトラ−t−ブチルペリレン(略称:TBP)等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、9,10−ジ(2−ナフチル)−2−tert−ブチルアントラセン(略称:t−BuDNA)等のアントラセン誘導体、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)等のカルバゾール誘導体、ビス[2−(2−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:ZnBOX)などの金属錯体等を用いることができる。また、トリス(8−キノリノラト)アルミニウム(略称:Alq)、9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等がある。 Other examples of the organic compound that can be used as the material of the organic compound layer 303 include 4-dicyanomethylene-2-methyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl). -4H-pyran (abbreviation: DCJT), 4-dicyanomethylene-2-t-butyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran, periflanthene, 2 , 5-dicyano-1,4-bis (10-methoxy-1,1,7,7-tetramethyljulolidyl-9-enyl) benzene, N, N′-dimethylquinacridone (abbreviation: DMQd), coumarin 6 , Coumarin 545T, Tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation: DPA) and 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), 2,5,8,11-tetra-t-butylperylene (abbreviation: TBP), and the like can be given. As a base material for forming a layer in which the light emitting material is dispersed, an anthracene such as 9,10-di (2-naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA) is used. Derivatives, carbazole derivatives such as 4,4′-bis (N-carbazolyl) biphenyl (abbreviation: CBP), bis [2- (2-hydroxyphenyl) pyridinato] zinc (abbreviation: Znpp 2 ), bis [2- (2 Metal complexes such as -hydroxyphenyl) benzoxazolate] zinc (abbreviation: ZnBOX) can be used. In addition, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), bis (2-methyl-8-quinolinolato) -4-phenylphenolato- And aluminum (abbreviation: BAlq).

また、有機化合物層303の材料として、例えば、光を吸収することによって酸を発生する化合物(光酸発生剤)をドープした共役高分子を用いることができる。ここで共役高分子としては、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、o−ニトロベンジルトシレート、アリールスルホン酸p−ニトロベンジルエステル、スルホニルアセトフェノン類、Fe−アレン錯体PF6塩等を用いることができる。 As a material of the organic compound layer 303, for example, a conjugated polymer doped with a compound that generates an acid by absorbing light (a photoacid generator) can be used. Here, polyacetylenes, polyphenylene vinylenes, polythiophenes, polyanilines, polyphenylene ethynylenes, and the like can be used as the conjugated polymer. As the photoacid generator, arylsulfonium salts, aryliodonium salts, o-nitrobenzyl tosylate, arylsulfonic acid p-nitrobenzyl esters, sulfonylacetophenones, Fe-allene complex PF6 salts and the like can be used.

また上記有機化合物層303の材料に、金属酸化物又は金属窒化物等を混在させた層、又はそれらを積層させた層を用いてもよい。さらに好ましくは周期表第4族乃至第12族のいずれかの遷移金属酸化物を用いるとよい。例えば、酸化バナジウム、酸化モリブデン、酸化レニウム、酸化タングステン、酸化ルテニウム、酸化チタン、酸化クロム、酸化ジルコニウム、酸化ハフニウム、酸化タンタルが好適である。 Alternatively, a layer in which a metal oxide or a metal nitride is mixed in the material of the organic compound layer 303 or a layer in which these layers are stacked may be used. More preferably, any transition metal oxide of Groups 4 to 12 of the periodic table may be used. For example, vanadium oxide, molybdenum oxide, rhenium oxide, tungsten oxide, ruthenium oxide, titanium oxide, chromium oxide, zirconium oxide, hafnium oxide, and tantalum oxide are suitable.

有機化合物と金属酸化物とが混在した層、又はそれらを積層させた層を用いることによって、有機化合物層の結晶化を抑制することができ、抵抗の増加を伴わずに有機化合物層を厚く形成することが可能となる。そのため、基板上にゴミや汚れ等に起因する凹凸がある場合であっても、有機化合物層の厚膜化により凹凸の影響をほとんど受けない。従って、凹凸に起因するのショート等の不良を防止することができる。また、有機メモリを可撓性基板上に搭載する場合であっても、記憶素子の層を厚く形成することによって、曲げ等の物理的応力に対抗することができる。 By using a layer in which an organic compound and a metal oxide are mixed, or by laminating them, crystallization of the organic compound layer can be suppressed, and the organic compound layer is formed thick without increasing resistance. It becomes possible to do. Therefore, even if there are irregularities due to dust or dirt on the substrate, the organic compound layer is hardly affected by the irregularities due to the thick film. Accordingly, it is possible to prevent a defect such as a short circuit due to unevenness. Even when the organic memory is mounted on a flexible substrate, it is possible to resist physical stress such as bending by forming the memory element layer thick.

ここに挙げた有機化合物は一例であり、これに限定されるものではない。また、有機化合物層303は、上記に挙げるような有機化合物の単層構造でもよいし、いずれかを積層した構造を用いることもできる。 The organic compound mentioned here is an example, and the present invention is not limited to this. In addition, the organic compound layer 303 may have a single-layer structure of an organic compound as described above, or a structure in which any of them is stacked.

次に、第2の導電層304はについて説明する。第2の導電層304は、図4に示す例のように、線状に形成する。第2の導電層はアンテナが形成されている面と同一面上、もしくは平行な面上に形成されるため、広い面上に形成すると、リーダライタから発せられる電磁波により内部に渦電流を生じ、当該電磁波を吸収し、無線通信を阻害する。しかしながら、第2の導電層304を線状に形成することで、渦電流の生成を防止し、電磁波の吸収を少なくすることができる。そのため、半導体装置が行なう無線通信を阻害せず、通信距離が長くなる。 Next, the second conductive layer 304 will be described. The second conductive layer 304 is formed in a linear shape as in the example shown in FIG. Since the second conductive layer is formed on the same plane as the plane on which the antenna is formed or on a plane parallel to it, when formed on a wide plane, an eddy current is generated inside by an electromagnetic wave emitted from the reader / writer, Absorbs the electromagnetic wave and inhibits wireless communication. However, by forming the second conductive layer 304 in a linear shape, generation of eddy current can be prevented and absorption of electromagnetic waves can be reduced. Therefore, wireless communication performed by the semiconductor device is not hindered and the communication distance becomes long.

また、光を用いて記憶素子に情報を書き込む場合は、第1の導電層(導電層763、764)と第2の導電層304のうち、一方、又は、両方が透光性を有する構成とする。例えば、図11(B)に示すように、光が矢印Aから照射される場合、少なくとも第2の導電層304が透光性を有する必要がある。透光性を有する導電層を形成するためには、透明な導電性材料を用いるか、又は透明でない導電材料を、光が透過する厚さに形成する。透明な導電性材料としては、例えば、インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化亜鉛(ZnO)、酸化インジウム酸化亜鉛(IZO、Indium Zinc Oxide)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料があるが、これに限定されるものではない。また酸化珪素を含む酸化亜鉛、酸化珪素を含むインジウム錫酸化物(以下、ITSOとする)、ITSOに、さらに2〜20w%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成されたものを用いることができる。また非透光性を有する材料としては、TiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つ又は複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等がある。 In the case where information is written into the memory element using light, one or both of the first conductive layer (conductive layers 763 and 764) and the second conductive layer 304 have a light-transmitting property; To do. For example, as illustrated in FIG. 11B, when light is irradiated from the arrow A, at least the second conductive layer 304 needs to have a light-transmitting property. In order to form a light-transmitting conductive layer, a transparent conductive material is used, or a non-transparent conductive material is formed to a thickness through which light is transmitted. Examples of the transparent conductive material include indium tin oxide (ITO, Indium Tin Oxide), zinc oxide (ZnO), indium zinc oxide (IZO), zinc oxide added with gallium (GZO), and the like. Although there exists another translucent oxide electrically conductive material, it is not limited to this. In addition, a zinc oxide containing silicon oxide, an indium tin oxide containing silicon oxide (hereinafter referred to as ITSO), and a target formed by mixing 2 to 20 w% zinc oxide (ZnO) with ITSO are used. Can be used. In addition, as a non-translucent material, titanium nitride and aluminum are the main components in addition to a single layer film made of one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al and the like. And a three-layer structure of a titanium nitride film, a film mainly composed of aluminum, and a titanium nitride film.

なお、上記のように、アンテナとして機能する導電層786を形成した後に有機化合物層303を形成するのは、一般的に有機化合物の耐熱性が低いためである。しかしながら、耐熱性の高い有機化合物を使用して本発明の半導体装置を作成する場合は、有機化合物層303の形成後に、アンテナとして機能する導電層786を形成する工程を行うこともできる。 Note that the organic compound layer 303 is formed after the conductive layer 786 functioning as an antenna is formed as described above because the heat resistance of the organic compound is generally low. However, in the case where the semiconductor device of the present invention is manufactured using an organic compound with high heat resistance, a step of forming a conductive layer 786 functioning as an antenna can be performed after the organic compound layer 303 is formed.

次に、記憶素子208、アンテナとして機能する導電層786を覆うように、SOG法、又は液滴吐出法等により、保護層として機能する絶縁層772を形成する。絶縁層772は、DLC(ダイヤモンドライクカーボン)などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料により形成し、好ましくはエポキシ樹脂により形成する。 Next, an insulating layer 772 functioning as a protective layer is formed by an SOG method, a droplet discharge method, or the like so as to cover the memory element 208 and the conductive layer 786 functioning as an antenna. The insulating layer 772 is formed of a layer containing carbon such as DLC (diamond-like carbon), a layer containing silicon nitride, a layer containing silicon nitride oxide, or an organic material, and preferably formed of an epoxy resin.

次に、剥離層503が露出するように、フォトリソグラフィ法により絶縁層をエッチングして、開口部773、774を形成する(図12(A))。 Next, the insulating layer is etched by photolithography so that the separation layer 503 is exposed, so that openings 773 and 774 are formed (FIG. 12A).

次に、開口部773、774にエッチング剤を導入して、剥離層503を除去する(図12(B))。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素(ClF)を使用する。そうすると、薄膜集積回路791は、基板502から剥離された状態となる。なお、薄膜集積回路791とは、薄膜トランジスタ744〜748、記憶素子208の素子群と、アンテナとして機能する導電層786を合わせたものとする。なお、剥離層503は、全て除去せず一部分を残存させておいてもよい。こうすることによって、処理時間を短縮することが可能となる。さらに、薄膜集積回路791が飛散することを防止できる。 Next, an etchant is introduced into the openings 773 and 774 to remove the peeling layer 503 (FIG. 12B). As the etchant, a gas or liquid containing halogen fluoride or an interhalogen compound is used. For example, chlorine trifluoride (ClF 3 ) is used as a gas containing halogen fluoride. Then, the thin film integrated circuit 791 is peeled from the substrate 502. Note that the thin film integrated circuit 791 includes the thin film transistors 744 to 748 and the memory element 208, and a conductive layer 786 functioning as an antenna. Note that a part of the peeling layer 503 may be left without being completely removed. By doing so, the processing time can be shortened. Further, scattering of the thin film integrated circuit 791 can be prevented.

薄膜集積回路791が剥離されていた基板502は、コストの削減のために、再利用するとよい。また、絶縁層772によって、剥離層503を除去した後に、薄膜集積回路791が飛散しないようにすることができる。薄膜集積回路791は小さく薄く軽いために、剥離層503を除去した後は、基板502に密着していないために飛散しやすい。しかしながら、薄膜集積回路791上に絶縁層772を形成することで、薄膜集積回路791に重みが付き、基板502からの飛散を防止することができる。また、薄膜集積回路791単体では薄くて軽いが、絶縁層772を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。 The substrate 502 from which the thin film integrated circuit 791 has been peeled is preferably reused for cost reduction. Further, the insulating layer 772 can prevent the thin film integrated circuit 791 from being scattered after the separation layer 503 is removed. Since the thin film integrated circuit 791 is small and thin, the thin film integrated circuit 791 is likely to be scattered after the peeling layer 503 is removed because it is not in close contact with the substrate 502. However, by forming the insulating layer 772 over the thin film integrated circuit 791, the thin film integrated circuit 791 is weighted and scattering from the substrate 502 can be prevented. In addition, although the thin film integrated circuit 791 is thin and light, the insulating layer 772 is formed, so that a certain shape of strength can be secured without forming a wound shape.

次に、薄膜集積回路791の一方の面を、第1の基体776に接着させて、基板502から完全に剥離する(図3)。続いて、薄膜集積回路791の他方の面を、第2の基体775に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路791を、第1の基体776と第2の基体775により封止する。第1の基体776と第2の基体775は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル合成樹脂、エポキシ合成樹脂等)との積層フィルムなどに相当する。フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最外層に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。また、第1の基体776と第2の基体775の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂を含む接着剤、樹脂添加剤等の接着剤を含む層に相当する。 Next, one surface of the thin film integrated circuit 791 is adhered to the first base 776 and completely peeled from the substrate 502 (FIG. 3). Subsequently, the other surface of the thin film integrated circuit 791 is bonded to the second substrate 775, and then one or both of heat treatment and pressure treatment are performed, so that the thin film integrated circuit 791 is bonded to the first substrate 776 and the first substrate 776. Sealing with the second substrate 775 is performed. The first substrate 776 and the second substrate 775 are a film made of polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, a paper made of a fibrous material, a base film (polyester, polyamide, inorganic vapor deposition film, Paper) and an adhesive synthetic resin film (acrylic synthetic resin, epoxy synthetic resin, etc.). The film is subjected to heat treatment and pressure treatment by thermocompression bonding. When the heat treatment and pressure treatment are performed, the film is an adhesive layer provided on the outermost layer of the film or the outermost layer. A layer (not an adhesive layer) provided in the outer layer is melted by heat treatment and bonded by pressure. In addition, an adhesive layer may be provided on the surfaces of the first base body 776 and the second base body 775, or the adhesive layer may not be provided. The adhesive layer corresponds to a layer containing an adhesive such as a thermosetting resin, an ultraviolet curable resin, an adhesive containing an epoxy resin, or a resin additive.

以上の工程により、可撓性を有する半導体装置を作製することができる。 Through the above steps, a flexible semiconductor device can be manufactured.

また、基板502上に作製した半導体装置をそのまま使用する場合は、開口部773、774を形成する以降の、上記剥離プロセスを必要としない。 Further, in the case where the semiconductor device manufactured over the substrate 502 is used as it is, the above-described peeling process after forming the openings 773 and 774 is not required.

また、別基板に作製したアンテナを接続するための配線を作製した場合は、アンテナを接続するための配線を最外面に露出させる必要がある。 In addition, when a wiring for connecting an antenna manufactured on another substrate is manufactured, it is necessary to expose the wiring for connecting the antenna to the outermost surface.

なお、本実施の形態において、トランジスタは、活性層に薄膜材料を用いた薄膜トランジスタを用いて形成しているが、これに限定されない。また、薄膜トランジスタのゲート電極は、半導体膜の上層に設けても良いし、下層に設けた構造を採用しても良い。 Note that in this embodiment, the transistor is formed using a thin film transistor in which a thin film material is used for an active layer; however, the present invention is not limited to this. In addition, the gate electrode of the thin film transistor may be provided in the upper layer of the semiconductor film, or may have a structure provided in the lower layer.

上記のように、有機メモリは、一対の導電層間に設けられた有機化合物層を設ける単純な構成を有する。またさらに、本発明の半導体装置は、ガラス基板、可撓性基板などの安価な材料を用いて作製することができる。したがって、本発明の半導体装置は、作製行程が単純であり、安価に作製する事が可能になる。 As described above, the organic memory has a simple configuration in which an organic compound layer provided between a pair of conductive layers is provided. Furthermore, the semiconductor device of the present invention can be manufactured using an inexpensive material such as a glass substrate or a flexible substrate. Therefore, the semiconductor device of the present invention has a simple manufacturing process and can be manufactured at low cost.

さらに、本発明の半導体装置は、大きな面積の基板上に複数形成し、その後、分断することで完成させる、いわゆる多面取りを用いることにより、より安価なものを提供することができる。このときに用いる大きな面積の基板としては、ガラス基板、可撓性基板等が挙げられる。ガラス基板や可撓性基板等は、円状のシリコン基板と比べて、母体基板形状に制約がない。そのため、半導体装置の生産性を高め、大量生産を行なうことができる。その結果、半導体装置のコストの削減が期待でき、単価が非常に低い半導体装置を提供することができる。 Furthermore, a plurality of semiconductor devices according to the present invention can be provided at a lower cost by using so-called multiple chamfering, in which a plurality of semiconductor devices are formed on a substrate with a large area and then completed by dividing. Examples of the large-area substrate used at this time include a glass substrate and a flexible substrate. A glass substrate, a flexible substrate, or the like is not limited in the shape of the base substrate as compared with a circular silicon substrate. Therefore, the productivity of semiconductor devices can be increased and mass production can be performed. As a result, cost reduction of the semiconductor device can be expected, and a semiconductor device with a very low unit price can be provided.

なお、本実施の形態は上記実施の形態と自由に組みあわせて行うことができる。 Note that this embodiment mode can be freely combined with the above embodiment modes.

(実施の形態3)
次に、本発明の半導体装置に内蔵されている有機メモリの共通電極を線状に形成した形状例と、作製方法の例を示す。なお線状とは、第1の辺に比べて第2の辺が長い方形や、焦点間距離の長い楕円、それに類似する細長い形をさしている。共通電極は、全ての記憶素子の一端に同電位を与えるために導通しているので、例えば図5に示すように、上記方形や上記楕円をくし上に形成すると好ましく、これらも線状に含む。しかし、線状という形状は、渦電流の発生による電磁波の吸収を低減できる形状であれば、ここに挙げた例のみに限定されるものではない。さらに、共通電極401の形成は、上記渦電流の発生による電磁波の吸収を低減できればよく、高い加工精度を求めるものではない。
(Embodiment 3)
Next, a shape example in which the common electrode of the organic memory built in the semiconductor device of the present invention is formed in a linear shape and an example of a manufacturing method will be described. The term “linear” refers to a square having a longer second side than the first side, an ellipse having a longer interfocal distance, and an elongated shape similar thereto. Since the common electrode is conductive in order to apply the same potential to one end of all the memory elements, it is preferable to form the square or ellipse on the comb, for example, as shown in FIG. . However, the shape of a line is not limited to the examples given here as long as the absorption of electromagnetic waves due to generation of eddy currents can be reduced. Furthermore, the formation of the common electrode 401 is only required to reduce the absorption of electromagnetic waves due to the generation of the eddy current, and does not require high processing accuracy.

図5(A)から(D)は、図3において矢印Aの方向から基板を示したものである。図5(A)は、くし状に形成された共通電極を示している。図5(B)は、複数の線状に形成された共通電極であって、それぞれコンタクトにより導通をとる場合を示している。図5(C)は、細長い長方形を凸凹型につなぎ合わせた形につくられた共通電極であって、その長辺はデコーダ203に対して平行に設けられている。図5(D)は、はしご型に形成された共通電極を示している。このように、線状の形状を有する共通電極401は、様々な形に作製することができる。 5A to 5D show the substrate from the direction of arrow A in FIG. FIG. 5A shows a common electrode formed in a comb shape. FIG. 5B shows a case where the common electrodes are formed in a plurality of linear shapes and are electrically connected by contacts. FIG. 5C shows a common electrode formed by connecting elongated rectangles to an uneven shape, and the long side thereof is provided in parallel to the decoder 203. FIG. 5D shows a common electrode formed in a ladder shape. Thus, the common electrode 401 having a linear shape can be manufactured in various shapes.

また共通電極は、様々な方法で作製することができる。 The common electrode can be manufactured by various methods.

例えば、共通電極401を基板上に蒸着させる時に、線状に形成する方法が挙げられる。形成したい共通電極の形に穴を空けた金属板を、基板に、図3矢印Aの方向から隣接させ、導電体を蒸着させることで共通電極の形を作製する方法である。本明細書中において、上記金属板をメタルマスクと記載する。 For example, when the common electrode 401 is vapor-deposited on the substrate, a method of forming a linear shape can be used. In this method, a metal plate having a hole in the shape of the common electrode to be formed is adjacent to the substrate from the direction of arrow A in FIG. In the present specification, the metal plate is referred to as a metal mask.

メタルマスクによって、共通電極を線状に形成する方法は、フォトリソグラフィーなどの方法に比べて加工精度は劣る。しかし、無線タグが行う無線通信を阻害しない程度に共通電極を形成する精度としては十分である。例えば、メタルマスクで作製した共通電極の線幅は、10μm以下であり、好ましくは2〜4μmとなる。 The method of forming the common electrode in a linear shape using a metal mask is inferior in processing accuracy compared to a method such as photolithography. However, the accuracy of forming the common electrode is sufficient to the extent that wireless communication performed by the wireless tag is not hindered. For example, the line width of the common electrode manufactured using a metal mask is 10 μm or less, and preferably 2 to 4 μm.

メタルマスクを用いて共通電極を作製する方法は、フォトリソグラフィーに比べて工程数が少なく、簡単に行うことができる。また、基板上に先に作製している他の層の特性に悪影響を与えることがないという利点がある。もちろん、フォトリソグラフィー法を用いて、共通電極を線状に作製してもよい。 A method for manufacturing a common electrode using a metal mask can be easily performed because the number of steps is smaller than that of photolithography. In addition, there is an advantage that the characteristics of other layers previously formed on the substrate are not adversely affected. Of course, the common electrode may be formed in a linear shape by using a photolithography method.

図5(B)に示すように、共通電極を作製する層と、下層の導電層との間にコンタクトホール501を設けて、下層の導電層により、共通電極を導通させても良い。また、共通電極を線状に形成するときの、線が延在する方向は図5に限定されるものではない。 As shown in FIG. 5B, a contact hole 501 may be provided between the layer for forming the common electrode and the lower conductive layer, and the common electrode may be made conductive by the lower conductive layer. Further, the direction in which the line extends when the common electrode is formed in a linear shape is not limited to FIG.

他にも、共通電極を作製する方法として、液滴吐出法を用いることができる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを作製する方式の総称である。 In addition, a droplet discharge method can be used as a method for manufacturing the common electrode. The droplet discharge method is a general term for a method for producing a pattern by discharging droplets, such as an inkjet method or a dispenser method.

液滴吐出法を用いる場合、共通配線を図5(C)に示すような線状に作製することができる。液滴吐出法は加工精度が高くないが、無線タグの無線タグが行う無線通信を阻害しない程度に共通電極を作製する精度としては十分であり、容易に行うことができる。例えば、液滴吐出方により作製した共通電極の線幅は、40μm以下であり、好ましくは、10〜20μmとなる。 In the case of using a droplet discharge method, the common wiring can be formed in a linear shape as illustrated in FIG. Although the droplet discharge method does not have high processing accuracy, it is sufficient as accuracy for manufacturing the common electrode to the extent that wireless communication performed by the wireless tag of the wireless tag is not hindered and can be easily performed. For example, the line width of the common electrode produced by the droplet discharge method is 40 μm or less, and preferably 10 to 20 μm.

液滴吐出法による共通電極の作製は、工程数を少なくできることや、材料を無駄にしないという利点がある。 The production of the common electrode by the droplet discharge method has an advantage that the number of steps can be reduced and materials are not wasted.

上記に挙げた、共通電極を作製する方法は、一例に過ぎず、これらに限定されるものではない。 The above-described method for manufacturing the common electrode is merely an example, and is not limited thereto.

本実施の形態は、本明細書中に挙げる他の実施の形態及び実施の形態と自由に組み合わせて行うことができる。 This embodiment can be freely combined with any of the other embodiments and embodiments described in this specification.

本実施の形態では、本発明の半導体装置を構成するアンテナの作製方法について説明する。 In this embodiment mode, a method for manufacturing an antenna included in the semiconductor device of the present invention will be described.

本発明の半導体装置は、非接触での情報の読み出しと書き込みが可能であることを特徴としている。情報を送受信する形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別されるが、いずれの方式を用いてもよい。 The semiconductor device of the present invention is characterized in that information can be read and written without contact. There are three types of information transmission / reception methods: an electromagnetic coupling method in which a pair of coils are arranged facing each other to communicate by mutual induction, an electromagnetic induction method in which communication is performed by an induction electromagnetic field, and a radio wave method in which communication is performed using radio waves. However, any method may be used.

情報の送受信に用いるアンテナは、様々な方法で設けることができる。1つには、電源回路103、クロック発生回路104、復調回路111、変調回路112、命令解析部113、メモリ制御回路114、符号化回路115、メモリ108を構成する複数の素子が作製された基板と同一の基板上にアンテナ102を設ける場合である。本明細書中において、上記複数の素子を素子群と表記する。 An antenna used for transmitting and receiving information can be provided by various methods. For example, a substrate on which a plurality of elements constituting the power supply circuit 103, the clock generation circuit 104, the demodulation circuit 111, the modulation circuit 112, the instruction analysis unit 113, the memory control circuit 114, the encoding circuit 115, and the memory 108 are manufactured. The antenna 102 is provided on the same substrate. In the present specification, the plurality of elements are referred to as an element group.

図6(A)とその断面図(C)に示すように、素子群601が作製された基板上にアンテナ102を設ける場合、記憶素子の第2の導電層304と同じ層にアンテナ102として機能する導電層を設けることができる。 As shown in FIG. 6A and a cross-sectional view thereof, when the antenna 102 is provided over the substrate over which the element group 601 is formed, the antenna 102 functions as the same layer as the second conductive layer 304 of the memory element. A conductive layer can be provided.

しかしながら、本発明は上記構成に制約されず、記憶素子の第1の導電層302と同じ層にアンテナ102を設けてもよい。また、素子群601を覆うように絶縁膜を設けて、当該絶縁膜上にアンテナ102を設けてもよい。 However, the present invention is not limited to the above structure, and the antenna 102 may be provided in the same layer as the first conductive layer 302 of the memory element. Further, an insulating film may be provided so as to cover the element group 601, and the antenna 102 may be provided over the insulating film.

アンテナの作製方法としては、他にも、図6(B)とその断面図(D)に示すように、半導体装置101に、アンテナを接続するための配線110を設け、素子群601とは別工程で作製したアンテナ102を、当該配線110に電気的に接続する方法がある。 As another method for manufacturing the antenna, as illustrated in FIG. 6B and a cross-sectional view thereof, a wiring 110 for connecting the antenna is provided in the semiconductor device 101, which is different from the element group 601. There is a method in which the antenna 102 manufactured in the process is electrically connected to the wiring 110.

アンテナ102を別の基板602に作製し、電気的に接続する場合には、基板306上に、アンテナを接続するための配線110を設ける。例えば、第2の導電層304と同じ層に、アンテナを接続するための配線110を設け、当該アンテナを電気的に接続するための配線110とアンテナ102とを貼り合わせる。貼り合わせには、異方性導電膜603などを用いるが、これに限定されるものではない。 In the case where the antenna 102 is formed over another substrate 602 and is electrically connected, a wiring 110 for connecting the antenna is provided over the substrate 306. For example, the wiring 110 for connecting the antenna is provided in the same layer as the second conductive layer 304, and the wiring 110 for electrically connecting the antenna and the antenna 102 are attached to each other. For the bonding, an anisotropic conductive film 603 or the like is used, but the present invention is not limited to this.

素子群601を作製した基板306と、アンテナ102を作製した基板602とを接着し、間隙を埋めるためには、樹脂604を使用することができる。 In order to bond the substrate 306 on which the element group 601 is manufactured and the substrate 602 on which the antenna 102 is manufactured to fill the gap, a resin 604 can be used.

またアンテナ102を別基板602に作製する方法としては、金、銀、銅などのナノ粒子を含む導電性ペーストにより、液滴吐出法を用いることができる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率を向上することができるといった利点を有する。 As a method for manufacturing the antenna 102 over the separate substrate 602, a droplet discharge method can be used with a conductive paste containing nanoparticles such as gold, silver, and copper. The droplet discharge method is a general term for a method of forming a pattern by discharging droplets, such as an inkjet method or a dispenser method, and has an advantage that the utilization efficiency of a material can be improved.

他にも、アンテナ102を作製する方法としては、スクリーン印刷法や、鍍金(めっき)、基板上に蒸着した導電層を、フォトリソグラフィーを用いてにより加工する方法などがある。アンテナ102は、情報の送受信を行う方式や、半導体装置の用途によって、形状が異なるため、作製するアンテナに見合った方法をとる。また、ここに挙げたアンテナの作製方法は一例に過ぎず、これに限定されるものではない。 Other methods for manufacturing the antenna 102 include a screen printing method, plating (plating), and a method of processing a conductive layer deposited on a substrate by photolithography. The shape of the antenna 102 varies depending on a method for transmitting and receiving information and a use of a semiconductor device. Therefore, a method corresponding to the antenna to be manufactured is used. In addition, the method for manufacturing the antenna described here is merely an example, and the present invention is not limited to this.

なお、形成されるアンテナは平面上に設けられ、リーダライタとの無線通信は、当該アンテナがもうけられる平面と平行に存在する金属面や、導電性の高い物質面に影響をうける。これは、上記導電性の高い物質が、リーダライタから発せられる電磁波を吸収するためである。したがって、素子群601やアンテナ102を形成する基板は、金属や半導体基板よりも、ガラス基板や、可撓性基板のように絶縁性を持つ基板に作製することが好ましい。 Note that the antenna to be formed is provided on a plane, and wireless communication with the reader / writer is affected by a metal surface parallel to the plane on which the antenna is provided and a highly conductive material surface. This is because the highly conductive substance absorbs electromagnetic waves emitted from the reader / writer. Therefore, the substrate over which the element group 601 and the antenna 102 are formed is preferably formed using an insulating substrate such as a glass substrate or a flexible substrate rather than a metal or semiconductor substrate.

さらに、第2の導電層304、すなわち共通電極を線状に形成する。共通電極を線状に形成すると、リーダライタから発せられる電磁波の吸収を抑制し、通信距離を確保できるからである。このようにして、本発明は、通信距離が長い半導体装置を提供することができる。 Further, the second conductive layer 304, that is, the common electrode is formed in a linear shape. This is because, when the common electrode is formed in a linear shape, absorption of electromagnetic waves emitted from the reader / writer can be suppressed and a communication distance can be secured. Thus, the present invention can provide a semiconductor device having a long communication distance.

本実施例は、上記実施の形態と自由に組み合わせて行うことができる。 This example can be freely combined with the above embodiment mode.

本実施例では、本発明の半導体装置を構成する半導体素子の作製の例を示す。 In this embodiment, an example of manufacturing a semiconductor element included in the semiconductor device of the present invention is shown.

本発明の半導体装置101の素子群601は、トランジスタや容量素子などの多くの半導体素子により構成されている。 The element group 601 of the semiconductor device 101 of the present invention includes a large number of semiconductor elements such as transistors and capacitors.

回路内の半導体素子は、非晶質半導体、微結晶半導体、多結晶半導体、有機半導体等のいずれの半導体を活性層として用いてもよいが、良好な特性の半導体素子を得るために、金属元素を触媒として結晶化した活性層や、レーザ照射法により結晶化した活性層を用いるとよい。また、プラズマCVD法により、SiH及びFガス、SiH及びHガス(Arガス)を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを活性層として用いるとよい。 As a semiconductor element in the circuit, any semiconductor such as an amorphous semiconductor, a microcrystalline semiconductor, a polycrystalline semiconductor, and an organic semiconductor may be used as an active layer. However, in order to obtain a semiconductor element with good characteristics, a metal element is used. It is preferable to use an active layer crystallized by using a catalyst or an active layer crystallized by a laser irradiation method. Further, a semiconductor layer formed by plasma CVD using SiH 4 and F 2 gas, SiH 4 and H 2 gas (Ar gas), or a semiconductor layer that has been subjected to laser irradiation may be used as the active layer. .

また、回路内の半導体素子の活性層として、200度から600度の温度(好適には350度から500度)で結晶化した結晶質半導体層(低温ポリシリコン層)や、600度以上の温度で結晶化した結晶質半導体層(高温ポリシリコン層)を用いることができる。なお、基板上に高温ポリシリコン層を作製する場合は、ガラス基板では熱に脆弱なので、石英基板を使用するとよい。 Further, as an active layer of a semiconductor element in a circuit, a crystalline semiconductor layer (low-temperature polysilicon layer) crystallized at a temperature of 200 to 600 degrees (preferably 350 to 500 degrees), or a temperature of 600 degrees or more A crystalline semiconductor layer (high-temperature polysilicon layer) crystallized in (1) can be used. Note that when a high-temperature polysilicon layer is formed on a substrate, a quartz substrate is preferably used because a glass substrate is vulnerable to heat.

回路内の半導体素子の活性層(特にチャネル形成領域)には、1×1019atoms/cm〜1×1022atoms/cmの濃度、好適には1×1019atoms/cm〜5×1020atoms/cmの濃度で、水素又はハロゲン元素を添加することで、欠陥が少なく、クラックが生じにくい活性層を得ることができる。 A concentration of 1 × 10 19 atoms / cm 3 to 1 × 10 22 atoms / cm 3 , preferably 1 × 10 19 atoms / cm 3 to 5 in the active layer (especially a channel formation region) of the semiconductor element in the circuit. By adding hydrogen or a halogen element at a concentration of × 10 20 atoms / cm 3, an active layer with few defects and hardly cracks can be obtained.

また、回路内の半導体素子の活性層を構成する結晶は、キャリアの流れる方向(チャネル長方向)と平行に延びる結晶粒界を有するように形成するとよい。このような活性層は、連続発振レーザ(CWLCと略記することができる)や、10MHz以上、好ましくは60〜100MHzで動作するパルスレーザで形成するとよい。 In addition, the crystal forming the active layer of the semiconductor element in the circuit is preferably formed so as to have a crystal grain boundary extending in parallel with the carrier flow direction (channel length direction). Such an active layer may be formed using a continuous wave laser (which can be abbreviated as CWLC) or a pulse laser operating at 10 MHz or more, preferably 60 to 100 MHz.

また、回路内の半導体素子の活性層の厚さは、20nm〜200nm、好ましくは40nm〜170nm、さらに好ましくは50nm〜150nmとするとよい。そうすると、折り曲げても、活性層にクラックが生じにくい半導体素子を提供することができる。 The thickness of the active layer of the semiconductor element in the circuit is 20 nm to 200 nm, preferably 40 nm to 170 nm, and more preferably 50 nm to 150 nm. As a result, it is possible to provide a semiconductor element in which the active layer is hardly cracked even when it is bent.

また、回路内のトランジスタのS値(サブスレッシュホールド値)は0.35V/dec以下(好ましくは0.09〜0.25V/dec)、移動度10cm/Vs以上の特性を有するとよい。このような特性は、活性層を、連続発振レーザや、10MHz以上で動作するパルスレーザで形成すれば、実現する。 In addition, the S value (subthreshold value) of the transistor in the circuit is preferably 0.35 V / dec or less (preferably 0.09 to 0.25 V / dec) and has a mobility of 10 cm 2 / Vs or more. Such characteristics can be realized by forming the active layer with a continuous wave laser or a pulsed laser operating at 10 MHz or higher.

また、回路内のトランジスタは、電源電圧が3〜5Vで動作する9段リングオシレータで、1MHz以上、好適には10MHz以上の特性を有することが望ましい。又は、ゲートあたりの周波数特性を100kHz以上、好適には1MHz以上を有する。 The transistors in the circuit are 9-stage ring oscillators that operate at a power supply voltage of 3 to 5 V, and desirably have characteristics of 1 MHz or more, preferably 10 MHz or more. Alternatively, the frequency characteristic per gate is 100 kHz or more, preferably 1 MHz or more.

また、本発明の半導体装置は、人間が手に持って使用することもあるので、手の汗などに含まれるナトリウム(Na)を代表とする、アルカリ金属の汚染を防ぐための保護層を設けるとよい。当該保護層は、回路内の半導体素子を包むように、又は回路全体を包むように設けるとよい。そうすることで、汚染されることがなく、信頼性が向上した半導体装置を提供することができる。 In addition, since the semiconductor device of the present invention may be used by a human hand, a protective layer for preventing alkali metal contamination such as sodium (Na) contained in hand sweat is provided. Good. The protective layer may be provided so as to wrap the semiconductor element in the circuit or wrap the entire circuit. Thus, a semiconductor device with improved reliability without being contaminated can be provided.

なお保護層の材料としては、窒化アルミニウムや酸化アルミニウム、窒化珪素、窒化酸化珪素、酸化窒化珪素膜等、無機材料が挙げられる。しかし、ここに挙げた物質は一例であり、これに限定されるものではない。 Note that examples of the material for the protective layer include inorganic materials such as aluminum nitride, aluminum oxide, silicon nitride, silicon nitride oxide, and silicon oxynitride film. However, the substances listed here are merely examples, and the present invention is not limited to these.

回路内を構成する素子群は、複数の層に渡って設けられていてもよい。複数の層に渡る素子群を作製する際には、層間絶縁膜を用いるが、当該層間絶縁膜の材料として、エポキシ樹脂やアクリル樹脂等の樹脂材料、透過性を有するポリイミド樹脂等の樹脂材料、シロキサンを含むポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む材料、などの無機材料を用いるとよい。 The element group constituting the circuit may be provided over a plurality of layers. When producing an element group over a plurality of layers, an interlayer insulating film is used. As a material of the interlayer insulating film, a resin material such as an epoxy resin or an acrylic resin, a resin material such as a polyimide resin having transparency, An inorganic material such as a compound material obtained by polymerization of a polymer containing siloxane, a material containing a water-soluble homopolymer and a water-soluble copolymer, or the like may be used.

シロキサンを含む化合物材料とは、珪素と酸素との結合で骨格構造が構成される。置換基に少なくとも水素を含む置換基(例えば、アルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。 The compound material containing siloxane has a skeleton structure of a bond of silicon and oxygen. A substituent containing at least hydrogen as a substituent (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

多層構造によって回路を構成した場合、層間で発生する寄生容量の低減のために、層間絶縁膜の材料に低誘電率材料を用いるとよい。寄生容量が低減すれば、高速の動作を実現し、また、低消費電力化を実現する。 When a circuit is configured with a multilayer structure, a low dielectric constant material may be used as a material for the interlayer insulating film in order to reduce parasitic capacitance generated between the layers. If the parasitic capacitance is reduced, high-speed operation is realized and low power consumption is realized.

ここに挙げた層間絶縁膜の材料は一例にすぎず、これらに限定されるものではない。 The material of the interlayer insulation film mentioned here is only an example, and is not limited to these.

このように作製された半導体素子によって構成される半導体装置が行なう、リーダライタとの無線通信は、平面上に設けられたアンテナと平行に存在する金属面や、導電性の高い物質面に影響をうける。これは、上記導電性の高い物質が、リーダライタから発せられる電磁波を吸収するためである。したがって、半導体素子やアンテナ作製する基板は、金属や半導体基板よりも、ガラス基板や、可撓性基板のように絶縁性を持つ基板であることが好ましい。 Wireless communication with a reader / writer performed by a semiconductor device including a semiconductor element manufactured in this way affects a metal surface parallel to an antenna provided on a plane and a highly conductive material surface. box office. This is because the highly conductive substance absorbs electromagnetic waves emitted from the reader / writer. Therefore, the substrate for manufacturing the semiconductor element or the antenna is preferably an insulating substrate such as a glass substrate or a flexible substrate rather than a metal or a semiconductor substrate.

さらに、本発明の半導体装置に内蔵する有機メモリ内部の共通電極は、線状に形成する。共通電極を線状に形成すると、リーダライタから発せられる電磁波の吸収を抑制し、通信距離を確保できるからである。このようにして、本発明は、通信距離が長く、かつ、高い性能を持つ半導体素子によって構成される半導体装置を提供することができる。 Furthermore, the common electrode inside the organic memory built in the semiconductor device of the present invention is formed in a linear shape. This is because, when the common electrode is formed in a linear shape, absorption of electromagnetic waves emitted from the reader / writer can be suppressed and a communication distance can be secured. As described above, the present invention can provide a semiconductor device including a semiconductor element having a long communication distance and high performance.

本実施例は、本明細書中に挙げる他の実施の形態及び実施例と自由に組み合わせて行うことができる。 This embodiment can be freely combined with any of the other embodiments and examples in this specification.

本実施例は、剥離プロセスを用いて、可撓性を持った半導体装置を構成する場合について説明する。 In this embodiment, a case where a flexible semiconductor device is formed by using a peeling process will be described.

剥離した素子群601は、可撓性を持つ保護層701への貼り付け、アンテナ102等が作製された可撓性を持つ保護層702と貼り合わせて、半導体装置を作製する(図7(A)参照)。なお、可撓性を持つ保護層の一例には、可撓性基板が相当する。 The peeled element group 601 is attached to the flexible protective layer 701 and attached to the flexible protective layer 702 from which the antenna 102 or the like is manufactured, so that a semiconductor device is manufactured (FIG. 7A). )reference). Note that a flexible substrate corresponds to an example of the protective layer having flexibility.

図7(A)の例が示す半導体装置は、可撓性を持つ保護層701と、アンテナ102を含む可撓性を持つ保護層702と、剥離プロセスにより基板から剥離された素子群601とを有する。保護層702上に作製されたアンテナ102は、素子群601に電気的に接続する。図示する構成では、アンテナ102は保護層702上にのみ作製されているが、本発明はこの構成に制約されず、アンテナ102を保護層701上にも作製してもよいし、素子群601と同一の基板上に作製してもよい。 A semiconductor device illustrated in the example of FIG. 7A includes a flexible protective layer 701, a flexible protective layer 702 including an antenna 102, and an element group 601 which is separated from a substrate by a separation process. Have. The antenna 102 manufactured over the protective layer 702 is electrically connected to the element group 601. In the illustrated configuration, the antenna 102 is manufactured only over the protective layer 702; however, the present invention is not limited to this configuration, and the antenna 102 may be manufactured over the protective layer 701. You may produce on the same board | substrate.

なお、素子群601と、保護層701、702との間には、窒化珪素膜等からなる膜を形成すると、素子群601がアルカリ金属等に汚染されることなく、信頼性を向上させた無線タグを提供することができる。 Note that when a film made of a silicon nitride film or the like is formed between the element group 601 and the protective layers 701 and 702, the element group 601 is wireless with improved reliability without being contaminated with an alkali metal or the like. Tags can be provided.

アンテナ102は、銀、銅、又はそれらでめっきされた金属であることが望ましい。素子群601とアンテナ102とは、異方性導電膜を用いてUV処理又は超音波処理を行うことで接続するが、本発明はこの方法に制約されず、様々な方法を用いることができる。 The antenna 102 is preferably silver, copper, or a metal plated with them. The element group 601 and the antenna 102 are connected to each other by performing UV treatment or ultrasonic treatment using an anisotropic conductive film. However, the present invention is not limited to this method, and various methods can be used.

図7(A)の断面図を、図7(B)に示す。保護層701、702に挟まれた素子群601の厚さは、5μm以下、好ましくは0.1μm〜3μmの厚さを有するように作製するとよい。また、保護層701、702を重ねたときの厚さをdとしたとき、保護層701、702の厚さは、好ましくは(d/2)±30μm、さらに好ましくは(d/2)±10μmとする。さらに、素子群601の面積は5mm角(25mm)以下であり、望ましくは0.3mm角〜4mm角(0.09mm〜16mm)の面積を有するとよい。 A cross-sectional view of FIG. 7A is shown in FIG. The thickness of the element group 601 sandwiched between the protective layers 701 and 702 may be 5 μm or less, preferably 0.1 μm to 3 μm. Further, when the thickness when the protective layers 701 and 702 are overlapped is defined as d, the thickness of the protective layers 701 and 702 is preferably (d / 2) ± 30 μm, and more preferably (d / 2) ± 10 μm. And Furthermore, the area of the element group 601 is 5 mm square (25 mm 2 ) or less, and desirably has an area of 0.3 mm square to 4 mm square (0.09 mm 2 to 16 mm 2 ).

保護層701、702は、有機樹脂材料で作製されているため、折り曲げに対して強い特性を有する。また、ガラス基板上等に作製して、剥離プロセスにより基板から剥離した素子群601は、シリコンなど単結晶半導体基板に作製された半導体素子に比べて、折り曲げに対して強い特性を有する。そして、素子群601と、保護層701、702とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層701、702で囲われた素子群601は、他の個体物の表面又は内部に配置しても良いし、紙の中に埋め込んでも良い。 Since the protective layers 701 and 702 are made of an organic resin material, the protective layers 701 and 702 have a strong characteristic against bending. In addition, an element group 601 which is manufactured over a glass substrate or the like and is separated from the substrate by a separation process has a stronger characteristic against bending than a semiconductor element manufactured over a single crystal semiconductor substrate such as silicon. Since the element group 601 and the protective layers 701 and 702 can be in close contact with each other so that there is no gap, the completed semiconductor device itself has a strong characteristic against bending. The element group 601 surrounded by such protective layers 701 and 702 may be arranged on the surface or inside of another solid object, or may be embedded in paper.

可撓性を持った半導体装置を、曲面を有する基板に貼る場合について説明する(図7(C)参照)。図面では、半導体装置を構成する1つのトランジスタを図示する。トランジスタのドレイン領域703、ゲート電極506、ソース領域704は直線状に位置し、この方向に電流が流れる。この電流が流れる方向と、基板が弧を描く方向を垂直に配置する。このような配置にすれば、基板が折り曲げられて、弧を描いても、トランジスタへの応力の影響が少なく、トランジスタの特性の変動を抑制することができる。 The case where a flexible semiconductor device is attached to a substrate having a curved surface will be described (see FIG. 7C). In the drawing, one transistor constituting a semiconductor device is illustrated. The drain region 703, the gate electrode 506, and the source region 704 of the transistor are positioned in a straight line, and current flows in this direction. The direction in which this current flows and the direction in which the substrate draws an arc are arranged perpendicularly. With such an arrangement, even when the substrate is bent and an arc is drawn, the influence of stress on the transistor is small, and variation in characteristics of the transistor can be suppressed.

また、応力を起因とした、トランジスタなどの半導体素子の破壊を防止するために、半導体素子の活性領域(シリコンアイランド部分)の面積は、基板全体の面積に対して、50%以下(好ましくは1〜30%)にすることが望ましい。トランジスタなどの半導体素子の存在しない領域には、下地絶縁膜材料、層間絶縁膜材料及び配線材料が主として設けられる。トランジスタ等の活性領域以外の面積は、基板全体の面積の60%以上であることが望ましい。このようにすると、曲げやすく、しかしながら高い集積度を有する半導体装置を提供することができる。 Further, in order to prevent the destruction of a semiconductor element such as a transistor due to stress, the area of the active region (silicon island portion) of the semiconductor element is 50% or less (preferably 1) with respect to the area of the entire substrate. To 30%). In a region where a semiconductor element such as a transistor does not exist, a base insulating film material, an interlayer insulating film material, and a wiring material are mainly provided. The area other than the active region such as a transistor is preferably 60% or more of the entire area of the substrate. In this way, it is possible to provide a semiconductor device that is easy to bend but has a high degree of integration.

このように、素子群601を可撓性を有する保護層等に貼り合わせると、薄く、軽く、強度のある半導体装置を提供することができる。また、可撓性基板に素子群601を貼り合わせた半導体装置は、曲面のように平面とは異形の形状の面上に貼り合わせることが可能となり、多種多様の用途が実現する。 In this manner, when the element group 601 is attached to a flexible protective layer or the like, a thin, light, and strong semiconductor device can be provided. In addition, a semiconductor device in which the element group 601 is bonded to a flexible substrate can be bonded to a surface having a shape different from a flat surface, such as a curved surface, and various uses can be realized.

例えば、瓶のような曲面上に、本発明の半導体装置の一形態である無線タグを密着して貼り合わせることができる。さらに、基板を再利用することが可能であるので、安価な半導体装置の提供を実現する。 For example, a wireless tag which is one embodiment of the semiconductor device of the present invention can be tightly attached to a curved surface such as a bottle. Furthermore, since the substrate can be reused, an inexpensive semiconductor device can be provided.

このように作製された本発明の半導体装置が行なう、リーダライタとの無線通信は、アンテナのもうけられた平面と平行に存在する金属面や、導電性の高い物質面に影響をうける。これは、上記導電性の高い物質が、リーダライタから発せられる電磁波を吸収するためである。したがって、素子群601やアンテナ102を形成する基板は、金属や半導体基板よりも、ガラス基板や、可撓性基板のように絶縁性を持つ基板に作製することが好ましい。 The wireless communication with the reader / writer performed by the semiconductor device of the present invention manufactured as described above is affected by a metal surface parallel to the plane on which the antenna is formed and a highly conductive material surface. This is because the highly conductive substance absorbs electromagnetic waves emitted from the reader / writer. Therefore, the substrate over which the element group 601 and the antenna 102 are formed is preferably formed using an insulating substrate such as a glass substrate or a flexible substrate rather than a metal or semiconductor substrate.

さらに、記憶素子の第2の導電層、すなわち共通電極を線状に形成する。共通電極を線状に形成すると、リーダライタから発せられる電磁波の吸収を抑制し、通信距離を確保できるからである。このようにして、本発明は、小型、軽量、安価で通信距離が長く、かつ、可撓性という付加価値をもった半導体装置を提供することができる。 Further, the second conductive layer of the memory element, that is, the common electrode is formed in a linear shape. This is because, when the common electrode is formed in a linear shape, absorption of electromagnetic waves emitted from the reader / writer can be suppressed and a communication distance can be secured. In this manner, the present invention can provide a semiconductor device that is small, light, inexpensive, has a long communication distance, and has the added value of flexibility.

なお、本実施例は上記実施の形態及び実施例と自由に組み合わせて行うことができる。 Note that this embodiment can be freely combined with the above embodiment modes and embodiments.

本実施例では、本発明の半導体装置に有機メモリと他の構成のメモリとしてマスクROMとを有する構成について述べる。 In this embodiment, a structure in which a semiconductor device of the present invention includes an organic memory and a mask ROM as a memory having another structure will be described.

本実施例の半導体装置は、上記実施の形態および実施例のトランジスタの作製工程において、マスクROMを同時に形成すれば良い。以下、トランジスタの作製工程においてマスクROMを形成する場合について説明する。 In the semiconductor device of this example, a mask ROM may be formed at the same time in the manufacturing steps of the transistors in the above embodiment modes and examples. Hereinafter, a case where a mask ROM is formed in a transistor manufacturing process will be described.

マスクROMは複数のトランジスタで形成され、マスクROMを構成するトランジスタは、フォトリソグラフィ法によって形成される。その際、トランジスタの例えばドレイン領域と接続する配線用のコンタクトホールを開口するか開口しないかによってデータを書き込むことが可能であり、例えば開口する場合は1(オン)、開口しない場合は0(オフ)のデータ(情報)を、メモリセルに書き込むことが可能である。 The mask ROM is formed by a plurality of transistors, and the transistors constituting the mask ROM are formed by photolithography. At that time, data can be written depending on whether or not a contact hole for wiring connected to, for example, a drain region of the transistor is opened. For example, 1 (on) when opened, 0 (off) when not opened. ) Data (information) can be written into the memory cell.

フォトレジストを露光する工程において、ステッパなどの露光装置を用いてレチクル(フォトマスク)を通して露光する工程の前又は後に、上記コンタクトホールが開口される領域上のフォトレジストに電子ビーム又はレーザーを照射する。その後、通常どおり現像、エッチング、フォトレジストの剥離などの工程をおこなう。こうすることで、レチクル(フォトマスク)を交換せずに、電子ビーム又はレーザーの照射領域を選択するのみで、上記コンタクトホールを開口するパターンと開口しないパターンをつくり分けることができる。すなわち、電子ビーム又はレーザーの照射領域を選択することで、製造時において、半導体装置毎に異なるデータが書き込まれたマスクROMを作製することが可能となる。 In the step of exposing the photoresist, before or after the step of exposing through the reticle (photomask) using an exposure apparatus such as a stepper, the photoresist on the region where the contact hole is opened is irradiated with an electron beam or a laser. . Thereafter, development, etching, and stripping of the photoresist are performed as usual. By doing so, it is possible to create a pattern for opening the contact hole and a pattern for not opening the contact hole only by selecting the irradiation region of the electron beam or laser without exchanging the reticle (photomask). That is, by selecting an irradiation region of an electron beam or a laser, it is possible to manufacture a mask ROM in which different data is written for each semiconductor device at the time of manufacture.

このようなマスクROMを用いて、製造時に半導体装置ごとの固有識別子(UID:Unique Identifier)等を形成することが可能となる。さらに、本実施例の半導体装置は、追記が可能な有機メモリを有するため、半導体装置製造以外にも、データの書き込みが可能である。以上により、本発明は、小型、軽量、安価で通信距離が長く、かつ、半導体装置ごとの固有識別子を有する半導体装置を提供することができる。 Using such a mask ROM, a unique identifier (UID: Unique Identifier) or the like for each semiconductor device can be formed at the time of manufacture. Furthermore, since the semiconductor device of this embodiment has an organic memory that can be additionally written, data can be written in addition to manufacturing the semiconductor device. As described above, the present invention can provide a semiconductor device that is small, lightweight, inexpensive, has a long communication distance, and has a unique identifier for each semiconductor device.

なお、本実施例は上記実施の形態及び実施例と自由に組み合わせて行うことができる。 Note that this embodiment can be freely combined with the above embodiment modes and embodiments.

本実施例では、本発明の半導体装置の具体的な使用例を説明する。 In this embodiment, a specific example of use of the semiconductor device of the present invention will be described.

本発明の半導体装置の用途は広範にわたるが、例えば、本発明の半導体装置の一形態である無線タグは、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。 Although the semiconductor device of the present invention has a wide range of uses, for example, a wireless tag which is one form of the semiconductor device of the present invention is a banknote, a coin, a securities, a certificate, a bearer bond, a packaging container, a book It can be used for recording media, personal items, vehicles, foods, clothing, health supplies, daily necessities, medicines, electronic devices, and the like.

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す。証書類とは、運転免許証、住民票等を指す。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す。書籍類とは、書物、本等を指す。記録媒体とは、DVDソフト、ビデオテープ等を指す。身の回り品とは、鞄、眼鏡等を指す。乗物類とは、自転車等の車両、船舶等を指す。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話等を指す。 Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refers to checks, securities, promissory notes, and the like. Certificates refer to driver's licenses, resident cards, etc. Bearer bonds refer to stamps, gift cards, and various gift certificates. Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like. Books refer to books, books, and the like. The recording medium refers to DVD software, video tape, and the like. Personal items refer to bags, glasses, and the like. Vehicles refer to vehicles such as bicycles, ships, and the like. Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (TV receivers, flat-screen TV receivers), mobile phones, and the like.

紙幣、硬貨、有価証券類、証書類、無記名債券類等に無線タグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に無線タグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に無線タグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。無線タグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。 Forgery can be prevented by providing wireless tags on bills, coins, securities, certificate documents, bearer bonds, and the like. In addition, it is possible to improve the efficiency of inspection systems and rental store systems by providing wireless tags for personal items such as packaging containers, books, recording media, personal items, foods, daily necessities, and electronic devices. it can. By providing wireless tags for vehicles, health supplies, medicines, etc., counterfeiting and theft can be prevented, and medicines can prevent mistakes in taking medicines. As a method of providing the wireless tag, the wireless tag is provided on the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin.

このような半導体装置を物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、図8(A)に示すように、表示部801を含む携帯端末の側面にリーダライタ802を設けて、品物803の側面に本発明の半導体装置の一形態である半導体装置804を設ける場合が挙げられる。この場合、リーダライタ802に半導体装置804をかざすと、表示部801に品物803の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。 By applying such a semiconductor device to an object management or distribution system, it is possible to increase the functionality of the system. For example, as shown in FIG. 8A, a reader / writer 802 is provided on a side surface of a portable terminal including a display portion 801, and a semiconductor device 804 which is one embodiment of the semiconductor device of the present invention is provided on a side surface of an article 803. Is mentioned. In this case, when the semiconductor device 804 is held over the reader / writer 802, the display unit 801 displays information such as the raw material and origin of the product 803 and the history of distribution process.

また、別の例としては、図8(B)に示すように、半導体装置804が実装された品物810をベルトコンベアにより搬送し、ベルトコンベアの脇にリーダライタ802を設ける場合が挙げられる。この場合、品物810の検品を簡単に行うことができる。 As another example, as shown in FIG. 8B, a product 810 mounted with a semiconductor device 804 is transported by a belt conveyor, and a reader / writer 802 is provided on the side of the belt conveyor. In this case, the product 810 can be easily inspected.

図8(B)に示す検品のように、半導体装置804とリーダライタ802との距離が一定にならない場合は、通信距離の長い無線タグが必要となる。本発明は、とりわけ、水分の影響を受けないような、比較的通信距離が長い電磁誘導方式の無線タグにおいて、情報の送受信を阻害せず、通信距離の長い無線タグを提供できる。 When the distance between the semiconductor device 804 and the reader / writer 802 is not constant as in the inspection illustrated in FIG. 8B, a wireless tag having a long communication distance is necessary. The present invention can provide a wireless tag having a long communication distance without interfering with transmission / reception of information in an electromagnetic induction type wireless tag having a relatively long communication distance that is not affected by moisture.

なお、本実施例は、上記の実施の形態及び実施例と自由に組み合わせることができる。 Note that this embodiment can be freely combined with the above embodiment modes and embodiments.

本実施例では、電気的作用により、記憶素子部のデータを読み出す動作に関して図2、図13を用いて具体的に説明する。 In this embodiment, an operation of reading data in the memory element portion by an electrical action will be specifically described with reference to FIGS.

図13は、記憶素子部に「0」のデータの書き込みを行った記憶素子部の電流電圧特性951と、「1」のデータの書き込みを行った記憶素子部の電流電圧特性952と、抵抗素子211の電流電圧特性953を示す。横軸はノードαの電圧を示す。ここでは、抵抗素子211はトランジスタとする。また、データを読み出す際の動作電圧として、共通電極401とVreadの間に3Vを印加した場合について説明する。 FIG. 13 shows a current-voltage characteristic 951 of the memory element unit in which data “0” is written to the memory element unit, a current-voltage characteristic 952 of the memory element unit in which data “1” is written, and a resistance element 211 shows a current-voltage characteristic 953. The horizontal axis indicates the voltage of the node α. Here, the resistance element 211 is a transistor. Further, a case where 3 V is applied between the common electrode 401 and Vread as an operation voltage when reading data will be described.

そして、「0」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性951とトランジスタの電流電圧特性953との交点954が動作点となり、このときのノードαの電位はV2(V)となる。ノードαの電位はセンスアンプ212に供給され、センスアンプ212は、ノードαの電位と参照電位(Vref)とを比較し、上記メモリセルが記憶するデータを「0」と判別する。 In a memory cell having a memory element portion in which data of “0” is written, an intersection 954 between the current-voltage characteristic 951 of the memory element part and the current-voltage characteristic 953 of the transistor serves as an operating point. The potential of α is V2 (V). The potential of the node α is supplied to the sense amplifier 212. The sense amplifier 212 compares the potential of the node α with the reference potential (Vref), and determines that the data stored in the memory cell is “0”.

一方、「1」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性952とトランジスタの電流電圧特性953との交点955が動作点となり、このときのノードαの電位はV1(V)となる。そして図2(B)に示すように、ノードαの電位はセンスアンプ212に供給され、センスアンプ212は、ノードαの電位と参照電位(Vref)とを比較し、上記メモリセルが記憶するデータを、「1」と判別する。 On the other hand, in a memory cell having a memory element portion in which data of “1” is written, an intersection 955 between the current-voltage characteristic 952 of the memory element part and the current-voltage characteristic 953 of the transistor serves as an operating point. The potential of α is V1 (V). As shown in FIG. 2B, the potential of the node α is supplied to the sense amplifier 212. The sense amplifier 212 compares the potential of the node α with the reference potential (Vref), and the data stored in the memory cell. Is determined as “1”.

センスアンプ212は、供給されるノードαの電位が、Vrefより大きいか小さいかを比較する機能をもつ。したがって、Vrefの電位は、V1<Vref<V2である。 The sense amplifier 212 has a function of comparing whether the potential of the supplied node α is larger or smaller than Vref. Therefore, the potential of Vref is V1 <Vref <V2.

このように、記憶素子208の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを簡単に判別することができる。 In this manner, by reading the resistance-divided potential according to the resistance value of the memory element 208, the data stored in the memory cell can be easily determined.

上記の方法によると、記憶素子208の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、記憶素子208が有する情報を、電流値により読み取ってもよい。 According to the above method, the voltage value is read by utilizing the difference in resistance value of the memory element 208 and the resistance division. However, information included in the memory element 208 may be read using a current value.

このように、単純な構造をもち、簡単な操作で書き込みや読み出しができ、安価に作製できる有機メモリを内蔵する半導体装置は、通信距離を長くすることで、さらに市場の需要を満たすことができる。 As described above, a semiconductor device having an organic memory that has a simple structure, can be written and read by a simple operation, and can be manufactured at low cost can further meet the market demand by increasing the communication distance. .

無線通信の通信距離は、アンテナのもうけられた平面とアンテナと平行に存在する金属面や、導電性の高い物質面に影響をうける。これは、上記導電性の高い物質が、リーダライタから発せられる電磁波を吸収するためである。 The communication distance of wireless communication is affected by a plane on which the antenna is formed, a metal surface that is parallel to the antenna, and a material surface with high conductivity. This is because the highly conductive substance absorbs electromagnetic waves emitted from the reader / writer.

したがって、有機メモリの共通電極は線状に形成する。導電性の高い共通電極を線状に形成することで、リーダライタから発せられる電磁波の吸収を抑制し、通信距離を確保できるからである。このようにして、本発明は、使い勝手がよく、通信距離が長い半導体装置を提供することができる。 Therefore, the common electrode of the organic memory is formed in a linear shape. This is because by forming the common electrode with high conductivity in a linear shape, absorption of electromagnetic waves emitted from the reader / writer can be suppressed and a communication distance can be secured. Thus, the present invention can provide a semiconductor device that is easy to use and has a long communication distance.

本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置の構成を説明する断面図。FIG. 14 is a cross-sectional view illustrating a structure of a semiconductor device of the invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置の使用形態を説明する図。8A and 8B illustrate usage patterns of a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention. 本発明の半導体装置の作製工程を説明する図。8A and 8B illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を説明する図。8A and 8B illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を説明する図。8A and 8B illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の動作方法を説明する図。8A and 8B illustrate a method for operating a semiconductor device of the present invention. 本発明の半導体装置を説明する図。6A and 6B illustrate a semiconductor device of the present invention.

Claims (6)

複数のメモリセルを含むメモリセルアレイを有する有機メモリと、
ンテナと、を有し、
前記複数のメモリセルはそれぞれ、トランジスタと記憶素子を有し、
前記記憶素子は、第1の導電層と、2の導電層と、前記第1の導電層と前記第2の導電層の間に設けられた有機化合物層と、を有し、
前記第2の導電層は、前記複数のメモリセルが有する前記記憶素子に共通であり、
前記第2の導電層は、くし状に設けられることを特徴とする半導体装置。
An organic memory having a memory cell array including a plurality of memory cells;
Has a antenna, the,
Each of the plurality of memory cells includes a transistor and a memory element;
The memory element includes a first conductive layer, a second conductive layer, and a organic compound layer provided between the first conductive layer and the second conductive layer,
The second conductive layer is common to the memory element of the plurality of memory cells have,
The semiconductor device, wherein the second conductive layer is provided in a comb shape .
複数のメモリセルを含むメモリセルアレイを有する有機メモリと、An organic memory having a memory cell array including a plurality of memory cells;
アンテナと、を有し、An antenna, and
前記複数のメモリセルはそれぞれ、トランジスタと記憶素子を有し、Each of the plurality of memory cells includes a transistor and a memory element;
前記記憶素子は、第1の導電層と、第2の導電層と、前記第1の導電層と前記第2の導電層の間に設けられた有機化合物層と、を有し、The memory element includes a first conductive layer, a second conductive layer, and an organic compound layer provided between the first conductive layer and the second conductive layer,
前記第2の導電層は、前記複数のメモリセルが有する前記記憶素子に共通であり、The second conductive layer is common to the memory elements included in the plurality of memory cells,
前記第2の導電層は、はしご型に設けられることを特徴とする半導体装置。The semiconductor device, wherein the second conductive layer is provided in a ladder shape.
請求項1又は請求項2において、
前記第1の導電層及び前記第2の導電層の少なくとも一方は、透光性を有することを特徴とする半導体装置。
In claim 1 or claim 2,
At least one of the first conductive layer and the second conductive layer has a light-transmitting property.
請求項1乃至請求項3のいずれか一項において、
前記有機化合物層は、光を照射することによって電気抵抗が変化する材料、前記第1の導電層と前記第2の導電層の間に電位差を生じさせることによって電気抵抗が変化する材料、又は加熱することによって電気抵抗が変化する材料を有することを特徴とする半導体装置。
In any one of Claims 1 thru | or 3 ,
The organic compound layer is a material whose electrical resistance changes by irradiating light, a material whose electrical resistance changes by causing a potential difference between the first conductive layer and the second conductive layer, or heating. A semiconductor device characterized by having a material whose electrical resistance changes as a result.
請求項1乃至請求項のいずれか一項において、
前記第2の導電層は、前記アンテナが設けられている面と同一面上又は平行な面上に設けられることを特徴とする半導体装置。
In any one of Claims 1 thru | or 4 ,
The semiconductor device, wherein the second conductive layer is provided on the same plane or a plane parallel to a plane where the antenna is provided.
請求項1乃至請求項のいずれか一項において、
前記有機メモリと前記アンテナは、ガラス基板又は可撓性基板上に設けられることを特徴とする半導体装置。
In any one of Claims 1 thru | or 5 ,
The organic memory and the antenna are provided on a glass substrate or a flexible substrate .
JP2005347517A 2004-12-03 2005-12-01 Semiconductor device Expired - Fee Related JP4954537B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005347517A JP4954537B2 (en) 2004-12-03 2005-12-01 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004351096 2004-12-03
JP2004351096 2004-12-03
JP2005347517A JP4954537B2 (en) 2004-12-03 2005-12-01 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2006186346A JP2006186346A (en) 2006-07-13
JP2006186346A5 JP2006186346A5 (en) 2008-12-11
JP4954537B2 true JP4954537B2 (en) 2012-06-20

Family

ID=36739185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005347517A Expired - Fee Related JP4954537B2 (en) 2004-12-03 2005-12-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4954537B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4974613B2 (en) * 2006-08-29 2012-07-11 株式会社日立製作所 IC memory, access device for IC memory, and validity verification method
WO2008066091A1 (en) * 2006-11-29 2008-06-05 Semiconductor Energy Laboratory Co., Ltd. Device, and method for manufacturing the same
JP2008166420A (en) * 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd Semiconductor device
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN112786785B (en) * 2021-01-11 2022-09-02 季华实验室 Ultrathin one-dimensional organic single crystal array film and preparation method and application thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02239664A (en) * 1989-03-13 1990-09-21 Olympus Optical Co Ltd Electric memory
JP3090198B2 (en) * 1997-08-21 2000-09-18 日本電気株式会社 Structure of semiconductor device and method of manufacturing the same
JP3217326B2 (en) * 1999-03-19 2001-10-09 富士通株式会社 Ferroelectric memory with electromagnetic shielding structure
JP2001189431A (en) * 1999-12-28 2001-07-10 Seiko Epson Corp Memory cell structure and memory device
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
TWI281748B (en) * 2001-12-18 2007-05-21 Matsushita Electric Ind Co Ltd Non-volatile memory
JP2003229538A (en) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd Non-volatile memory and manufacturing method thereof
JP4239693B2 (en) * 2002-06-07 2009-03-18 三菱化学株式会社 Information storage device and information storage / reproduction method using the information storage device
JP2004128471A (en) * 2002-08-07 2004-04-22 Canon Inc Nonvolatile memory device
JP4393859B2 (en) * 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 Method for producing recording medium

Also Published As

Publication number Publication date
JP2006186346A (en) 2006-07-13

Similar Documents

Publication Publication Date Title
US7960719B2 (en) Semiconductor device
JP5019737B2 (en) Semiconductor device
US7838993B2 (en) Semiconductor device
US7688624B2 (en) Semiconductor device
JP5204959B2 (en) Method for manufacturing semiconductor device
JP5459916B2 (en) Semiconductor device
JP5063066B2 (en) Method for manufacturing semiconductor device
JP4704959B2 (en) Product management method and dangerous goods management method
JP5297584B2 (en) Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device
US20060273182A1 (en) Semiconductor device
JP4954537B2 (en) Semiconductor device
US7745827B2 (en) Memory device
JP5297591B2 (en) Semiconductor device
JP5190182B2 (en) Semiconductor device
JP4912671B2 (en) Semiconductor device
JP2006148084A (en) Semiconductor device
JP4974621B2 (en) Semiconductor device and manufacturing method thereof
JP2008166420A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees