JP4693439B2 - Method for manufacturing active matrix substrate - Google Patents
Method for manufacturing active matrix substrate Download PDFInfo
- Publication number
- JP4693439B2 JP4693439B2 JP2005055052A JP2005055052A JP4693439B2 JP 4693439 B2 JP4693439 B2 JP 4693439B2 JP 2005055052 A JP2005055052 A JP 2005055052A JP 2005055052 A JP2005055052 A JP 2005055052A JP 4693439 B2 JP4693439 B2 JP 4693439B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- support substrate
- layer
- forming layer
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本発明はアクティブマトリクス基板に係り、特にアクティブマトリクス基板の製造方法に関する。 The present invention relates to an active matrix substrate, and more particularly to a method for manufacturing an active matrix substrate .
現在広く用いられているアクティブマトリクス型の液晶表示装置は、例えば無アルカリガラス基板などの、アクティブマトリクス素子を形成するのに耐え得る支持基板を、アクティブ素子群の形成時に用いている。例えば、チャネルを形成する半導体層にポリシリコンを用いた薄膜トランジスタを形成する場合には、各機能膜の形成時の処理温度などを考慮して、以下のような手順で製造されることになる:
(イ)先ず、第1支持基板としての無アルカリガラス基板上に、エッチングストッパ層として、酸化アルミニウムや酸化タンタル、シリコン窒化膜、フッ素樹脂などの有機膜を形成する。そして、エッチングストッパ層の上に、バリア層を形成し、更にその上に非晶質シリコン膜を形成する。
In active matrix liquid crystal display devices that are currently widely used, a support substrate that can withstand the formation of active matrix elements, such as an alkali-free glass substrate, is used when forming an active element group. For example, when a thin film transistor using polysilicon is formed in a semiconductor layer for forming a channel, it is manufactured by the following procedure in consideration of a processing temperature at the time of forming each functional film:
(A) First, an organic film such as an aluminum oxide, a tantalum oxide, a silicon nitride film, or a fluororesin is formed as an etching stopper layer on an alkali-free glass substrate as a first support substrate. Then, a barrier layer is formed on the etching stopper layer, and an amorphous silicon film is further formed thereon.
(ロ)その後、非晶質シリコン層を多結晶化するために、エキシマレーザを用いた局所短時間加熱を行い、固相又は液相成長による結晶化させた後、多結晶シリコン層の形状加工を行う。 (B) After that, in order to polycrystallize the amorphous silicon layer, local short-time heating using an excimer laser is performed, and after crystallization by solid phase or liquid phase growth, shape processing of the polycrystalline silicon layer is performed. I do.
(ハ)そして、その上にゲート絶縁膜となる薄膜を堆積させた後、ゲート電極及びゲート配線を形成する金属膜を成膜・形状加工する。更に、半導体層に接合面を形成するために、イオンドーピング法(イオン注入法)によりゲート電極をマスクとしてイオンの注入を行った後、活性化のための熱処理等を行う。その後、信号線等とゲート線との層間をとるための層間絶縁膜の成膜を行った後、半導体層へのコンタクトホールを形成し、金属膜を成膜後ソース及びドレイン電極となる形状加工を行って、薄膜トランジスタや配線等が形成し、アクティブマトリクス素子を形成する。 (C) A thin film to be a gate insulating film is deposited thereon, and then a metal film for forming a gate electrode and a gate wiring is formed and processed. Further, in order to form a bonding surface in the semiconductor layer, ions are implanted using an ion doping method (ion implantation method) using the gate electrode as a mask, and then heat treatment for activation is performed. Then, after forming an interlayer insulating film to take the interlayer between the signal line and the gate line, a contact hole to the semiconductor layer is formed, and after the metal film is formed, shape processing to become the source and drain electrodes To form a thin film transistor, a wiring, and the like, thereby forming an active matrix element.
(ニ)その後、第1支持基板を、エッチングストッパ層でアクティブマトリクス素子を保護しながら、取り除く。 (D) Thereafter, the first support substrate is removed while protecting the active matrix element with the etching stopper layer.
(ホ)その後、例えばプラスチック基板のような軽量薄型で形状自由度に優れた第2支持基板にアクティブマトリクス素子を移す。 (E) After that, the active matrix element is transferred to a second support substrate that is lightweight and thin and has excellent shape flexibility, such as a plastic substrate.
第1支持基板としての無アルカリガラス基板は、ポリシリコンによる薄膜トランジスタを用いたアクティブマトリクス素子群を形成する際には有効な支持基板となりうるが、材料としての比重や剛性が比較的高いため、例えばTFT−LCDなど表示装置としては重量や厚みの増加や形状自由度の制限などアプリケーションに大きな負荷を与える要因となっている。このため、支持基板の機能分離を行い、アクティブマトリクス素子群形成の際には高温プロセス耐性に優れた第1支持基板上にアクティブマトリクス素子を形成し、その後、第1支持基板を取り除いた後、軽量薄型で形状自由度に優れた第2支持基板に移すのである。第1支持基板を取り除く方法としては、液相エッチャントを用いた手法が提案されている(特許文献1及び2参照。)。
アクティブマトリクス素子群を含む層群の総厚が1μm程度であるのに対して、第1支持基板は、数百倍程度ある。アクティブ素子群を形成するための積層膜応力や電極などの形状起因の局所応力は、第1支持基板が存在する場合には、第1支持基板による支持機能により保持できている。しかし、第1支持基板を取り除けば、形状起因の局所応力が顕在化するので、アクティブマトリクス素子群に、局地的な構造破壊や機能低下などの影響を与えずに、第1支持基板を取り除くことが課題となっている。 The total thickness of the layer group including the active matrix element group is about 1 μm, whereas the first support substrate is about several hundred times. When the first support substrate is present, local stresses due to the laminated film stress and the electrodes for forming the active element group can be held by the support function of the first support substrate. However, if the first support substrate is removed, the local stress due to the shape becomes obvious. Therefore, the first support substrate is removed without affecting the active matrix element group due to local structural destruction or functional degradation. This is an issue.
又、エッチングストッパ層として、酸化アルミニウムや酸化タンタル、シリコン窒化膜、フッ素樹脂などの有機膜を用い、第1のガラス基板をエッチング除去する際には、いくつかの問題点が生じている。酸化アルミニウムや酸化タンタル、シリコン窒化膜等は、ある程度のエッチングストッパ機能はあるものの、第2成膜層が長時間エッチング液に露出した場合には、エッチングストッパ層もエッチング液に徐々に侵食されていく。これは、比較的面積の小さいアクティブマトリクス基板ならば第2成膜層のエッチング液中への暴露時間が短いため対応可能であるが、比較的面積の大きいアクティブマトリクス基板については面内全域に渡り第1支持基板が除去される前に、エッチング液中に暴露される第2成膜層が侵食されてしまう。 In addition, when an organic film such as aluminum oxide, tantalum oxide, silicon nitride film, or fluororesin is used as an etching stopper layer, several problems arise when the first glass substrate is removed by etching. Aluminum oxide, tantalum oxide, silicon nitride film, etc. have some etching stopper function, but when the second film-forming layer is exposed to the etching solution for a long time, the etching stopper layer is gradually eroded by the etching solution. Go. This can be dealt with if the active matrix substrate has a relatively small area because the exposure time of the second film-forming layer in the etching solution is short. However, the active matrix substrate having a relatively large area covers the entire surface. Before the first support substrate is removed, the second film formation layer exposed in the etching solution is eroded.
一方、第2成膜層にフッ素樹脂などの有機膜を用いた場合には、第2成膜層としての機能は比較的面積の大きいアクティブマトリクス基板についても対応可能であるが、アクティブ素子群の形成の際に、第2成膜層の耐熱性の低さや熱履歴による伸縮などのために、充分な機能を有するアクティブ素子群の形成が困難になっている。 On the other hand, when an organic film such as a fluororesin is used for the second film formation layer, the function as the second film formation layer can be applied to an active matrix substrate having a relatively large area. At the time of formation, it is difficult to form an active element group having a sufficient function due to the low heat resistance of the second film-forming layer and expansion and contraction due to thermal history.
上記課題を鑑み、本発明は、第1支持基板から第2支持基板に転写する際に、アクティブマトリクス素子群の構造や機能を破壊することがなく、信頼性の高いアクティブマトリクス基板の製造可能なアクティブマトリクス基板の製造方法を提供することを目的とする。 In view of the above problems, the present invention can manufacture a highly reliable active matrix substrate without destroying the structure and function of the active matrix element group when transferring from the first support substrate to the second support substrate. An object of the present invention is to provide a method for manufacturing an active matrix substrate .
上記目的を達成するために、本発明の第1の特徴は、(イ)第1支持基板の上に、この第1支持基板とは材質及び組成の少なくとも一方が異なり、内部応力が引張応力である第1成膜層、この第1成膜層とは材質及び組成の少なくとも一方が異なり、内部応力が圧縮応力となる第2成膜層及びこの第2成膜層とは材質及び組成の少なくとも一方が異なり、内部応力が引張応力である第3成膜層を、この順に積層する工程と、(ロ)この第3成膜層上に配向膜、保護層及び仮着層を、この順に積層する工程と、(ハ)この仮着層上に仮支持基板を接着する工程と、(ニ)第1支持基板との接触角が第1成膜層との接触角より小さいエッチング液で第1支持基板のエッチングを開始し、第1成膜層表面が部分的に露出した直後にバブラから気泡をエッチング液中に導入することにより、第1成膜層表面の露出面に気泡を選択的に集めて気泡で露出面を保護しながら、第1支持基板を除去する工程と、(ホ)第1成膜層を除去し第2成膜層を露出させる工程と、(ヘ)第2成膜層の露出した面に樹脂層を介して第2支持基板を接着する工程とを含むことを特徴とするアクティブマトリクス基板の製造方法であることを要旨とする。
本発明の第2の特徴は、(イ)第1支持基板の上に、この第1支持基板とは材質及び組成の少なくとも一方が異なり、内部応力が引張応力である第1成膜層、この第1成膜層とは材質及び組成の少なくとも一方が異なり、内部応力が圧縮応力となる第2成膜層及びこの第2成膜層とは材質及び組成の少なくとも一方が異なり、内部応力が引張応力である第3成膜層を、この順に積層する工程と、(ロ)この第3成膜層上に配向膜、保護層及び仮着層を、この順に積層する工程と、(ハ)この仮着層上に仮支持基板を接着する工程と、(ニ)第1成膜層の表面に第1支持基板が島状に残留した状態において、第1支持基板との接触角が第1成膜層との接触角より小さくなるように選択されたエッチング液を島状の第1支持基板の表面に選択的に凝集させて、第1支持基板を除去する工程と、(ホ)第1成膜層を除去し第2成膜層を露出させる工程と、(ヘ)第2成膜層の露出した面に樹脂層を介して第2支持基板を接着する工程とを含むことを特徴とするアクティブマトリクス基板の製造方法であることを要旨とする。
In order to achieve the above object, the first feature of the present invention is as follows. (A) On the first support substrate, at least one of the material and the composition is different from the first support substrate, and the internal stress is a tensile stress. A first film-forming layer, at least one of the material and the composition is different from the first film-forming layer, and the second film-forming layer whose internal stress is a compressive stress and the second film-forming layer are at least of the material and composition (B) laminating an alignment film, a protective layer, and a temporary adhesion layer in this order on the third film-forming layer in this order; And (c) a step of adhering the temporary support substrate onto the temporary attachment layer, and (d) a first etching solution having an angle of contact with the first support substrate that is smaller than the contact angle with the first film-forming layer. Etching of the support substrate was started, and bubbles were bubbled from the bubbler immediately after the surface of the first film formation layer was partially exposed. By introducing the etching solution, while protecting the exposed surface at the bubble selectively collected bubbles to the exposed surface of the first film forming layer surface, a step of removing the first supporting substrate, a first (e) And (f) adhering a second support substrate to the exposed surface of the second film-forming layer through a resin layer. The gist of the present invention is a method for manufacturing an active matrix substrate.
The second feature of the present invention is: (a) a first film-forming layer having a material and a composition different from those of the first support substrate and having an internal stress of tensile stress on the first support substrate; At least one of material and composition differs from the first film formation layer, and the second film formation layer whose internal stress becomes compressive stress and at least one of the material and composition differs from the second film formation layer, and the internal stress is tensile. (B) a step of laminating an alignment film, a protective layer, and a temporary attachment layer in this order on the third film formation layer; In the step of adhering the temporary support substrate onto the temporary attachment layer, and (d) in a state where the first support substrate remains in the shape of an island on the surface of the first film-forming layer, the contact angle with the first support substrate is the first formation angle. An etching solution selected to be smaller than the contact angle with the film layer is selectively applied to the surface of the island-shaped first support substrate. Collecting the first supporting substrate; (e) removing the first film-forming layer and exposing the second film-forming layer; and (f) a resin on the exposed surface of the second film-forming layer. And a step of adhering the second support substrate through the layer. The present invention provides a method for manufacturing an active matrix substrate.
本発明の第2の特徴は、(イ)第2支持基板と、(ロ)この第2支持基板上に設けられた樹脂層と、(ハ)この樹脂層を介し、第2支持基板に接着された、内部応力が圧縮応力となる材料からなる第2成膜層と、(ニ)この第2成膜層上に設けられ、この第2成膜層とは材質及び組成の少なくとも一方が異なり、内部応力が引張応力である第3成膜層とを備え、第2支持基板と樹脂層からなる下部構造の全体の引っ張り応力と、第3成膜層を含み、第3成膜層より上部の上部構造の全体の引っ張り応力との和が、内部応力と平衡しているアクティブマトリクス基板であることを要旨とする。 The second feature of the present invention is that (b) a second support substrate, (b) a resin layer provided on the second support substrate, and (c) an adhesive to the second support substrate via the resin layer. It is a second film forming layer internal stress is a material which is a compressive stress, (d) the al is provided on the second film forming layer is, and the second film forming layer is at least one of the materials and composition Unlike the third film-forming layer, the third film-forming layer includes a third film-forming layer whose internal stress is a tensile stress, includes the entire tensile stress of the lower structure including the second support substrate and the resin layer, and the third film-forming layer. The gist of the present invention is that the active matrix substrate is balanced with the internal stress in the sum of the total tensile stress of the upper superstructure.
本発明によれば、第1支持基板から第2支持基板に転写する際に、アクティブマトリクス素子群の構造や機能を破壊することがなく、信頼性の高いアクティブマトリクス基板の製造が可能なアクティブマトリクス基板の製造方法を提供することができる。 According to the present invention, at the time of transferring from the first support substrate to the second supporting substrate, without destroying the structure and function of the active matrix element group, an active matrix capable of producing a highly reliable active matrix substrate A method for manufacturing a substrate can be provided.
次に、図面を参照して、本発明の第1及び第2の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Next, first and second embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
又、以下に示す第1及び第2の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。 The first and second embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention is The material, shape, structure, arrangement, etc. are not specified below. The technical idea of the present invention can be variously modified within the technical scope described in the claims.
(第1の実施の形態)
本発明の第1の実施の形態に係るアクティブマトリクス基板は、図1(a)に示ように、行方向に延伸する複数の走査線W1,W2,W3,・・・・・,Wi,・・・・・,Wmと、列方向に延伸する複数の信号線B1,B2,B3,・・・・・,Bj,・・・・・,Bmとで2次元マトリクスを構成し、マトリクスの交点に薄膜トランジスタ(TFT)Tij (m,nをそれぞれ正の整数としてi=1〜m;j=1〜n)と、薄膜トランジスタTijにそれぞれ接続される画素電極Qijが画素を(Tij ;Qij)構成して配置されている。
(First embodiment)
As shown in FIG. 1A, the active matrix substrate according to the first embodiment of the present invention has a plurality of scanning lines W 1 , W 2 , W 3 ,. W i, ·····, in a W m, the plurality of signal lines B 1, B 2, B 3 extending in the column direction, ·····, B j, ·····, and B m A thin film transistor (TFT) T ij (i = 1 to m; j = 1 to n), where m and n are positive integers, and pixels connected to the thin film transistor T ij , respectively, constituting a two-dimensional matrix The electrode Q ij is arranged by constituting a pixel (T ij ; Q ij ).
図1(b)は、第1の実施の形態に係るアクティブマトリクス基板のひとつの画素(Tij ;Qij)の部分を例示したものであり、走査線Wiと信号線Bjの交差箇所の付近に薄膜トランジスタTijが配置されている。薄膜トランジスタTijのゲート電極17は走査線Wiに接続され、ソース電極19は信号線Bjに接続されている。そして、薄膜トランジスタのドレイン電極20は、画素の大部分を占める画素電極Qijに接続されている。画素電極Qijの下には、これと略対向して蓄積容量電極(図示せず)が配置され、蓄積容量線(図示せず)に接続されている。
FIG. 1B illustrates a portion of one pixel (T ij ; Q ij ) of the active matrix substrate according to the first embodiment, and the intersection of the scanning line W i and the signal line B j . A thin film transistor T ij is arranged in the vicinity of. The
<アクティブマトリクス基板における応力>
図2は、図1(b)に示した画素(Tij ;Qij)のA−A方向から見たアクティブマトリクス基板の要部断面構造を表す模式図で、第2支持基板11の上に樹脂層12、第2成膜層13,第3成膜層14を順に積層した積層基体(11,12,13,14)の上に、半導体層(15S,15C,15D)が活性領域を形成するように、パターニングされている。半導体層(15S,15C,15D)は、p型のチャネル領域15Cと、p型のチャネル領域15Cの両側のn型のソース領域15Sとn型のドレイン領域15Dを備える。チャネル領域15Cを構成する半導体は、キャリアを円滑に走行させるために結晶性であることが望ましく、多結晶又は単一の結晶粒からなるものとすることが望ましい。一方、ソース領域15S及びドレイン領域15Dは、結晶性でも良く、非結晶性でも良い。具体的には、半導体層(15S,15C,15D)は、シリコンやその他各種の半導体からなり、例えば、ポリシリコン(多結晶シリコン)により形成できる。そして、半導体層(15S,15C,15D)の上に、ゲート絶縁膜16が形成され、ゲート絶縁膜16の上にゲート電極17が配置されている。更に、ゲート電極17の上を層間絶縁膜18が被覆し、層間絶縁膜18を貫通し、ソース領域15S及びドレイン領域15Dの一部を露出するコンタクトホールを介して、ソース領域15S及びドレイン領域15Dには、それぞれソース電極19及びドレイン電極20が接続されている。
更に、図2に示したような、所望する諸特性を有する第2支持基板11上に、アクティブ素子群を移しかえたアクティブマトリクス基板においては、応力状態がアクティブマトリクス基板としての性能を大きく左右する。例えば第2支持基板11として柔軟性に富んだものを用いた場合には、応力の不均一による変形などを生じやすい。したがって、図2に示される通り、圧縮応力(σ2)である第2成膜層13に対して、第2支持基板11接合面側の応力状態(σ1)とアクティブ素子群形成側の応力状態(σ3)が補償されているような状態:
σ2=σ1+σ3 ・・・・・(1)
又はそれに近い状態であることが望ましい。
<Stress in active matrix substrate>
FIG. 2 is a schematic diagram showing a cross-sectional structure of the main part of the active matrix substrate viewed from the AA direction of the pixel (T ij ; Q ij ) shown in FIG. The semiconductor layer (15S, 15C, 15D) forms an active region on the laminated substrate (11, 12, 13, 14) in which the
Further, in the active matrix substrate in which the active element group is transferred onto the
σ 2 = σ 1 + σ 3 (1)
Or it is desirable that it is a state close to it.
同様な応力への留意は、本発明の第1の実施の形態に係るアクティブマトリクス基板の製造方法におけるアクティブマトリクス基板用中間生成物について必要であり、アクティブマトリクス素子群などに構造破壊や機能低下をもたらさないように、応力制御に充分な配慮が必要となる。これは、アクティブマトリクス素子群形成時だけでなく、第1支持基板21の除去時や第2支持基板11上に移しかえた際にも、そのプロセスマージンや構造体としての信頼性を大きく左右するためである。
Similar attention should be paid to the intermediate product for the active matrix substrate in the manufacturing method of the active matrix substrate according to the first embodiment of the present invention. Sufficient consideration is required for stress control so as not to bring about this. This greatly affects the process margin and the reliability of the structure not only when the active matrix element group is formed but also when the
先ず、第1の実施の形態に係るアクティブマトリクス基板の製造方法において、第1支持基板21上にアクティブ素子群を形成する際、第2成膜層13aまで形成したアクティブマトリクス基板用中間生成物の応力状態を模式的に示したものが図3(a)である。アクティブマトリクス基板の製造方法においては、第2成膜層13aは、第2成膜層13aの下の第1成膜層22a及び第2成膜層13aの上に形成される第3成膜層14(図4参照。)に比較して圧縮応力σc2が大きいことが重要である。
First, in the manufacturing method of the active matrix substrate according to the first embodiment, when the active element group is formed on the
例えば、図3(a)のように、第1成膜層22aと第2成膜層13aが相反する応力状態、即ち、第1成膜層22が引張応力σt1であり、第2成膜層13が圧縮応力σc2であるとすると、第1支持基板21に対しては、第1成膜層22aと第2成膜層13aが、それぞれ異なる応力を与えることになり、結果として、第1支持基板21に掛かる応力を低減することが可能となる。
For example, as shown in FIG. 3A, the first film-forming layer 22a and the second film-forming layer 13a are in opposite stress states, that is, the first film-forming
一方、例えば、図3(b)のように、第1成膜層22b及び第2成膜層13bがともに圧縮応力σc1,σc2の場合、第1支持基板21には第1成膜層22bと第2成膜層13bの応力の和が印加されることとなるため、第1支持基板21のソリなどを誘発する原因となり、第3成膜層14の形成やアクティブ素子群形成の際などに支障をきたすことになる。
On the other hand, for example, as shown in FIG. 3B, when both the first film formation layer 22b and the second film formation layer 13b have compressive stresses σ c1 and σ c2 , the
又、逆に、図3(c)のように、第1成膜層22c及び第2成膜層13cがともに圧縮応力σt1,σt2の場合、第1支持基板21には第1成膜層22aと第2成膜層13aの応力の和が印加されることとなるため、第1支持基板21のソリなどを誘発する原因となり、第3成膜層14の形成やアクティブ素子群形成の際などに支障をきたすことになる。
Conversely, as shown in FIG. 3C, when both the first film formation layer 22c and the second
図3(d)のように、第1成膜層22dと第2成膜層13dが相反する応力状態、即ち、第1成膜層22が圧縮応力σc1であり、第2成膜層13が引張応力σt2であるとすると、第1支持基板21に対しては、第1成膜層22aと第2成膜層13aが、それぞれ異なる応力を与えることになり、図3(a)と同様に、この状態では、第1支持基板21に掛かる応力が低減されている。しかし、図23を用いて後述するように、図3(d)に示すような、第2成膜層13dが引張応力状態である場合には、アクティブマトリクス基板の製造工程において、第1支持基板21及び第1成膜層22aを除去した段階において、第2成膜層13dの表面の欠陥(キズ)35a,35bが、成長する方向になり、容易に構造破壊をもたらすため好ましくない。一方、図3(a)に示す応力関係であれば、第1支持基板21及び第1成膜層22を除去した状態では、第2支持基板11への接合面となる第2成膜層13aの表面は圧縮状態となっているため、図23のような微小な欠陥(キズ)35a,35bなどが存在した場合でも、微小な欠陥(キズ)35a,35bの進展を抑える方向となるため、不良が顕在化することを抑えることが可能になる。
As shown in FIG. 3D, the first film-forming layer 22d and the second film-forming layer 13d are in opposite stress states, that is, the first film-forming
このように、図3(a)〜(d)に示したアクティブマトリクス基板用中間生成物における4つの応力関係の態様の比較・検討から明らかなように、図3(a)に示すような第2成膜層13aには第1支持基板21や第1成膜層22aと比較して圧縮応力σc2の大きい材質や組成比の膜質のものを用い、第1成膜層22aには引張応力σt1を有する材料系を用いることが好ましいと結論できる。
Thus, as is clear from the comparison and examination of the four stress-related modes in the intermediate product for the active matrix substrate shown in FIGS. 3A to 3D, the first as shown in FIG. The second film formation layer 13a is made of a material having a compressive stress σ c2 or a film quality having a composition ratio higher than that of the
応力状態の検討は、アクティブマトリクス基板の製造工程全般に渡る種々のアクティブマトリクス基板用中間生成物について検討する必要があり、例えば、以下に説明する第1の実施の形態に係るアクティブマトリクス基板の製造方法において説明する図4の段階のアクティブマトリクス基板用中間生成物のように、第3成膜層14まで形成したときには、第2成膜層13には、第1成膜層22や第3成膜層14と比較して圧縮応力σc2の大きい材質や組成比の膜質のものを用い、第1成膜層22及び第3成膜層14には引張応力σt1,σt3を有する材料系を用いることが好ましい。
For the examination of the stress state, it is necessary to examine various intermediate products for the active matrix substrate throughout the manufacturing process of the active matrix substrate. For example, the manufacturing of the active matrix substrate according to the first embodiment described below is performed. When the third
更に、アクティブマトリクス基板の製造工程において後述する図11の段階のアクティブマトリクス基板用中間生成物のように、アクティブ素子群を形成したときまで、同様な検討をすれば、第1成膜層22と第3成膜層14に引張応力の膜質を、第2成膜層13に圧縮応力σc2の膜質を選択した場合には、第1支持基板21への応力による変形を低減することができ、アクティブ素子(15S,15C,15D,16,17,18,19,20)を形成する際に変形量の少ない状態での形成が可能になる。
Further, in the manufacturing process of the active matrix substrate, if the same examination is performed until the active element group is formed like an active matrix substrate intermediate product in the stage of FIG. When the film quality of tensile stress is selected for the third
そして、図22の段階のアクティブマトリクス基板用中間生成物に示すように、第1支持基板21除去時に、第1支持基板21とアクティブ素子(15S,15C,15D,16,17,18,19,20)を構成する間に3層の積層膜構造(第1成膜層22、第2成膜層13、第3成膜層14)を有することが好ましいことが理解できる。このとき、第1成膜層22、第2成膜層13、第3成膜層14は、それぞれ異なる材質や組成比(図34参照。)であり、かつ第1成膜層22及び第2成膜層13は、第1支持基板21除去時に使用するエッチング液に対して、第1支持基板21よりもエッチング耐性があれば良く、無限大又はそれに近い耐性は必須とされない。
Then, as shown in the intermediate product for the active matrix substrate in the stage of FIG. 22, when the
<3層積層膜の各層材料の選択>
このような検討から、アクティブマトリクス基板用中間生成物の積層膜(22,13,14)に用いることができる材料は、表1に示すような選択幅で、広く取ることができ、更に、アクティブ素子(15S,15C,15D,16,17,18,19,20)を形成する際に従来の製造方法を大きく変更することなく対応可能になる。
From such a study, materials that can be used for the laminated film (22, 13, 14) of the intermediate product for the active matrix substrate can be widely selected with a selection width as shown in Table 1, and further, active When the elements (15S, 15C, 15D, 16, 17, 18, 19, 20) are formed, the conventional manufacturing method can be handled without greatly changing.
(a)第1成膜層22を構成する材料としては、
・第1支持基板21のエッチング液に対して、第1支持基板21よりエッチング耐性があること;
・第1支持基板21のエッチング液に対して、接触角(濡れ性)が異なること、
等が要求される材料的条件である。このような材料的条件からは、モリブデン(Mo)に代表される金属膜、アモルファスシリコン(a−Si)に代表される半導体膜、シリコン窒化膜(SiNx)に代表される金属窒化膜、フッ化カルシウム(CaFx)に代表される金属フッ化物、シリコン窒化膜に代表される金属酸化膜などの材料が挙げられる。ここで、第1成膜層22としては、エッチングストッパ機能を考慮すれば、非晶質又はマイクロクリスタル(μC)の膜質が望ましい。これは、結晶質の膜質では結晶粒界部が選択的に侵されて、アクティブ素子(15S,15C,15D,16,17,18,19,20)などに影響を与えやすいためである。即ち、第1支持基板21とこの第1支持基板21のエッチング液との接触角をθsub、第1成膜層22とエッチング液との接触角をθsacとしたとき、
θsub < θsac ・・・・・(2)
となるような表面エネルギーの差ΔUが生じるような材質又は組成比を用いれば良い。第1支持基板21と第1成膜層22との材質又は組成比の組み合わせを選択することにより、後述するような、エッチング液への接触角(濡れ性)の違いを利用した選択的なエッチング方法が可能になる。第1支持基板21の表面エネルギーUsubと第1成膜層22の表面エネルギーUsacの差ΔUを大きくするのは、第1成膜層22の膜質を変更することによっても対応可能である。例えば、第1成膜層22としてアモルファスシリコン(a−Si)を採用した場合、通常のアモルファスシリコンは、水素を含有(a−Si:H)しており、この水素含有量を調整することによりエッチング液に対する接触角(濡れ性)を変更することが可能となる。
(A) As a material constituting the first
The etching resistance of the
The contact angle (wetting) is different from the etching solution of the
Etc. are the required material conditions. From such material conditions, a metal film typified by molybdenum (Mo), a semiconductor film typified by amorphous silicon (a-Si), a metal nitride film typified by silicon nitride film (SiN x ), a fluorine film. Examples include materials such as metal fluorides typified by calcium fluoride (CaF x ) and metal oxide films typified by silicon nitride films. Here, the first film-forming
θsub <θsac (2)
A material or a composition ratio that causes a difference in surface energy ΔU that can be used may be used. By selecting a combination of materials or composition ratios of the
特に、第1支持基板21と第1成膜層22表面のエッチング液31に対する接触角(濡れ性)を式(2)を満たすように選択することにより、図16〜図20を用いて後述するような、第1支持基板21の除去時のエッチング速度の分布に対して、第1成膜層22が不均一に暴露した部分に、自己整合的にエッチング液を保護する自己整合保護部32a,32bを形成することが可能になる。自己整合保護部32a,32bは、気相、又は、液相による層で形成可能である。例えば、第1支持基板21として無アルカリガラス基板を、第1成膜層22としてアモルファスシリコンを、エッチング液としてフッ酸系水溶液を用いた場合、第1支持基板21とエッチング液との接触角θsubが小さい(濡れ性が良い)が、第1成膜層22とエッチング液との接触角θsacが非常に大きい(濡れ性が非常に悪い)。このため、気相又は液相からなる自己整合保護部32a,32bを、図16〜図19に示すように、選択的に第1成膜層22の表面に凝集・付着することにより、第1成膜層22の暴露面が自己整合保護部32a,32bに覆れ、自己整合保護部32a,32bがエッチング液から第1成膜層22を遠ざけることになるため、自己整合保護部32a,32bが自己整合的なエッチングストッパ層として機能することになる。
In particular, by selecting a contact angle (wetting property) with respect to the
(b)第2成膜層13を構成する材料としては、
・第1支持基板21エッチング液に対して、第1支持基板21よりエッチング耐性があること;
・可視光域の波長において、およそ80%以上透過であること;
・圧縮応力であること;
・絶縁性に優れていること、
等が要求される材料的条件である。このような材料的条件からは、シリコン窒化膜(SiNx)に代表される金属窒化膜、フッ化カルシウム(CaFx)に代表される金属フッ化物、
シリコン窒化膜に代表される金属酸化膜などの材料が挙げられる。
(B) As a material constituting the second
The etching resistance of the
・ Transmit approximately 80% or more at a wavelength in the visible light region;
・ It must be compressive stress;
・ Excellent insulation
Etc. are the required material conditions. From such material conditions, a metal nitride film represented by silicon nitride film (SiN x ), a metal fluoride represented by calcium fluoride (CaF x ),
Examples include materials such as a metal oxide film typified by a silicon nitride film.
(c)第3成膜層14を構成する材料としては、
・アクティブ素子群への不純物拡散防止効果のあること;
・可視光域の波長において、およそ80%以上透過であること;
・引張応力であること;
・絶縁性に優れていること、
等が要求される材料的条件である。このような材料的条件からは、第2成膜層13と同様な、シリコン窒化膜(SiNx)に代表される金属窒化膜、フッ化カルシウム(CaFx)に代表される金属フッ化物、シリコン窒化膜に代表される金属酸化膜などの材料が挙げられる。
(C) As a material constituting the third
-It has an effect of preventing impurity diffusion into the active element group;
・ Transmit approximately 80% or more at a wavelength in the visible light region;
・Tensile stress ;
・ Excellent insulation
Etc. are the required material conditions. From such material conditions, similar to the second
<アクティブマトリクス基板の製造方法>
このように、応力状態の検討は、アクティブマトリクス基板の製造工程全般に渡る種々の段階のアクティブマトリクス基板用中間生成物について詳細に検討する必要があるが、図4〜図27を用いて、本発明の第1の実施の形態に係るアクティブマトリクス基板の製造方法を説明する。なお、以下に述べるアクティブマトリクス基板の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。第1の実施の形態に係るアクティブマトリクス基板は、アクティブ素子として低温ポリシリコンを用いた薄膜トランジスタTijを採用した場合である。
<Method for manufacturing active matrix substrate>
As described above, the stress state needs to be examined in detail for the intermediate product for the active matrix substrate at various stages throughout the manufacturing process of the active matrix substrate. A method for manufacturing an active matrix substrate according to a first embodiment of the invention will be described. Note that the manufacturing method of the active matrix substrate described below is an example, and it is needless to say that the present invention can be realized by various manufacturing methods including this modification. The active matrix substrate according to the first embodiment is a case where a thin film transistor T ij using low-temperature polysilicon is employed as an active element.
(イ)先ず、第1支持基板21上に、第1成膜層22となるアモルファスシリコン層を、例えばシランガスなどを原料に用いたプラズマ励起気相堆積法(PECVD法)などを用いて、50nm程度成膜する。第1支持基板21としては、例えば、板厚が約0.7mmのアルミノホウケイ酸塩などに代表される無アルカリガラス基板を用いることが可能である。無アルカリガラス基板は、アモルファス薄膜トランジスタや多結晶シリコン薄膜トランジスタを製造するときに広く用いられている第1支持基板21である。このときの第1成膜層22としては、非晶質性が高いことが重要である。
(A) First, an amorphous silicon layer serving as the first film-forming
(ロ)第1成膜層22を成膜後、第1成膜層22表面にあるゴミなどを取り除くために、ブラシと界面活性剤を用いて充分に洗浄を行う。更に、第1成膜層22表面にできる自然酸化シリコン膜除去のために希フッ酸処理を行う。この希フッ酸処理は、第1成膜層22上に成膜する第2成膜層13の成膜直前に行う。その後、第2成膜層13として、シラン(SiH4)ガスや窒素(N2)ガスなどを原料に用いたPECVD法などを用いて、シリコン窒化膜を50nm成膜する。このときシリコン窒化膜の膜質としては、Si/N=3/4というストイキオメトリに近い組成比をもつ膜質を選択した。これは、シリコン窒化膜はSi/N比が比較的広い範囲で形成することができるが、Si/N比がストイキオメトリに近い組成比の方が、エッチング液として採用するフッ酸系水溶液に対して耐性が高いこと、膜応力が圧縮応力側になる(図34参照。)ことなどから、第2成膜層13としての機能が発現しやすいことになる。
(B) After forming the first film-forming
(ハ)その後、図4に示すように、第3成膜層14として、シランガスや酸素(O2)ガスなどを原料に用いたPECVD法などを用いて、シリコン酸化膜(SiO2膜)を350nm成膜する。第3成膜層14の機能としては、アクティブマトリクス素子群を支持する機能と全体の応力調整機能であるため、絶縁膜であればこれらの条件を満たすことができる材料及び膜質で問題ない。又、第3成膜層14の膜厚についても自由度が高いため、膜質によって任意に変更が可能である。第1の実施の形態に係るアクティブマトリクス基板の製造方法においては、図4に示すように、第2成膜層13に大きな圧縮応力σc2をかけ、第1成膜層22と第3成膜層14には引張応力σt1,σt3となる膜質及び成膜条件を選んでいる。
(C) Thereafter, as shown in FIG. 4, a silicon oxide film (SiO 2 film) is formed as the third film-forming
(ニ)次に、第3成膜層14の上に、PECVD法を用い、図5に示すように、p型のアモルファスシリコン(a−Si)膜23を成長させる。その後、図6に示すように、KrFエキシマレーザ光等の光hνを照射して、アモルファスシリコン膜23瞬間的に溶融後結晶化させてp型の多結晶シリコン層24を生成する。そして、フォトレジストを多結晶シリコン層24の上全面に塗布後、フォトリソグラフィ技術によりフォトレジストをパターニングし、このフォトレジストをマスクとして、例えば、フッ素系ガスによる反応性イオンエッチング法(RIE法)を用いた異方性エッチング法により、p型の多結晶シリコン層24の素子分離を行い、島構造のp型の活性領域25を、図7に示すように形成する。
(D) Next, a p-type amorphous silicon (a-Si)
(ホ)次に、例えばPECVD法などを用いて、ゲート絶縁膜16となるシリコン酸化膜やシリコン窒化膜を成膜する。そして、例えばスパッタリング法などを用いて、ゲート絶縁膜16上にモリブデン(Mo)、タングステン(W)、タンタル(Ta)、又はその合金など金属膜を堆積させる。その後、金属膜上にフォトレジストを塗布し、フォトリソグラフィ法を用いてレジストパターンを形成し、例えば、溶剤に含侵させて選択的にレジストパターンのない部分の金属膜を除去する方法を用いることにより、ゲート電極17及びゲート線群の形状を、図8に示すように形成する。
(E) Next, a silicon oxide film or a silicon nitride film to be the
(ヘ)次に、活性領域25に接合面を形成するために薄膜トランジスタTijの不純物をp型の活性領域25に対し選択的に導入する。第1の実施の形態に係るアクティブマトリクス基板用中間生成物では、n型不純物イオンとしてリンイオン(31P+)を用いている。このとき、図9に示すようにゲート電極17をマスクとして、イオンドーピング法(イオン注入法)によりイオン濃度が1022cm-3程度になるように導入する。その後、この導入されたリンイオン(31P+)が電気的に活性化するように熱処理を行い、図10に示すように、p型のチャネル領域15Cの両側に、n型のソース領域15Sとn型のドレイン領域15Dを形成する。
(F) Next, an impurity of the thin film transistor T ij is selectively introduced into the p-type active region 25 in order to form a junction surface in the active region 25. In the intermediate product for an active matrix substrate according to the first embodiment, phosphorus ions ( 31 P + ) are used as n-type impurity ions. At this time, the
(ト)そして、例えば常圧化学気相堆積法(APCVD法)により層間絶縁膜18となるシリコン酸化膜やシリコン窒化膜を成膜する。その後、新たなフォトレジストを層間絶縁膜18の上全面に塗布後、フォトリソグラフィ技術により新たなフォトレジストをパターニングし、この新たな新たなフォトレジストをマスクとして、RIEを行い、図10に示すように、層間絶縁膜18を貫通し、n型のソース領域15S及びn型のドレイン領域15Dの上部の一部を露出するソースコンタクトホール(スルーホール)26S及びドレインコンタクトホール(スルーホール)26Dを形成する。
(G) Then, a silicon oxide film or a silicon nitride film to be the interlayer insulating
(チ)そして、Mo、Ta、W、アルミニウム(Al)、ニッケル(Ni)などの金属、又はその合金や積層膜などを、例えばスパッタリング法などを用いて堆積させる。その後、新たなフォトレジストを金属膜の上全面に塗布後、フォトリソグラフィ技術により新たなフォトレジストをパターニングし、この新たな新たなフォトレジストをマスクとして、RIEを行い、図11に示すように、ソース電極19、ドレイン電極20及び信号配線群の形成を行う。図11では、ソース電極19に接続される信号配線群の一部が示されているが、他の信号配線群は、図示を省略している。更に、ドレイン電極20と接続されるように画素電極Qijを形成する(図1(b)参照。)。この一連の薄膜トランジスタTij及び配線形成プロセスにおいては、例えば、エキシマレーザによる局所加熱やアニール程が存在するが、積層膜(22,13,14)の構成や膜質に大きな影響なく、又、アクティブマトリクス構造を形成する際にも顕著な問題は現れない。
(H) Then, a metal such as Mo, Ta, W, aluminum (Al), nickel (Ni), or an alloy or a laminated film thereof is deposited using, for example, a sputtering method. Then, after applying a new photoresist on the entire surface of the metal film, the new photoresist is patterned by photolithography, and RIE is performed using the new photoresist as a mask, as shown in FIG. The
(リ)次に、アクティブマトリクス素子群側で液晶の配向性を制御として、例えばポリイミドを用いたスピンコート法によりアクティブ素子群上に配向膜27の成膜を行う。更に、配向膜27の成膜後、配向処理の手段であるラビング処理を行う。配向膜27成膜及び配向処理は、通常、第2支持基板11に移しかえた後に行うことが多いが、この場合、配向膜27の処理における熱処理温度や配向処理の際の衝撃などによる構造破壊や使用できる第2支持基板11に制限が生じるため、第1の実施の形態に係るアクティブマトリクス基板の製造方法では、第1支持基板21上においてラビング処理を実施する。ただし、ラビング処理は、このような熱衝撃や構造破壊に対して耐性のある第2支持基板11などを用いる場合には、この時点で行う必要はない。次に、この配向膜27を保護する目的として、例えばノボラック樹脂からなる塗布型レジストを、スピンコート法を用いて成膜して、図12に示すように、保護層28を形成する。このとき、保護層28としては、保護層28除去の際に配向膜27との選択性に優れたものであること、事前の配向処理効果の低減を防ぐものであることが望ましい。
(I) Next, the
(ヌ)次に、第1支持基板21を除去する際にアクティブ素子群の構造などを維持するために仮の支持を取るための仮支持基板30を、図13に示すように、第1支持基板21の対向側に仮着層29を介して設置する。即ち、保護層28上に、例えばUV照射などの方法にて粘着性を変化させることが可能な接着剤を仮着層29として、例えばスピンコート法を用いて塗布し、その上に例えば片面をフッ素樹脂コートした石英ガラスやポリエーテルサルフォン(PES)などのプラスチック基板などを仮支持基板30として、第1支持基板21と対向するように貼り付ける。このとき、気泡混入や貼付ムラがあると第1支持基板21を取り除く際に、アクティブ素子群や成膜層群に影響を与えるため、充分な注意が必要である。
(N) Next, as shown in FIG. 13, a
(ル)図13の構造を作製することにより、図14〜図20に示すような第1支持基板21の除去工程が可能になる。第1の実施の形態に係るアクティブマトリクス基板用中間生成物では、第1支持基板21を除去する方法として、フッ酸系水溶液をエッチング液としたウェットエッチング法を採用している。これは、第1の実施の形態に係るアクティブマトリクス基板用中間生成物では第1支持基板21として無アルカリガラス基板を採用したためであり、ガラス材料はフッ酸系水溶液で可溶であるためである。なお、第1の実施の形態に係るアクティブマトリクス基板の製造方法ではフッ酸系エッチング液として塩酸を添加したフッ酸水溶液を採用している。これは、第1の実施の形態に係るアクティブマトリクス基板用中間生成物で用いた第1成膜層22や第2成膜層13の材料が強酸性下ではフッ酸に対する耐性が向上するためである。又、強酸性にするためには、硫酸や硝酸を用いる場合が多いが、第1の実施の形態に係るアクティブマトリクス基板用中間生成物では有機系材料を多用しているため、硫酸や硝酸を用いた場合には、これらが酸化や分解する懸念があるためである。図14は、第1支持基板21をエッチング除去する途中段階での状況を模式的に示したものである。図14で示されるように、第1支持基板21除去時には、面内において厚みが均一にエッチングされる訳ではなく、エッチングの進展が早い部分と遅い部分のムラが出てしまう。これは、第1支持基板21の表面状態や基板内部の組成分布や応力状態、エッチング液31の対流状態などが起因している。これらは、すべてを制御することが難しいため、分布が発生することは避けることができない。したがって、第1支持基板21を除去する際に、先行して除去される部分、即ち、第1成膜層22の表面が暴露する部分と、未だ、第1支持基板21が残る、即ち、第1支持基板21がエッチングされている途中の部分とが現れてくる。この際に、積層膜(22,13,14)がエッチング液31に対して、侵食されない、即ち、無限大の選択比がある場合には問題ない。しかし、本発明で用いるような材料系の場合はフッ酸系水溶液に程度の差はあれども侵されるので、図15に模式的に示されるように、アクティブ素子群まで破壊されてしまう。特に、液晶表示装置のような占有面積の大きいデバイスでは、面積全体に渡るエッチングが終了するまでの耐性を得るためには、積層膜(22,13,14)が侵食される分を見越して、積層膜(22,13,14)をそれぞれ多層にすることや膜厚を厚くするなど、生産性を大きく低下させる対策が必要になる。そこで、第1の実施の形態に係るアクティブマトリクス基板の製造方法では、図16に模式的に示されるような、第1成膜層22面が露出した部分に選択的に自己整合保護部32a,32bを形成する手法を用いる。第1支持基板21の除去時に第1成膜層22が露出する部分やその広がりはあらかじめ決めることができない。自己整合保護部32a,32bを生成する機能を備えたバブラ33を有するエッチングバスの構造例を図17〜図20に示す。図17〜図20に示したエッチングバスは、内部に空気や窒素などの気泡を導入できるバブラ33を設置し、第1支持基板21除去時の、第1成膜層22表面が現れた直後に気泡34を、導入量を調整しながらエッチング液31中に導入していく。このとき、仮支持基板30に支持された構造体は揺動させておく。このとき、採用する材料や成膜条件から表面エネルギーの差ΔUが大きいため、第1支持基板21は親水性に優れており、露出する第1成膜層22表面は撥水性にすることができる。この場合、気泡34は、選択的に第1成膜層22露出面に集めることができる。これを模式的に示したものが、図16〜図20になる。このとき、第1成膜層22の露出面に選択的に集合した気泡34は、あたかも、フッ酸系エッチング液から第1成膜層22を保護する自己整合保護部32a,32bとしての役割を果たすことになる。又、第1支持基板21の除去が進行するに従って、第1成膜層22の露出部の面積割合や形状が変化していくが、気泡34も供給量を制御することにより任意形状に変形や面積を変えていくので、第1成膜層22露出部の成長に応じて、図16〜図19に示すように自己整合保護部32a,32bが次第に大きな領域に成長可能になる。最終的には第1支持基板21は完全に除去されることになるが、このとき、図20に示すように、分離していた自己整合保護部32a,32bも第1成膜層22露出部全体に渡る大きな自己整合保護部32に集合し、第1成膜層22が侵食されることがほとんどない状態での第1支持基板21除去が可能になる。
By making the structure of (Le) 13 allows the process of removing the
(ヲ)図21は、アクティブマトリクス基板用中間生成物から第1支持基板21を完全に除去した後の断面構造例である。第1支持基板21除去後は第1成膜層22が露出した状態の新たなアクティブマトリクス基板用中間生成物となっている。続いて、図22に示すように、新たなアクティブマトリクス基板用中間生成物から更に第1成膜層22を除去し、第2成膜層13を露出させる。これは、第1の実施の形態に係るアクティブマトリクス基板における液晶表示装置が透過型であるためである。即ち、第1の実施の形態に係るアクティブマトリクス基板で用いた第1成膜層22はアモルファスシリコンを用いており、赤色系の色づきがあるため、透過光が色づくためである。第1成膜層22の除去は水酸化テトラメチルアンモニウム水溶液を用いれば良い。これは、第1成膜層22を除去できるとともに、第2成膜層13は無限大に近い耐性があるためである。このため、比較的良好な状態で、図22に示すような第2成膜層13の露出面が形成できる。第2成膜層13が露出した構造のアクティブマトリクス基板用中間生成物では、図23に示すように、第2成膜層13が圧縮応力であることが不良低減では重要である。即ち、図23のように、第2成膜層13の暴露面側に先天的に欠陥(キズ)35a,35bなどの不良部がある場合や、第1成膜層22の剥離時や第2成膜層13の暴露後の工程において、後天的に細かい欠陥(キズ)35a,35bなどが発生する可能性がある場合、第2成膜層13に圧縮応力σcを与えていれば、欠陥(キズ)35a,35bは、その成長を抑える方向に圧力を受けることになり容易に進展することがない。これに対して、第2成膜層13が引張応力状態である場合には、欠陥(キズ)35a,35bは成長する方向に応力を受けることになるため、容易に構造破壊をもたらすことになる。
(V) FIG. 21 is an example of a cross-sectional structure after the
(ワ)次に、図24に示すように、露出した第2成膜層13に樹脂層12を塗布し、樹脂層12を介して第2支持基板11を貼り付ける。このとき、樹脂層12としては、2液混合により硬化するアクリル系樹脂を用い、第2支持基板11としては、ポリエチレンテレフタレート(PET)を用いることが可能である。これは、第1の実施の形態に係るアクティブマトリクス基板は、配向膜27の形成や配向処理などの比較的高温を必要とする工程を既に終了しているためである。したがって、PETのような耐熱性の劣るプラスチックフィルムを用いても、高性能な液晶表示装置が作製可能になる。
(W) Next, as shown in FIG. 24, the
(カ)次に、仮支持基板30側から例えばUV光照射などの方法を用いて、仮着層29の接着性又は粘着性を低減させる。そして、アクティブ素子群が移し代えられた第2支持基板11側に構造破壊や応力印加を与えないように注意しながら、図25及び図26に示すように仮支持基板30と仮着層29を除去する。その後、図27に示すようにアクティブ素子群表面の保護層28を、レジストリムーバを用いて除去する。これにより図2に示したように、第1支持基板21上と同等の性能をもつアクティブ素子群を、第2支持基板11上へ移しかえ、アクティブマトリクス基板の製造作業が完了する。
(F) Next, the adhesiveness or tackiness of the
なお、第1の実施の形態に係るアクティブマトリクス基板の製造方法においては、ウェットプロセスを多用する場合、基板端面の影響を無視することはできない。特に、端面からのエッチング液31や水分の染み込みにより素子の破壊や膜剥離現象などが起こる場合がある。これを防止するためには、図28に示されるように、端部保護膜41で、端部を保護することが最も適当である。第1の実施の形態に係るアクティブマトリクス基板では、4辺の端部をそれぞれ、フッ素系接着剤に5mm程度含侵させた後乾燥させて、端部保護膜41とする。又、このように端部保護膜41で端部の保護を行った場合、保護領域にかかる第1支持基板21はエッチング除去されないため、第1支持基板21除去の際に急激な基板厚の変化をもたらすことになる。これを防止するため、図29に示すように、保護されている端部から階段状に第1支持基板21の厚みの分布を設けても良い。このとき、段差をつけるための方法としては、第1支持基板21の除去を何回かに分けて行い、段差を設けたい部分に保護シールを貼るなどの方法がある。
In the manufacturing method of the active matrix substrate according to the first embodiment, when a wet process is frequently used, the influence of the substrate end face cannot be ignored. In particular, an element may be destroyed or a film may be peeled off due to penetration of the
この後の、アクティブマトリクス基板を液晶表示装置化については、プラスチックフィルムを用いた製造工程がそのまま転用できるので、説明を省略する。 Subsequent manufacturing of the active matrix substrate as a liquid crystal display device will not be described because the manufacturing process using a plastic film can be used as it is.
以上のように、本発明の第1の実施の形態に係るアクティブマトリクス基板の製造方法によれば、第1支持基板21上に、低温ポリシリコン薄膜トランジスタTijのアレイを配列してアクティブ素子(15S,15C,15D,16,17,18,19,20)形成して、アクティブマトリクス基板用中間生成物を製造した後、アクティブ素子(15S,15C,15D,16,17,18,19,20)の構造破壊や機能低下をもたらすことなく、アクティブマトリクス基板用中間生成物から第1支持基板21を取り除くことが可能である。
As described above, according to the manufacturing method of the active matrix substrate according to the first embodiment of the present invention, the array of the low-temperature polysilicon thin film transistors T ij is arranged on the
更に、第1支持基板21を除去後、第1支持基板21の除去時にダメージの大きい第1成膜層22を更にを除去しているので、第1支持基板21除去後、第2支持基板11にアクティブ素子(15S,15C,15D,16,17,18,19,20)を移す際に、表面平滑性に優れており、かつ、第2支持基板11と接合する際に適当な表面状態である第2成膜層13の表面を実現できる。この結果、アクティブマトリクス基板の性能、更にはこのアクティブマトリクス基板を用いた液晶表示装置の性能の向上と信頼性の向上、製造歩留まりの向上を実現することが可能になる。
Further, after the
(第2の実施の形態)
第2の実施の形態に係るアクティブマトリクス基板の製造方法では、第1の実施の形態とは異なる方法を用いて、アクティブマトリクス基板用中間生成物から第1支持基板21の除去を行う。即ち、第2の実施の形態では、第1支持基板21の完全除去前、即ち、第1の実施の形態における図14に示す工程段階までは、第1の実施の形態と同様の手法を用いてアクティブマトリクス基板用中間生成物からを製造している。
(Second Embodiment)
In the manufacturing method of the active matrix substrate according to the second embodiment, the
第2の実施の形態に係るアクティブマトリクス基板においても、アクティブマトリクス基板用中間生成物から第1成膜層22が露出した場合に、図15に示されるような積層膜群の構造破壊やアクティブ素子群の破壊や機能低下を防止する方法である。
Also in the active matrix substrate according to the second embodiment, when the first
図30は、第2の実施の形態に係るアクティブマトリクス基板用中間生成物における、第1支持基板21の除去直前のエッチング方法を模式的に示したものである。即ち、第1の実施の形態における図14〜図20とは異なり、エッチング液31中に構造体(アクティブマトリクス基板用中間生成物)を含侵させるのではなく、ちょうどアクティブマトリクス基板用中間生成物の第1支持基板21上にエッチング液42を滴下したような状態となっている。このとき、第1支持基板21が第1成膜層22上の全面に残っているときには、エッチング液42も第1支持基板21を覆うように存在するため、第1支持基板21の除去が全面に渡り進行する。
FIG. 30 schematically shows an etching method immediately before the removal of the
これに対して、図31に模式的に示す通り、第1支持基板21の一部は除去されて第1成膜層22が露出した状態では、第1支持基板21とこの第1支持基板21のエッチング液との接触角θsub、第1成膜層22とエッチング液との接触角θsacが式(2)を満足するように選択されていることを反映して、第1成膜層22の露出面がエッチング液42が弾くのに対して、第1支持基板21上にエッチング液42が凝集するようになる。このとき、第1支持基板21の残部では基板除去が進行するのに対して、第1成膜層22露出面はエッチング液42に晒されることがないため第1成膜層22がエッチング液42に侵されることがない。又、第1支持基板21残部はエッチング液42により順次縮小していくが、この変化に応じて、エッチング液31は形状を変化させて、新たな第1成膜層22の露出面からはエッチング液42は取り除かれて第1支持基板21残部上にのみエッチング液42を凝集させることが可能になる。このため、第1成膜層22の露出面にエッチング液42をできるだけ触れさせることなく、第1支持基板21上のみをエッチングすることが可能になる。
On the other hand, as schematically shown in FIG. 31, in a state in which a part of the
しかし、この場合には、第1支持基板21のエッチングが進むに従い、エッチング液42による第1支持基板21のエッチング能力低下が懸念される。このため、ちょうど紙すきのように、アクティブマトリクス基板用中間生成物をエッチング液42中と大気中とを、往復揺動することにより、新たなエッチング液42を第1支持基板21の表面に強制的に供給し、エッチング液42の交換を行う必要がある。紙すきのような往復揺動の繰り返しにより、第1支持基板21の表面に気相とエッチング液42とが交互に繰り返し供給され、島状の第1支持基板21の表面に選択的に凝集するエッチング液42を、新鮮なエッチング液42で補充することができる。気中/液中往復揺動ではなく、エッチング液42中のみにおける第1支持基板21の往復揺動による新鮮な液層界面の往復的連続供給によっても、新鮮なエッチング液42を補充できる。
However, in this case, as the etching of the
これらの気中/液中往復揺動、或いは液中のみの往復揺動による新鮮な液層界面の強制的供給の工程においても、接触角θsubと接触角θsacが式(2)を満足するように選択されていれば、第1成膜層22の露出面はすぐにエッチング液42を弾いて、第1支持基板21の残部にのみに選択的にエッチング液42を凝集させることができるので、第1成膜層22が侵される時間は極わずかである。更に、第1支持基板21の残部が面内のどのような位置でどのような形状であっても、エッチング液42は選択的に追従することができるため、自己整合的に、第1支持基板21の残部のみを選択的にエッチングすることが可能になる。
The contact angle θsub and the contact angle θsac should satisfy the formula (2) also in the step of forcibly supplying the fresh liquid layer interface by the reciprocal oscillation in the air / liquid or the reciprocal oscillation only in the liquid. Since the exposed surface of the first film-forming
以上のように、本発明の第2の実施の形態に係るアクティブマトリクス基板の製造方法によれば、第1の実施の形態に係るアクティブマトリクス基板の製造方法と同様に、第1支持基板21上に、アクティブ素子(15S,15C,15D,16,17,18,19,20)の構造破壊や機能低下をもたらすことなく、第1支持基板21を取り除くことが可能である。
As described above, according to the manufacturing method of the active matrix substrate according to the second embodiment of the present invention, as with the manufacturing method of the active matrix substrate according to the first embodiment, on the
更に、第1支持基板21を除去後、第1支持基板21の除去時にダメージの大きい第1成膜層22を更に除去しているので、第1支持基板21除去後、第2支持基板11にアクティブ素子(15S,15C,15D,16,17,18,19,20)を移す際に、表面平滑性に優れており、かつ、第2支持基板11と接合する際に適当な表面状態である第2成膜層13の表面を実現できる。この結果、アクティブマトリクス基板の性能、更にはこのアクティブマトリクス基板を用いた液晶表示装置の性能の向上と信頼性の向上、製造歩留まりの向上を実現することが可能になる。
Further, after removing the
(その他の実施の形態)
上記のように、本発明は第1及び第2の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first and second embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
既に述べた第1及び第2の実施の形態の説明においては、例えば低温ポリシリコン薄膜トランジスタをアクティブ素子に用いた場合について説明したが、図32及び図33に示すように、アモルファスシリコン薄膜トランジスタをアクティブ素子に用いた場合にも、図33に示す断面図のような多層膜構造体となっているため、第1及び第2の実施の形態
と同様に、圧縮応力(σ2)である第2成膜層13に対して、第2支持基板11接合面側の応力状態(σ1)とアクティブ素子群形成側の応力状態(σ3)が補償されるように、式(1)で示される関係が満たされることが重要となる。
In the description of the first and second embodiments already described, for example, a case where a low-temperature polysilicon thin film transistor is used as an active element has been described. However, as shown in FIGS. 32 and 33, an amorphous silicon thin film transistor is used as an active element. Since the multilayer film structure as shown in the cross-sectional view of FIG. 33 is used in the second embodiment, as in the first and second embodiments, the second component having the compressive stress (σ 2 ) is used. The relationship expressed by the equation (1) so that the stress state (σ 1 ) on the bonding surface side of the
図32は、第1の実施の形態に係るアクティブマトリクス基板のひとつの画素(Tij ;Qij)の部分を例示したものであり、走査線Wiと信号線Bjの交差箇所の付近に薄膜トランジスタTijが配置されている。薄膜トランジスタTijのゲート電極17は、走査線配線53を介して走査線Wiに接続され、ソース電極19は信号線配線52を介して信号線Bjに接続されている。そして、薄膜トランジスタのドレイン電極20は、画素の大部分を占める画素電極Qijに接続されている。画素電極Qijの下には、これと略対向して蓄積容量電極(図示せず)が配置され、蓄積容量線(図示せず)に接続されている。
図33は、図32に示した画素(Tij ;Qij)のA−A方向から見た要部断面構造を表す模式図で、第2支持基板11の上に樹脂層12、第2成膜層13,第3成膜層14を順に積層した積層基体(11,12,13,14)の上にゲート電極17がパターニングされている。そして、ゲート電極17の上に、ゲート絶縁膜16が形成され、ゲート絶縁膜16の上に、アモルファスシリコンからなる活性領域51が形成されている。活性領域51の上にの一部にチャネル保護絶縁膜10が選択的に局在し、チャネル保護絶縁膜10から露出する活性領域51に対してソース電極19、ドレイン電極20が設けられている。更にその上を層間絶縁膜18が被覆し、層間絶縁膜18を貫通し、ソース電極19及びドレイン電極20の一部を露出するコンタクトホールを介して、ソース電極19及びドレイン電極20には、それぞれ信号線配線52及び画素電極Qijが接続されている。
図32及び図33に示したアモルファスシリコン薄膜トランジスタをアクティブ素子の製造方法においても、本発明の第1の実施の形態に係るアクティブマトリクス基板の製造方法において説明したと同様に、アクティブマトリクス素子群などに構造破壊や機能低下をもたらさないように、応力制御に充分な配慮が必要となる。これは、アクティブマトリクス素子群形成時だけでなく、第1支持基板21の除去時や第2支持基板11上に移しかえた際にも、そのプロセスマージンや構造体としての信頼性を大きく左右するためである。
FIG. 32 exemplifies a portion of one pixel (T ij ; Q ij ) of the active matrix substrate according to the first embodiment, in the vicinity of the intersection of the scanning line Wi and the signal line Bj. A thin film transistor T ij is arranged. The
FIG. 33 is a schematic diagram showing a cross-sectional structure of the main part when viewed from the AA direction of the pixel (T ij ; Q ij ) shown in FIG. 32. The
The amorphous silicon thin film transistors shown in FIGS. 32 and 33 are also used in the active element manufacturing method, as in the active matrix substrate manufacturing method according to the first embodiment of the present invention. Sufficient consideration must be given to stress control so as not to cause structural destruction and functional degradation. This greatly affects the process margin and the reliability of the structure not only when the active matrix element group is formed but also when the
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
10…チャネル保護絶縁膜
11…第2支持基板
12…樹脂層
13,13a,13b,13c,13d…第2成膜層
14…第3成膜層
15C…チャネル領域
15D…ドレイン領域
15S…ソース領域
16…ゲート絶縁膜
17…ゲート電極
18…層間絶縁膜
19…ソース電極
20…ドレイン電極
21…第1支持基板
22,22a,22b,22c,22d…第1成膜層
23…アモルファスシリコン膜
24…多結晶シリコン層
25…活性領域
27…配向膜
28…保護層
29…仮着層
30…仮支持基板
31…エッチング液
32,32a,32b…自己整合保護部
33…バブラ
34…気泡
41…端部保護膜
42…エッチング液
51…活性領域
52…信号線配線
53…走査線配線
Qij…画素電極
Tij…薄膜トランジスタ
W1,W2,W3,・・・・・,Wi,・・・・・,Wm…走査線
B1,B2,B3,・・・・・,Bj,・・・・・,Bm…信号線
DESCRIPTION OF
Claims (3)
該第3成膜層上に配向膜、保護層及び仮着層を、この順に積層する工程と、
該仮着層上に仮支持基板を接着する工程と、
前記第1支持基板との接触角が前記第1成膜層との接触角より小さいエッチング液で前記第1支持基板のエッチングを開始し、前記第1成膜層表面が部分的に露出した直後にバブラから気泡を前記エッチング液中に導入することにより、前記第1成膜層表面の露出面に前記気泡を選択的に集めて前記気泡で前記露出面を保護しながら、前記第1支持基板を除去する工程と、
前記第1成膜層を除去し前記第2成膜層を露出させる工程と、
前記第2成膜層の露出した面に樹脂層を介して第2支持基板を接着する工程
とを含むことを特徴とするアクティブマトリクス基板の製造方法。 On the first support substrate, at least one of the material and the composition is different from that of the first support substrate, and the first film-forming layer whose internal stress is a tensile stress, the first film-forming layer has at least the material and the composition The second film-forming layer in which one is different and the internal stress is a compressive stress, and the third film-forming layer in which at least one of the material and the composition is different from the second film-forming layer and the internal stress is a tensile stress are arranged in this order. Laminating steps;
A step of laminating an alignment film, a protective layer and a temporary adhesion layer in this order on the third film-forming layer;
Adhering a temporary support substrate on the temporary attachment layer;
Immediately after the etching of the first support substrate is started with an etchant whose contact angle with the first support substrate is smaller than the contact angle with the first film formation layer, and the surface of the first film formation layer is partially exposed. Introducing air bubbles from a bubbler into the etching solution, the bubbles are selectively collected on the exposed surface of the first film-forming layer, and the exposed surface is protected by the air bubbles while the first supporting substrate is protected. Removing the
Removing the first film formation layer to expose the second film formation layer;
Adhering the second support substrate to the exposed surface of the second film-forming layer via a resin layer.
該第3成膜層上に配向膜、保護層及び仮着層を、この順に積層する工程と、
該仮着層上に仮支持基板を接着する工程と、
前記第1成膜層の表面に前記第1支持基板が島状に残留した状態において、前記第1支持基板との接触角が前記第1成膜層との接触角より小さくなるように選択されたエッチング液を前記島状の第1支持基板の表面に選択的に凝集させて、前記第1支持基板を除去する工程と、
前記第1成膜層を除去し前記第2成膜層を露出させる工程と、
前記第2成膜層の露出した面に樹脂層を介して第2支持基板を接着する工程
とを含むことを特徴とするアクティブマトリクス基板の製造方法。 On the first support substrate, at least one of the material and the composition is different from that of the first support substrate, and the first film-forming layer whose internal stress is a tensile stress, the first film-forming layer has at least the material and the composition The second film-forming layer in which one is different and the internal stress is a compressive stress, and the third film-forming layer in which at least one of the material and the composition is different from the second film-forming layer and the internal stress is a tensile stress are arranged in this order. Laminating steps;
A step of laminating an alignment film, a protective layer and a temporary adhesion layer in this order on the third film-forming layer;
Adhering a temporary support substrate on the temporary attachment layer;
The contact angle with the first support substrate is selected to be smaller than the contact angle with the first film formation layer in a state where the first support substrate remains in an island shape on the surface of the first film formation layer. Removing the first support substrate by selectively aggregating the etched etchant on the surface of the island-shaped first support substrate ;
Removing the first film formation layer to expose the second film formation layer;
Adhering the second support substrate to the exposed surface of the second film-forming layer via a resin layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055052A JP4693439B2 (en) | 2005-02-28 | 2005-02-28 | Method for manufacturing active matrix substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055052A JP4693439B2 (en) | 2005-02-28 | 2005-02-28 | Method for manufacturing active matrix substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245067A JP2006245067A (en) | 2006-09-14 |
JP4693439B2 true JP4693439B2 (en) | 2011-06-01 |
Family
ID=37051215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005055052A Expired - Fee Related JP4693439B2 (en) | 2005-02-28 | 2005-02-28 | Method for manufacturing active matrix substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4693439B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101446226B1 (en) | 2006-11-27 | 2014-10-01 | 엘지디스플레이 주식회사 | Flexible display device and manufacturing method thereof |
JP2008147207A (en) * | 2006-12-06 | 2008-06-26 | Dainippon Printing Co Ltd | Thin-film transistor substrate |
JP4821871B2 (en) | 2009-03-19 | 2011-11-24 | ソニー株式会社 | Method for manufacturing electronic device and method for manufacturing display device |
JP5008776B2 (en) * | 2010-03-19 | 2012-08-22 | パナソニック株式会社 | Method for arranging fine structures |
JP2017040859A (en) * | 2015-08-21 | 2017-02-23 | 株式会社ジャパンディスプレイ | Image display device |
JP6283062B2 (en) * | 2016-05-31 | 2018-02-21 | 株式会社Nsc | Display device manufacturing method |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267804A (en) * | 1993-03-15 | 1994-09-22 | Ube Ind Ltd | Laminated semiconductor substrate and manufacture |
JPH0869015A (en) * | 1994-06-20 | 1996-03-12 | Canon Inc | Display device and production of the display device |
JPH08316442A (en) * | 1995-05-24 | 1996-11-29 | Mitsubishi Materials Corp | Soi substrate and its manufacture |
JPH1126733A (en) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | Transfer method of thin film device, thin film device, thin film integrated circuit device, active matrix substrate, liquid crystal display and electronic equipment |
JP2001007340A (en) * | 1999-06-25 | 2001-01-12 | Toshiba Corp | Active matrix substrate and its manufacture as well as element formation substrate and intermediate transfer substrate |
JP2003163338A (en) * | 2001-08-22 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | Stripping method and method for producing semiconductor device |
JP2004056143A (en) * | 2002-07-16 | 2004-02-19 | Semiconductor Energy Lab Co Ltd | Method for releasing |
JP2004119936A (en) * | 2002-09-30 | 2004-04-15 | Toshiba Corp | Thin-film transistor, liquid crystal display, and manufacturing methods for them |
JP2004220587A (en) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | Ic card and entry system using the ic card |
-
2005
- 2005-02-28 JP JP2005055052A patent/JP4693439B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06267804A (en) * | 1993-03-15 | 1994-09-22 | Ube Ind Ltd | Laminated semiconductor substrate and manufacture |
JPH0869015A (en) * | 1994-06-20 | 1996-03-12 | Canon Inc | Display device and production of the display device |
JPH08316442A (en) * | 1995-05-24 | 1996-11-29 | Mitsubishi Materials Corp | Soi substrate and its manufacture |
JPH1126733A (en) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | Transfer method of thin film device, thin film device, thin film integrated circuit device, active matrix substrate, liquid crystal display and electronic equipment |
JP2001007340A (en) * | 1999-06-25 | 2001-01-12 | Toshiba Corp | Active matrix substrate and its manufacture as well as element formation substrate and intermediate transfer substrate |
JP2003163338A (en) * | 2001-08-22 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | Stripping method and method for producing semiconductor device |
JP2004056143A (en) * | 2002-07-16 | 2004-02-19 | Semiconductor Energy Lab Co Ltd | Method for releasing |
JP2004119936A (en) * | 2002-09-30 | 2004-04-15 | Toshiba Corp | Thin-film transistor, liquid crystal display, and manufacturing methods for them |
JP2004220587A (en) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | Ic card and entry system using the ic card |
Also Published As
Publication number | Publication date |
---|---|
JP2006245067A (en) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279401B2 (en) | Fabricating method for flexible thin film transistor array substrate | |
KR101280827B1 (en) | Array substrate and method of fabricating the same | |
JP4693439B2 (en) | Method for manufacturing active matrix substrate | |
US10699905B2 (en) | Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate | |
US20060172470A1 (en) | Method of manufacturing thin film element | |
WO2018090482A1 (en) | Array substrate and preparation method therefor, and display device | |
JP2002246605A (en) | Method of manufacturing thin film transistor for liquid crystal display device | |
JP3696132B2 (en) | Active matrix substrate and manufacturing method thereof | |
JP2004343018A (en) | Semiconductor device and its manufacturing method | |
JP2009188317A (en) | Semiconductor device, electrooptical device, electronic apparatus, method of manufacturing semiconductor device, method of manufacturing electrooptical device and method of manufacturing electronic apparatus | |
WO2020224095A1 (en) | Array substrate, preparation method, and display apparatus | |
US10693011B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate | |
JP2008085091A (en) | Method for manufacturing thin film transistor, thin film transistor, and display unit | |
JP4023866B2 (en) | Manufacturing method of liquid crystal display device | |
JP2008042218A (en) | Manufacturing method of thin film transistor panel | |
US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
US10355033B2 (en) | Manufacturing method of polycrystalline silicon thin film and manufacturing method of thin film transistor array substrate | |
JP4621713B2 (en) | Active matrix display device | |
US20120001190A1 (en) | Thin film transistor and method of fabricating same | |
CN102810558A (en) | Thin film transistor, array substrate and preparation methods of thin film transistor and array substrate, and liquid crystal display | |
JP2004119936A (en) | Thin-film transistor, liquid crystal display, and manufacturing methods for them | |
JP2006324368A (en) | Thin-film transistor mounted panel and manufacturing method therefor | |
JP5172250B2 (en) | Semiconductor device, display device and manufacturing method thereof | |
US20210202750A1 (en) | Thin film transistor, display panel and fabricating method thereof | |
US20070057256A1 (en) | Element forming substrate, active matrix substrate, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |