JP4561129B2 - Semiconductor device manufacturing method and apparatus usable in the method - Google Patents
Semiconductor device manufacturing method and apparatus usable in the method Download PDFInfo
- Publication number
- JP4561129B2 JP4561129B2 JP2004064135A JP2004064135A JP4561129B2 JP 4561129 B2 JP4561129 B2 JP 4561129B2 JP 2004064135 A JP2004064135 A JP 2004064135A JP 2004064135 A JP2004064135 A JP 2004064135A JP 4561129 B2 JP4561129 B2 JP 4561129B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- frame
- sealing material
- adhesive
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Chemically Coating (AREA)
- Dicing (AREA)
Description
本発明は、メッキ処理された半導体素子の製造方法に関し、特に半導体素子製造プロセスにおけるメッキ処理に関する。 The present invention relates to a method for manufacturing a plated semiconductor element, and more particularly to a plating process in a semiconductor element manufacturing process.
半導体素子(デバイス)の高密度化、高性能化に伴い、そのベースとなる半導体ウェハの大型化及び薄型化が進行している。しかし、半導体ウェハを大型化及び/又は薄型化すればするほど該ウェハの機械的強度は低下する。それゆえ、かかる大型及び/又は薄型の半導体ウェハを使用する場合には、従来にもましてその取り扱いを慎重にする必要がある。また、半導体素子の製造プロセスにおいて、かかる大型及び/又は薄型のウェハの破損を防止する工夫が必要となる。
特に、半導体ウェハをベースとする種々の素子(デバイス)、例えば薄板状の半導体ウェハに所定の回路パターンを碁盤の目状に配列して成る半導体素子基板(即ちダイシング前のICチップ等の素子の集合体を構成するウェハ)の表面をメッキ処理する際、ウェハ破損の防止に留意する必要がある。すなわち、前記半導体素子基板の表面をメッキ処理(例えばハンダ付け性の付与等を目的とする無電解ニッケルメッキ)するには、内容の異なる数多くの処理を連続的に行う必要があり、その過程においてウェハの破損が生じ易い。従って、大型及び/又は薄型の半導体ウェハ(以下「薄板型ウェハ」と略称する。)を使用する場合には、かかるメッキ処理時における該ウェハの取り扱いにとりわけ注意が必要である。
このことに関し、特許文献1には、半導体素子の製造プロセスにおける薄板型ウェハの破損防止対策として、半導体素子基板にダミー基板(補強板)を熱発泡性接着シートで接着し、半導体素子基板とダミー基板とを一体化した状態でメッキ処理を行う方法が記載されている。また、特許文献2には、半導体ウェハに保護部材(補強材)を貼り付けて金属膜を形成(例えばメッキ処理)後、該金属膜側に補強枠付粘着テープを貼り付けて、前記保護部材を剥離する半導体装置の製造方法が記載されている。さらに、特許文献3には、メッキ用開口部が設けられた表面被覆材と、裏面被覆材との間にウェハを挟んでメッキを施すメッキ方法が記載されている。その後、メッキ処理された薄板型ウェハをダイシングしていくつかのチップ(典型的には、個々のチップがそれぞれ半導体素子を構成する。)に分断する。
With the increase in density and performance of semiconductor elements (devices), the size and thickness of semiconductor wafers serving as the base have been increasing. However, as the semiconductor wafer becomes larger and / or thinner, the mechanical strength of the wafer decreases. Therefore, when using such a large and / or thin semiconductor wafer, it is necessary to handle it more carefully than before. In addition, in the semiconductor element manufacturing process, it is necessary to devise measures for preventing breakage of such large and / or thin wafers.
In particular, various elements (devices) based on a semiconductor wafer, for example, a semiconductor element substrate in which predetermined circuit patterns are arranged in a grid pattern on a thin semiconductor wafer (that is, an element such as an IC chip before dicing). When plating the surface of the wafers constituting the assembly, it is necessary to pay attention to the prevention of wafer breakage. That is, in order to plate the surface of the semiconductor element substrate (for example, electroless nickel plating for the purpose of imparting solderability, etc.), it is necessary to continuously perform a number of different processes. The wafer is easily damaged. Therefore, when using a large and / or thin semiconductor wafer (hereinafter abbreviated as “thin plate wafer”), special attention must be paid to the handling of the wafer during the plating process.
In this regard,
しかしながら、特許文献1又は3に記載の方法では、メッキ処理後にダミー基板や被覆材を薄型ウェハ(素子)から剥離する必要がある。かかる剥離の際には、より薄いウェハを使用した場合にはウェハを破損させないため、非常にデリケートな操作が要求される。また、特許文献2に記載の方法では、補強枠付粘着テープにより補強してから保護部材を剥離しているが、やはり剥離の際に薄板型ウェハを破損してしまう虞があり、根本的な破損防止策にはなっていない。
そこで本発明は、かかる従来の課題を根本から解決すべく開発されたものであり、その目的とするところは、メッキ処理を伴う薄板型半導体ウェハをベースとする半導体素子の製造方法であってメッキ処理時における薄板型ウェハの破損を回避し得る製造方法を提供することである。また、そのような製造方法によって製造された半導体素子を提供することである。
However, in the method described in
Accordingly, the present invention has been developed in order to fundamentally solve such a conventional problem, and an object of the present invention is a method of manufacturing a semiconductor device based on a thin plate type semiconductor wafer accompanied by a plating process. It is an object of the present invention to provide a manufacturing method capable of avoiding breakage of a thin plate type wafer during processing. Moreover, it is providing the semiconductor element manufactured by such a manufacturing method.
本発明によって、メッキ層を備える半導体素子を製造する方法であって、少なくとも一方の面に前記半導体素子の回路パターン(電極層である場合を含む。以下同じ。)が複数配列するとともに少なくとも一方の面側をメッキ処理しようとする半導体ウェハと、少なくとも一方の面に粘着部が形成されたウェハ保持用粘着テープと、ダイシング用フレームとを用意する工程と、前記テープの粘着部に前記ウェハの一方の面を貼り付け且つその外側には前記フレームを貼り付けて該テープを介して前記ウェハと前記フレームとを一体に保持する工程と、該ウェハを前記フレームに保持した状態で、メッキ処理に要する複数の液剤によって処理して、前記ウェハの表面にメッキ層を形成する工程と、前記ウェハを所定の回路パターンを備える複数のチップにダイシングする工程とをこの順序で行う製造方法が提供される。
ここで「半導体素子」とは、シリコンウェハ等の半導体ウェハをベースに製造される電子デバイス(素子)を総称する用語であり、特定の用途・形状に限定されない。ウェハから切り出されるICチップ、パワーデバイス等の半導体装置は、ここでいう半導体素子に包含される典型例である。また、「ダイシング用フレーム」とは、ダイシング工程においてウェハを保持するために用いられる枠体を意味する。従って、ダイシング用フレームに保持した状態で、そのままウェハをダイシングすることができる。さらに、「ウェハ保持用粘着テープ」とは、ダイシング用フレームにウェハを保持するために用い得る粘着材を総称する用語であり、特定の組成・サイズに限定されない。
According to the present invention, there is provided a method of manufacturing a semiconductor device having a plated layer, wherein a plurality of circuit patterns (including electrode layers; the same applies hereinafter) of the semiconductor device are arranged on at least one surface. A step of preparing a semiconductor wafer to be plated on the surface side, a wafer holding adhesive tape having an adhesive portion formed on at least one surface, and a dicing frame; and one of the wafers on the adhesive portion of the tape And a step of attaching the frame to the outside and holding the wafer and the frame together via the tape, and a plating process with the wafer held on the frame. A step of forming a plating layer on the surface of the wafer by treating with a plurality of liquid agents, and a plurality of the wafer having a predetermined circuit pattern Manufacturing method for performing the step of dicing into chips in this order is provided.
Here, the “semiconductor element” is a generic term for electronic devices (elements) manufactured based on a semiconductor wafer such as a silicon wafer, and is not limited to a specific application / shape. A semiconductor device such as an IC chip or a power device cut out from a wafer is a typical example included in the semiconductor element here. The “dicing frame” means a frame used for holding the wafer in the dicing process. Therefore, the wafer can be diced as it is while being held in the dicing frame. Furthermore, the “wafer holding pressure-sensitive adhesive tape” is a general term for pressure-sensitive adhesive materials that can be used for holding a wafer on a dicing frame, and is not limited to a specific composition and size.
かかる構成の製造方法は、所定の回路パターンが多数配列(形成)された半導体ウェハ(典型的には素子集合体を構成するウェハ)の表面をメッキ処理する従来の方法とは異なり、先ず粘着テープを介して該ウェハをダイシング用フレームと一体に保持する。この工程は、従来の半導体素子製造プロセスにおいては、通常、ダイシング工程時におけるウェハの保持のために、メッキ処理後ダイシング前に行われる。
一方、本発明の方法では、メッキ処理工程前においてかかる組み付けを行うことを特徴とする。然る後にダイシング用フレームに保持された状態の該ウェハに対してメッキ処理を行う。これにより、機械的強度の低い薄板型ウェハをダイシング用フレームによって補強し得るため、繁雑な操作が要求されるメッキ処理時(典型的には多くの液剤処理を要する無電解メッキ処理)におけるウェハの破損を回避し、該破損に起因する不良品の発生を抑止して高い生産効率でメッキ層を有する半導体素子を製造することができる。
また、本発明によると、ウェハ補強手段としてダイシング用フレームと粘着テープを使用するため、ダイシング前に従来のダミー基板や保護部材を接着しておいて、また剥離するといった煩雑な工程を増やすことがなく、メッキ処理を終了した後にダイシング用フレームを取り外すことなくそのままダイシングする(典型的には、それぞれ半導体素子を構成するいくつかのチップに分断する。)ことができる。従って、作業性及び製造効率が良好である。ここで開示される方法では、従来のように補強のために接着したダミー基板や保護部材を剥離する必要がなく、剥離による破損の虞もない。
また本発明は他の側面として、ここで開示されたいずれかの方法によって製造された半導体素子を提供する。ここで開示された方法では、ウェハの破損が防止され、信頼性の高い半導体素子を効率よく製造することができる。
Unlike the conventional method of plating the surface of a semiconductor wafer (typically a wafer constituting an element assembly) on which a large number of predetermined circuit patterns are arranged (formed), the manufacturing method having such a configuration is first an adhesive tape. The wafer is held integrally with the dicing frame via In the conventional semiconductor element manufacturing process, this step is usually performed after the plating process and before dicing for holding the wafer during the dicing step.
On the other hand, the method of the present invention is characterized in that such assembly is performed before the plating process. Thereafter, a plating process is performed on the wafer held in the dicing frame. As a result, a thin plate type wafer having low mechanical strength can be reinforced by a dicing frame, so that the wafer during a plating process requiring a complicated operation (typically an electroless plating process that requires a lot of liquid processing) is required. A semiconductor element having a plated layer can be manufactured with high production efficiency by avoiding breakage and suppressing generation of defective products due to the breakage.
In addition, according to the present invention, since the dicing frame and the adhesive tape are used as the wafer reinforcing means, it is possible to increase a complicated process of bonding and peeling the conventional dummy substrate and the protective member before dicing. In addition, the dicing can be performed without removing the dicing frame after the plating process is finished (typically, each of the chips is divided into several chips constituting the semiconductor element). Therefore, workability and manufacturing efficiency are good. In the method disclosed here, there is no need to peel off the dummy substrate and the protective member bonded for reinforcement as in the conventional case, and there is no possibility of damage due to peeling.
As another aspect, the present invention provides a semiconductor device manufactured by any of the methods disclosed herein. With the method disclosed herein, the wafer is prevented from being damaged, and a highly reliable semiconductor device can be efficiently manufactured.
ここで開示される方法の好ましい一態様は、前記メッキ層形成工程の前に、前記テープの粘着部の一部であって、前記フレーム及び前記ウェハのいずれにも接触せずに露出した粘着部分を前記液剤と反応させない非反応化処理を行う工程を含む方法である。
ここで「非反応化処理」とは、前記テープの粘着部分がメッキ処理に要する液剤と結果的に反応しないようにする処理であればよく、物理的手段であるか化学的手段であるかを問わない。
前記テープにおいて、前記フレーム及び前記ウェハのいずれにも接触せずに粘着部分が露出した場合には、メッキ処理(典型的には多くの液剤処理を要する無電解メッキ処理)時において各液剤と接触することによりその粘着材成分が溶け出す虞がある。本態様の方法では、露出した粘着部分を非反応化処理によりメッキ処理に要する液剤と反応させないようにすることを特徴とする。このことにより、粘着材成分が液剤に溶け出すことを抑制し、該液剤の変質を防止し得、該変質によるメッキ層に及ぼす不具合を回避することができる。
A preferred embodiment of the method disclosed herein is a part of the adhesive part of the tape, which is exposed without contacting either the frame or the wafer, before the plating layer forming step. which is a method comprising the step of performing a non-reaction process that does not the solution and reaction.
Here, the “non-reacting process” may be a process that prevents the adhesive part of the tape from reacting with the liquid agent required for the plating process, and whether it is a physical means or a chemical means. It doesn't matter.
In the tape, when the adhesive part is exposed without contacting any of the frame and the wafer, it contacts with each liquid agent during plating process (typically electroless plating process requiring many liquid agent processes). By doing so, the adhesive component may be dissolved. In the method of the present embodiment is characterized in that as the non-reaction processing the exposed adhesive portion does not react with solution necessary for main Tsu key processing. By this, it can suppress that an adhesive material component melt | dissolves in a liquid agent, can prevent the quality change of this liquid agent, and can avoid the malfunction which acts on the plating layer by this quality change.
この非反応化処理の好ましい一態様は、前記保持された状態のウェハの表面の外周部から前記フレームにかけてシール材を貼り付けて、前記露出した粘着部分を被覆することを含む。
ウェハ保持用粘着テープのウェハ配置部分とフレーム配置部分の間において粘着部分が露出する場合には、本態様の方法によってシール材でこの露出した粘着部分を被覆することにより、この露出した粘着部分が前記液剤と接触することを効果的に防止することができる。
なお、この非反応化処理では、典型的には、ウェハの端部で回路パターンが形成されていない部分(即ち半導体素子を構成しない部分)にシール材を貼り付けることにより、メッキ処理に影響を与えることがない。また、この部分をメッキ処理に供しないため、無駄な部分がメッキ処理されるのを防止し、それに要する薬剤等を節約することができる。
One preferable aspect of the non-reacting process includes affixing a sealing material from the outer peripheral portion of the surface of the held wafer to the frame to cover the exposed adhesive portion.
When the adhesive portion is exposed between the wafer placement portion and the frame placement portion of the wafer holding pressure-sensitive adhesive tape, the exposed adhesive portion is covered with the sealing material according to the method of this aspect. Contact with the liquid agent can be effectively prevented.
In this non-reacting process, typically, the plating process is affected by attaching a sealing material to a part where a circuit pattern is not formed at the edge of the wafer (that is, a part not constituting a semiconductor element). Never give. In addition, since this portion is not subjected to the plating process, it is possible to prevent the unnecessary portion from being subjected to the plating process, and to save chemicals and the like required for the plating process.
また、この非反応化処理の他の好ましい一態様は、前記粘着部の粘着材成分としてUV硬化性樹脂を含み、前記非反応化処理は、前記露出した粘着部分をUV照射により硬化処理して、前記液剤に対する反応性を低下させることを含む。
テープの粘着材成分としてUV硬化性樹脂を用いた場合には、UV照射処理により露出した粘着部分の反応性を低下させ、メッキ処理に要する種々の液剤(薬剤)との接触による溶出を防止し得る。
In addition, another preferable embodiment of the non-reacting process includes a UV curable resin as an adhesive material component of the adhesive part, and the non-reacting process is performed by curing the exposed adhesive part by UV irradiation. includes reducing the reactivity to previous SL liquid.
When UV curable resin is used as the adhesive material component of the tape, the reactivity of the adhesive part exposed by UV irradiation treatment is reduced, and elution due to contact with various liquid agents (chemicals) required for plating treatment is prevented. obtain.
あるいは、好ましくは、前記粘着部の粘着材成分として有機溶剤可溶性成分を含み、前記非反応化処理は、前記露出した粘着部分を有機溶剤で処理(典型的には浸漬による洗浄)することにより除去することを含む。
テープの粘着材成分として有機溶剤可溶性物質を用いた場合には、メッキ処理前に露出した粘着部分を適当な有機溶剤で処理することにより除去し、その後の液剤との接触による溶出を防止し得る。
Alternatively, removal preferably comprises an organic solvent-soluble component as an adhesive component of the adhesive portion, the non-reactive treatment, by treating the adhesive portion of the exposed with an organic solvent (typically washed by immersion in) Including leaving.
When using an organic solvent-soluble material as the adhesive material component tapes, it was removed except by treating the adhesive portions exposed before plating with a suitable organic solvent to prevent dissolution by contact with subsequent liquid obtain.
以下、本発明の好適な実施形態を説明する。なお、本明細書において特に言及している事項(例えばダイシング用フレーム、ウェハ保持用粘着テープ及びシール材の構成及び組成、シール材の供給装置の構成)以外の事柄であって本発明の実施に必要な事柄(例えばウェハの作製方法、ウェハ上に回路パターンを形成する方法、メッキ処理に要する液剤の組成)は、当該分野における従来技術に基づく当業者の設計事項として把握され得る。本発明は、本明細書に開示されている内容と当該分野における技術常識とに基づいて実施することができる。 Hereinafter, preferred embodiments of the present invention will be described. It should be noted that matters other than matters specifically mentioned in the present specification (for example, the configuration and composition of the dicing frame, the wafer holding adhesive tape and the sealing material, and the configuration of the sealing material supply device) Necessary matters (for example, a method for producing a wafer, a method for forming a circuit pattern on a wafer, and a composition of a liquid agent required for plating) can be grasped as a design matter of a person skilled in the art based on conventional techniques in the field. The present invention can be carried out based on the contents disclosed in this specification and common technical knowledge in the field.
本発明の半導体素子製造方法は、目的とする半導体素子に含まれるべき回路パターンが複数配列するウェハをウェハ保持用粘着テープによってダイシング用フレームに一体に保持し、その後にメッキ処理を施すという実施工程によって特徴付けられるものであり、該方法に用いられるウェハの種類や形状、或いはウェハに形成された電子回路パターンの構造やその内容は特に限定されない。同様に、本発明の方法によって製造される半導体素子は、最終的に少なくとも一部にメッキ層を有するものであればよく、本発明の方法を特定の目的・用途、特定のタイプ・形状の素子の製造に限定して適用することを意図していない。例えば、表面にハンダ付け性改善等を目的としてメッキ層を有する半導体素子(例えば多層(電子部品内蔵)基板/モジュールに実装されるICチップ、MOS型FETのようなパワーデバイス)は、ここで開示されるいずれかの製造方法によって好適に製造される半導体素子の一例である。 The semiconductor element manufacturing method of the present invention is an implementation process in which a wafer on which a plurality of circuit patterns to be included in a target semiconductor element are arranged is integrally held on a dicing frame by a wafer holding adhesive tape, and thereafter a plating process is performed. The type and shape of the wafer used in the method, the structure of the electronic circuit pattern formed on the wafer and the content thereof are not particularly limited. Similarly, the semiconductor element manufactured by the method of the present invention may be any element as long as it finally has a plating layer at least partially, and the method of the present invention can be used for a specific purpose / application, a specific type / shape. It is not intended to be limited to the production of For example, a semiconductor element having a plated layer for the purpose of improving solderability on the surface (for example, a power device such as an IC chip or a MOS FET mounted on a multilayer (built-in electronic component) substrate / module) is disclosed herein. It is an example of the semiconductor element suitably manufactured by one of the manufacturing methods described.
本発明の半導体素子製造方法は、本発明を特徴付ける前述の各工程以外に、製造すべき半導体素子の内容(構造)に応じて種々の工程を含み得る。かかる付加的工程として、不純物をドープする工程、ウェハの表面に所定パターンの配線(電極層)や酸化膜を形成する工程、ウェハを薄く研削する工程、メッキ前又はメッキ後に素子(チップ)に電極を形成する工程、ダイシング後に得られた素子の導電性をチェックする工程、等が挙げられる。これら工程(プロセス)は、一般的な半導体素子の製造において目的に応じて適宜行われているものと同様でよく、本発明の実施にあたって特殊な技法を採用する必要はない。 The semiconductor element manufacturing method of the present invention may include various processes in accordance with the contents (structure) of the semiconductor element to be manufactured in addition to the above-described processes that characterize the present invention. As such additional steps, a step of doping impurities, a step of forming a predetermined pattern of wiring (electrode layer) or oxide film on the surface of the wafer, a step of thinly grinding the wafer, an electrode on the element (chip) before or after plating And the step of checking the conductivity of the element obtained after dicing. These steps (processes) may be the same as those appropriately performed according to the purpose in the manufacture of a general semiconductor element, and it is not necessary to employ a special technique in carrying out the present invention.
ここで開示される製造方法の好適な一態様の処理フローを図1に模式的に示す。この図の(1)乃至(5)は、本発明の実施に用いられる少なくとも一方の面に前記半導体素子の回路パターンが複数配列する半導体ウェハ5(以下「素子集合基板5」ともいう。)の作製に関する。すなわち、先ず、スパッタリングその他の蒸着法によって、所定のサイズ・厚さのウェハ1の一方の面(表面)に金属薄膜(電極層)2を形成し、さらにフォトリソグラフィ法、レーザー法(ドライプロセス)等の採用により所定の回路パターンを形成する(1)。次いで、所定の回路パターンを構成する電極層2を形成した側に補強シール3を貼り付け(2)、ウェハ1を研削して薄型化する(3)。そして、所望により、ウェハ1の研削面(裏面)側にも、表面側と同様の手法により、金属薄膜(電極層)4を形成し、所定の回路パターンを形成する(4)。その後、前記補強シール3を剥がし、目的の半導体素子を構成する回路パターンが複数配列するウェハ1から成る素子集合基板5が得られる(5)。
なお、本発明の実施にあたっては、目的の回路パターンが形成されたウェハ(即ち素子集合基板)5を後の工程のために用意(例えば購入)すればよく、図1(1)〜(5)に示す工程を本発明の実施の際に同時に行う必要はない。
A processing flow of a preferred embodiment of the manufacturing method disclosed herein is schematically shown in FIG. (1) to (5) in this figure are a semiconductor wafer 5 (hereinafter also referred to as “
In carrying out the present invention, a wafer (that is, an element assembly substrate) 5 on which a target circuit pattern is formed may be prepared (for example, purchased) for a later process, and FIGS. It is not necessary to carry out the steps shown in FIG.
次に、得られた素子集合基板5をウェハ保持用粘着テープ6に貼り付けるとともに、その外側には、ダイシング処理に用いられる一般的な性状のダイシング用フレーム7を貼り付ける(6)。この状態の平面図を図2に示す。
ここで、ウェハ保持用粘着テープ6としては、図3に図1(6)の一部拡大断面図を示すように、テープ基材6aの一方の面に粘着部6bが形成されており、素子集合基板5及びダイシング用フレーム7を一体に保持可能なものであればよく、特にその構成や粘着材成分の組成は限定されない。典型的には、ダイシング用フレームとともにウェハを保持するために従来用いられているダイシング用粘着テープを特に制限なく用いることができる。例えば、素子集合基板5をダイシング後に剥離容易なように、粘着部6bには粘着材成分として、UV(紫外線)硬化性樹脂(例えばUV硬化性アクリル系樹脂)、有機溶剤可溶性物質、熱発泡性物質、又は再剥離可能な物質を用いることができる。また、テープ基材6aとしては、ポリ塩化ビニル(PVC)、ポリエチレンテレフタレート(PET)、ポリオレフィン(PO)等の種々の合成樹脂製のものが使用し得る。ダイシング後に延伸可能なポリマー基材、例えばポリエステル樹脂を採用することが好ましい。
Next, the obtained
Here, as the
また、ダイシング用フレーム7としては、ダイシング工程においてウェハを保持するために従来用いられているものを特に制限なく用いることができ、特にその構成や形状は限定されない。例えば、その材質としては、ステンレス鋼を採用することができる。また、その形状としては、ウェハの形状及びメッキ処理に使用する装置(例えばメッキ槽)の形状に応じて適宜選択することができ、例えば上面からみて八角形、六角形、又は略円形状のフレームを採用することができる。
特に、ダイシング用フレーム7には、メッキ処理時に各液剤に浸漬及び引き上げることが容易なように、ダイシング用フレーム7の一方の端部に図4に示すようなフック20又は図5に示すような引掛け穴22を形成することができる。この構成によれば、フック20又は引掛け穴22にワイヤ等を係止して容易にメッキ処理、即ち、各液剤への浸漬及び引き上げをすることができる。このため、メッキ処理時に通常使用されているウェハ保持用のラック等を必要としない。従って、ウェハをラックに保持させるための工程を削減できて作業性が簡素化されるとともに、製造コストも低減される。尚、フック20又は引掛け穴22を設ける位置は、図4及び図5では一方の端部側において4箇所設けたが、これに限定されず、ダイシング用フレームの形状及びメッキ処理装置等に応じて好適な位置および個数を適宜選択して形成することができる。
Further, as the
In particular, the
図示するように、素子集合基板5をダイシング用フレーム7に一体に保持することにより、薄板形状のウェハのみの場合のように慎重に取り扱わなくてもメッキ処理時におけるウェハ(又はダイシング前の素子)の破損の発生頻度は極めて低い。このため、メッキ処理時における損失を抑え、一枚のウェハからより多くの素子を効率的に作製することができる。
素子集合基板5及びダイシング用フレーム7にウェハ保持用粘着テープ6を貼り付ける順序はいずれであってもよく、先にダイシング用フレーム7をウェハ保持用粘着テープ6に貼り付けてから、次に素子集合基板5を貼り付けてもよく、或いはその逆であってもよい。特に、作業性が良好で位置決めが容易であるために、素子集合基板5及びダイシング用フレーム7を所定の位置に配置してからウェハ保持用粘着テープ6を同時に貼り付けることが好ましい。
As shown in the drawing, by holding the
The order in which the wafer holding
ウェハ保持用粘着テープ6を介して素子集合基板5をダイシング用フレーム7に一体に保持したフレーム付ウェハ(フレーム付素子集合基板)8は、素子集合基板5の配置部分とダイシング用フレーム7の配置部分との間に粘着テープ6の粘着部分6bが露出し得る。好適な態様においては、この露出した粘着部6bをメッキ処理前に各液剤に対して反応しないように処理、即ち、非反応化処理を行う。
A frame-equipped wafer (element-attached substrate with frame) 8 in which the
例えば、一つの好適な態様としては、非反応化処理は、フレーム付素子集合基板8の露出した粘着部6bをシール材10により被覆する(7)。好適には、素子集合基板5の表面11側の外縁(外周)部分からダイシング用フレーム7の内縁(内周)部分にかけてシール材(保護テープ)10を貼り付ける。この状態の平面図を図6に示す。このとき、ウェハ1表面上に形成された回路パターンを構成する電極層2はメッキ処理のために露出した状態とする必要があるため、その部位よりも外側の位置からシール材10を配置することが必要である。例えば、シール材10の内径は、素子集合基板5(即ちウェハ1)の外周よりも約1〜5mm程度小さくすることが好適である。シール材10により露出した粘着部6bは外部から遮断され、メッキ処理時に種々の反応性に富む液剤が該粘着部6bに接触するのを防止し得る。このため、粘着部6bから粘着成分が液剤(各種メッキ液)へ溶出することが防止される。
シール材10の構成としては、一方の面に粘着部を有するテープであればよく、その構成は特に限定されない。例えば、前記ウェハ保持用粘着テープ6と同様なもの(全く同一の組成の粘着テープを使用しても構わない。)を採用することができる。
For example, as one preferred mode, in the non-reacting process, the exposed
As a structure of the sealing
或いは、他の好適な態様において、ウェハ保持用粘着テープ6の粘着材成分としてUV硬化性樹脂を使用した場合には、例えば、図7に示すように、非反応化処理としてメッキ処理前にフレーム付素子集合基板8に対してUV照射処理し、露出した粘着部6bの液剤に対する反応性を実質的に低下させることができる(7’)。UV硬化性樹脂成分を含むテープとしては、従来公知のもの(例えば購買可能なUV硬化型ダイシング用粘着テープ)を特に制限なく採用することができる。また、UV照射手段としては、いずれのUV照射装置を使用して行ってもよく、特に好適にはダイシング後にUV硬化性粘着テープをウェハから剥離するために用いられている装置をそのまま使用することができる。このとき、粘着部6b側からUV照射しても、素子集合基板5及びダイシング用フレーム7が配置された粘着部6bは、これら部品によってUV光が遮蔽されるため、ウェハ保持用粘着テープ6が素子集合基板5及びダイシング用フレーム7から剥離する虞はない。
Alternatively, in another preferred embodiment, when a UV curable resin is used as the adhesive material component of the wafer holding
または、他の好適な態様において、ウェハ保持用粘着テープ6の粘着材成分として有機溶剤可溶性物質(例えば有機溶剤可溶型ポリエステル樹脂、ポリ酢酸ビニル、ポリビニルブチラール)を使用する場合には、非反応化処理として、メッキ処理前に適当な有機溶剤を用いて浸漬処理(洗浄処理)を施し、実質的に粘着材成分を除去してもよい。有機溶剤可溶性成分を使用したテープとしては、従来公知のものを特に制限なく採用することができ、市場から入手可能である。また、有機溶剤としては、素子集合基板5に影響を与えないいずれの有機溶剤であっても特に限定されない。具体的には、トルエン、キシレン等の炭化水素系、メタノール等のアルコール系、アセトン等のケトン系、又はエステル系、エーテル系等が挙げられる。
Alternatively, in another preferred embodiment, when an organic solvent-soluble substance (for example, organic solvent-soluble polyester resin, polyvinyl acetate, polyvinyl butyral) is used as the adhesive material component of the wafer holding
さらに、得られた素子集合基板5の表面に対してメッキ層12を形成する(8又は8’)。なお、図1(8)のように、シール材10を貼り付けた場合には、素子集合基板5の端面は、シール材10により外部から遮蔽されているため、無電解メッキ液と接触せず、メッキ層は形成されない。また、図7(8’)のように、シール材10を用いずにウェハ保持用粘着テープ6の粘着材成分としてUV硬化性樹脂成分又は有機溶剤可溶性成分を用いた場合であっても、素子集合基板5の端面には表面電極層2の形成がないため、無電解メッキ液と反応せず、メッキ層は形成されない。ここでは、得られる素子集合基板5の表面にハンダ付け性を付与するべく、表面電極層2側にメッキ層12を形成する。
Further, the
メッキ処理の内容は特に限定されず、従来公知の方法である電解メッキ法、真空メッキ法、無電解メッキ法等を採用して行うことができる。本発明の方法では、メッキするために電極(導電体)をウェハに装備することが必要な電解メッキ方式よりも、電源、電極等を用意する必要がなく所定の液剤に浸漬することによって均質なメッキ層を形成し得る無電解メッキ方式(例えば、ジンケート法に基づく)を採用することが好ましい。無電解メッキ処理方法(例えば無電解ニッケルメッキ処理)としては、従来公知のいずれの手段を適用してもよく、かかるメッキ処理工程自体は特に本発明を特徴付けるものではない。例えば、図8に示すように、メッキ処理に要する複数の液剤をそれぞれ貯留する処理槽65a〜65eに、フレーム付素子集合基板8を順次手作業又は自動的に浸漬しながらメッキ処理(典型的には無電解メッキ処理)を行うことができる。また、この工程を例えば電解メッキ処理における前処理に適用することもできる。
The content of the plating treatment is not particularly limited, and can be performed by employing a conventionally known method such as an electrolytic plating method, a vacuum plating method, an electroless plating method, or the like. In the method of the present invention, it is not necessary to prepare a power source, an electrode, etc., rather than an electrolytic plating method in which it is necessary to equip a wafer with an electrode (conductor) for plating. It is preferable to employ an electroless plating method (for example, based on a zincate method) that can form a plating layer. As the electroless plating method (for example, electroless nickel plating), any conventionally known means may be applied, and the plating process itself does not particularly characterize the present invention. For example, as shown in FIG. 8, a plating process (typically, by manually or automatically immersing the framed
そして、前述のようにしてメッキ層12が形成された素子集合基板5を適当なダイシング装置により回路パターン毎に分断することにより、半導体素子に対応する個々のチップ(半導体素子)14を得ることができる(9)。
シール材10を用いた場合には、ダイシングの前又は後のいずれかにおいて剥離するとよい。ウェハの機械的強度を考慮すればダイシング後に行うことが好ましい。ここで、素子集合基板5は、予めダイシング用フレーム7に一体に保持されているため、このままの状態でダイシング処理を行うことができる。また、従来のように補強のためのダミー基板や保護部材を用いていないため、それらの剥離が必要とされず、作業性が良好で素子集合基板5の破損が防止される。かつ、素子集合基板5にはそれらに保持するための接着剤等の残留がなく、次工程におけるハンダ付け性が良好である。
Then, each chip (semiconductor element) 14 corresponding to the semiconductor element can be obtained by dividing the
When the sealing
本発明の実施に必要ではないが、典型的には、前述のようにして製造したチップ(半導体素子)14を他の回路基板等に実装する。すなわち、図1に示すように、個々のチップ14をハンダ18を用いて所定の回路基板16に実装(ハンダ付け)する(10)。さらにメッキ層12が付与された面側にも基板、電極等の電子部品20をハンダ22を用いて実装することができる(11)。
以上のプロセスにより、半導体素子14単体(例えばICチップ単品)のほか、該素子14を他の電子部品とともに実装して成る部品内蔵基板その他の機能モジュールを作製することができる。
Although not necessary for the implementation of the present invention, typically, the chip (semiconductor element) 14 manufactured as described above is mounted on another circuit board or the like. That is, as shown in FIG. 1, each
Through the above process, in addition to the
次に、フレーム付素子集合基板8にシール材10(ここでは前記ウェハ保持用粘着テープ6と同じ保護テープ)を貼り付ける方法について、より詳細に説明する。
シール材10は、所定の大きさ及び形状(即ち、ここでは図6に示すように、内周が素子集合基板5の外周よりも小さく且つその回路パターンの配列よりも外側であって、外周がダイシング用フレーム7の内周よりも大きく且つ外周よりも小さい環形状)に切断し、これを素子集合基板5の外縁部分からダイシング用フレーム7の内縁部分にかけて貼り付ければよく、その方法は特に限定されるものではない。例えば、シール材10の切断方法としては、所定の大きさ及び形状に定められたカッターにより切断することができる。また、所定の大きさ及び形状に沿って移動するように制御可能なカット手段により切断することができる。また、シール材10の貼付手段としては、所定位置に配置した素子集合基板5に所定形状に切断されたシール材10を手作業又は自動的に位置決めして押圧又は加熱等により貼り付けることができる。
Next, a method for sticking the sealing material 10 (here, the same protective tape as the wafer holding adhesive tape 6) to the element assembly substrate with
The sealing
このシール材10の貼り付けは、以下に示す装置によって好適に実施することができる。具体的な実施形態に係るシール材供給装置100について図9を参照して説明する。
本装置100は、主に、セット部101と、シール材貼付部102とから構成され、シール材貼付部102は、主に、シール材供給手段103と、カット部105と、貼付部107とから構成される。なお、図9は、その機能を説明するために、シール材10及びフレーム付素子集合基板8を配置した状態で装置100を示しているが、装置100の構成に含まれるものではない。
The sticking of the sealing
The
セット部101は、フレーム付素子集合基板8を固定し得る支持台を構成するものであり、フラットで典型的には円形状の載置面110を有する。フレーム付素子集合基板8の固定方法としては、従来公知のいずれの手段であってもよいが、真空吸着又は静電吸着によって固定することが好適である。なお、真空吸着手段又は静電吸着手段としては、従来のこの種の機構をそのまま適用すればよく、本発明の実施にあたって特別な機構を要求するものではない。例えば、従来の静電吸着チャックを構成するように、別途用意した吸着用電源からセット部101に吸着用電圧(例えば200〜1000V程度)を印加して載置面110に吸着用静電気を発生させ得る手段を設けるとよい。或いは、従来のバキューム式吸着装置を構成するように、多数の吸引用小孔をセット部101の載置面110に設け、それらを別途用意した吸着用真空ポンプに連通し、該真空ポンプを作動させて載置面110にフレーム付素子集合基板8を吸引吸着し得る手段を設けるとよい。これら真空吸着手段或いは静電吸着手段の内容そのものは全く従来の構成でよく本発明を特徴づけるものではないため詳細な説明は省略する。
また、セット部101内には、図示しないヒータが内蔵されており、保護シール10接着時の処理温度(例えば50〜100℃程度)を制御可能としている。
The
In addition, a heater (not shown) is built in the
シール材供給手段103は、セット部101に配置したフレーム付素子集合基板8のウェハ露出面側にシール材10を供給する。供給方法としては、従来公知のいずれの手段であってもよいが、典型的には帯状のシール材10を巻回したローラ10aから所定の位置にシール材10を供給することが好適である。図9において、シール材供給手段103は、送出部112、位置決めローラ114、及び図示しない巻取り部を有する。この構成により、シール材10は、まず送出部112に配置されたシール材ローラ10aから供給される。そして、フレーム付素子集合基板8のウェハ露出面側の両端に設けられた位置決めローラ114によって略水平に張った状態で保持されつつ、巻取り部により適度なテンションで引っ張られ、該ウェハ露出面側にたるみなく配置される。
なお、シール材供給手段103は、シール材ローラ10aを用いて送出部112から順次シール材10を供給することにより、複数のフレーム付素子集合基板8を順次取り替えて、シール材10を連続的に供給することが可能である。
The sealing material supply means 103 supplies the sealing
The sealing material supply means 103 sequentially supplies the sealing
カット部105は、内側カット部116と外側カット部117とから構成される。内側カット部116には、図示しないモータに接続して鉛直方向に移動可能な円板状の支持台116aが備えられており、その支持台116aの縁に沿ってシール材10方向に刃先が向かう刃部(リング状カッター)116bが設けられている。この内側カット手段としての刃部116bは、刃先方向からみて略円形状であり、その直径は素子集合基板5(即ちウェハ1)の外周よりも小さく且つ回路パターン形成部位よりも外側となる大きさに形成されている。而して、支持台116aを下方向に移動させて刃部116bをシール材10方向(矢印A方向)に押圧することにより、シール材10を適当な内周にカットすることができる。シール材10をカット後には、支持台116aを矢印Aと反対方向に持ち上げて元の位置に戻す。
かかる内側カット部116には、カットされたシール材断片10bをフレーム付素子集合基板8(即ちウェハ表面)の近傍から排除する排除手段が設けられている。好ましくは、図9中の矢印C方向にシール材断片10bが吸引・回収されるように構成される。回収方法としては、従来公知のいずれの手段であってもよいが、真空吸着又は静電吸着によって回収することが好適である。なお、真空吸着手段又は静電吸着手段としては、従来のこの種の機構をそのまま適用すればよく、例えば、セット部101においてフレーム付素子集合基板8を固定するために説明したと同様な機構を適用することができる。即ち、従来の静電吸着チャックを構成するように、別途用意した吸着用電源から内側カット部116に吸着用電圧(例えば200〜1000V程度)を印加して支持台116aに吸着用静電気を発生させ得る手段を設けるとよい。或いは、従来のバキューム式吸着装置を構成するように、多数の吸引用小孔を内側カット部116の支持台116aに設け、それらを別途用意した吸着用真空ポンプに連通し、該真空ポンプを作動させて支持台116aにシール材断片10bを吸引・吸着し得る手段を設けるとよい。これら真空吸着手段或いは静電吸着手段の内容そのものは全く従来の構成でよく本発明を特徴づけるものではないため詳細な説明は省略する。なお、排除(回収)手段は、内側カット部116に付設せずに別途適切な位置に独立して設けることもできる。
The
The
一方、外側カット部117は、内側カット部116の外側に配置され、図示しないモータに接続して鉛直方向に移動可能な略八角形のリング状支持台117aが備えられており、その支持台117aにシール材10方向に刃先が向かう刃部(リング状カッター)117bが設けられている。この外側カット手段としての刃部117bは、刃先方向からみてダイシング用フレーム7の形状に対応する略八角形のリング状であって、その直径は当該ダイシング用フレーム7の内周よりも大きくその外周よりも小さな大きさとなるように形成されている。而して、支持台117aを下方向に移動させて刃部117bをシール材10方向(矢印B方向)に押圧することにより、シール材10を適当な外周に切断することができる。シール材10をカット後には、支持台117aを矢印Bと反対方向に持ち上げる。
なお、内側カット部116及び外側カット部117には、所望のカット形状と同等のリング状刃部116a、117aを設けたが、そのようなリング状刃部を押圧する手段に変えて、所望するカット形状に沿って刃先(形状に制限はない。)が移動するような機構の刃部を用いることもできる。この場合には、異なる大きさ及び形状の素子集合基板やダイシング用フレーム7を用いても、カット部105を変更することなく使用することができる。また、内側カット部116及び外側カット部117の刃部116b,117bの形状及び大きさを変更可能なように、刃部116a、117aを複数の刃片により構成し、支持台116a、117aにおいてその位置を移動可能にしてもよい。又は、シール材貼付部102において内側カット部116及び外側カット部117を適宜交換可能に設けてもよい。このようにして、異なるフレーム付素子集合基板8における素子集合基板5及びダイシング用フレーム7の形状及び大きさに応じてシール材10を適当な形状及び大きさに変更してカットすることができる。
On the other hand, the
The
内側カット部116を包囲するようにして円環状に形成されている貼付部107は、いずれの材料から構成されていてもよいが好適には弾性体から構成され得る。この貼付部107はシール材10を矢印D方向に押圧して素子集合基板5やダイシング用フレーム7にシール材10を密着させて貼り付け可能とする部材である。かかる貼付部107は、モータに接続して鉛直方向に移動可能なウェハ押圧部107aと該ウェハ押圧部107aとは別個にスライドして鉛直方向に移動可能なフレーム押圧部107bとを備える。図示されるように、ウェハ押圧部107aはフレーム付素子集合基板8(即ち素子集合基板5)の外周部分にシール材10を押圧し得る一方、フレーム押圧部107bはダイシング用フレーム7の内周部にシール材10を押圧し得る位置に配置・形成されている。これにより、素子集合基板5及びダイシング用フレーム7の両方にシール材10を確実に強い接着力で貼り付け可能としている。なお、図示するように、フレーム押圧部107bには前記刃部117bを貫通させ得る溝が設けられている。なお、貼付部107としては、ウェハ押圧部107a又はフレーム押圧部107bのうちのいずれか一方のみを設けたものであってもよい。この場合にも、ウェハ押圧部107a又はフレーム押圧部107bのうちのいずれか一方を作動させることによってシール材10を素子集合基板5又はダイシング用フレーム7に押圧することができる。これにより、シール材10を接着させることができる。
The sticking
次に、図10を参照して、この装置100を作動させてシール材10をフレーム付素子集合基板8に貼り付ける方法を順に説明する。
まず、セット部101にシール材10を貼り付けるべくフレーム付素子集合基板8を固定する(1)。次に、セット部101をシール材接着温度(例えば、80℃程度)に加熱する。そして、シール材供給手段103にシール材ローラ10aをセットして素子集合基板5の露出面側にシール材10を配置する(2)。さらに、内側カット部116をシール材10に矢印方向で押圧することにより、シール材10をカットするとともに、内側カット部116に備えられる回収手段によって切断された円形状のシール材断片10bを排除する(3)。また、貼付部107を所定の圧力で矢印方向に押し下げることにより、貼付部107をシール材10に押圧して素子集合基板5及びダイシング用フレーム7にそれぞれ貼り付ける(4)。このとき、本実施例で用いたフレーム付素子集合基板8は、素子集合基板5の外縁部分の鉛直方向の厚さ(高さ)がダイシング用フレーム7の鉛直方向の厚さ(高さ)よりも薄い(低い)ため、素子集合基板押圧部107aはフレーム押圧部107bよりもさらに押し下げられている。しかし、用いるフレーム付素子集合基板の素子集合基板外縁部分の厚さ及びダイシング用フレームの厚さに応じて、素子集合基板押圧部107a及びフレーム押圧部107bの位置及び押圧力を適宜変更することができる。
例えば、ウェハ押圧部107aとは別個にモータに接続して独立して鉛直方向に移動可能なフレーム押圧部107bを備えることによって、本実施例とは異なりダイシング用フレーム7の鉛直方向の厚さ(高さ)が素子集合基板5の外縁部分の鉛直方向の厚さ(高さ)よりも薄い(低い)場合にも、シール材10を素子集合基板5及びダイシング用フレーム7のそれぞれに押圧して貼り付けることができる。
次いで、外側カット部117をシール材10に矢印方向で押圧し、シール材10の外周をカットする(5)。シール材10を貼り付けてから外周をカットすることにより、シール材10の位置決めが容易となり、所定の位置にシール材10を正確に貼り付けることができる。なお、貼付工程(4)と外側カット工程(5)は、いずれの順序であってもよく、例えば、シール材10の外周をカットしてから素子集合基板5及びダイシング用フレーム7に貼り付けることもできる。最後に、シール材貼付部102を矢印方向に持ち上げて、シール材10が所定位置に貼り付けられたフレーム付素子集合基板8を取り出すことができる(6)。
Next, referring to FIG. 10, a method for operating the
First, the element assembly substrate with
For example, unlike the present embodiment, the thickness of the
Next, the
その後、再び次のフレーム付素子集合基板を配置する工程(1)から、同様にシール材を複数のフレーム付素子集合基板に連続的に貼り付けることができる。尚、シール材供給工程(2)において、シール材は巻取り部側の位置決めローラ114を介して巻取り部に順次送られる。
Thereafter, from the step (1) of arranging the next element assembly substrate with a frame again, the sealing material can be continuously pasted to a plurality of element assembly substrates with a frame. In the sealing material supply step (2), the sealing material is sequentially sent to the winding unit via the
以上、本発明の好適な実施態様を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した態様を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The preferred embodiments of the present invention have been described in detail above, but these are only examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the above-described embodiments. In addition, the technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
1…ウェハ
2,4…電極層
5…素子集合基板(回路パターンが形成されたウェハ)
6…ウェハ保持用粘着テープ
6a…粘着部
7…ダイシング用フレーム
8…フレーム付素子集合基板
10…シール材
12…メッキ層
14…チップ(素子)
65a,65b,65c,65d,65e…メッキ処理槽
100…シール材供給装置
101…セット部
102…シール材貼付部
103…シール材供給部
105…カット部
107…貼付部
116…内側カット部
117…外側カット部
DESCRIPTION OF
6 ... Wafer holding
65a, 65b, 65c, 65d, 65e ... plating
Claims (5)
少なくとも一方の面に前記半導体素子の回路パターンが複数配列するとともに少なくとも一方の面側をメッキ処理しようとする半導体ウェハと、少なくとも一方の面に粘着部が形成されたウェハ保持用粘着テープと、ダイシング用フレームとを用意する工程と、
前記テープの粘着部に、前記ウェハの一方の面を貼り付け且つその外側には前記フレームを貼り付けて、該テープを介して前記ウェハと前記フレームとを一体に保持する工程と、
該ウェハを前記フレームに保持した状態で、メッキ処理に要する複数の液剤によって処理して、前記ウェハの表面にメッキ層を形成する工程と、
前記ウェハを、所定の回路パターンを備える複数のチップにダイシングする工程と、
をこの順序で行う、製造方法。 A method of manufacturing a semiconductor element comprising a plating layer,
A semiconductor wafer in which a plurality of circuit patterns of the semiconductor element are arranged on at least one surface and at least one surface side is to be plated, an adhesive tape for holding a wafer having an adhesive portion formed on at least one surface, and dicing Preparing a frame for use;
Affixing one surface of the wafer to the adhesive portion of the tape and affixing the frame to the outside thereof, and holding the wafer and the frame together via the tape;
A process of forming a plating layer on the surface of the wafer by processing with a plurality of liquid agents required for the plating process while holding the wafer on the frame;
Dicing the wafer into a plurality of chips having a predetermined circuit pattern;
The manufacturing method is performed in this order .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004064135A JP4561129B2 (en) | 2004-03-08 | 2004-03-08 | Semiconductor device manufacturing method and apparatus usable in the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004064135A JP4561129B2 (en) | 2004-03-08 | 2004-03-08 | Semiconductor device manufacturing method and apparatus usable in the method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005252173A JP2005252173A (en) | 2005-09-15 |
JP4561129B2 true JP4561129B2 (en) | 2010-10-13 |
Family
ID=35032342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004064135A Expired - Fee Related JP4561129B2 (en) | 2004-03-08 | 2004-03-08 | Semiconductor device manufacturing method and apparatus usable in the method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4561129B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811301A (en) * | 2012-11-08 | 2014-05-21 | 日东电工株式会社 | Wafer processing method and wafer obtained by the wafer processing method |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5090789B2 (en) * | 2007-05-30 | 2012-12-05 | 東京応化工業株式会社 | Bonding apparatus, method for preventing dissolution of adhesive, and bonding method |
JP5275770B2 (en) * | 2008-12-10 | 2013-08-28 | リンテック株式会社 | Sheet sticking device and sticking method |
JP5995628B2 (en) * | 2012-09-27 | 2016-09-21 | 信越ポリマー株式会社 | Support jig for semiconductor wafer plating |
JP5995636B2 (en) * | 2012-10-02 | 2016-09-21 | 信越ポリマー株式会社 | Support jig for semiconductor wafer plating |
JP2015098616A (en) * | 2013-11-18 | 2015-05-28 | 日東電工株式会社 | Plating process, and electronic part manufacturing method |
JP2015162634A (en) * | 2014-02-28 | 2015-09-07 | 株式会社タカトリ | Device of pasting protective tape to wafer and method of manufacturing wafer |
JP6588391B2 (en) * | 2016-06-20 | 2019-10-09 | 信越ポリマー株式会社 | Support jig for semiconductor wafer and its handling method |
CN107278042B (en) * | 2017-08-07 | 2023-09-12 | 大连崇达电路有限公司 | Accompanying plating board of circuit board VCP |
CN110602891B (en) * | 2019-08-22 | 2021-01-15 | 江门崇达电路技术有限公司 | Electroplating method capable of repeatedly utilizing plating accompanying plate |
CN110602893B (en) * | 2019-09-24 | 2021-01-15 | 珠海崇达电路技术有限公司 | Pattern electroplating method capable of repeatedly utilizing plating accompanying plate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228389A (en) * | 1999-02-05 | 2000-08-15 | Sharp Corp | Manufacture for semiconductor device |
JP2001326299A (en) * | 2000-05-18 | 2001-11-22 | Iep Technologies:Kk | Semiconductor device and method for manufacturing the same |
JP2003297786A (en) * | 2002-04-03 | 2003-10-17 | Hitachi Ltd | Method for manufacturing semiconductor device |
-
2004
- 2004-03-08 JP JP2004064135A patent/JP4561129B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000228389A (en) * | 1999-02-05 | 2000-08-15 | Sharp Corp | Manufacture for semiconductor device |
JP2001326299A (en) * | 2000-05-18 | 2001-11-22 | Iep Technologies:Kk | Semiconductor device and method for manufacturing the same |
JP2003297786A (en) * | 2002-04-03 | 2003-10-17 | Hitachi Ltd | Method for manufacturing semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811301A (en) * | 2012-11-08 | 2014-05-21 | 日东电工株式会社 | Wafer processing method and wafer obtained by the wafer processing method |
Also Published As
Publication number | Publication date |
---|---|
JP2005252173A (en) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5291392B2 (en) | Support plate peeling device | |
TWI446420B (en) | Releasing carrier method for semiconductor process | |
JP5027460B2 (en) | Wafer bonding method, thinning method, and peeling method | |
JP4561129B2 (en) | Semiconductor device manufacturing method and apparatus usable in the method | |
KR100826768B1 (en) | Stripping means and stripping apparatus | |
US7504316B2 (en) | Method and device for separating a reinforcing-plate fixed to a reinforced semiconductor wafer | |
KR100759687B1 (en) | Method for thinning substrate and method for manufacturing circuit device | |
JP3553551B2 (en) | Method of manufacturing semiconductor device using semiconductor wafer | |
JP2011077138A (en) | Method and apparatus for separating protective tape | |
KR20120132488A (en) | Device and method for detaching a product substrate from a carrier substrate | |
JP4239974B2 (en) | Semiconductor device manufacturing method and ring-shaped reinforcing member | |
JP5090789B2 (en) | Bonding apparatus, method for preventing dissolution of adhesive, and bonding method | |
JP2009158879A (en) | Pasting equipment of adhesive sheet to substrate | |
JP2004349435A (en) | Device for sticking dicing-die bond tape to substrate | |
US11222864B2 (en) | Semiconductor wafer processing arrangement employing an adhesive sheet and method for processing a semiconductor wafer | |
JP4271409B2 (en) | Processing method for brittle materials | |
JP5714318B2 (en) | Wafer mount fabrication method | |
CN108231567B (en) | Crystal back thinning method and circular jig used by same | |
JP2003338478A (en) | Separating method of brittle material and hard plate as well as separating device employing the same | |
JP2010073884A (en) | Jig for semiconductor wafer and method of manufacturing semiconductor device | |
JP5646395B2 (en) | Wafer holding jig | |
TWI234234B (en) | Method of segmenting a wafer | |
JP2005209829A (en) | Method and apparatus of fixing semiconductor wafer, and structure to fix semiconductor wafer | |
JP6749118B2 (en) | Substrate transfer method and substrate transfer apparatus | |
JP4801644B2 (en) | Substrate holding device, substrate processing apparatus, and substrate processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |