JP4432517B2 - Composite multilayer board - Google Patents
Composite multilayer board Download PDFInfo
- Publication number
- JP4432517B2 JP4432517B2 JP2004031394A JP2004031394A JP4432517B2 JP 4432517 B2 JP4432517 B2 JP 4432517B2 JP 2004031394 A JP2004031394 A JP 2004031394A JP 2004031394 A JP2004031394 A JP 2004031394A JP 4432517 B2 JP4432517 B2 JP 4432517B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- ceramic
- multilayer substrate
- resin layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、複合多層基板に関し、更に詳しくは、信頼性の高い複合多層基板に関するものである。 The present invention relates to a composite multilayer substrate, and more particularly to a highly reliable composite multilayer substrate.
従来の複合多層基板としては例えば特許文献1に記載の高周波半導体装置に用いられた複合多層基板が知られている。この高周波半導体装置は、セラミック基板の下面に形成されたエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、かつ外部接続端子用電極が形成され、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して構成され、送受信系のオールインワン構造のモジュールパッケージとして、小型化及び高密度実装化を実現している。また、複合樹脂材料層のビアホールに導電性樹脂を埋め込むことによって高放熱化を実現している。 As a conventional composite multilayer substrate, for example, a composite multilayer substrate used in a high-frequency semiconductor device described in Patent Document 1 is known. In this high-frequency semiconductor device, a composite resin material layer made of an epoxy resin and an inorganic filler formed on the lower surface of a ceramic substrate is formed, and the lower portion of the composite resin material layer has a flat shape and is used for an external connection terminal Electrodes are formed inside the composite resin material layer, embedded with semiconductor elements and passive components connected to a ceramic substrate, and as a module package with an all-in-one structure for transmission and reception, miniaturization and high-density mounting Realized. Further, high heat dissipation is realized by embedding a conductive resin in the via hole of the composite resin material layer.
上記高周波半導体装置に用いられた複合多層基板は、セラミック基板と、このセラミック基板の下面に形成された複合樹脂材料層とから構成されている。複合樹脂材料層は、樹脂と無機充填物によって形成されている。複合樹脂材料層に無機充填物を添加することによって複合樹脂材料層からの放熱性を高めている。 The composite multilayer substrate used for the high-frequency semiconductor device includes a ceramic substrate and a composite resin material layer formed on the lower surface of the ceramic substrate. The composite resin material layer is formed of a resin and an inorganic filler. The heat dissipation from the composite resin material layer is enhanced by adding an inorganic filler to the composite resin material layer.
しかしながら、特許文献1に記載の高周波半導体装置に用いられた複合多層基板の場合には、セラミック基板と、この下面に形成された複合樹脂材料層とからなり、複合樹脂材料層を介してセラミック基板とプリント配線基板とを接合しているが、セラミック基板とプリント配線基板とではそれぞれの物性や表面状態が大きく異なるため、単一の複合樹脂材料層で双方に対応することは困難である。例えば一般にセラミックの熱膨張係数は5.0〜9.0ppm/℃の範囲内にあり、プリント配線基板20の熱膨張係数は12.0〜18.0ppm/℃の範囲内にある。従って、特許文献1に記載のように樹脂材料に無機充填物を添加して、複合樹脂材料層の熱膨張係数をセラミック基板、プリント配線基板のどちらか一方に合わせると、熱膨張係数の差の大きな界面において例えば熱衝撃等による層間剥離やクラックが生じる虞がある。
However, in the case of the composite multilayer substrate used in the high-frequency semiconductor device described in Patent Document 1, the ceramic substrate includes a ceramic substrate and a composite resin material layer formed on the lower surface, and the ceramic substrate is interposed via the composite resin material layer. However, since the physical properties and surface states of the ceramic substrate and the printed wiring board are greatly different from each other, it is difficult to deal with both with a single composite resin material layer. For example, in general, the thermal expansion coefficient of ceramic is in the range of 5.0 to 9.0 ppm / ° C., and the thermal expansion coefficient of the printed
本発明は、上記課題を解決するためになされたもので、プリント配線基板への実装時の熱衝撃や実装前後の高温環境下でもセラミック基板と樹脂層間の層間剥離やプリント配線基板からの剥離を確実に防止することができ、しかも耐衝撃性及び耐湿性に優れた、信頼性の高い複合多層基板を提供することを目的としている。 The present invention has been made to solve the above-described problems. Thermal shock during mounting on a printed wiring board, delamination between a ceramic substrate and a resin layer, and peeling from a printed wiring board even in a high temperature environment before and after mounting. An object of the present invention is to provide a highly reliable composite multilayer substrate that can be surely prevented and that is excellent in impact resistance and moisture resistance.
本発明者等は、複合多層基板について種々検討した結果、以下のことを知見した。即ち、セラミック基板と樹脂層とを備えた複合多層基板は、多くの場合、その後長時間経ってからプリント配線基板上に実装するが、プリント配線基板と樹脂層との接続を強固にするためには、樹脂層の外部端子をハンダ接続するよりも、樹脂自体をプリント配線基板と強く接合させることの方が好ましい。そのためには樹脂層を半硬化状態でプリント配線基板に実装し、その後本硬化(硬化を完成させること)する方が良い。しかし樹脂層が半硬化状態ではセラミック基板との接合力が弱く、樹脂層がセラミック基板から容易に剥離してしまう問題がある。 As a result of various studies on the composite multilayer substrate, the present inventors have found the following. That is, in many cases, the composite multilayer substrate including the ceramic substrate and the resin layer is mounted on the printed wiring board after a long time, but in order to strengthen the connection between the printed wiring board and the resin layer. It is more preferable to strongly bond the resin itself to the printed wiring board than to solder-connect the external terminals of the resin layer. For that purpose, it is better to mount the resin layer on the printed wiring board in a semi-cured state, and then to perform the main curing (to complete the curing). However, when the resin layer is in a semi-cured state, the bonding force with the ceramic substrate is weak, and there is a problem that the resin layer easily peels from the ceramic substrate.
また、樹脂層は、内蔵された実装部品を保護する役目を担うことから、緻密で硬質である必要がある反面、樹脂層には落下衝撃を緩和する役目もあるため、落下衝撃等の外力に対して柔軟に変形する弾性が求められるが、これら2つの要求は相反しており、一種類の樹脂で同時に満足することは不可能である。 In addition, since the resin layer plays a role of protecting the built-in mounting components, it needs to be dense and hard, while the resin layer also has a role of mitigating the drop impact, so it can be used for external forces such as a drop impact. On the other hand, the elasticity which deform | transforms flexibly is calculated | required, However, These two requirements are contradictory and it cannot be satisfied simultaneously with one type of resin.
そこで、複合多層基板の樹脂層として特定の構造を採用することによってセラミック基板とプリント配線基板の双方に確実に接合させることができ、しかも複合多層基板がセラミック基板と樹脂層間で層間剥離する虞がなく、また、実装部品を内蔵する場合であっても実装部品を確実に保護できることを知見した。 Therefore, by adopting a specific structure as the resin layer of the composite multilayer substrate, it can be reliably bonded to both the ceramic substrate and the printed wiring board, and the composite multilayer substrate may be delaminated between the ceramic substrate and the resin layer. In addition, it was found that the mounted components can be reliably protected even when the mounted components are incorporated.
本発明は、上記知見に基づいてなされたもので、請求項1に記載の複合多層基板は、第1の主面及びこれに対向する第2の主面を有するセラミック基板と、第1の主面及びこれに対向する第2の主面を有する樹脂積層体とを備え、上記セラミック基板の第2の主面と上記樹脂積層体の第1の主面とが接合されてなり、且つ、上記セラミック基板に形成された回路パターンと上記樹脂積層体の第2の主面に形成された外部端子電極とが電気的に接続された複合多層基板であって、上記樹脂積層体を構成する各樹脂層は、それぞれ異なる硬化度を有し、上記樹脂積層体の第2の主面側の硬化度がその第1の主面側の硬化度より低いことを特徴とするものである。 The present invention has been made on the basis of the above knowledge, and the composite multilayer substrate according to claim 1 includes a ceramic substrate having a first main surface and a second main surface opposite to the first main surface, and a first main surface. A resin laminate having a surface and a second main surface facing the surface, wherein the second main surface of the ceramic substrate and the first main surface of the resin laminate are joined, and A composite multilayer substrate in which a circuit pattern formed on a ceramic substrate and an external terminal electrode formed on a second main surface of the resin laminate are electrically connected, each resin constituting the resin laminate Each of the layers has a different degree of curing, and the degree of cure on the second main surface side of the resin laminate is lower than the degree of cure on the first main surface side .
また、本発明の請求項2に記載の複合多層基板は、請求項1に記載の発明において、上記樹脂積層体の第2の主面側の樹脂層は、半硬化状態にあることを特徴とするものである。
The composite multilayer substrate according to
また、本発明の請求項3に記載の複合多層基板は、請求項1または請求項2に記載の発明において、上記各樹脂層は、それぞれ樹脂材料及び無機粉末を含むことを特徴とするものである。
The composite multilayer substrate according to
また、本発明の請求項4に記載の複合多層基板は、請求項1〜請求項3のいずれか1項に記載の発明において、上記セラミック基板は、複数のセラミック層を積層したセラミック多層基板からなり、セラミック多層基板は、内部にAgまたはCuを主成分とする回路パターンを有することを特徴とするものである。
The composite multilayer substrate according to
また、本発明の請求項5に記載の複合多層基板は、請求項1〜請求項4のいずれか1項に記載の複合多層基板が、上記外部端子電極は、金属箔によって形成されていることを特徴とするものである。
The composite multilayer substrate according to
また、本発明の請求項6に記載の複合多層基板は、請求項1〜請求項5のいずれか1項に記載の発明において、上記樹脂積層体は、チップ部品を内蔵することを特徴とするものである。 According to a sixth aspect of the present invention, there is provided the composite multilayer substrate according to any one of the first to fifth aspects, wherein the resin laminate includes a chip component. Is.
而して、本発明の複合多層基板は、上述のように、セラミック基板と、このセラミック基板に接合された樹脂積層体とを備えている。セラミック基板は、第1の主面(上面)と、第1の主面と対向する第2の主面(下面)とを有している。樹脂積層体は、セラミック基板と同様に第1の主面(上面)及び第2の主面(下面)を有している。従って、複合多層基板は、セラミック基板の下面と樹脂積層体の上面とを接合して形成されている。 Thus, the composite multilayer substrate of the present invention includes the ceramic substrate and the resin laminate bonded to the ceramic substrate as described above. The ceramic substrate has a first main surface (upper surface) and a second main surface (lower surface) opposite to the first main surface. Similar to the ceramic substrate, the resin laminate has a first main surface (upper surface) and a second main surface (lower surface). Therefore, the composite multilayer substrate is formed by bonding the lower surface of the ceramic substrate and the upper surface of the resin laminate.
上記セラミック基板は、一枚のセラミックグリーンシートを焼成して形成されたセラミック基板であっても、複数枚のセラミックグリーンシートの積層体を焼成して形成されたセラミック多層基板であっても良い。セラミック基板の上面には半導体素子等の能動チップ部品あるいはコンデンサやインダクタ等の受動チップ部品を実装するための回路パターンが形成され、その下面にもこれらのチップ部品を実装するための回路パターンが形成されていても良い。セラミック基板の下面に実装されるチップ部品は、樹脂積層体内に埋め込まれ、樹脂積層体側をプリント配線基板に接合するようにしてある。また、上下の回路パターンは、セラミック基板に形成されたビアホール内に充填されたビアホール導体によって電気的に接続されている。セラミック基板の上面に実装されたチップ部品は、樹脂層内に埋設しても良く、また、ケースを被せても良い。 The ceramic substrate may be a ceramic substrate formed by firing a single ceramic green sheet or a ceramic multilayer substrate formed by firing a laminate of a plurality of ceramic green sheets. A circuit pattern for mounting active chip components such as semiconductor elements or passive chip components such as capacitors and inductors is formed on the upper surface of the ceramic substrate, and a circuit pattern for mounting these chip components is also formed on the lower surface of the ceramic substrate. May be. The chip component mounted on the lower surface of the ceramic substrate is embedded in the resin laminate, and the resin laminate side is bonded to the printed wiring board. The upper and lower circuit patterns are electrically connected by via hole conductors filled in via holes formed in the ceramic substrate. The chip component mounted on the upper surface of the ceramic substrate may be embedded in the resin layer or covered with a case.
上記セラミック基板がセラミック多層基板として形成され、その内部に回路パターンを形成する場合には、所定のセラミックグリーンシートに導電ペーストによって回路パターンを形成すると共に導電ペーストをビアホール内に充填し、このセラミックグリーンシートを所定枚数積層してなる積層体を焼成することによってセラミック基板内に回路パターンを形成することができる。回路パターン及びビアホール導体は例えばAgまたはCuを主成分として含むものが好ましく、回路パターンとビアホール導体とは同一の金属成分であっても異なっていても良い。 When the ceramic substrate is formed as a ceramic multilayer substrate and a circuit pattern is formed therein, the circuit pattern is formed with a conductive paste on a predetermined ceramic green sheet and the via paste is filled into the via hole. A circuit pattern can be formed in the ceramic substrate by firing a laminate formed by laminating a predetermined number of sheets. The circuit pattern and the via hole conductor preferably contain, for example, Ag or Cu as a main component, and the circuit pattern and the via hole conductor may be the same metal component or different.
従って、セラミック基板は、1000℃以下の低温で、低融点金属であるAg、Cuを主成分として含む導電ペーストと共焼成可能な低温焼結セラミック材料によって形成されていることが好ましい。低温焼結セラミック材料とは、上記低融点金属と共焼成可能な材料であって、特に、1000℃以下の温度で焼成することができるセラミック材料のことを云う。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージェライト等のセラミック粉末やこれらのセラミック粉末にホウ珪酸系ガラス粉末を混合したガラス複合系材料、ZnO−MgO−Al2O3−SiO2系の結晶化ガラスを用いた結晶化ガラス系材料、BaO−Al2O3−SiO2系セラミック粉末やAl2O3−CaO−SiO2−MgO−B2O3系セラミック粉末等を用いた非ガラス系材料等を挙げることができる。
Therefore, the ceramic substrate is preferably formed of a low-temperature sintered ceramic material that can be co-fired with a conductive paste containing Ag and Cu, which are low melting point metals, as main components at a low temperature of 1000 ° C. or lower. The low-temperature sintered ceramic material refers to a material that can be co-fired with the low melting point metal, and in particular, can be fired at a temperature of 1000 ° C. or lower. Examples of the low-temperature sintered ceramic material include ceramic powders such as alumina, forsterite and cordierite, glass composite materials obtained by mixing borosilicate glass powders with these ceramic powders, ZnO-MgO-Al 2 O 3 -SiO crystallized glass-based material using 2 based crystallized glass, use a BaO-Al 2 O 3 -SiO 2 ceramic powder and Al 2 O 3 -CaO-SiO 2 -MgO-B 2
上記樹脂積層体は、複数の樹脂層を積層して形成され、各樹脂層がそれぞれ異なる特性を有している。ここで、樹脂層の特性とは、例えば、熱膨張係数、弾性率及び樹脂の硬化度等の物性や性状のことを云う。各樹脂層は、それぞれ樹脂材料と無機粉末とを含んで構成され得る。樹脂材料は、特に制限されないが、例えば熱硬化性樹脂や光硬化性樹脂を用いることができ、特にエポキシ樹脂系の熱硬化性樹脂が好ましい。また、無機粉末は、特に制限されないが、金属粉末は導電性があって樹脂層の絶縁性を阻害する虞があるため、絶縁性のあるもの、例えばセラミック粉末が好ましい。樹脂材料及び無機粉末は、必要に応じて、各樹脂層で同一のものを使用しても、互いに異なるものを使用しても良い。また、無機粉末は、必要に応じて、各樹脂層で同一の粒径を有するものと使用しても、互いに異なる粒径のものを使用しても良い。 The resin laminate is formed by laminating a plurality of resin layers, and each resin layer has different characteristics. Here, the characteristics of the resin layer refer to physical properties and properties such as a thermal expansion coefficient, an elastic modulus, and a degree of curing of the resin. Each resin layer may include a resin material and an inorganic powder. The resin material is not particularly limited. For example, a thermosetting resin or a photocurable resin can be used, and an epoxy resin-based thermosetting resin is particularly preferable. The inorganic powder is not particularly limited. However, since the metal powder is conductive and may impair the insulating properties of the resin layer, an insulating powder such as a ceramic powder is preferable. The resin material and the inorganic powder may be the same or different from each other as required. In addition, the inorganic powder may be used with the same particle size in each resin layer, or may have different particle sizes as necessary.
上記樹脂層の特性は、樹脂材料と無機粉末の配合比や樹脂材料の重合度(硬化度)等によって異なる。樹脂層における無機粉末の含有量が多くなるほど無機粉末の物性値に近づき、無機粉末の含有量が少なくなるほど樹脂層の特性が樹脂材料の物性値に近づく。無機粉末として好ましいセラミック粉末は、一般的に樹脂よりも熱膨張係数が小さいため、樹脂層におけるセラミック粉末の含有量が多くなるほど樹脂層の膨張係数が小さくなってセラミック基板のそれに近づき、その含有量が少なくなるほど熱膨張係数がプリント配線基板のそれに近づくことになる。また、樹脂層におけるセラミック粉末の含有量が多くなるほど硬くなって弾性率が低下し、その含有量が少なくなるほど軟化して弾性率が高くなる。尚、前述したように一般に、セラミック基板の熱膨張係数は、5.0〜9.0ppm/℃であり、プリント配線基板の熱膨張係数は、12.0〜18.0ppm/℃である。 The characteristics of the resin layer differ depending on the blending ratio of the resin material and the inorganic powder, the degree of polymerization (curing degree) of the resin material, and the like. As the content of the inorganic powder in the resin layer increases, the physical property value of the inorganic powder approaches, and as the content of the inorganic powder decreases, the properties of the resin layer approach the physical property value of the resin material. The ceramic powder preferable as the inorganic powder generally has a smaller thermal expansion coefficient than that of the resin. Therefore, as the content of the ceramic powder in the resin layer increases, the expansion coefficient of the resin layer decreases and approaches that of the ceramic substrate. The smaller the is, the closer the thermal expansion coefficient is to that of the printed wiring board. In addition, as the content of the ceramic powder in the resin layer increases, it becomes harder and the elastic modulus decreases, and as the content decreases, the softening increases and the elastic modulus increases. As described above, the thermal expansion coefficient of the ceramic substrate is generally 5.0 to 9.0 ppm / ° C., and the thermal expansion coefficient of the printed wiring board is 12.0 to 18.0 ppm / ° C.
上記各樹脂層は、それぞれ異なる熱膨張係数を有していても良い。そして、樹脂積層体としては、セラミック基板側、即ち上面側に熱膨張係数の小さい樹脂層が配置され、プリント配線基板側に熱膨張係数の大きい樹脂層が配置されたものが好ましい。樹脂積層体のセラミック基板側、即ち下面側に熱膨張係数の小さい樹脂層を配置することによって樹脂積層体とセラミック基板との間の熱膨張係数の差を小さくして層間剥離を防止し、あるいは抑制することができる。樹脂積層体のプリント配線基板側に熱膨張係数の大きい樹脂層を配置することによって、複合多層基板をプリント配線基板に半田実装する際の熱衝撃や、複合多層基板を実装品として使用している時の高温環境下でも樹脂積層体とプリント配線基板との間の界面剥離を防止し、あるいは抑制することができる。 Each of the resin layers may have a different thermal expansion coefficient. And as a resin laminated body, the thing by which the resin layer with a small thermal expansion coefficient is arrange | positioned at the ceramic substrate side, ie, the upper surface side, and the resin layer with a large thermal expansion coefficient is arrange | positioned at the printed wiring board side is preferable. By disposing a resin layer having a small coefficient of thermal expansion on the ceramic substrate side of the resin laminate, that is, on the lower surface side, the difference in coefficient of thermal expansion between the resin laminate and the ceramic substrate is reduced to prevent delamination, or Can be suppressed. By placing a resin layer with a large coefficient of thermal expansion on the printed wiring board side of the resin laminate, thermal shock when soldering the composite multilayer board to the printed wiring board or using the composite multilayer board as a mounted product Interfacial peeling between the resin laminate and the printed wiring board can be prevented or suppressed even under a high temperature environment.
上記樹脂積層体の上面を含む樹脂層、即ちセラミック基板と接合される樹脂層の熱膨張係数は、セラミック基板の熱膨張係数の±2ppm/℃以内であることが好ましい。通常、多層配線基板での層間の熱膨張係数の差が±2ppm/℃の内であれば、実質的に層間剥離やクラックを発生する虞はない。セラミック基板の熱膨張係数が例えば10ppm/℃であるとすれば、これと接触する樹脂層の熱膨張係数は、10±2ppm/℃であることが好ましい。このような熱膨張係数は、樹脂層における無機粉末、例えばセラミック粉末の含有量を調節することによって上記範囲に調節することができる。 The thermal expansion coefficient of the resin layer including the upper surface of the resin laminate, that is, the resin layer bonded to the ceramic substrate, is preferably within ± 2 ppm / ° C. of the thermal expansion coefficient of the ceramic substrate. Usually, if the difference in thermal expansion coefficient between layers in the multilayer wiring board is within ± 2 ppm / ° C., there is substantially no possibility of delamination or cracks. If the thermal expansion coefficient of the ceramic substrate is, for example, 10 ppm / ° C., the thermal expansion coefficient of the resin layer in contact with the ceramic substrate is preferably 10 ± 2 ppm / ° C. Such a thermal expansion coefficient can be adjusted to the said range by adjusting content of the inorganic powder in a resin layer, for example, ceramic powder.
上記各樹脂層の熱膨張係数は、樹脂積層体の最上層から最下層に向けて漸増していることが好ましい。樹脂積層体とセラミック基板の間や、樹脂積層体とプリント配線基板の間は勿論のこと、樹脂積層体内の各樹脂層間でも無機粉末の含有量に大きな差があれば、これに伴って各樹脂層間での熱膨張係数の差も大きくなって層間剥離を発生する虞がある。そのため、最上層の樹脂層から最下層の樹脂層まで熱膨張係数を漸増させて樹脂積層体の内部の熱膨張係数に傾斜を持たせることによって、樹脂層間での層間剥離を防止している。つまり、最上層の樹脂層における無機粉末の含有量を最も多く、下層ほど無機粉末の含有量を少なくして最下層の樹脂層における無機粉末の含有量を最も少なくすることが好ましい。 The thermal expansion coefficient of each resin layer is preferably gradually increased from the uppermost layer to the lowermost layer of the resin laminate. If there is a large difference in the content of inorganic powder between the resin laminate and the ceramic substrate, between the resin laminate and the printed wiring board, or between the resin layers in the resin laminate, There is a possibility that the difference in thermal expansion coefficient between layers becomes large and delamination occurs. Therefore, delamination between the resin layers is prevented by gradually increasing the thermal expansion coefficient from the uppermost resin layer to the lowermost resin layer to give an inclination to the thermal expansion coefficient inside the resin laminate. That is, it is preferable that the content of the inorganic powder in the uppermost resin layer is the highest, the content of the inorganic powder is decreased in the lower layer, and the content of the inorganic powder in the lowermost resin layer is minimized.
上記各樹脂層は、それぞれ異なる弾性率を有し、樹脂積層体の下面側の弾性率がその上面側の弾性率より高くなっていることが好ましい。樹脂積層体の下面の弾性率を高くすることによって複合多層基板の落下時の衝撃を吸収して衝撃力が極力内部に伝達しないようにしている。従って、樹脂積層体内にチップ部品を内蔵していてもチップ部品への衝撃が軽微になる。樹脂層の弾性率を高くするためには、樹脂層における無機粉末の含有量を低くすれば良い。 Each of the resin layers preferably has a different elastic modulus, and the elastic modulus on the lower surface side of the resin laminate is preferably higher than the elastic modulus on the upper surface side. By increasing the elastic modulus of the lower surface of the resin laminate, the impact when the composite multilayer substrate is dropped is absorbed so that the impact force is not transmitted to the inside as much as possible. Therefore, even if the chip component is built in the resin laminate, the impact on the chip component is light. In order to increase the elastic modulus of the resin layer, the content of the inorganic powder in the resin layer may be decreased.
上記各樹脂層は、それぞれ異なる硬化度を有し、樹脂積層体の下側の硬化度がその上側の硬化度より低くなっていることが好ましい。つまり、セラミック基板側の樹脂層が硬く、プリント配線基板側の樹脂層が柔らかくなっていることが好ましい。樹脂層の硬化度が高いとは、例えば樹脂層を構成する熱硬化性樹脂の架橋反応が進み硬くなった状態であり、樹脂層の硬化度が低いとは、例えば樹脂層を構成する熱硬化性樹脂の架橋反応が進まず柔らかい状態を云う。プリント配線基板側の樹脂層の硬化度を低くすることによって、この樹脂層とプリント配線基板との密着性を高め、これら両者を強固に接続することができる。樹脂層の硬化度は、熱硬化性樹脂を使用している場合には、入熱量によって適宜調節することができる。 It is preferable that each said resin layer has a different hardening degree, respectively, and the lower hardening degree of the resin laminated body is lower than the upper hardening degree. That is, it is preferable that the resin layer on the ceramic substrate side is hard and the resin layer on the printed wiring board side is soft. High degree of cure of the resin layer means that the crosslinking reaction of the thermosetting resin constituting the resin layer has progressed and hardened, for example, and low degree of cure of the resin layer means, for example, the thermosetting that constitutes the resin layer This is a soft state in which the crosslinking reaction of the functional resin does not proceed. By lowering the degree of cure of the resin layer on the printed wiring board side, the adhesion between the resin layer and the printed wiring board can be increased, and both can be firmly connected. When the thermosetting resin is used, the degree of cure of the resin layer can be appropriately adjusted depending on the amount of heat input.
上記樹脂積層体の最下層の樹脂層は、半硬化状態(いわゆる、Bステージの状態)になっていることが好ましい。この樹脂層がBステージに状態にあるとプリント配線基板との接着力を付与すると共に密着性が高くなって、プリント配線基板と強固に接着され、接着後の熱処理によって樹脂層を完全に硬化させてプリント配線基板に強固に接合することができる。 The lowermost resin layer of the resin laminate is preferably in a semi-cured state (so-called B-stage state). When this resin layer is in the B stage, it provides adhesion to the printed wiring board and increases adhesion, and is firmly bonded to the printed wiring board, and the resin layer is completely cured by heat treatment after bonding. Thus, it can be firmly bonded to the printed wiring board.
また、上記樹脂層の下面の外部端子電極は、金属箔によって形成されていることが好ましい。金属箔は樹脂層に簡単に形成することができ、しかも低抵抗で安価である。この外部端子電極は、プリント配線基板に実装する際に外部端子電極としてプリント配線基板の電極に半田等によって接合することができる。 Moreover, it is preferable that the external terminal electrode on the lower surface of the resin layer is formed of a metal foil. The metal foil can be easily formed on the resin layer, and has a low resistance and is inexpensive. The external terminal electrode can be joined to the electrode of the printed wiring board by soldering or the like as the external terminal electrode when mounted on the printed wiring board.
また、上記セラミック基板と樹脂積層体との界面に、このセラミック基板の底面積の3〜80%を占める電極が形成されていることが好ましい。この電極は、セラミック基板の回路パターンとして形成されたものであっても、回路パターンから独立したダミー電極として形成されたものであっても、あるいは両者を含めたものであっても良い。 Moreover, it is preferable that the electrode which occupies 3 to 80% of the bottom area of this ceramic substrate is formed in the interface of the said ceramic substrate and resin laminated body. This electrode may be formed as a circuit pattern on the ceramic substrate, may be formed as a dummy electrode independent of the circuit pattern, or may include both.
上記セラミック基板の下面に形成された電極は、所定のパターンで形成された導電ペーストをセラミック基板と一緒に焼成して形成されたものが好ましい。導電ペーストを焼成することにより、バインダ等が消失して電極内部や表面にポアが形成されて電極の表面粗さRmaxがセラミック基板の表面粗さRmaxよりも大きくなってアンカー効果を発現し、樹脂層との接合強度を飛躍的に高めることができ、セラミック基板と樹脂層の層間剥離を確実に防止することができる。例えば、セラミック基板の表面粗さRmaxは数μm程度であるが、焼結金属の表面粗さRmaxは数10μm程度であり、セラミック基板と比較して一桁高くなり、上記アンカー効果を期することができる。 The electrode formed on the lower surface of the ceramic substrate is preferably formed by firing a conductive paste formed in a predetermined pattern together with the ceramic substrate. By firing the conductive paste, to express an anchoring effect to a binder or the like disappears to the electrode interior and surface are pores formed surface roughness R max of the electrodes becomes larger than the surface roughness R max of the ceramic substrate The bonding strength between the resin layer and the resin layer can be dramatically increased, and the delamination between the ceramic substrate and the resin layer can be reliably prevented. For example, the surface roughness R max of the ceramic substrate is about several μm, but the surface roughness R max of the sintered metal is about several tens μm, which is an order of magnitude higher than that of the ceramic substrate, and the anchor effect is expected. can do.
上記電極は、グランド電極として利用することができる。この電極をグランド電極として利用することにより、グランド電極とプリント配線基板のグランド電極を繋ぐ距離が短くなって寄生インダクタンス値が小さくなり、例えば複合多層基板を高周波部品として使用した場合に高周波特性を高めることができる。 The electrode can be used as a ground electrode. By using this electrode as a ground electrode, the distance between the ground electrode and the ground electrode of the printed wiring board is shortened and the parasitic inductance value is reduced. For example, when a composite multilayer board is used as a high-frequency component, the high-frequency characteristics are improved. be able to.
また、上記樹脂積層体は、半導体素子等の能動チップ部品や、コンデンサ、インダクタ、抵抗体等の受動チップ部品等のチップ部品を内蔵することができる。樹脂積層体は、内蔵するチップ部品を外部から封止し、保護する。チップ部品は、通常、セラミック基板の回路パターンの所定の部位に接続されている。従って、チップ部品は、セラミック基板側の硬化度が高い硬質で緻密な樹脂層で封止されているため、外部からの水分の侵入を防止して確実に保護される。また、複合多層基板が落下しても、落下時の衝撃力を最下層の柔らかい樹脂層によって吸収し、チップ部品への落下衝撃を緩和し、セラミック基板からの剥離を防止することができる。 Further, the resin laminate can incorporate chip parts such as active chip parts such as semiconductor elements and passive chip parts such as capacitors, inductors, and resistors. The resin laminate seals and protects the built-in chip components from the outside. The chip component is usually connected to a predetermined part of the circuit pattern of the ceramic substrate. Therefore, since the chip component is sealed with a hard and dense resin layer having a high degree of curing on the ceramic substrate side, moisture can be prevented from entering from the outside and reliably protected. Further, even when the composite multilayer substrate falls, the impact force at the time of dropping can be absorbed by the soft resin layer at the lowermost layer, the drop impact on the chip component can be reduced, and peeling from the ceramic substrate can be prevented.
本発明によれば、互いに対向する第1、第2の主面を有するセラミック基板と、互いに対向する第1、第2の主面を有する樹脂積層体とを備え、セラミック基板の第2の主面と樹脂積層体の第1の主面を接合してなり、樹脂積層体を構成する各樹脂層がそれぞれ異なる硬化度を有し、上記樹脂積層体の第2の主面側の硬化度がその第1の主面側の硬化度より低くして複合多層基板を構成したため、樹脂積層体とセラミック基板との接合力を高めると共に複合多層基板が実装されるプリント配線基板との接着力を高めることができ、プリント配線基板への実装時の熱衝撃や実装前後の高温環境下でもセラミック基板と樹脂層間の層間剥離やプリント配線基板からの剥離を確実に防止することができ、しかも耐衝撃性及び耐湿性に優れた、信頼性の高い複合多層基板を提供することができる。
According to the present invention, a ceramic substrate having first and second main surfaces facing each other, and a resin laminate having first and second main surfaces facing each other, the second main surface of the ceramic substrate is provided. The resin layer is joined to the first main surface of the resin laminate, each resin layer constituting the resin laminate has a different degree of cure, and the degree of cure on the second main surface side of the resin laminate is Since the composite multilayer substrate is configured with a lower degree of curing than the first main surface side, the bonding force between the resin laminate and the ceramic substrate is increased, and the adhesion force with the printed wiring board on which the composite multilayer substrate is mounted is increased. It can reliably prevent delamination between the ceramic substrate and the resin layer and delamination from the printed wiring board even under high temperature environment before and after mounting on the printed wiring board, and impact resistance Excellent reliability and moisture resistance It is possible to provide a highly complex multi-layer substrate.
以下、図1に示す実施形態に基づいて本発明を説明する。尚、図1は本発明の複合多層基板の一実施形態を示す断面図である。図2の(a)〜(g)はそれぞれ図1に示す複合多層基板の第1の樹脂層を作製する工程を示す工程図、図3の(a)、(b)はそれぞれ図1に示す複合多層基板のセラミック多層基板と樹脂積層体を接合する工程を示す工程図、図4は本発明の複合多層基板の他の実施形態を示す断面図である。 Hereinafter, the present invention will be described based on the embodiment shown in FIG. FIG. 1 is a sectional view showing an embodiment of the composite multilayer substrate of the present invention. 2 (a) to 2 (g) are process diagrams showing a process for producing the first resin layer of the composite multilayer substrate shown in FIG. 1, and FIGS. 3 (a) and 3 (b) are respectively shown in FIG. FIG. 4 is a cross-sectional view showing another embodiment of the composite multilayer substrate of the present invention, and FIG. 4 is a process diagram showing the step of joining the ceramic multilayer substrate and the resin laminate of the composite multilayer substrate.
本実施例の複合多層基板1は、例えば図1に示すように、上下に積層された複数のセラミック層2Aからなるセラミック多層基板2と、セラミック多層基板2の下面(第2の主面)に貼り合わされた樹脂積層体3とを有し、プリント配線基板20に実装して使用される。各セラミック層2Aは、それぞれ低温焼結セラミック材料を1000℃以下の低温で回路パターン4と共焼成して形成されている。回路パターン4は、各セラミック層2に形成された面内配線や電極等の導体パターン4Aと、上下の導体パターン4Aを電気的に接続するビアホール導体4Bとからなり、例えばAgまたはCuを主成分とする金属焼結体として形成されている。そして、セラミック多層基板2の上面(第1の主面)の導体パターン4Aには、複数のチップ部品5が実装されている。チップ部品5は、例えば半導体素子等の能動チップ部品5Aや、コンデンサ、インダクタ、抵抗体等の受動チップ部品5Bとからなっている。
For example, as shown in FIG. 1, the composite multilayer substrate 1 of the present embodiment has a
また、図1に示すように、上記樹脂積層体3は、例えば第1、第2、第3の樹脂層3A、3B、3Cを積層して形成され、第1の樹脂層3Aがセラミック多層基板2の下面に接着され、複合多層基板1の実装時に第3の樹脂層3Cがプリント配線基板20に接着される。第1、第2の樹脂層3A、3Bそれぞれにはチップ部品5として能動チップ部品5A及び受動チップ部品5Bがそれぞれ埋設され、それぞれの樹脂層3A、3Bに形成された回路パターン6を介してセラミック多層基板2に対して電気的に接続されている。回路パターン6は、各樹脂層に形成された導体パターン6Aと、上下の導体パターン6Aを電気的に接続するビアホール導体6Bと、外部端子電極6Cとからなっている。導体パターン6Aは、例えば銅箔等の金属箔によって形成され、ビアホール導体6Bは、例えば金属粒子を含む導電性樹脂や半田等によって形成されている。
Further, as shown in FIG. 1, the
第1、第2、第3の樹脂層3A、3B、3Cそれぞれは、樹脂材料(例えば、エポキシ系熱硬化性樹脂)と無機粉末(例えば、セラミック粉末)との混合物によって形成されている。そして、第1、第2、第3の樹脂層3A、3B、3Cは、それぞれのセラミック粉末の含有量が異なり、それぞれの物性や性状等の特性が異なっている。 Each of the first, second, and third resin layers 3A, 3B, and 3C is formed of a mixture of a resin material (for example, an epoxy thermosetting resin) and an inorganic powder (for example, ceramic powder). The first, second, and third resin layers 3A, 3B, and 3C have different ceramic powder contents and different properties such as physical properties and properties.
本実施形態では、第1の樹脂層3Aはセラミック粉末の含有量が最も多く、セラミック多層基板2の熱膨張係数に近い最も小さな熱膨張係数を有し、第3の樹脂層3Cはセラミック粉末の含有量が最も少なく、プリント配線基板20の熱膨張係数に近い最も大きな熱膨張係数を有している。第1の樹脂層3Aの熱膨張係数は、例えばセラミック多層基板2の熱膨張係数に対して±2ppm/℃の大きさに調整されている。
In the present embodiment, the
従って、複合多層基板1は、実装時の熱衝撃を受けたり高温環境下にあってもセラミック多層基板2と第1の樹脂層3Aとの間の熱膨張係数の差が小さいため層間剥離を生じる虞がなく、また、第3の樹脂層3Cとプリント配線基板20との間の熱膨張係数の差も小さいためプリント配線基板20から剥離する虞がない。
Therefore, even when the composite multilayer substrate 1 receives a thermal shock during mounting or is in a high temperature environment, the difference in thermal expansion coefficient between the
また、第1、第2、第3の樹脂層3A、3B、3Cは、この順序で硬化度が低くなっており、しかも第1、第2、第3の樹脂層3A、3B、3Cは、この順序でセラミック粉末の含有量が減少していることから、第1の樹脂層3Aは、弾性率が最も低く、最も硬く緻密に形成され、第3の樹脂層3Cは弾性率が最も低く、最も柔らかく形成されている。また、実装前の複合多層基板1は、第3の樹脂層3Cが半硬化状態になっており、プリント配線基板20への実装時に第3の樹脂層3Cを硬化させてプリント配線基板20に接合するため、複合多層基板1は第3の樹脂層3Cを介してプリント配線基板20に強固に接着される。また、第3の樹脂層3Cが硬化する際に第1、第2の樹脂層3A、3Bも更に硬化し、セラミック粉末の高い含有量と相俟って緻密で硬質構造になる。
In addition, the first, second, and third resin layers 3A, 3B, and 3C have a lower degree of curing in this order, and the first, second, and third resin layers 3A, 3B, and 3C are Since the content of the ceramic powder is reduced in this order, the
従って、第1、第2の樹脂層3A、3Bは、硬質構造になっているため、それぞれのチップ部品5を封止し、外部からの水分の侵入を防止してチップ部品5を確実に保護することができ、しかも複合多層基板1がプリント配線基板20に実装された状態で落下しても変形しないため、チップ部品5が回路パターン5から外れる虞がない。また、第3の樹脂層3Cは、最も弾性があって柔らかいため、複合多層基板1がプリント配線基板20に実装された状態で落下しても、第3の樹脂層3Cにおいて落下時の衝撃力を吸収すると共にチップ部品5に衝撃力を伝えないため、チップ部品5をより確実に保護することができる。
Accordingly, since the first and
次に、図2、図3を参照しながら実施例1の複合多層基板の製造方法について具体的に説明する。 Next, a method for manufacturing the composite multilayer substrate of Example 1 will be specifically described with reference to FIGS.
(1)セラミックグリーンシートの作製
本実施例では、中心粒径1.0μmのアルミナ粒子を55重量部と、中心粒径1.0μmの軟化点600℃のホウ珪酸ガラスを45重量部の割合で混合し、この混合物に有機溶媒、分散剤、有機バインダ及び可塑剤を加えてスラリーを調製した後、このスラリーをポリエチレンテレフタレート系樹脂からなるキャリアフィルム上に塗布して、低温焼結用のセラミックグリーンシートを作製した。
(1) Production of Ceramic Green Sheet In this example, 55 parts by weight of alumina particles having a center particle diameter of 1.0 μm and 45 parts by weight of borosilicate glass having a center particle diameter of 1.0 μm and a softening point of 600 ° C. After mixing, an organic solvent, a dispersant, an organic binder, and a plasticizer are added to the mixture to prepare a slurry, which is then applied onto a carrier film made of a polyethylene terephthalate resin, and ceramic green for low-temperature sintering. A sheet was produced.
然る後、レーザー加工やパンチング加工により所定箇所にビアホール導体用孔を形成したセラミックグリーンシートを平滑な支持台の上に密着させた状態で、Ag粉末またはCu粉末を含む導電性ペーストをキャリアフィルム側からスキージを用いてセラミックグリーンシート中のビアホール導体用孔内に押し込むと同時に余分な導電性ペーストを掻き取ってビアホール導体用のビアペースト層を形成した。この際、支持台に吸引機構を付設してビアホール内を負圧にすることによってビアホール内に導電性ペーストを確実に充填することができる。そして、各セラミックグリーンシートに導電性ペーストをそれぞれスクリーン印刷し、面内配線や電極等の導体パターンとなる導体ペースト層を形成した。 Thereafter, a conductive paste containing Ag powder or Cu powder is used as a carrier film in a state in which a ceramic green sheet having via hole conductor holes formed at predetermined locations by laser processing or punching is in close contact with a smooth support base. A squeegee was used to push into the via hole conductor hole in the ceramic green sheet, and at the same time, the excess conductive paste was scraped off to form a via paste layer for the via hole conductor. At this time, the conductive paste can be surely filled into the via hole by attaching a suction mechanism to the support base and making the via hole have a negative pressure. Then, conductive paste was screen-printed on each ceramic green sheet to form a conductor paste layer serving as a conductor pattern such as in-plane wiring and electrodes.
(2)生のセラミック積層体の作製
まず、最上層のセラミック層を形成するセラミックグリーンシートをキャリアフィルムが除去した状態で固定治具に装着する。次に積層されるべきセラミックグリーンシートをキャリアフィルムが除去した状態で、先に置かれたセラミックグリーンシート上に積層する。この際、所定の圧力を加えてセラミックグリーンシート同士を圧着しても良い。後は所定の順序でセラミックグリーンシート順次積層していき、最後に最下層のセラミックグリーンシートを積層して生の積層体を得た。
(2) Production of Raw Ceramic Laminate First, the ceramic green sheet forming the uppermost ceramic layer is mounted on a fixing jig with the carrier film removed. Next, the ceramic green sheet to be laminated is laminated on the previously placed ceramic green sheet with the carrier film removed. At this time, the ceramic green sheets may be pressure-bonded by applying a predetermined pressure. Thereafter, the ceramic green sheets were sequentially laminated in a predetermined order, and finally the lowermost ceramic green sheets were laminated to obtain a raw laminate.
(3)セラミック多層基板の作製
生の積層体の脱バインダ処理を行った後、この積層体を950℃で1時間焼成し、図1、図3に示すセラミック多層基板2を得た。このセラミック多層基板2の基材であるセラミック焼結体は主相であるα−アルミナ結晶相とアモルファス相及びアノーサイト相やウォラストナイト相と見られる微量結晶相から構成されていた。熱機械分析装置(TMA)をいて測定した結果、20〜300℃でのセラミックの熱膨張係数は、7.7ppm/℃であった。
(3) Production of Ceramic Multilayer Substrate After removing the binder from the raw laminate, the laminate was fired at 950 ° C. for 1 hour to obtain a
(4)樹脂積層体用の樹脂シートの作製
下記の第1、第2、第3の材料をそれぞれドクターブレード法によってキャリアフィルム上にシート状に成形して、第1、第2、第3の樹脂層3A、3B、3Cを形成するための第1、第2、第3の樹脂シートを得た。この際、これらを熱処理することによりエポキシ系熱硬化性樹脂の架橋反応を進め、エポキシ系熱硬化性樹脂がキャリアフィルム上から流れ出さない程度の粘度に調整した。尚、最適な熱処理時間はエポキシ系熱硬化性樹脂の配合によって異なる。
第1の材料:エポキシ系熱硬化性樹脂27重量部に対し、セラミック多層基板と同一のセラミック焼結体を粉砕した粉砕物(平均粒径2.0μm)を73重量部混合したもので、20〜300℃での硬化後の熱膨張係数は、9.6ppm/℃であった。
第2の材料:上記エポキシ系熱硬化性樹脂45重量部に対し、上記セラミック焼結体の粉砕物(平均粒径2.0μm)を55重量部混合したもので、20〜300℃での硬化後の熱膨張係数は、11.5ppm/℃であった。
第3の材料:上記エポキシ系熱硬化性樹脂55重量部に対し、上記セラミック焼結体の粉砕物(平均粒径2.0μm)を45重量部混合したもので、20〜300℃での硬化後の第3の樹脂層の熱膨張係数は、12.4ppm/℃であった。
但し、第3の樹脂層に使用されるエポキシ系熱硬化性樹脂は、第1、第2の樹脂層中のエポキシ系熱硬化性樹脂よりも熱硬化に要する時間が長く、硬化後の弾性率も低い。
(4) Production of resin sheet for resin laminate The following first, second, and third materials are each formed into a sheet shape on a carrier film by a doctor blade method, and the first, second, and third materials are formed. First, second, and third resin sheets for forming the resin layers 3A, 3B, and 3C were obtained. Under the present circumstances, the crosslinking reaction of epoxy-type thermosetting resin was advanced by heat-processing these, and it adjusted to the viscosity of the grade which epoxy-type thermosetting resin does not flow out on a carrier film. The optimum heat treatment time varies depending on the composition of the epoxy thermosetting resin.
First material: A mixture of 73 parts by weight of a pulverized material (average particle size 2.0 μm) obtained by pulverizing the same ceramic sintered body as the ceramic multilayer substrate with 27 parts by weight of an epoxy thermosetting resin. The thermal expansion coefficient after curing at ˜300 ° C. was 9.6 ppm / ° C.
Second material: 45 parts by weight of the epoxy thermosetting resin mixed with 55 parts by weight of a pulverized ceramic sintered body (average particle size: 2.0 μm) and cured at 20 to 300 ° C. The later thermal expansion coefficient was 11.5 ppm / ° C.
Third material: 55 parts by weight of the epoxy thermosetting resin mixed with 45 parts by weight of a pulverized ceramic sintered body (average particle size: 2.0 μm), cured at 20 to 300 ° C. The thermal expansion coefficient of the later third resin layer was 12.4 ppm / ° C.
However, the epoxy thermosetting resin used for the third resin layer requires a longer time for thermosetting than the epoxy thermosetting resin in the first and second resin layers, and the elastic modulus after curing. Is also low.
(5)樹脂積層体の作製
まず、図2に示す工程で、第1の樹脂層となる、チップ部品5を内蔵する第1の樹脂シート13Aを作製する。即ち、図2の(a)に示すように支持体10上に厚み10〜40μm程度の金属箔(例えば、銅箔)16Aを貼り付け、銅箔16Aの表面にフォトレジストを塗布し、フォトマスクを介して光を照射した後、フォトレジストを現像して不要部分を除去して銅箔16Aを表出させる。次いで、銅箔16Aの表出部分をエッチングにより除去した後、フォトレジスト膜を除去して、図2の(b)に示す所定形状の導体パターン6Aを形成した。次いで、図2の(c)に示すように導体パターン6A上に半田または導電性接着剤によってチップ部品5(能動チップ部品5A、受動チップ部品5B)を固定した後、図2の(d)に示すように第1の樹脂シート13Aを熱圧着した。この際、減圧雰囲気中で第1の樹脂シート13Aの熱圧着を行なうことにより金属箔と樹脂との間やチップ部品5の周辺部における残留エアを効果的に低減することができる。次いで、図2の(e)に示すように、第1の樹脂シート13Aの銅箔の無い方からレーザー等の光線Lを入射させて第1の樹脂シート13Aにビアホール16Bを形成した。一般に光線は樹脂に吸収され易く、金属には反射されるため、導体パターン6Aに穴をあけることなく、第1の樹脂シート13Aのみを貫通するビアホール16Bが形成することができる。これらのビアホール16B内に図2に(f)に示すように半田または導電性樹脂(Au、Ag、Cu、Ni等の金属粒子と熱硬化性樹脂の混合物)を充填してビアホール導体6Bを形成した後、図2の(g)に示すように支持体10を剥離して、チップ部品5を内蔵する第1の樹脂シート13Aを得た。その後、第1の樹脂シート13Aと同様の手順でチップ部品5を内蔵する第2の樹脂シート13B(図3の(a)参照)を作製し、更に、チップ部品を内蔵しない第3の樹脂シート13C(図3の(a)参照)を作製した。第3の樹脂シート13Cの導体パターンは、外部端子電極6Cとして形成される。
(5) Production of Resin Laminate First, in the step shown in FIG. 2, a first resin sheet 13 </ b> A that incorporates the
(6)複合多層基板の作製
図3の(a)に示すようにセラミック多層基板2の接合面を上向きにして固定し、この接合面上に第1、第2、第3の樹脂シート13A、13B、13Cの順で接合してチップ部品5及び回路パターン6を内蔵した樹脂積層体3とセラミック多層基板2とを合体して図3の(b)に示す複合多層基板1を作製した。複合多層基板1は、下側からセラミック多層基板2、第1の樹脂層3A、第2の樹脂層3B、第3の樹脂層3C順で積層された層構成になり、樹脂積層体3は第1、第2、第3の樹脂層3A、3B、3Cからなる。合体後の複合多層基板1を170℃で1時間の熱処理を行った。この熱処理で、第1、第2の樹脂層3A、3Bは本硬化されるが、第3の樹脂層3Cはエポキシ系熱硬化性樹脂の含有量が多く、硬化が遅いために半硬化状態に留まる。以上の手順により、樹脂積層体3内にチップ部品5が内蔵された複合多層基板1を得た。尚、第1、第2、第3の樹脂シート13A、13B、13Cを予め一体化した後、セラミック多層基板2に接合しても良い。
(6) Production of Composite Multilayer Substrate As shown in FIG. 3A, the
本実施例の複合多層基板1は、モジュール部品としてプリント配線基板20上に実装される。プリント配線基板20の熱膨張係数は12〜18ppm/℃である。また一般的なセラミック焼結体の熱膨張係数は10ppm/℃以下である。熱膨張係数の異なる材料を接合したとき、特にその接合面が広い場合には、界面に働く応力によって層間剥離やクラックが生じる虞があるが、本実施例のように多層配線板のサイズでは熱膨張係数の差が2ppm/℃以下であれば層間剥離やクラックの発生は実質的に起こらない。
The composite multilayer substrate 1 of this embodiment is mounted on the printed
以上説明したように本実施例によれば、複合多層基板1を構成する樹脂積層体3が複数の異なる第1、第2、第3の樹脂層3A、3B、3Cからなり、樹脂積層体3の各樹脂層3A、3B、3Cの熱膨張係数を傾斜させて、セラミック多層基板と樹脂積層体との間、及び樹脂積層体とプリント配線基板20との間それぞれの熱膨張係数の差を小さくしたため、プリント配線基板20に実装された複合多層基板の熱衝撃に対する信頼性を格段に高めることができ、特に大面積の複合多層基板1においての信頼性を格段に高めることができる。
As described above, according to the present embodiment, the
また、本実施例によれば、セラミック多層基板に接着された第1の樹脂層3Aを本硬化し、プリント配線基板20側の第3の樹脂層3Cを半硬化状態にしたため、複合多層基板をプリント配線基板20上に実装した後で第3の樹脂層3Cを本硬化することにより複合多層基板1とプリント配線基板20とを第3の樹脂層3Cを介して接着させて強固に接合することができる。
In addition, according to the present embodiment, the
また、本実施例によれば、チップ部品5を内蔵する樹脂積層体3の第1、第2の樹脂層3A、3Bより第3の樹脂層3Cの弾性率が高く、柔らかいため、複合多層基板1が実装されたプリント配線基板20が落下衝撃を受けた時、第3の樹脂層3Cで落下衝撃を吸収してセラミック多層基板2への落下衝撃を緩和することができる。また、第1、第2の樹脂層3A、3Bは、緻密且つ硬質であるため、水分の侵入によるチップ部品5の劣化を防止することができると共に、衝撃による変形を防止してチップ部品5と導体パターン6Aとの接続状態を維持することができる。つまり、樹脂積層体3は、それぞれ物性の異なる樹脂層によって構成され、チップ部品5を保護する部分と衝撃を吸収する部分に樹脂層の働きを分けているため、チップ部品5を保護すると共に落下に強く、信頼性の高い複合多層基板1を得ることができる。
In addition, according to the present embodiment, since the elastic modulus of the third resin layer 3C is higher than that of the first and
本実施例では、第1、第2、第3の樹脂層として同一の材料を使用する。そして、第1、第2の樹脂シートをセラミック多層基板に圧着した後、一定時間熱処理して第1、第2の樹脂シートを熱硬化させる。次いで、第3の樹脂シートを圧着した後、熱処理する。2回目の熱処理によって第1、第2の樹脂層が本硬化し、第3の樹脂層が半硬化状態になる。このように第1、第2、第3の樹脂層が同一の材料によって形成されていても、第1、第2の樹脂層と第3の樹脂層との硬化度が異なり、第3の樹脂層が半硬化状態であるため、プリント配線基板と強固に接合することができ、また、第3の樹脂層は第1、第2の樹脂層より弾性率が高いため、落下時の衝撃力を吸収することができ、内蔵チップ部品を保護することができる。しかも、単一の材料で樹脂積層体を形成することができるため、製造工程を簡素化することができる。 In the present embodiment, the same material is used for the first, second and third resin layers. Then, after the first and second resin sheets are pressure-bonded to the ceramic multilayer substrate, the first and second resin sheets are thermally cured by heat treatment for a certain time. Subsequently, after heat-bonding the third resin sheet, heat treatment is performed. By the second heat treatment, the first and second resin layers are fully cured, and the third resin layer is in a semi-cured state. Thus, even if the 1st, 2nd, 3rd resin layer is formed with the same material, the 1st, 2nd resin layer and the 3rd resin layer differ in the degree of hardening, and the 3rd resin Since the layer is in a semi-cured state, it can be firmly bonded to the printed circuit board, and the third resin layer has a higher elastic modulus than the first and second resin layers. It can be absorbed and the built-in chip components can be protected. And since a resin laminated body can be formed with a single material, a manufacturing process can be simplified.
本実施例の複合多層基板1は、図4に示すように樹脂積層体3内にチップ部品を内蔵せず、セラミック多層基板2と樹脂積層体3との界面に、電極4Cが形成されている以外は、実施例1の場合と同様に構成されている。電極4Cはセラミック多層基板2を作製する時に回路パターン4と一緒に回路パターン4の一部として形成する。電極4Cは、セラミック多層基板2の下面の面積の3〜80%を占める範囲で形成されていることが好ましい。セラミック多層基板2は、通常ガラスセラミックスによって形成されており、しかもガラスセラミックスが銅箔と同程度の表面粗さRmax(数μm)を有するため、樹脂積層体3との接合力が弱い。電極4Cを形成する焼結金属は、表面粗さRmaxが数10μmで銅箔の表面粗さ数μmと比較して一桁高いため、焼結金属のアンカー効果によって樹脂積層体3との接合強度を高めることができる。このような表面粗さの差は、銅箔がメッキまたは銅板の圧延によって形成されたものであるのに対し、焼結金属はワニスと称する樹脂を体積比率10〜40%含有する導電性ペーストを焼き付けて形成されるため、その樹脂成分の焼失によって内部や表面に空洞が残存して表面粗さが大きくなることに起因にしている。
As shown in FIG. 4, the composite multilayer substrate 1 of the present embodiment does not incorporate chip components in the
上記電極4Cは、グランド電極として形成しても良く、また、ダミー電極として形成しても良い。上記電極4Cがグランド電極として形成させている場合には、セラミック多層基板2と樹脂積層体3との界面にグランド電極を設けることで、セラミック多層基板2とプリント配線基板等のマザーボード(図示せず)との間を電気的に遮蔽することができる。また、電極4Cをセラミック多層基板2のグランド電極として構成することで、マザーボードのグランド電極との接続距離が短くなって寄生インダクタンス値を低減することができ、例えば複合多層基板1を携帯電話等の高周波部品として使用した場合に良好な高周波特性を得ることができる。尚、電極4Cは、理想的には樹脂積層体3の下面に形成する方が良いが、高密度実装でマザーボード側に他の配線が配置されている場合や、実装後の測定用穴(プローブ挿入用)が空いている場合があり、実質的に樹脂積層体3の下面に設けることが難しいため、セラミック多層基板2と樹脂積層体3の界面に介装する。
The electrode 4C may be formed as a ground electrode or a dummy electrode. When the electrode 4C is formed as a ground electrode, by providing a ground electrode at the interface between the
尚、本発明は上記実施形態に何等制限されるものではないことは云うまでもない。例えば、上記実施家形態では3層の樹脂積層体を例に挙げて説明したが、本発明における樹脂積層体は2層あるいは4層以上のものであっても良い。 Needless to say, the present invention is not limited to the above embodiment. For example, in the above-described embodiment, a three-layer resin laminate has been described as an example. However, the resin laminate in the present invention may be two layers or four or more layers.
本発明は、半導体素子等の能動素子やコンデンサ等の受動素子をチップ部品として実装する複合多層基板に好適に利用することができる。 The present invention can be suitably used for a composite multilayer substrate on which active elements such as semiconductor elements and passive elements such as capacitors are mounted as chip components.
1 複合多層基板
2 セラミック多層基板(セラミック基板)
3 樹脂積層体
3A、3B、3C 樹脂層
4 回路パターン
4C 電極
5 チップ部品
6C 外部端子電極
1
3
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004031394A JP4432517B2 (en) | 2004-02-06 | 2004-02-06 | Composite multilayer board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004031394A JP4432517B2 (en) | 2004-02-06 | 2004-02-06 | Composite multilayer board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223226A JP2005223226A (en) | 2005-08-18 |
JP4432517B2 true JP4432517B2 (en) | 2010-03-17 |
Family
ID=34998600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004031394A Expired - Fee Related JP4432517B2 (en) | 2004-02-06 | 2004-02-06 | Composite multilayer board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4432517B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4826253B2 (en) * | 2005-12-30 | 2011-11-30 | 株式会社村田製作所 | Method for manufacturing ceramic multilayer substrate and ceramic multilayer substrate |
US8455766B2 (en) * | 2007-08-08 | 2013-06-04 | Ibiden Co., Ltd. | Substrate with low-elasticity layer and low-thermal-expansion layer |
WO2009069398A1 (en) | 2007-11-30 | 2009-06-04 | Murata Manufacturing Co., Ltd. | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component |
US9048112B2 (en) * | 2010-06-29 | 2015-06-02 | Qualcomm Incorporated | Integrated voltage regulator with embedded passive device(s) for a stacked IC |
JP5463235B2 (en) | 2010-07-30 | 2014-04-09 | 日立オートモティブシステムズ株式会社 | Substrate structure used for in-vehicle electronic devices |
JP5574068B2 (en) * | 2012-02-17 | 2014-08-20 | 株式会社村田製作所 | Component built-in board |
CN104106320B (en) * | 2012-02-17 | 2017-04-19 | 株式会社村田制作所 | Component embedded substrate |
US9888580B2 (en) | 2012-09-27 | 2018-02-06 | Sekisui Chemical Co., Ltd. | Method for manufacturing multilayer substrate, multilayer insulation film, and multilayer substrate |
WO2014084050A1 (en) | 2012-11-28 | 2014-06-05 | 京セラ株式会社 | Wiring board and structure having wiring board mounted thereon |
JP2015111609A (en) * | 2013-12-06 | 2015-06-18 | 大日本印刷株式会社 | Communication device |
JP6847780B2 (en) * | 2017-06-29 | 2021-03-24 | 京セラ株式会社 | Circuit board and probe card |
WO2022201563A1 (en) | 2021-03-25 | 2022-09-29 | ナミックス株式会社 | Laminate for wiring board |
JPWO2022202921A1 (en) | 2021-03-25 | 2022-09-29 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1093240A (en) * | 1996-09-10 | 1998-04-10 | Yamaichi Electron Co Ltd | Multilayer wiring board and manufacturing method thereof |
JP3537620B2 (en) * | 1997-02-27 | 2004-06-14 | 京セラ株式会社 | Multilayer wiring board |
JPH114080A (en) * | 1997-06-11 | 1999-01-06 | Kyocera Corp | Multilayered wiring board |
JP3904100B2 (en) * | 1997-07-18 | 2007-04-11 | 日立化成工業株式会社 | Multilayer wiring board |
JPH11274347A (en) * | 1998-03-19 | 1999-10-08 | Toshiba Corp | Semiconductor package and method for forming the same |
JP2002289735A (en) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | Semiconductor device |
JP2003037369A (en) * | 2001-07-24 | 2003-02-07 | Hitachi Ltd | Multilayer wiring board and its manufacturing method |
JP4903320B2 (en) * | 2001-07-27 | 2012-03-28 | 京セラ株式会社 | Manufacturing method of wiring board with electronic element |
JP2005191244A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Build-up multilayer wiring board and manufacturing method thereof |
-
2004
- 2004-02-06 JP JP2004031394A patent/JP4432517B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005223226A (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4310467B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
US7446262B2 (en) | Laminated electronic component and method for producing the same | |
JP4453702B2 (en) | COMPOSITE ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF | |
JP4367414B2 (en) | Component built-in module and manufacturing method thereof | |
EP3340754A1 (en) | Embedding component in component carrier by component fixation structure | |
WO2007126090A1 (en) | Circuit board, electronic device and method for manufacturing circuit board | |
JP4432517B2 (en) | Composite multilayer board | |
JP2002261449A (en) | Module with built-in component and its manufacturing method | |
TWI649841B (en) | High frequency module and manufacturing method thereof | |
US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
WO2011030542A2 (en) | Electronic part module and method for producing same | |
JP2004274035A (en) | Module having built-in electronic parts and method of manufacturing same | |
JP4752612B2 (en) | Manufacturing method of circuit board with protruding electrode | |
WO2010067508A1 (en) | Multilayer substrate and method for manufacturing same | |
WO2006011508A1 (en) | Hybrid electronic component and method for manufacturing the same | |
JP2006128229A (en) | Composite multilayer substrate | |
JP2011151048A (en) | Method of manufacturing electronic component, and electronic component | |
US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
JP2006196857A (en) | Composite circuit substrate with case and manufacturing method thereof | |
WO2013035717A1 (en) | Module, and manufacturing method for module | |
JP2005223225A (en) | Composite multilayer substrate, and manufacturing method thereof | |
JP4403820B2 (en) | Multilayer electronic component and manufacturing method thereof | |
WO2008004423A1 (en) | Wiring board having columnar conductor and method for manufacturing the wiring board | |
JP2007317712A (en) | Composite wiring board having built-in component and manufacturing method thereof | |
JP2005235807A (en) | Stacked electronic component and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4432517 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |