JP4082242B2 - 素子転写方法 - Google Patents

素子転写方法 Download PDF

Info

Publication number
JP4082242B2
JP4082242B2 JP2003059540A JP2003059540A JP4082242B2 JP 4082242 B2 JP4082242 B2 JP 4082242B2 JP 2003059540 A JP2003059540 A JP 2003059540A JP 2003059540 A JP2003059540 A JP 2003059540A JP 4082242 B2 JP4082242 B2 JP 4082242B2
Authority
JP
Japan
Prior art keywords
adhesive layer
substrate
embedded
temporary
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003059540A
Other languages
English (en)
Other versions
JP2004273596A (ja
Inventor
正人 土居
勝寛 友田
秋彦 渡辺
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003059540A priority Critical patent/JP4082242B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to KR1020047016234A priority patent/KR100982964B1/ko
Priority to PCT/JP2004/000769 priority patent/WO2004079700A1/ja
Priority to US10/511,699 priority patent/US20050233504A1/en
Priority to CNA2004800001920A priority patent/CN1698077A/zh
Priority to TW093103801A priority patent/TWI246107B/zh
Publication of JP2004273596A publication Critical patent/JP2004273596A/ja
Priority to US11/467,007 priority patent/US8257538B2/en
Application granted granted Critical
Publication of JP4082242B2 publication Critical patent/JP4082242B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Device Packages (AREA)
  • Liquid Crystal (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、素子転写方法及び表示装置に関する。さらに詳しくは、素子を精度良く転写することができる素子転写方法及び表示装置に関する。
【０００２】
【従来の技術】
発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やプラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。例えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
【０００３】
一方、ＬＥＤディスプレイの場合には、ＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係とされる。
【０００４】
発光素子であるＬＥＤ（発光ダイオード）は高価である為、１枚のウエハから数多くのＬＥＤチップを製造することによりＬＥＤを用いた画像表示装置を低コストにできる。すなわち、ＬＥＤチップの大きさを従来約３００μｍ角のものを数十μｍ角のＬＥＤチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
【０００５】
【発明が解決しようとする課題】
ところで、素子形成基板に形成された複数の素子を装置基板に再配列して所要の装置を製造する製造工程に関して、一時的に素子を保持する素子保持基板に形成された接着剤層に素子を転写した後、最終的な配置先である装置基板に転写することにより素子を配列する素子の配列方法が行われている。
【０００６】
素子保持基板から装置基板に素子を転写する際には、素子保持基板に仮固定された素子上に接着剤を滴下し、その後に装置基板を接着していた。この際、素子保持基板と装置基板とを接着した後に、素子保持基板と装置基板とを剥離するのであるが、接着剤によって強力に接着されている素子保持基板と装置基板とを剥離することは困難であった。特に、大きな面積の基板同士を張り合わせた場合には剥離の際に基板が損傷する可能性が高くなるという問題があった。さらに、素子が接着剤層に埋め込まれた状態で接着剤層を硬化するため、素子を装置基板上に転写した後に再度同一の装置基板上に素子を転写することが困難であった。
【０００７】
したがって本願発明は、素子を配列した基板から他の基板へ素子を転写する際に、素子の転写を行った後に容易に基板の剥離を行うことができ、基板が損傷する可能性を低減することが可能であり、素子を転写した後に再度同一の基板上に素子を追加して転写することが可能な素子転写方法および表示装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本願発明の素子転写方法は、第一の基板上に配列された素子を、第二の基板上に形成された未硬化の粘着層に埋入する工程と、前記第一の基板から前記素子を剥離して、前記素子を前記粘着層に埋入した状態で保持する工程とを有することを特徴とする。
【０００９】
粘着層に素子を埋入することにより第二の基板に対する素子の配列を保持するため、素子形状に依らずに粘着層内に素子を埋め込み、第二の基板上に実装することが可能となる。また、第一の基板と第二の基板とを接近させることで第一の基板上に配列された複数の素子を、一括して粘着層に埋入することができるため、第一の基板上での素子同士の配置状態を維持したまま同時に複数の素子を第二の基板に実装させることが可能である。粘着層を硬化する前に仮接着層から素子を剥離するため、第一の基板と第二の基板を引き離す際に要する力が小さくなり、第一の基板または第二の基板が破損する可能性を低減することが可能となる。
【００１０】
また粘着層に素子を埋入して保持した後に粘着層を硬化することで、粘着層の硬化前に素子が埋入された状態では、さらに素子を粘着層に埋入することができる。また、粘着層を硬化した後に粘着層上に第一の電気配線を形成し、粘着層の第一の電気配線が形成された面に第三の基板を貼り付け、第二の基板と粘着層とを剥離し、粘着層に前記素子まで到達する開口部を形成し、開口部に導電性材料を充填するとともに、粘着層上に第二の電気配線を形成することにより、素子の配列を維持したまま素子に電気配線を接続することができ、表示装置や電子機器の製造等において簡便に本発明の素子転写方法を用いることが出来る。
【００１１】
また、素子を粘着層に埋入する前に、第一の基板上に形成された仮接着層に素子を接触させ、素子を仮接着層に仮接着して第一の基板上に素子を配列することで、第一の基板上で素子を配列する際に何度も配列をやり直すことが可能であり、乱れのない素子の配列を行った後に素子を転写できる。
【００１２】
第一の基板上に形成された仮接着層の粘着力よりも、第二の基板上に形成された粘着層の粘着力が大とすることや、粘着層または仮接着層の粘着力を変化させ、仮接着層の粘着力よりも粘着層の粘着力を大とすることにより、粘着層と仮接着層との間の粘着力の相異に起因して、素子を粘着層に埋入させて第一の基板と第二の基板とを引き離すだけで、素子が粘着層に埋入された状態で素子を仮接着層から剥離することが可能となり、作業工程が簡便なものとなる。
【００１３】
さらに粘着層に対する埋入を、素子が部分的に埋没する程度行うことにより、粘着層と仮接着層とが直接接触することがなくなり、第一の基板と第二の基板を引き離す際に要する力が小さくなり、第一の基板または第二の基板が破損する可能性を低減することが可能となる。また、粘着層を絶縁性材料により形成することで、素子の転写が終わった後に粘着層を除去せずに粘着層をそのまま絶縁層として用いることができ、電子機器などの製造工程を減少することが可能となる。
【００１４】
また、上記課題を解決するために本願発明の素子転写方法は、第一の基板上に形成された仮接着層に第 1 の素子を配列し、第二の基板上に形成された粘着層に第２の素子が埋入された状態で、さらに第一の基板上に配列された前記第 1 の素子を前記粘着層に埋入し、前記仮接着層から前記第 1の素子を剥離して、前記第 1の素子を前記粘着層に埋入した状態で保持し、前記粘着層に前記第 1 の素子を埋入して保持した後に、前記粘着層を硬化することを特徴とする。
【００１５】
粘着層に一方の素子が埋入された状態でさらに他方の素子を粘着層に埋入することにより、第一の基板の面積が小さい場合にも第二の基板を大型化して、第一の基板上に配置された素子を複数回にわたって第二の基板上に転写することができるため、大きな表示面積の表示装置を製造する場合にも本願発明の素子転写方法を用いることが可能となる。
【００１６】
このとき、一方の素子と他方の素子とを異なる特性を有する素子とすることで、同一の成長基板上には形成し得ない素子を第二の基板上に配列して保持させることがでる。このとき特性の異なる素子として赤・緑・青など異なる色の発光を行う発光ダイオードを第二の基板に配列することで、多色表示の表示装置を得ることもできる。また、基板上の異なる領域に一方の素子と他方の素子を埋入して保持することにより、素子を第一の基板に配列することが可能な面積が限定されている場合にも、第二の基板の面積を大きくして、粘着層の素子が埋入されていない領域に素子を追加して埋入して、大面積の基板上にも素子配列を行うことが可能となる。これは、特に大画面の表示装置を製造する場合に有用な素子転写方法となる。
【００１７】
また、上記課題を解決するために本願発明の表示装置は、第一の基板上に配列された素子を、第二の基板上に形成された未硬化の粘着層に埋入し、前記第一の基板から前記素子を剥離して、前記素子を前記粘着層に埋入した状態で保持させて前記粘着層を硬化し、前記粘着層上に第一の電気配線を形成し、前記粘着層の前記第一の電気配線が形成された面に第三の基板を貼り付け、前記第二の基板と前記粘着層とを剥離し、前記粘着層に前記素子まで到達する開口部を形成して、前記開口部に導電性材料を充填するとともに、前記粘着層上に第二の電気配線を形成して得られることを特徴とする。
【００１８】
素子を粘着層に埋入する素子転写方法を用いて表示装置を得ることにより、素子の配列および電気配線の形成を良好に行うことができる。第一の電気配線と第二の電気配線とによって素子に電圧を印加して単純マトリクス駆動により表示を行うことで、既存の単純マトリクス駆動による表示装置と同様に画像の表示を行うことが可能である。
【００１９】
また、上記課題を解決するために本願発明の表示装置は、第一の基板上に配列された一方の素子を第二の基板上に形成された未硬化の粘着層に埋入し、前記第一の基板から前記一方の素子を剥離して前記一方の素子を前記粘着層に埋入した状態で保持し、前記粘着層に一方の素子が埋入された状態で、さらに第一の基板上に配列された他方の素子を前記粘着層に埋入し、前記第一の基板から前記他方の素子を剥離して前記他方の素子を前記粘着層に埋入した状態で保持し、前記一方の素子および前記他方の素子を前記粘着層に埋入した状態で保持させて前記粘着層を硬化し、前記粘着層上に第一の電気配線を形成し、前記粘着層の前記第一の電気配線が形成された面に第三の基板を貼り付け、前記第二の基板と前記粘着層とを剥離し、前記粘着層に前記一方の素子または前記他方の素子をまで到達する開口部を形成して、前記開口部に導電性材料を充填するとともに、前記粘着層上に第二の電気配線を形成して得られることを特徴とする。
【００２０】
素子を粘着層に埋入する素子転写方法を用いて表示装置を得ることにより、素子の配列および電気配線の形成を行うことができる。粘着層に一方の素子が埋入された状態でさらに他方の素子を粘着層に埋入することにより、第二の基板を大型化して大きな表示面積の表示装置を得ることが容易になる。
【００２１】
このとき、一方の素子と他方の素子とを異なる特性を有する素子とすることで、同一の成長基板上には形成し得ない素子を第二の基板上に配列して保持させることができる、異なる色の発光を行う発光ダイオードを配列することで多色表示の表示装置を得ることもできる。また、基板上の異なる領域に一方の素子と他方の素子を埋入して保持することにより、素子を第一の基板に配列することが可能な面積が限定されている場合にも、第二の基板の面積を大きくして、粘着層の素子が埋入されていない領域に素子を追加して埋入して、大面積の基板上にも素子配列を行うことが可能となる。
【００２２】
第一の電気配線と第二の電気配線とによって素子に電圧を印加して単純マトリクス駆動により表示を行うことで、既存の単純マトリクス駆動による表示装置と同様に画像の表示を行うことが可能である。また、一方の素子または他方の素子が、表示素子または駆動回路素子であるとし、駆動回路素子により表示素子に電圧を印加してアクティブマトリクス駆動により表示を行うことで、既存のアクティブマトリクス駆動による表示装置と同様に画像の表示を行うことが可能である。
【００２３】
【発明の実施の形態】
［第一の実施の形態］
以下、本願発明を適用した素子転写方法及び表示装置について、図面を参照しながら詳細に説明する。なお本願発明は、以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００２４】
図１に示すように、仮保持基板１上に仮接着層２を形成し、仮接着層２上に発光ダイオードである素子３を配列する。仮保持基板１は所要の剛性を有した基板であり、半導体基板、石英ガラス基板、プラスチック基板、金属基板などの種々の基板を用いることができる。仮接着層２は、仮保持基板１の取り扱い時に仮保持基板１上での素子３の位置が変位しない程度に、素子３を保持できる粘着力を有する材質により形成されている。また仮接着層２は、例えばシリコーン樹脂層によって形成されるが、シート状の接着剤層を貼り付けることや、接着剤層をスピンコート等により塗布することなどにより形成されてもよい。
【００２５】
素子３は、窒化ガリウムなどの窒化物半導体系の材料により構成される発光素子ダイオードであり、一例として活性層３ｂをｐクラッド層３ｐとｎクラッド層３ｎが挟んで構成されたダブルへテロ構造を有する。また、ここで示す素子３は略平板状であり、素子３の活性層、クラッド層は活性層及びクラッド層を成長させるサファイア基板の主面に平行な面で延在され、選択成長などにより窒化ガリウム結晶層などを積層させることにより形成される。図中では素子３の仮接着層２側がｐクラッド層３ｐである例を示しているが、仮接着層２側にｎクラッド層３ｎが位置するように配置してもよい。また、図では省略しているが、ｐクラッド層３ｐの表面には後述する電気配線と素子３との接触抵抗を低減するためのｐ電極が形成されており、同様にｎクラッド層３ｎの表面にはｎ電極が形成されている。
【００２６】
また、素子３はダブルへテロ構造である必要も発光ダイオードである必要もなく、微細加工された電子回路素子であってもよい。素子３の形状としては略平板状である必要はなく、六角錐形状などの種々の形状に形成されてよいが、仮接着層２と密着して効率的に保持されるためには仮接着層２と接する面は平坦であることが望ましい。また、仮接着層２上での素子３同士の配置間隔を図中では一定間隔として示しているが、一定間隔である必要はない。
【００２７】
仮接着層２上での素子３の配列は平面内での縦横方向に複数配列されたマトリクス状であり、図中の紙面に垂直方向にも等間隔に複数の素子３が配列されている。素子３が表示素子として機能する発光ダイオードであるため、マトリクス状に配列された素子３を単純マトリクス駆動によって駆動することで画像の表示を行うことが可能となる。
【００２８】
次に図２に示すように、粘着層５が形成された転写基板４を仮保持基板１と平行になるように配置する。転写基板４は、半導体基板、石英ガラス基板、プラスチック基板、金属基板などの種々の基板を用いることができる。粘着層５は加熱処理等の外的要因により硬化する可塑性の樹脂であり、シート状の樹脂を貼り付けることや、樹脂をスピンコート等により塗布することなどにより形成される。粘着層５は素子３を例えば完全に粘着層５内に埋め込むことができる程度の厚さを有しているとする。また、後工程で粘着層５を除去せずに表示装置の絶縁層として利用するためには絶縁性の材料を用いることが望ましい。
【００２９】
次に図３に示すように、転写基板４と仮保持基板１とを平行なまま接近させ、仮接着層２上に保持されている素子３を粘着層５に埋入する。このとき、図３に示したように、仮接着層２と粘着層５とが接するまで素子３を粘着層５に埋入して、素子３の仮接着層２と接する面と粘着層５の表面が略同一面となるようにする。
【００３０】
粘着層５に素子３を埋入することにより転写基板４に対する素子３の配列を保持するため、素子３の形状に依らずに粘着層５内に素子３を埋め込み、転写基板４上に実装することが可能となる。また、仮保持基板１と転写基板４とを接近させることで仮接着層２上に配列された複数の素子３を、一括して粘着層５に埋入することができるため、仮接着層２上での素子３同士の配置状態を維持したまま同時に複数の素子３を転写基板４に実装させることが可能である。
【００３１】
次に図４に示すように、仮接着層２から素子３を剥離して、素子３が粘着層５に埋入された状態で転写基板４上の位置を保持する。この際、仮接着層２が素子３を保持する粘着力よりも、埋入された素子３を保持する粘着層５の粘着力が大きくなるように粘着層５と仮接着層２を構成する材質を選択しておくことで、仮保持基板１と転写基板４とを引き離すだけで素子３を仮接着層２から剥離し、粘着層５に素子３を埋入した状態で保持することが可能となる。また、加熱や光照射などの環境変化によって粘着力が変化するように仮接着層２または粘着層５を構成する材質を選択して、素子３を粘着層５に埋入した後に仮接着層２の粘着力よりも粘着層５の粘着力が大きくなるように環境を変化させるとしてもよい。
【００３２】
粘着層５を硬化する前に仮接着層２から素子３を剥離するため、仮保持基板１と転写基板４とを引き離す際に必要な力が小さく、素子３を仮接着層２から剥離する際に仮保持基板１や転写基板４を破損する可能性が低くなる。特に、大画面の表示装置を製造する際には転写基板４の面積を大きくする必要があるため、転写基板４や仮保持基板１の破損を低減できることにより、製造コストの低減を図ることも可能となる。
【００３３】
次に図５に示すように、粘着層５に素子３が埋入されて保持された状態で粘着層５が硬化する様な外的要因、例えば加熱処理などを行って粘着層５の硬化を行い、粘着層５および素子３上に電気配線６を形成する。素子３と粘着層５が略同一面を構成しているので、粘着層５上にマスクを施して金属をスパッタする方法や、素子３および粘着層５上に金属層を形成した後にフォトリソグラフィーおよびエッチングを行う方法など、通常用いられる方法によって電気配線６を形成することが可能である。素子３の露出した面はｐクラッド層３ｐ上に形成されているｐ電極であるので、電気配線６は各素子のｐクラッド層３ｐと接続された配線となる。また、電気配線６は図中の紙面と垂直方向に延伸してストライプ状に形成され、マトリクス状に配されている素子３の走査配線として機能する。
【００３４】
次に図６に示すように、粘着層５の電気配線６が形成された面と接着剤層８とが接するように、接着剤層８が形成された支持基板７を粘着層５に貼り付ける。このとき、粘着層５上に形成された複数の電気配線６と接着剤層８とが接触するため、接着剤層８は絶縁性の材質を選択する。支持基板７の貼り付けをした後、図７に示すようにレーザーを照射することによって転写基板４を粘着層５から剥離する。転写基板４と粘着層５の剥離を行うことにより、図に示すように、支持基板７上に接着剤層８が形成され、接着剤層８上に硬化した粘着層５が積層され、接着剤層８上に形成された電気配線６と粘着層５に埋入された複数の素子３とが接着剤層８と粘着層５の間に保持された状態となる。このとき、素子３は硬化した粘着層５から露出していないため、素子３のｎクラッド層３ｎに対して電気配線の形成が行えないことになる。
【００３５】
そこで図８に示すように、硬化した粘着層５にドライエッチング等により素子３のｎクラッド層３ｎまで到達する開口部であるコンタクトビア９を形成する。粘着層５にコンタクトビア９を開口することによって、素子３のｎクラッド層３ｎが粘着層５から露出し、電気配線の形成を行うことが可能になる。
【００３６】
次に図９に示すように、コンタクトビア９に金属を充填すると共に粘着層５上に電気配線１０を形成する。電気配線１０の形成には、粘着層５上にマスクを施して金属をスパッタする方法や、素子３および粘着層５上に金属層を形成した後にフォトリソグラフィーおよびエッチングを行う方法など、通常用いられる方法により形成することが可能である。コンタクトビア９から露出した素子３の面はｎクラッド層３ｎ上に形成されたｎ電極であるので、電気配線１０は各素子のｎクラッド層３ｎと接続された配線となる。また、電気配線１０は図中の紙面と水平方向に延伸してストライプ状に形成され、マトリクス状に配されている素子３の信号配線として機能する。
【００３７】
上述した方法で素子３の転写および電気配線６および電気配線１０の形成をおこなうことで、支持基板７上に接着剤層８が形成され、接着剤層８上に硬化した粘着層５が積層され、接着剤層８上に形成された電気配線６と粘着層５に埋入された複数の素子３とが接着剤層８と粘着層５の間に保持され、粘着層５に形成されたコンタクトビア９が金属で充填されて、粘着層５上に電気配線１０が形成された素子３の配列が得られる。支持基板７上にマトリクス状に配置された素子３は発光ダイオードであり、電気配線６は素子３のｐクラッド層３ｐに接続されたストライプ状の走査配線であり、電気配線１０は素子３のｎクラッド層３ｎに接続されたストライプ状の信号配線であるため、図９に示された素子の配列により、単純マトリクス駆動により表示を行うことが可能な表示装置が得られる。
【００３８】
本願発明の素子転写方法において、仮保持基板１上に形成された仮接着層２に素子３を配列して図１に示した状態とする方法の一例を以下に説明する。
【００３９】
素子３はサファイア基板上にマトリクス状に配列されるように形成された窒化ガリウムなどの窒化物半導体系の材料により発光素子ダイオードとして構成される。素子３は略平板状であり、素子３の活性層、クラッド層は活性層及びクラッド層を成長させるサファイア基板の主面と平行な面で延在され、選択成長などにより窒化ガリウム結晶層などを積層させることにより形成される。
【００４０】
素子３は、個々の素子ごとに分離されてサファイア基板上に形成されており、個々の素子ごとに分離するに際しては、例えば、ＲＩＥ（反応性イオンエッチング）などにより分離可能である。本例では、素子３は略平板状の形状を有するが、サファイア基板の主面に対して傾斜した傾斜結晶層を有する素子でも良く、素子３が、例えばサファイア基板の主面に対して傾斜した面と平行な結晶面を有する活性層及びクラッド層からなる素子である場合には、素子を覆うように樹脂で被覆されたチップ状として転写することもできる。
【００４１】
続いて、素子３を仮接着層２に接着した状態で、サファイア基板から素子３を分離する。サファイア基板から素子３を分離するに際しては、エキシマレーザやＹＡＧレーザなどのレーザ光をサファイア基板の裏面から照射して、素子３とサファイア基板との界面にレーザアブレーションを生じさせる。レーザアブレーションとは、照射光を吸収した固定材料が光化学的又は熱的に励起され、その表面や内部の原子又は分子の結合が切断されることをいい、主に固定材料全部又は一部が溶融、蒸発、気化などの相変化を生じる現象として現れる。このレーザアブレーションにより素子３とサファイア基板との界面ではＧａＮ系材料が金属Ｇａと窒素とに分解してガスが発生する。このため比較的簡単に素子３を剥離することができる。照射されるレーザ光としては、特に短波長域で高出力であることから、エキシマレーザを用いることが好ましく、瞬時での処理が可能であり、素子３の剥離を迅速に行うことができる。
【００４２】
上述したレーザーアブレーションを用いて成長基板であるサファイア基板から仮保持基板１上に素子３配列することにより、成長基板上では素子３同士の間隔が非常に密接に配列されていても、選択的に素子３にレーザーを照射して成長基板から剥離することで、素子３同士の間隔を大きくした状態で仮保持基板１上に配置を行うことが可能である。
【００４３】
素子３を粘着層５に埋入する素子転写方法を用いて表示装置を得ることにより、素子３の配列および電気配線６および電気配線１０の形成を行うことができる。電気配線６と電気配線１０とによって素子３に電圧を印加して単純マトリクス駆動により表示を行うことで、既存の単純マトリクス駆動による表示装置と同様に画像の表示を行うことが可能である。
【００４４】
［第二の実施の形態］
次に、本願発明の他の実施の形態を以下に図面を用いて説明する。本実施の形態は、上述した第一の実施の形態のうち、素子を粘着層に埋入する工程を変化させた素子の転写方法であり、他の工程は第一の実施の形態と同様であるために説明を省略する。
【００４５】
仮保持基板２１上に形成された仮接着層２２上に素子２３を配列し、粘着層２５が形成された転写基板２４を仮保持基板２１と平行になるように配置した後に、仮保持基板２１と転写基板２４とを接近させていく。第一の実施の形態では仮接着層と粘着層とが接触するまで仮保持基板と転写基板を接近させて、素子と粘着層の表面が略同一面となるまで素子を粘着層に埋入したが、本実施の形態では図１０に示すように、仮接着層２２と粘着層２５とが接触せずに、素子２３が部分的に粘着層２５に埋入した状態となるまで仮保持基板２１と転写基板２４とを接近させる。
【００４６】
粘着層２５に素子２３を部分的に埋入した後に、図１１に示すように、仮接着層２２から素子２３を剥離して、素子２３が粘着層２５に埋入された状態で転写基板２４上の位置を保持する。この際、仮接着層２２が素子２３を保持する粘着力よりも、埋入された素子２３を保持する粘着層２５の粘着力が大きくなるように粘着層２５と仮接着層２２を構成する材質を選択しておくことで、仮保持基板２１と転写基板２４とを引き離すだけで素子２３を仮接着層２２から剥離し、粘着層２５に素子２３を埋入した状態で保持することが可能となる。また、加熱や光照射などの環境変化によって粘着力が変化するように仮接着層２２または粘着層２５を構成する材質を選択して、素子２３を粘着層２５に埋入した後に仮接着層２２の粘着力よりも粘着層２５の粘着力が大きくなるように環境を変化させるとしてもよい。
【００４７】
仮接着層２２と粘着層２５とを接触させずに仮接着層２２から素子２３を剥離するため、仮保持基板２１と転写基板２４とを引き離す際に必要な力が小さく、素子２３を仮接着層２２から剥離する際に仮保持基板２１や転写基板２４を破損する可能性が低くなる。特に、大画面の表示装置を製造する際には転写基板２４の面積を大きくする必要があるため、転写基板２４や仮保持基板２１の破損を低減できることにより、製造コストの低減を図ることも可能となる。
【００４８】
次に図１２に示すように、粘着層２５に部分的に埋入して粘着層２５から部分的に突出した状態の素子２３を、ローラー等で粘着層２５に更に深く埋入し、素子２３と粘着層２５の表面が略同一面となるまで素子２３を粘着層２５に埋入して粘着層２５に保持させる。
【００４９】
その後は第一の実施の形態と同様にして、粘着層２５に素子２３が埋入されて保持された状態で粘着層２５が硬化する様な外的要因、例えば加熱処理などを行って粘着層２５の硬化を行い、粘着層２５および素子２３上に電気配線を形成し、粘着層２５の電気配線が形成された面と接着剤層とが接するように、接着剤層が形成された支持基板を粘着層２５に貼り付ける。支持基板の貼り付けをした後、レーザーを照射することによって転写基板２４を粘着層２５から剥離する。
【００５０】
次に、硬化した粘着層２５にドライエッチング等により素子２３まで到達する開口部であるコンタクトビアを形成し、コンタクトビアに金属を充填すると共に粘着層２５上に電気配線を形成する。素子２３および電気配線の配列と電気的な接続構造により、第一の実施の形態と同様に単純マトリクス駆動により表示を行う表示装置を得ることができる。
【００５１】
［第三の実施の形態］
次に、本願発明の他の実施の形態を以下に図面を用いて説明する。本実施の形態は、上述した第一の実施の形態のうち、素子を粘着層に埋入する工程を複数回繰り返して行う素子の転写方法であり、他の工程は第一の実施の形態と同様であるために説明を省略する。
【００５２】
図１３は本実施の形態において素子３３Ｒを粘着層３５に埋入する工程を示した図である。素子３３Ｒは赤色を発光する発光ダイオードである。仮保持基板上に形成された仮接着層上に素子３３Ｒを配列し、粘着層３５が形成された転写基板３４を仮保持基板と平行になるように配置した後に、仮保持基板と転写基板３４とを接近させて、粘着層３５に素子３３Ｒを埋入する。仮接着層から素子３３Ｒを剥離して、図１３（ａ）に示すように素子３３Ｒが粘着層３５に埋入された状態で転写基板３４上の位置を保持する。
【００５３】
その後図１３（ｂ）に示すように、緑色を発光する発光ダイオードである素子３３Ｇを再度図１乃至図４に示した手順で素子３３Ｒに隣接する位置に埋入し、その後さらに、図１３（ｃ）青色を発光する発光ダイオードである素子３３Ｂを素子３３Ｇに隣接する位置に埋入する。
【００５４】
複数種類の素子を粘着層３５に埋入した後に、第一の実施の形態と同様にして、粘着層３５に素子３３Ｒ，３３Ｇ，３３Ｂが埋入されて保持された状態で粘着層３５が硬化する様な外的要因、例えば加熱処理などを行って粘着層３５の硬化を行い、粘着層３５および素子３３上に電気配線を形成し、粘着層３５の電気配線が形成された面と接着剤層とが接するように、接着剤層が形成された支持基板を粘着層３５に貼り付ける。支持基板の貼り付けをした後、レーザーを照射することによって転写基板３４を粘着層３５から剥離する。
【００５５】
次に、硬化した粘着層３５にドライエッチング等により素子３３まで到達する開口部であるコンタクトビアを形成し、コンタクトビアに金属を充填すると共に粘着層３５上に電気配線を形成する。素子３３Ｒ，３３Ｇ，３３Ｂおよび電気配線の配列と電気的な接続構造により、赤・緑・青の発光を行う素子により一画素を構成する表示装置を得ることが可能である。
【００５６】
異なる特性を有する素子は、一般的に、同一の成長基板上に形成することが困難であり、そのために、異なる特性を有する素子を仮保持基板上に配列した後に粘着層３５に素子３３を埋入するのは困難である。粘着層３５を硬化する前に仮保持基板上に配列した素子３３の粘着層３５への埋入を繰り返して行うことにより、異なる特性を有する素子３３を転写基板３４上の同一面内に配列することが容易になる。また、粘着層３５に素子３３Ｒが埋入された状態で異なる特性の素子３３Ｇを粘着層３５に埋入することで、仮保持基板上に配列された素子３３Ｇと粘着層３５に埋入されている素子３３Ｒとの位置関係を調整する際に、素子３３Ｇと素子３３Ｒとが干渉して配列が乱れることを防止することができる。
【００５７】
また、素子３３としては発光ダイオードの他にも、受光素子や駆動回路素子などを用いることが出来るため、表示素子と受光素子を同一面内に混在させて配列することや、表示素子と駆動回路素子とを同一面内に混在させて配列することが容易に行える。
【００５８】
表示素子と駆動回路素子とを一画素中に混在させて素子の転写を行い、電気配線の形成を行うことにより、駆動回路素子に対して電気信号を送出して、駆動回路素子によって画素毎の発光を制御するアクティブマトリクス駆動の表示素子を得ることもできる。
【００５９】
［第四の実施の形態］
次に、本願発明の他の実施の形態を以下に図面を用いて説明する。本実施の形態は、上述した第一の実施の形態のうち、素子を粘着層に埋入する工程を複数回繰り返して行う素子の転写方法であり、他の工程は第一の実施の形態と同様であるために説明を省略する。
【００６０】
図１４は本実施の形態において素子４３を粘着層４５に埋入する工程を示した図である。仮保持基板上に形成された仮接着層上に素子４３を配列し、粘着層４５が形成された転写基板４４を仮保持基板と平行になるように配置した後に、仮保持基板と転写基板４４とを接近させて、粘着層４５に素子４３を埋入する。仮接着層から素子４３を剥離して、図１４（ａ）に示すように素子４３が粘着層４５に埋入された状態で転写基板４４上の位置を保持する。このとき、素子４３が埋入される領域は転写基板４４上での一部分であり、素子４３が埋入されていない粘着層４５の領域があるとする。
【００６１】
次に図１４（ｂ）および図１４（ｃ）に示すように、素子４３が埋入されていない粘着層４５の領域にさらに素子４３を追加して埋入する。複数回に分割して素子４３を粘着層４５に埋入した後に、第一の実施の形態と同様にして、粘着層４５に素子が埋入されて保持された状態で粘着層４５が硬化する様な外的要因、例えば加熱処理などを行って粘着層４５の硬化を行い、粘着層４５および素子４３上に電気配線を形成し、粘着層４５の電気配線が形成された面と接着剤層とが接するように、接着剤層が形成された支持基板を粘着層４５に貼り付ける。支持基板の貼り付けをした後、レーザーを照射することによって転写基板４４を粘着層４５から剥離する。
【００６２】
次に、硬化した粘着層４５にドライエッチング等により素子４３まで到達する開口部であるコンタクトビアを形成し、コンタクトビアに金属を充填すると共に粘着層４５上に電気配線を形成する。素子４３および電気配線の配列と電気的な接続構造により、単純マトリクス駆動により表示を行うことが可能な表示装置が得られる。
【００６３】
粘着層４５に素子４３が埋入された状態で、素子４３が埋入されていない転写基板４４上の領域にさらに追加して素子４３を埋入して保持することにより、素子４３を仮保持基板に配列することが可能な面積が限定されている場合にも、転写基板４４の面積を大きくして、大面積の基板上にも素子配列を行うことが可能となる。これは、特に大画面の表示装置を製造する場合に有用な素子転写方法となる。
【００６４】
【発明の効果】
粘着層を硬化する前に仮接着層から素子を剥離するため、仮保持基板と転写基板とを引き離す際に必要な力が小さく、素子を仮接着層から剥離する際に仮保持基板や転写基板を破損する可能性が低くなる。特に、大画面の表示装置を製造する際には転写基板の面積を大きくする必要があるため、転写基板や仮保持基板の破損を低減できることにより、製造コストの低減を図ることも可能となる。
【００６５】
粘着層を硬化する前に異なる特性を有する素子を粘着層に埋入することで、同一の成長基板上には形成し得ない素子を転写基板上に配列して保持させることができ、異なる色の発光を行う発光ダイオードを配列することで多色表示の表示装置を得ることもできる。また、素子として発光ダイオードのほかに受光素子を用いることや、駆動回路を用いることも可能である。
【００６６】
表示素子と駆動回路素子とを一画素中に混在させて素子の転写を行い、電気配線の形成を行うことにより、駆動回路素子に対して電気信号を送出して、駆動回路素子によって画素毎の発光を制御するアクティブマトリクス駆動の表示素子を得ることもできる。
【００６７】
粘着層に素子が埋入された状態で、転写基板上の素子が埋入されていない領域にさらに追加して素子を埋入して保持することにより、素子を仮保持基板に配列することが可能な面積が限定されている場合にも、転写基板の面積を大きくして、大面積の基板上にも素子配列を行うことが可能となる。これは、特に大画面の表示装置を製造する場合に有用な素子転写方法となる。
【図面の簡単な説明】
【図１】 素子転写方法の工程を示す断面図であり、仮保持基板上に素子が配列された様子を示すものである。
【図２】 粘着層が形成された転写基板を仮保持基板に平行に配置した様子を示す工程断面図である。
【図３】 仮保持基板と転写基板を接近させて粘着層に素子を埋入させた様子を示す工程断面図である。
【図４】 仮保持基板から素子を剥離して、素子を粘着層に埋入した状態で保持した様子を示す工程断面図である。
【図５】 粘着層上に電気配線を形成した様子を示す工程断面図である。
【図６】 接着剤層を形成した支持基板を素子と電気配線に接着した様子を示す工程断面図である。
【図７】 粘着層と転写基板を剥離した状態を示す工程断面図である。
【図８】 粘着層にコンタクトビアを開口した状態を示す工程断面図である。
【図９】 粘着層上に金属を積層してコンタクトビアを充填すると共に、電気配線を形成した状態を示す断面図である。
【図１０】 本願発明の第二の実施の形態において、粘着層に素子が部分的に埋入する程度に仮保持基板と転写基板を接近させた状態を示す工程断面図である。
【図１１】 素子が粘着層に部分的に埋入した状態で、仮保持基板から素子を剥離した様子を示す工程断面図である。
【図１２】 粘着層から部分的に突出している素子を、さらに深く粘着層に埋入する様子を示す工程断面図である。
【図１３】 本願発明の第三の実施の形態において、異なる特性を有する素子を粘着層に繰り返して埋入する様子を示す工程断面図である。
【図１４】 本願発明の第四の実施の形態において、粘着層に素子が埋入された状態でさらに素子が埋入されていない領域に素子を追加して埋入する様子を示す工程断面図である。
【符号の説明】
１，２１ 仮保持基板
２，２２ 仮接着層
３，２３，３３，４３ 素子
４，２４，３４，４４ 転写基板
５，２５，３５，４５ 粘着層
６ 電気配線
７ 支持基板
８ 接着剤層
９ コンタクトビア
１０ 電気配線

Claims (12)

  1. 第一の基板上に形成された仮接着層に第 1 の素子を配列し、
    第二の基板上に形成された粘着層に第２の素子が埋入された状態で、さらに前記第一の基板上に配列された前記第 1 の素子を前記粘着層に埋入し、
    前記仮接着層から前記第 1の素子を剥離して、前記第 1の素子を前記粘着層に埋入した状態で保持し、
    前記粘着層に前記第 1 の素子を埋入して保持した後に、前記粘着層を硬化することを特徴とする素子転写方法。
  2. 前記第 1の素子と前記第２の素子とは異なる特性を有する素子であることを特徴とする請求項１記載の素子転写方法。
  3. 前記基板上の異なる領域に前記第 1の素子と前記第２の素子を埋入して保持することを特徴とする請求項１記載の素子転写方法。
  4. 前記粘着層を硬化した後に、前記粘着層上に第一の電気配線を形成する工程を有することを特徴とする請求項１記載の素子転写方法。
  5. 前記粘着層上に前記第一の電気配線を形成した後に、前記粘着層の前記第一の電気配線が形成された面に第三の基板を貼り付ける工程を有することを特徴とする請求項４記載の素子転写方法。
  6. 前記粘着層の前記第一の電気配線が形成された面に第三の基板を貼り付けた後に、前記第二の基板と前記粘着層とを剥離する工程を有することを特徴とする請求項５記載の素子転写方法。
  7. 前記第二の基板と前記粘着層とを剥離した後に、前記粘着層に前記素子まで到達する開口部を形成することを特徴とする請求項６記載の素子転写方法。
  8. 前記開口部に導電性材料を充填するとともに、前記粘着層上に第二の電気配線を形成する工程を有することを特徴とする請求項７記載の素子転写方法。
  9. 前記第一の基板上に形成された前記仮接着層の粘着力よりも、前記第二の基板上に形成された前記粘着層の粘着力が大であることを特徴とする請求項１記載の素子転写方法。
  10. 前記粘着層または前記仮接着層の粘着力を変化させ、前記仮接着層の粘着力よりも前記粘着層の粘着力を大とすることを特徴とする請求項９記載の素子転写方法。
  11. 前記粘着層に対する埋入は、前記第１の素子を部分的に埋没させる程度に行うことを特徴とする請求項１記載の素子転写方法。
  12. 前記粘着層は、絶縁性材料により形成されることを特徴とする請求項１記載の素子転写方法。
JP2003059540A 2003-03-06 2003-03-06 素子転写方法 Expired - Lifetime JP4082242B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003059540A JP4082242B2 (ja) 2003-03-06 2003-03-06 素子転写方法
PCT/JP2004/000769 WO2004079700A1 (ja) 2003-03-06 2004-01-28 素子転写方法および表示装置
US10/511,699 US20050233504A1 (en) 2003-03-06 2004-01-28 Device transfer method and display apparatus
CNA2004800001920A CN1698077A (zh) 2003-03-06 2004-01-28 器件转移方法和显示器装置
KR1020047016234A KR100982964B1 (ko) 2003-03-06 2004-01-28 소자 전사 방법 및 표시장치
TW093103801A TWI246107B (en) 2003-03-06 2004-02-17 Element transfer method and display device
US11/467,007 US8257538B2 (en) 2003-03-06 2006-08-24 Device transfer method and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003059540A JP4082242B2 (ja) 2003-03-06 2003-03-06 素子転写方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007297078A Division JP4605207B2 (ja) 2007-11-15 2007-11-15 素子転写方法

Publications (2)

Publication Number Publication Date
JP2004273596A JP2004273596A (ja) 2004-09-30
JP4082242B2 true JP4082242B2 (ja) 2008-04-30

Family

ID=32958851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003059540A Expired - Lifetime JP4082242B2 (ja) 2003-03-06 2003-03-06 素子転写方法

Country Status (6)

Country Link
US (2) US20050233504A1 (ja)
JP (1) JP4082242B2 (ja)
KR (1) KR100982964B1 (ja)
CN (1) CN1698077A (ja)
TW (1) TWI246107B (ja)
WO (1) WO2004079700A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018074841A1 (ko) * 2016-10-18 2018-04-26 한국기계연구원 캐리어 필름, 이를 이용한 소자 전사방법 및 소자 전사방법을 이용한 전자제품 제조방법
US10453759B2 (en) 2015-09-11 2019-10-22 Sharp Kabushiki Kaisha Image display device

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090387A1 (en) * 2004-03-29 2007-04-26 Articulated Technologies, Llc Solid state light sheet and encapsulated bare die semiconductor circuits
US7858994B2 (en) * 2006-06-16 2010-12-28 Articulated Technologies, Llc Solid state light sheet and bare die semiconductor circuits with series connected bare die circuit elements
US7217956B2 (en) * 2004-03-29 2007-05-15 Articulated Technologies, Llc. Light active sheet material
US7294961B2 (en) * 2004-03-29 2007-11-13 Articulated Technologies, Llc Photo-radiation source provided with emissive particles dispersed in a charge-transport matrix
KR101746412B1 (ko) 2004-06-04 2017-06-14 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
JP4848638B2 (ja) * 2005-01-13 2011-12-28 ソニー株式会社 半導体素子の形成方法および半導体素子のマウント方法
JP2006324549A (ja) 2005-05-20 2006-11-30 Sony Corp 素子転写装置、素子転写方法および表示装置の製造方法
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
CN100429796C (zh) * 2005-07-26 2008-10-29 夏普株式会社 半导体发光元件及其制造方法
JP2007059873A (ja) * 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
JP2007299846A (ja) * 2006-04-28 2007-11-15 Sharp Corp 半導体発光素子及びその製造方法
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
JP4899675B2 (ja) 2006-07-12 2012-03-21 ソニー株式会社 実装方法、電子機器の製造方法および発光ダイオードディスプレイの製造方法
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
JP5306589B2 (ja) 2006-11-17 2013-10-02 シャープ株式会社 半導体発光素子及びその製造方法
JP2008130861A (ja) * 2006-11-22 2008-06-05 Sony Corp シリコーンゴム層積層体及びその製造方法、突当て装置、実装用基板への物品の実装方法、並びに、発光ダイオード表示装置の製造方法
JP2008141026A (ja) 2006-12-04 2008-06-19 Sony Corp 電子機器及びその製造方法、並びに、発光ダイオード表示装置及びその製造方法
JP2008176073A (ja) * 2007-01-18 2008-07-31 Japan Advanced Institute Of Science & Technology Hokuriku 回路基板シートおよび回路基板の製造方法
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
CN101910263B (zh) 2007-05-29 2013-11-13 伊诺瓦动力公司 具有粒子的表面以及相关方法
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
JP4450046B2 (ja) 2007-10-05 2010-04-14 ソニー株式会社 電子部品基板の製造方法
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP4479827B2 (ja) 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
CN102186643B (zh) 2008-08-21 2014-05-21 因诺瓦动力学股份有限公司 增强的表面、涂层及相关方法
US8580612B2 (en) * 2009-02-12 2013-11-12 Infineon Technologies Ag Chip assembly
JP2010245365A (ja) * 2009-04-08 2010-10-28 Sony Corp 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置
TWI485825B (zh) * 2009-07-28 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
KR101043540B1 (ko) * 2009-10-01 2011-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
US20110151114A1 (en) * 2009-12-18 2011-06-23 Cooledge Lighting, Inc. Composite patterning device and method for removing elements from host substrate by establishing conformal contact between device and a contact surface
WO2011123285A1 (en) * 2010-03-29 2011-10-06 Semprius, Inc. Selective transfer of active components
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP5988974B2 (ja) 2010-08-07 2016-09-07 ティーピーケイ ホールディング カンパニー リミテッド 表面埋込添加物を有する素子構成要素および関連製造方法
JP5426498B2 (ja) * 2010-08-18 2014-02-26 シスメックス株式会社 検体吸引装置
JP5740981B2 (ja) 2011-01-05 2015-07-01 ソニー株式会社 発光装置、照明装置および表示装置
JP5652252B2 (ja) 2011-02-24 2015-01-14 ソニー株式会社 発光装置、照明装置および表示装置
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
KR101847941B1 (ko) * 2012-02-08 2018-04-11 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US9034672B2 (en) * 2012-06-19 2015-05-19 Epistar Corporation Method for manufacturing light-emitting devices
CN108598102B (zh) * 2012-08-15 2021-11-05 晶元光电股份有限公司 发光装置
JP6478913B2 (ja) 2012-09-05 2019-03-06 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． デバイスウエハからのキャリアウエハのレーザ剥離
JP2014107392A (ja) * 2012-11-27 2014-06-09 Nitto Denko Corp 半導体装置の製造方法
JP2014130918A (ja) * 2012-12-28 2014-07-10 Nitto Denko Corp 封止層被覆光半導体素子、その製造方法および光半導体装置
JP6078920B2 (ja) * 2013-02-13 2017-02-15 国立大学法人広島大学 薄膜形成方法、及びそれを用いて作製した半導体基板ならびに電子デバイス
US9299887B2 (en) * 2013-03-15 2016-03-29 Nthdegree Technologies Worldwide Inc. Ultra-thin printed LED layer removed from substrate
JP6104832B2 (ja) 2013-03-25 2017-03-29 ソニーセミコンダクタソリューションズ株式会社 発光素子組立体及びその製造方法、並びに、表示装置
CN110277379B (zh) * 2013-06-26 2024-04-16 晶元光电股份有限公司 发光元件及其制造方法
KR20150012530A (ko) * 2013-07-25 2015-02-04 삼성디스플레이 주식회사 전사용 도너 기판 및 유기 발광 표시 장치의 제조 방법
KR101767078B1 (ko) * 2013-07-29 2017-08-10 에피스타 코포레이션 반도체 소자를 선택적으로 전이하는 방법
TWI549170B (zh) * 2013-07-29 2016-09-11 晶元光電股份有限公司 選擇性轉移半導體元件的方法
CN103700662B (zh) * 2013-12-09 2017-02-15 京东方科技集团股份有限公司 一种承载基板和柔性显示器件制作方法
DE102014215661A1 (de) 2014-08-07 2016-02-11 Airbus Operations Gmbh Flugzeuginnenverkleidungsbauteil, Verfahren zur Herstellung eines Flugzeuginnenverkleidungsbauteils und Flugzeugbaugruppe
US9209142B1 (en) * 2014-09-05 2015-12-08 Skorpios Technologies, Inc. Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
US10520769B2 (en) 2014-10-31 2019-12-31 eLux, Inc. Emissive display with printed light modification structures
US10543486B2 (en) 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10381332B2 (en) 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
US10418527B2 (en) 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10446728B2 (en) 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10319878B2 (en) 2014-10-31 2019-06-11 eLux, Inc. Stratified quantum dot phosphor structure
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US10236279B2 (en) 2014-10-31 2019-03-19 eLux, Inc. Emissive display with light management system
TWI557831B (zh) * 2015-05-15 2016-11-11 友達光電股份有限公司 微組件的傳送方法
EP3221882A4 (en) * 2015-07-14 2018-05-02 Goertek Inc. Assembling method, manufacturing method, device and electronic apparatus of flip-die
GB2544728B (en) 2015-11-17 2020-08-19 Facebook Tech Llc Redundancy in inorganic light emitting diode displays
GB2549734B (en) 2016-04-26 2020-01-01 Facebook Tech Llc A display
US10600823B2 (en) 2015-09-02 2020-03-24 Facebook Technologies, Llc Assembly of semiconductor devices
GB2541970B (en) 2015-09-02 2020-08-19 Facebook Tech Llc Display manufacture
KR20180041772A (ko) * 2015-09-02 2018-04-24 아큘러스 브이알, 엘엘씨 반도체 디바이스의 어셈블리
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US10068888B2 (en) * 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
US9842782B2 (en) * 2016-03-25 2017-12-12 Mikro Mesa Technology Co., Ltd. Intermediate structure for transfer, method for preparing micro-device for transfer, and method for processing array of semiconductor device
CN105870265A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
US9887119B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
US10720415B2 (en) * 2016-11-01 2020-07-21 Innolux Corporation Display device and method for forming the same
DE102016124646A1 (de) 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102514503B1 (ko) 2017-03-13 2023-03-27 서울반도체 주식회사 디스플레이 장치 제조 방법
TWI756384B (zh) * 2017-03-16 2022-03-01 美商康寧公司 用於大量轉移微型led的方法及製程
JP6741157B2 (ja) * 2017-06-13 2020-08-19 大日本印刷株式会社 積層体およびそれを用いた凹部付き多層体の製造方法
JP2019015899A (ja) * 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー 表示装置の製造方法、チップ部品の転写方法、および転写部材
DE102017123290A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
DE102017126338A1 (de) * 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen
TWI637481B (zh) 2017-11-29 2018-10-01 財團法人工業技術研究院 半導體結構、發光裝置及其製造方法
DE102017129326B4 (de) * 2017-12-08 2022-04-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Halbleiterlichtquellen
CN108258006B (zh) * 2017-12-21 2021-04-06 厦门市三安光电科技有限公司 微发光元件
KR102113200B1 (ko) * 2017-12-22 2020-06-03 엘씨스퀘어(주) 변형필름을 이용한 전사방법
CN112204754A (zh) * 2018-05-30 2021-01-08 加利福尼亚大学董事会 从半导体衬底移除半导体层的方法
TWI683453B (zh) 2018-06-08 2020-01-21 友達光電股份有限公司 發光裝置的製造方法
CN110546751A (zh) 2018-06-11 2019-12-06 厦门三安光电有限公司 发光组件
CN108807265B (zh) * 2018-07-09 2020-01-31 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法
US11110520B2 (en) * 2018-08-10 2021-09-07 The Boeing Company Fastener alignment systems, fastener alignment kits, and associated methods
DE102018120711A1 (de) * 2018-08-24 2020-02-27 Airbus India Operations Private Limited Verfahren und Vorrichtung zum Herstellen eines Verbundmaterialbauteils mit integriertem elektrischen Leiterkreis sowie damit erhältliches Verbundmaterialbauteil
JP7335085B2 (ja) * 2019-03-29 2023-08-29 東レエンジニアリング株式会社 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
EP3985744A4 (en) 2019-06-13 2023-01-25 BOE Technology Group Co., Ltd. MASS TRANSFER METHOD AND SYSTEM FOR MICRO-LIGHT EMITTING DIODE
WO2020262561A1 (ja) * 2019-06-28 2020-12-30 京セラ株式会社 半導体素子の製造方法および半導体素子体
US20210066547A1 (en) 2019-08-28 2021-03-04 Tslc Corporation Semiconductor Components And Semiconductor Structures And Methods Of Fabrication
CN112802756A (zh) * 2019-11-13 2021-05-14 成都辰显光电有限公司 临时基板及其制备方法、以及微元件的转移方法
KR102378115B1 (ko) * 2020-01-08 2022-03-25 웨이브로드 주식회사 반도체 발광소자 칩을 전사하는 방법
CN111722440A (zh) * 2020-06-30 2020-09-29 上海天马微电子有限公司 驱动背板、背光模组、制作方法以及显示面板
JP2022116799A (ja) * 2021-01-29 2022-08-10 日東電工株式会社 電子部品転写用粘着シートおよび電子部品転写用粘着シートを用いた電子部品の加工方法
CN113611786B (zh) * 2021-08-02 2022-09-27 东莞市中麒光电技术有限公司 剥离良率高且方便倒膜的led芯片巨量转移方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034134A (en) * 1975-10-07 1977-07-05 United Merchants And Manufacturers, Inc. Laminates and coated substrates
JPH0521007A (ja) * 1991-07-15 1993-01-29 Nissha Printing Co Ltd 蛍光表示管の製造方法
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4665298B2 (ja) * 2000-08-25 2011-04-06 東レ株式会社 半導体装置用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置
JP4538951B2 (ja) * 2000-12-15 2010-09-08 ソニー株式会社 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP4876319B2 (ja) * 2001-03-09 2012-02-15 ソニー株式会社 表示装置およびその製造方法
US6872635B2 (en) * 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP3959988B2 (ja) * 2001-06-27 2007-08-15 ソニー株式会社 素子の転写方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
TWI258317B (en) * 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453759B2 (en) 2015-09-11 2019-10-22 Sharp Kabushiki Kaisha Image display device
US10763180B2 (en) 2015-09-11 2020-09-01 Sharp Kabushiki Kaisha Image display device
US10971410B2 (en) 2015-09-11 2021-04-06 Sharp Kabushiki Kaisha Image display device
WO2018074841A1 (ko) * 2016-10-18 2018-04-26 한국기계연구원 캐리어 필름, 이를 이용한 소자 전사방법 및 소자 전사방법을 이용한 전자제품 제조방법
KR20180042893A (ko) * 2016-10-18 2018-04-27 한국기계연구원 소자 전사방법 및 소자 전사방법을 이용한 전자제품 제조방법
KR101897129B1 (ko) * 2016-10-18 2018-09-10 한국기계연구원 소자 전사방법 및 소자 전사방법을 이용한 전자제품 제조방법
US11152256B2 (en) 2016-10-18 2021-10-19 Korea Institute Of Machinery & Materials Carrier film, element transfer method using same, and electronic product manufacturing method using element transfer method

Also Published As

Publication number Publication date
US8257538B2 (en) 2012-09-04
JP2004273596A (ja) 2004-09-30
CN1698077A (zh) 2005-11-16
TWI246107B (en) 2005-12-21
KR20050118100A (ko) 2005-12-15
TW200426895A (en) 2004-12-01
WO2004079700A1 (ja) 2004-09-16
US20050233504A1 (en) 2005-10-20
US20080081400A1 (en) 2008-04-03
KR100982964B1 (ko) 2010-09-17

Similar Documents

Publication Publication Date Title
JP4082242B2 (ja) 素子転写方法
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP4605207B2 (ja) 素子転写方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4450067B2 (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP2002261335A (ja) 画像表示装置及び画像表示装置の製造方法
JP4100203B2 (ja) 素子転写方法
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3682584B2 (ja) 発光素子の実装方法及び画像表示装置の製造方法
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
JP4120223B2 (ja) 電子部品の製造方法、これを用いた画像表示装置
JP4840371B2 (ja) 素子転写方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4403434B2 (ja) 画像表示装置
JP2002368282A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP4055817B2 (ja) 画像表示装置
JP4691793B2 (ja) 素子配列型装置の製造方法
US20220157796A1 (en) Composite integrated film, composite integrated film supply wafer, and semiconductor composite device
JP2003216072A (ja) 画像表示装置及びその製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP4839533B2 (ja) 画像表示装置及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

R151 Written notification of patent or utility model registration

Ref document number: 4082242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term