JP3636130B2

JP3636130B2 - Trellis type noise shaping modulator

Info

Publication number: JP3636130B2
Application number: JP2001317384A
Authority: JP
Inventors: 寛加藤
Original assignee: アキュフェーズ株式会社
Priority date: 2001-10-15
Filing date: 2001-10-15
Publication date: 2005-04-06
Anticipated expiration: 2021-10-15
Also published as: JP2003124812A

Description

【０００１】
【発明の属する技術分野】
本発明は、ノイズシェイピング変調器の安定性、信号帯域内のＳ／Ｎ比等の性能改善に係り、特にＡ／Ｄ変換器、マルチビットデジタル信号のＤＳＤ (Direct Stream Digital)を始めとする１−ｂｉｔデジタル音声信号への変換器、デジタルパワーアンプ等の性能向上に関する。
【０００２】
【従来の技術】
従来のノイズシェイピング変調器の代表としてデルタシグマ変調器がある。このデルタシグマ変調器の構成はさまざまであるが、いずれも次に示すブロック図と同値とみなすことができる。
図８は、従来のデジタルシグマ変調器の構成図である。
図において、１３は加算・減算器、１４は量子化器、１５はフィードバックの関数を示す。
図８のフィードバックループに示したフィードバック関数１５における関数Ｈ（ｚ）は、ＮＴＦ（noise transfer function）と呼ばれるもので、このＮＴＦを調節することにより量子化ノイズの周波数分布を変化させることができる。
このＮＴＦである関数Ｈ（ｚ）はフィードバックが過去の情報に基づいてのみ行われるということから自由には選べず、Ｈ（∞）＝１となる条件を満たさなければならない。
【０００３】
【発明が解決しようとする課題】
前記デルタシグマ変調器には、実用上多くの問題点が指摘されているが、その中の一つに「安定性」と「信号帯域におけるＳ／Ｎ比」の問題がある。
ここでの「安定性」とは、各種の入力信号に対してデルタシグマ変調器がいかに「発振」しないかという度合いで、「発振」状態となると出力ノイズが大きくなって信号帯域における出力信号と入力信号との相関が取れなくなり、変調器は正常に動作せず、このような状態になると、回路をリセットする等の処置が必要になる。
一般に、前記「信号帯域のＳ／Ｎ比」を向上させようとすると、その分のノイズを信号帯域外に移送しなければならず、そのためにはＮＴＦの信号帯域外（out of band）でのゲインを増加させなければならない。
その結果、量子化器への入力がその入力範囲を超え、「オーバーロード」状態となりやすくなって、非線形性が強まり、ひいてはデルタシグマ変調器の安定性、特に振幅の大きな信号に対する安定性を損なう。
従って、「安定性」と「信号帯域でのＳ／Ｎ比」とは相反する関係にある。
【０００４】
また、前記デルタシグマ変調器は、その出力のビット数が少ない場合、特に出力が１ビット幅の場合に安定性の損なわれ方が顕著となるが、これは出力ビット数が少ない量子化器の場合、信号帯域外でのＮＴＦのゲインが比較的低くても容易にオーバーロードしてしまうため、発振状態を招きやすく、信号帯域のＳ／Ｎ比を劣化させてしまうからである。
【０００５】
実際に、出力が１ビット幅で、かつ高次の関数Ｈ（ｚ）のデルタシグマ変調器を用いた場合、設計上の指針として「３ｄＢゲイン則」ということが提唱されおり、信号帯域外でのＮＴＦのゲインを「安定性」確保のために３ｄＢに抑える必要があるという経験則である(例えばSTEVEN R. NORSWORTHY, RICHARD SCHREIER and GABOR C. TEMES, "Delta-Sigma Data Converters, Theory, Design, and Simulation, IEEE PRESS, 1997参照)。
実装の場合には信号帯域外でのＮＴＦのゲインをもう少し高めにとることができるが、発振しない入力レベルを、例えばＳＡＣＤ (Super Audio CD) の０ｄＢの定義(エネルギーがΔ²／３２ per sample)程度確保しようとすれば、基本的にはこの３ｄＢという値は現実的な値である。
しかし、このゲインを３ｄＢに抑えることにより、信号帯域の情報の伝達に使われるビット数は抑えられてしまい、ビット使用効率が悪くなる。
【０００６】
前記低出力ビット時の安定性と信号帯域のＳ／Ｎ比の相反する点を解決するための手法として、ＭＡＳＨ(multi-stage noise-shaping）デルタシグマ変調器をはじめとするカスケード型のデルタシグマ変調器があるが、この変調器によって安定性を保ちつつＮＴＦ信号帯域外でのゲインを高くすることができる点では、デルタシグマ変調器の持つ問題点の半分は解決できるが、出力形式においてビット数の増加、又はオーバーサンプリングされた形式となり、ビット使用効率の向上という点では改善されない。また前記ＳＡＣＤに使用されているＤＳＤフォーマット（1bit，64×44.1kHz）の中にデータを落とし込む（再量子化）といったサンプリング周波数が定まっており、記録可能な信号の振幅を確保しながら、１ビットストリーム化する等の用途には改善の効果が見込めなかった。
【０００７】
さらに、前記デルタシグマ変調器の実用上の別の問題点として、発生するノイズの質的な問題がある。例えば、特定の入力に対してある特定の周波数で強いスペクトルを持つという現象（ここではトーンと呼ぶ）が見られ、これが聴感上問題になると指摘されている。この解決方法の一つとして、いわゆるディザ（ｄｉｔｈｅｒ）の注入が行われる。しかし、この効果を十分上げるためには、ある程度のエネルギーを持つディザの注入が必要となり、それによって生じる出力へのノイズ混入、入力ダイナミックレンジの狭小等の副作用も、ディザのエネルギー増加に伴って増大してしまう。
【０００８】
他方、畳み込み符号、ターボ符号の復号等の情報通信分野では、情報伝送途中でノイズが混入した符号を受信した場合にも、それと最も「形の近い」（以後、距離が最も近いという）符号を最有力候補と見なして復元する有効な手法の一つとしてビタビアルゴリズム(generalized Viterbi algorithm)を応用した復号器が広く使われている。ノイズシェイピング変調器の機能も、入力された信号とある意味でもっとも形の近い(元と比較して差の少ない)出力を見つけてくるという点で前記ビタビアルゴリズムを応用した復号器と類似しており、ノイズシェイピング変調器にビタビアルゴリズムを応用することは理にかなっている。
しかし、これまでビタビアルゴリズムをノイズシェイピング変調器に応用することは行われていなかった。
【０００９】
上記によって、本発明は、ビタビアルゴリズムをノイズシェイピング変調器に応用することによって、ノイズシェイピング変調器の安定性を十分確保しつつ、出力フォーマットが低ビット、かつサンプリング周波数が固定されている場合でも、使用ビットをほぼフルに有効信号帯域の情報伝達に活用することができるようにし、結果的に信号帯域のＳ／Ｎ比を向上させ、かつ、より少量のディザの注入で効果的にトーンを減少させ、その結果としてディザの副作用も減少させられるノイズシェイピング変調器を提供する。
【００１０】
【課題を解決するための手段】
上記に鑑み本発明者は、次の手段によってこの課題を解決した。
（１）入力及び各サンプリング時間Ｔに対して出力を有するノイズシェイピング変調器において、各サンプリング時間Ｔに対して定義されるサンプリング時間Ｔ以前の出力可能な状態の類別の各元に対して、それに含まれるいくつかの出力候補の集合を、サンプリング時間Ｔに関して帰納的に、入力と出力候補との距離に基づき、選択する手段と、選択された出力候補の集合の中から最終出力を順次生成する手段とを有してなる出力可能状態の類別の帰納的ネットワーク（トレリス）を備えたことを特徴とするトレリス型ノイズシェイピング変調器。
【００１１】
【発明の実施の形態】
以下、数式及び図面に基づいて実施の形態を詳述する。
本発明の実施の形態は、
入力ｉｎ（例えば、各サンプリング時間Ｔに対して与えられる入力ｉｎ（Ｔ））及び、各サンプリング時間Ｔ（ただし、Ｔは時間単位を正規化することにより自然数を値としてとる）に対して出力ｏｕｔ（Ｔ）（例えば、△／２と−△／２の２値を取りうる１ｂｉｔストリーム）を有するノイズシェイピング変調器において、各サンプリング時間Ｔに対して定義される前記サンプリング時間Ｔ以前の出力可能状態の類別、
【００１２】
【数１】

【００１３】
【数２】

【００１４】
しかし、例えば距離がほとんど変わらないような候補が複数存在する場合にそれらを同時に残すとか、出力に含まれる不要なトーンを減らすために確率的な挙動をさせたいためにそれら複数の候補のうちからランダムにひとつを残すとか、といった応用を効かせることが有効である場合がある。
【００１５】
【数３】

【００１６】
このように出力候補を帰納的に生成していくならば、次のように出力を決定することができる。
【００１７】
【数４】

【００１８】
【数５】

【００１９】
【数６】

【００２０】
【数７】

【００２１】
ここで用いられる距離ｄ_Tは以上の性質を満たす限りは、この技術を使用するユーザの目的に合わせて自由に選択することができる。
標準的には、ＮＴＦの逆関数で正規化されたノイズのエネルギーがなるべく小さくなる（ノイズの２乗ノルムがなるべく小さくなる）ような出力が求められることが多いので、２乗ノルムが一般的であろうと思われる。ただし、計算のしやすさから言えば、１乗ノルムの方が有利であるので１乗ノルムを採用することも可能である。その場合当然ながらノイズシェイピング変調器の発生するノイズのエネルギーは増加する。
また、距離ｄ_Tの選択には必要とされるメモリ量に対する考慮も必要である。
【００２２】
このことと計算量を減少させることからｄ_TとしてはTに関して帰納的な計算ができるものを選択すると都合がよい。上記のＮＴＦの逆関数で正規化後の２乗もしくは１乗ノルムは、帰納的な計算が可能である。ただし、距離ｄ_Tの選択は帰納的な計算が可能なものに限られるものではない。
ビタビアルゴリズムにおいて特徴的な、サンプリング時間Ｔ以前の出力可能状態の類別
【００２３】
【数８】

【００２４】
従って、この新型ノイズシェイピング変調器をトレリス型と称することとした。
上記記載事項を詳述する。
まず、トレリス型１ビット出力ノイズシェイピング変調器の代表的な形式としての１倍オーバーサンプリング標準N次トレリス型１ビット出力ノイズシェイピング変調器の定義を以下に行う。
【００２５】
【数９】

【００２６】
【数１０】

【００２７】
【数１１】

【００２８】
【実施例】
以下図面に基づき実施例について説明する。
図１は１倍オーバーサンプリング標準２次トレリス型１ビット出力ノイズシェイピング変調器の実施例のブロック図、
図２は演算回路のブロック図、
図３はパスメトリックアジャスタのブロック図、
図４はパス選択、パスメトリック加算、フィルタ変数加算、発信検出ブロックのタイミングを示す図、
図５はパスメモリとパスセレクタとの一体型のブロック図、
図６は図５に示したモジュールＡのブロック図、
図７は図５に示したモジュールＢのブロック図、である。
【００２９】
まず、図１の１倍オーバーサンプリング標準２次トレリス型１ビット出力ノイズシェイピング変調器のブロック図に基づいて説明する。
ここでは、ＬＳＩ内に実装する場合を想定し、かつ１倍オーバーサンプリング標準２次トレリス型１ビット出力ノイズシェイピング変調器の機能に加えて、現実の実装で重要となる発振検出・リセット機能も具備されている。
図において、１は分配器、２は演算回路、２ａは演算回路（００）、２ｂは演算回路（０１）、２ｃは演算回路（１０）、２ｄは演算回路（１１）、３はパスメトリックアジャスタ、４はパスメモリ、５はパスセレクタを示す。
【００３０】
【数１２】

【００３１】
他の３つの演算回路２ｂ〜２ｄも相似の構成である。
パスメトリックアジャスタ３は、パスメトリックが相対値に意味を持ち、絶対値には意味を持たないことに着目し、時間経過ともにパスメトリックが単調に増加してオーバーフローする現象をさけるため、適宜パスメトリックの値を一律に減算する働きをするほか、発振時のリセット機能も兼備している。
パスメモリ４は上記各演算回路２ａ〜２ｄの演算結果の履歴を記憶し、結果的に
【００３２】
【数１３】

【００３３】
次に各部についてさらに詳しく動作を解説する。まず演算回路２でのフィルタ計算に用いられるフィルタ変数について説明する。
【００３４】
【数１４】

【００３５】
【数１５】

【００３６】
説明を簡単にするために以下nが４であるとして説明を行う。
図２に、図１の演算回路２の代表として、演算回路(00)２ａのブロック図を示す。
また、図４に図２の前記演算回路(00)２ａの各部の入出力信号のタイミング図を示す。
上記図２の演算回路（００）２ａのブロック図において、
６はパス選択・パスメトリック加算・フィルタ変数加算・発振検出、７はデジタルフィルタ、８はバッファ、９は切り替えスイッチを示す。
演算回路(00)２ａには、２つのパスメトリック・フィルタ変数PFIN 0, PFIN 1の入力と信号SIN入力がある。
パスメトリック・フィルタ変数入力１PFIN 0, には、各サンプリング時間Ｔに対応して、パスメトリックＰ０(Ｔ)と、フィルタ出力Ｕ０(T)、フィルタ変数Ｖ０１(T)〜Ｖ０４(T)が入力されるとする。
パスメトリック・フィルタ変数入力２PFIN 1も同様である。
【００３７】
【数１６】

【００３８】
【数１７】

【００３９】
【数１８】

【００４０】
【数１９】

【００４１】
【数２０】

【００４２】
前記「パス選択、パスメトリック加算、フィルタ変数加算、発振検出」ブロックは次に、図４のタイミングでFOUTとしてv1(T+1), v2(T+1), v3(T+1), v4(T+1), u(T+1)の順で出力する。
【００４３】
【数２１】

【００４４】
少し遅れてPOUTには、発振状態OV(T+1)とパスメトリックp(T+1)が出力される。発振状態OV(T+1)としては次の３種を区別して出力する（発振検出）。
【００４５】
【数２２】

【００４６】
次に、「デジタルフィルタ」ブロックの説明を行う。
図３における「デジタルフィルタ」７のブロックは、図４にあるようなタイミングで、v1 (T+1), v2(T+1), v3(T+1), v4(T+1), u(T+1)の順でFOUT入力を受け、V1(T+1), V2(T+1), V3(T+1), V4(T+1), U(T+1)の順にDFOUTを出力する。
このデジタルフィルタブロックは、
【００４７】
【数２３】

【００４８】
図４では例として入力と出力のタイミングの差（レイテンシ）が１の場合を示しているが、フィルタの構成によってレイテンシは変化する。
次に「バッファ」ブロックの説明を行う。
図２の「バッファ」８のブロックでは単にDFOUTから入力されたものを、単に並べ替えてBFOUTとして出力する。
タイミングは図４に示したとおりである。
そして、図３の「切り替えスイッチ」９のブロックでは、図４のタイミングでPOUTとBFOUTをマルチプレクスして、PFMID（パスメトリックフィルタ変数出力）として出力をする。
【００４９】
次にパスメトリックアジャスタの機能、動作を説明する。
図３に「パスメトリックアジャスタ」３のブロック図を示す。
図において、１０ａ〜１０ｄは前記演算回路（００）〜（１１）からのＰＦＭＩＤの「パスメトリック抽出」ブロック、９ａ〜９ｄは切り替えスイッチを示す。パスメトリックアジャスタは、
【００５０】
【数２４】

【００５１】
（２）全ての演算回路の出力が発振している場合に、フィルタ変数、フィルタ出力、パスメトリック値をリセットして、復帰を行う機能、
の２つの機能を有している。
（１）の機能は、例えば、次のように実現できる。
【００５２】
【数２５】

【００５３】
ただし、p(T+1)がオーバーフローしている場合は、P(T+1)もそのままオーバーフローのままとする。（注意すべきは、この機能により「全ての」演算回路からの出力がオーバーフローから免れることが保証されるわけではないことである。また、そのようにする必要がそもそもない。）
【００５４】
（２）の機能は、全ての演算回路からのOV(T+1)がケース1.またはケース2.である時、ノイズシェーパ全体として発振状態にあると認め、リセットを行う。
この発振状態を検知しない場合、パスメトリックアジャスタは全ての演算回路からの出力に対して、図４のタイミングでP(T+1), U(T+1), V₁(T+1), V₂(T+1), V₃(T+1), V₄(T+1)をそのまま出力する。
この発振状態を検知した場合は、ケース1.の演算回路からの出力はそのまま、ケース2.の演算回路からの出力に対しては、P(T+1), U(T+1), V₁(T+1), V₂(T+1), V₃(T+1), V₄(T+1)全て０として出力を行う。
【００５５】
次にパスメモリ４（図１）、及びパスセレクタ５（図１）の機能、動作を説明する。パスメモリ４は、各演算回路（演算回路（００〜１１）からSOUTに出力されるS(T)を記憶する機能を持つ。
前記各演算回路からの出力を区別するために、例えば、
【００５６】
【数２６】

【００５７】
【数２７】

【００５８】
一例として、次のようにパスメモリ４とパスセレクタ５を構成すると効率よく行うことができる。
図５にパスメモリとパスセレクタとの一体型のブロック図を示す。
図において、１１はモジュールＡ、１１ａはモジュールＡ＃１、１１ｂはモジュールＡ＃２、１１ｃはモジュールＡ＃１_buffer／２−１、１１ｄはモジュールＡ＃１_buffer／２、
１２はモジュールＢ、１２ａはモジュールＢ＃Ｔ_buffer、１２ｂはモジュールＢ＃Ｔ_buffer−１、１２ｃはモジュールＢ＃Ｔ_buffer／２＋２、１２ｄはモジュールＡ＃Ｔ_buffer／２＋１を示す。図において、太い矢印は一本で４系統の接続を含み、ここでのクロックは、S(T)の入力に合わせたものとする。すなわち１サンプリングとクロックの１周期が対応する。
【００５９】
【数２８】

【００６０】
モジュールには２種類あり、それぞれモジュールＡ１１、モジュールＢ１２と呼ぶ。
以下に、上記モジュール単体のブロック図を示す。
図６は、モジュールＡ単体のブロック図で、
図において、Ｄは入力端、Ｑは出力端、ＣＫはクロック入力端を示す。
図７は、モジュールＢ単体のブロック図で、
図において、Ａ、Ｂ、は前段からの入力端、Ｙは出力端、Ａ／Ｂ＃はモジュールＡからの入力端を示す。
【００６１】
【数２９】

【００６２】
次に、本発明のトレリス型ノイズシェイピング変調器による、従来型との比較データを図に記載する。
図９は、ＮＴＦとして、信号帯域ゲインＧｍ＝１．７５の５次Ｂｕｔｔｅｒｗｏｒｔｈハイパスフィルタを用いた場合の０次、１次、２次、３次、４次、６次、８次、１２次、の各トレリス次数に対する入力ＤＣレベルと発振状態に到達するまでの時間のグラフ図を示す。
ただし、サンプリングレートはＳＡＣＤと同じ２．８２２４ＭＨｚとする。
この図からトレリス次数が高いほど、高いレベルのＤＣ入力に対して発振しにくくなることがわかる。
発振現象はカオス的であるから、横軸に対してグラフは連続関数とはならないので、このグラフはかなり凸凹したものとなっている。
実際、現状では０．１２５ｄＢ刻みで描画しているが、この間隔を狭くすればするほど激しく上下する。しかし傾向を読み取ることは充分行うことができる。
【００６３】
次に、ＮＴＦとして、信号帯域ゲインＧｍ＝１．５の５次Ｂｕｔｔｅｒｗｏｒｔｈハイパスフィルタを用いた場合の０次、２次、８次の各トレリス次数における、ＤＳＤ基準での−５７ｄＢのＤＣ信号（ＤＳＤ基準での０ｄＢはフルレンジ基準での−９ｄＢに相当する）を入力した時の出力ノイズの周波数分布のグラフを以下に示す。
なお、周波数分布は、Ｂｌａｃｋｍａｎ窓の６４ｋ点のＤＦＦＴを用い、１０秒にわたってパワー平均をとったものである。
【００６４】
図１０は、０次トレリス次数における出力ノイズの周波数分布のグラフ図、
図１１は、２次トレリス次数における出力ノイズの周波数分布のグラフ図、
図１２は、８次トレリス次数における出力ノイズの周波数分布のグラフ図、
を示す。
【００６５】
以上の０次、２次、８次の各トレリス次数におけるグラフを比較すると、
トレリス次数が高くなるにつれ、１．４ｋＨｚ、２．８ｋＨｚ、１．４ＭＨｚ付近などにみられるトーンが減少してゆく様子がよく分かる。
【００６６】
【発明の効果】
本発明によれば次のような優れた効果が発揮される。
本発明の請求項１の発明によれば、
ビタビアルゴリズムにおいて特徴的なサンプリング時間Ｔ以前の出力可能状態の類別の帰納的ネットワークを有するトレリス型ノイズシェイビング変調器であるため、
従来型のデルタシグマ型１ビット出力ノイズシェイピング変調器（本発明の１倍オーバーサンプリング０次標準トレリス型１ビット出力ノイズシェイピング変調器と等価である。）に比し、
本発明の１倍オーバーサンプリングN次標準トレリス型１ビット出力ノイズシェイピング変調器は、
【００６７】
１、同一のＮＴＦを採用した場合に、上記次数Nが増加する程、計算量は指数的に増大するが、より大きな入力に対しても発振を行わず安定となり、またトーンの発生自体が抑制され、ディザによる除去効果も高くなる。
２、結果的に、より信号帯域外でのゲインを高くしたＮＴＦを採用しても安定性を維持することができ、Ｓ／Ｎ比を改善することができる。
従って、次数Ｎを必要に応じて増加させることで、その理論限界まで近づけることが可能となる。事実、
【００６８】
【数３０】

【００６９】
次数Nを増加させることにより安定度を十分確保することができる程に、この効果は著しい。
【図面の簡単な説明】
【図１】１倍オーバーサンプリング標準２次トレリス型１ビット出力ノイズシェイピング変調器の実施例のブロック図。
【図２】演算回路のブロック図。
【図３】パスメトリックアジャスタのブロック図。
【図４】パス選択、パスメトリック加算、フィルタ変数加算、発振検出ブロックのタイミングを示す図。
【図５】パスメモリとパスセレクタとの一体型のブロック図。
【図６】モジュールＡ単体のブロック図。
【図７】モジュールＢ単体のブロック図
【図８】デルタシグマ変調器の構成図。
【図９】ＮＴＦとして、信号帯域ゲインＧｍ＝１．７５の５次Ｂｕｔｔｅｒｗｏｒｔｈハイパスフィルタを用いた場合の０次、１次、２次、３次、４次、６次、８次、１２次、の各トレリス次数に対する入力ＤＣレベルと発振状態に到達するまでの時間のグラフ図。
【図１０】０次トレリス次数における出力ノイズの周波数分布のグラフ図。
【図１１】２次トレリス次数における出力ノイズの周波数分布のグラフ図。
【図１２】８次トレリス次数における出力ノイズの周波数分布のグラフ図。
【符号の説明】
１：分配器２（２ａ〜２ｄ）：演算回路
３：パスメトリックアジャスタ４（４ａ〜４ｄ）：パスメモリ
５：パスセレクタ
６：パス選択・パスメトリック加算・フィルタ変数加算・発振検出
７：デジタルフィルタ８：バッファ
９、９ａ〜９ｄ：切り替えスイッチ
１０ａ〜１０ｄ：演算回路からの「パスメトリック抽出」ブロック
１１：モジュールＡ１１ａ：モジュールＡ＃１
１１ｂ：モジュールＡ＃２
１１ｃ：モジュールＡ＃１_buffer／２−１
１１ｄ：モジュールＡ＃１_buffer／２
１２：モジュールＢ
１２ａ：モジュールＢ＃Ｔ_buffer
１２ｂ：モジュールＢ＃Ｔ_buffer−１
１２ｃ：モジュールＢ＃Ｔ_buffer／２＋２
１２ｄ：モジュールＡ＃Ｔ_buffer／２＋１
１３：加算・減算器１４：量子化器
１５：フィードバックの関数
Ｄ：入力端Ｑ：出力端
Ａ、Ｂ、：前段からの入力端Ｙ：出力端
Ａ／Ｂ＃：モジュールＡからの入力端ＣＫ：クロック入力端[0001]
BACKGROUND OF THE INVENTION
The present invention relates to performance improvements such as the stability of a noise shaping modulator and the S / N ratio within a signal band, and in particular, A / D converters, multi-bit digital signals such as DSD (Direct Stream Digital). -It relates to the performance improvement of a converter to a bit digital audio signal, a digital power amplifier and the like.
[0002]
[Prior art]
A representative example of a conventional noise shaping modulator is a delta-sigma modulator. There are various configurations of the delta-sigma modulator, and any of them can be regarded as equivalent to the block diagram shown below.
FIG. 8 is a configuration diagram of a conventional digital sigma modulator.
In the figure, 13 is an adder / subtracter, 14 is a quantizer, and 15 is a feedback function.
The function H (z) in the feedback function 15 shown in the feedback loop of FIG. 8 is called NTF (noise transfer function), and the frequency distribution of quantization noise can be changed by adjusting the NTF.
The NTF function H (z) cannot be freely selected because feedback is performed only based on past information, and must satisfy the condition of H (∞) = 1.
[0003]
[Problems to be solved by the invention]
The delta-sigma modulator has many problems in practical use. One of them is a problem of “stability” and “S / N ratio in a signal band”.
Here, “stability” refers to the degree to which the delta-sigma modulator does not “oscillate” with respect to various input signals. When the correlation with the input signal is lost, the modulator does not operate normally, and in such a state, measures such as resetting the circuit are required.
In general, in order to improve the “signal band S / N ratio”, the corresponding noise must be transferred out of the signal band, and for that purpose, the NTF is out of band. The gain must be increased.
As a result, the input to the quantizer exceeds its input range and is more likely to be in an “overload” state, increasing non-linearity, which in turn degrades the stability of the delta-sigma modulator, especially for signals with large amplitudes. .
Therefore, “stability” and “S / N ratio in the signal band” are in a contradictory relationship.
[0004]
The delta-sigma modulator has a significant loss of stability when the number of output bits is small, particularly when the output is 1 bit wide. This is the case of a quantizer with a small number of output bits. In this case, since the NTF gain outside the signal band is easily overloaded even if it is relatively low, an oscillation state is likely to occur, and the S / N ratio of the signal band is deteriorated.
[0005]
Actually, when a delta-sigma modulator having a 1-bit output and a high-order function H (z) is used, it has been proposed that a “3 dB gain rule” is used as a design guideline. It is an empirical rule that the gain of NTF must be reduced to 3 dB to ensure “stability” (eg, STEVEN R. NORSWORTHY, RICHARD SCHREIER and GABOR C. TEMES, “Delta-Sigma Data Converters, Theory, Design, and Simulation, IEEE PRESS, 1997).
While in the case of the implementation can take the gain of the NTF outside the signal band a little more to increase the input level does not oscillate, for example, SACD definition of 0dB of (Super Audio CD) (energy Δ ^2/32 per sample) Basically, this value of 3 dB is a realistic value if the degree is to be secured.
However, by suppressing this gain to 3 dB, the number of bits used to transmit information in the signal band is suppressed, and the bit use efficiency deteriorates.
[0006]
As a technique for solving the conflict between the stability at the time of the low output bit and the S / N ratio of the signal band, a cascade type delta sigma including a MASH (multi-stage noise-shaping) delta sigma modulator is used. Although there is a modulator, half of the problems of the delta-sigma modulator can be solved in that the gain outside the NTF signal band can be increased while maintaining stability. The number is increased or oversampled, and the bit use efficiency is not improved. In addition, the sampling frequency of dropping data (requantization) into the DSD format (1 bit, 64 × 44.1 kHz) used in the SACD is determined, and 1 bit is obtained while ensuring the amplitude of a recordable signal. Improvement effects could not be expected for applications such as streaming.
[0007]
Furthermore, another problem in practical use of the delta sigma modulator is a qualitative problem of generated noise. For example, a phenomenon of having a strong spectrum at a specific frequency with respect to a specific input (referred to as a tone here) is observed, and it has been pointed out that this is a problem in hearing. One solution is so-called dither injection. However, in order to sufficiently increase this effect, it is necessary to inject dither with a certain amount of energy, and the resulting side effects such as noise contamination in the output and narrowing of the input dynamic range also increase as the dither energy increases. Resulting in.
[0008]
On the other hand, in the information communication field such as convolutional code and turbo code decoding, even when a code mixed with noise in the middle of information transmission is received, the code closest to it (hereinafter referred to as the shortest distance) is used. Decoders that apply the generalized Viterbi algorithm are widely used as one of the effective methods for reconstructing them as the most promising candidates. The function of the noise shaping modulator is similar to a decoder that applies the Viterbi algorithm in that it finds an output that is the closest in shape to the input signal (with a small difference compared to the original). It makes sense to apply the Viterbi algorithm to a noise-shaping modulator.
However, the Viterbi algorithm has not been applied to noise shaping modulators until now.
[0009]
As described above, the present invention applies the Viterbi algorithm to the noise-shaping modulator, thereby ensuring sufficient stability of the noise-shaping modulator, and even when the output format is low bit and the sampling frequency is fixed, The used bits can be used almost fully for the transmission of information in the effective signal band, resulting in an improvement in the signal band S / N ratio and a reduction in tone effectively with a smaller amount of dither injection. As a result, a noise shaping modulator is provided in which dither side effects are also reduced.
[0010]
[Means for Solving the Problems]
In view of the above, the present inventor has solved this problem by the following means.
(1) In a noise shaping modulator having an input and an output for each sampling time T, for each element of a class of output possible states before the sampling time T defined for each sampling time T, A means for selecting several sets of included output candidates recursively with respect to the sampling time T based on the distance between the input and the output candidates, and sequentially generating a final output from the selected set of output candidates A trellis-type noise shaping modulator, characterized in that it comprises a recursive network (trellis) of output ready states comprising means.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments will be described in detail based on mathematical expressions and drawings.
Embodiments of the present invention
Output out for each input in (for example, input in (T) given for each sampling time T) and each sampling time T (where T is a natural number obtained by normalizing the time unit) In a noise shaping modulator having (T) (for example, a 1-bit stream that can take two values of Δ / 2 and −Δ / 2), an output enable state before the sampling time T defined for each sampling time T Classification,
[0012]
[Expression 1]

[0013]
[Expression 2]

[0014]
However, for example, when there are multiple candidates whose distances hardly change, to leave them at the same time, or to make a stochastic behavior to reduce unnecessary tones included in the output, from among these multiple candidates It may be effective to apply an application such as leaving one at random.
[0015]
[Equation 3]

[0016]
If output candidates are generated recursively in this way, output can be determined as follows.
[0017]
[Expression 4]

[0018]
[Equation 5]

[0019]
[Formula 6]

[0020]
[Expression 7]

[0021]
The distance d _T used here can be freely selected according to the purpose of the user using this technique as long as the above properties are satisfied.
In general, an output in which the energy of noise normalized by the inverse function of NTF is as small as possible (the square norm of noise is as small as possible) is often required, so the square norm is common. It seems to be. However, in terms of ease of calculation, the 1 st norm is more advantageous, so the 1 st norm can be adopted. In this case, naturally, the energy of noise generated by the noise shaping modulator increases.
Also, considering the memory amount required for the selection of the distance d _T is also required.
[0022]
Because of this and the reduction in the amount of calculation, it is convenient to select a d _T that can be calculated recursively with respect to T. The square or first norm after normalization with the inverse function of the NTF can be calculated recursively. However, the selection of the distance d _T is not limited to the one that can be calculated inductively.
Classification of output possible states before sampling time T, which is characteristic in the Viterbi algorithm
[Equation 8]

[0024]
Therefore, this new noise shaping modulator is called a trellis type.
The above described items will be described in detail.
First, the definition of a 1 × oversampling standard Nth order trellis type 1-bit output noise shaping modulator as a typical form of a trellis type 1-bit output noise shaping modulator will be described below.
[0025]
[Equation 9]

[0026]
[Expression 10]

[0027]
[Expression 11]

[0028]
【Example】
Embodiments will be described below with reference to the drawings.
FIG. 1 is a block diagram of an embodiment of a 1 × oversampling standard second order trellis type 1 bit output noise shaping modulator;
FIG. 2 is a block diagram of an arithmetic circuit,
Figure 3 is a block diagram of the path metric adjuster.
FIG. 4 is a diagram showing the timing of path selection, path metric addition, filter variable addition, transmission detection block,
FIG. 5 is an integrated block diagram of a path memory and a path selector.
6 is a block diagram of the module A shown in FIG.
FIG. 7 is a block diagram of the module B shown in FIG.
[0029]
First, the 1 × oversampling standard second-order trellis type 1-bit output noise shaping modulator shown in FIG. 1 will be described.
Here, assuming the case of mounting in an LSI, in addition to the function of a 1 × oversampling standard second-order trellis type 1-bit output noise shaping modulator, an oscillation detection / reset function that is important in actual mounting is also provided. Has been.
In the figure, 1 is a distributor, 2 is an arithmetic circuit, 2a is an arithmetic circuit (00), 2b is an arithmetic circuit (01), 2c is an arithmetic circuit (10), 2d is an arithmetic circuit (11), and 3 is a path metric adjuster. Reference numeral 4 denotes a path memory, and 5 denotes a path selector.
[0030]
[Expression 12]

[0031]
The other three arithmetic circuits 2b to 2d have a similar configuration.
The path metric adjuster 3 pays attention to the fact that the path metric has a meaning in the relative value and has no meaning in the absolute value. In order to avoid the phenomenon that the path metric monotonously increases with time and overflows, the path metric adjuster 3 In addition to uniformly subtracting the value of, it also has a reset function during oscillation.
The path memory 4 stores the history of the calculation results of the above calculation circuits 2a to 2d.
[Formula 13]

[0033]
Next, the operation of each part will be explained in more detail. First, filter variables used for filter calculation in the arithmetic circuit 2 will be described.
[0034]
[Expression 14]

[0035]
[Expression 15]

[0036]
In order to simplify the description, the following description will be made assuming that n is 4.
FIG. 2 shows a block diagram of an arithmetic circuit (00) 2a as a representative of the arithmetic circuit 2 of FIG.
FIG. 4 is a timing chart of input / output signals of each part of the arithmetic circuit (00) 2a shown in FIG.
In the block diagram of the arithmetic circuit (00) 2a in FIG.
6 is a path selection / path metric addition / filter variable addition / oscillation detection, 7 is a digital filter, 8 is a buffer, and 9 is a changeover switch.
The arithmetic circuit (00) 2a has two path metric filter variables PFIN 0 and PFIN 1 inputs and a signal SIN input.
A path metric P0 (T), a filter output U0 (T), and filter variables V01 (T) to V04 (T) are input to the path metric filter variable input 1PFIN 0, corresponding to each sampling time T. Let's say.
The same applies to the path metric filter variable input 2PFIN 1.
[0037]
[Expression 16]

[0038]
[Expression 17]

[0039]
[Expression 18]

[0040]
[Equation 19]

[0041]
[Expression 20]

[0042]
The “path selection, path metric addition, filter variable addition, oscillation detection” block then performs v1 (T + 1), v2 (T + 1), v3 (T + 1), v4 as FOUT at the timing of FIG. Output in the order of (T + 1), u (T + 1).
[0043]
[Expression 21]

[0044]
The oscillation state OV (T + 1) and path metric p (T + 1) are output to POUT with a slight delay. As the oscillation state OV (T + 1), the following three types are distinguished and output (oscillation detection).
[0045]
[Expression 22]

[0046]
Next, the “digital filter” block will be described.
The block of “digital filter” 7 in FIG. 3 is v1 (T + 1), v2 (T + 1), v3 (T + 1), v4 (T + 1), u at the timing as shown in FIG. Receives FOUT input in the order of (T + 1) and DFOUT in the order of V1 (T + 1), V2 (T + 1), V3 (T + 1), V4 (T + 1), U (T + 1) Is output.
This digital filter block
[0047]
[Expression 23]

[0048]
FIG. 4 shows a case where the difference (latency) between input and output timing is 1 as an example, but the latency varies depending on the configuration of the filter.
Next, the “buffer” block will be described.
In the block of “buffer” 8 in FIG. 2, those simply input from DFOUT are simply rearranged and output as BFOUT.
The timing is as shown in FIG.
In the block of “changeover switch” 9 in FIG. 3, POUT and BFOUT are multiplexed at the timing of FIG. 4 and output as PFMID (path metric filter variable output).
[0049]
Next, the function and operation of the path metric adjuster will be described.
FIG. 3 shows a block diagram of the “path metric adjuster” 3.
In the figure, reference numerals 10a to 10d denote PFMID "path metric extraction" blocks from the arithmetic circuits (00) to (11), and 9a to 9d denote changeover switches. The path metric adjuster
[0050]
[Expression 24]

[0051]
(2) A function that resets and resets filter variables, filter outputs, and path metric values when the outputs of all arithmetic circuits are oscillating.
It has two functions.
The function (1) can be realized as follows, for example.
[0052]
[Expression 25]

[0053]
However, if p (T + 1) overflows, P (T + 1) remains as it is. (Note that this function does not guarantee that the output from “all” arithmetic circuits is immune from overflow. And it is not necessary to do so in the first place.)
[0054]
The function (2) recognizes that the entire noise shaper is in an oscillating state when OV (T + 1) from all the arithmetic circuits is case 1 or case 2, and resets.
When this oscillation state is not detected, the path metric adjuster outputs P (T + 1), U (T + 1), V ₁ (T + 1), V ₂ (T + 1), V ₃ (T + 1), and V ₄ (T + 1) are output as they are.
When this oscillation state is detected, the output from the arithmetic circuit in Case 1 remains as it is, and the output from the arithmetic circuit in Case 2 is P (T + 1), U (T + 1), V ₁ (T + 1), V ₂ (T + 1), V ₃ (T + 1), V ₄ (T + 1) are all output as 0.
[0055]
Next, functions and operations of the path memory 4 (FIG. 1) and the path selector 5 (FIG. 1) will be described. The path memory 4 has a function of storing S (T) output from each arithmetic circuit (arithmetic circuits (00 to 11) to SOUT.
In order to distinguish the output from each arithmetic circuit, for example,
[0056]
[Equation 26]

[0057]
[Expression 27]

[0058]
As an example, if the path memory 4 and the path selector 5 are configured as follows, this can be done efficiently.
FIG. 5 shows an integrated block diagram of a path memory and a path selector.
In the figure, 11 is module A, 11a is

module A #

1, 11b is module A # 2, 11c is module A # 1 _buffer / 2-1, 11d is module A # 1 _buffer / 2,
Reference numeral 12 denotes a module B, 12a denotes a module B # T _buffer , 12b denotes a module B # T _buffer -1, 12c denotes a module B # T _buffer / 2 + 2, and 12d denotes a module A # T _buffer / 2 + 1. In the figure, a single thick arrow includes four connections, and the clock here is set to match the input of S (T). That is, one sampling corresponds to one clock cycle.
[0059]
[Expression 28]

[0060]
There are two types of modules, which are called module A11 and module B12, respectively.
The block diagram of the module unit is shown below.
FIG. 6 is a block diagram of module A alone.
In the figure, D indicates an input terminal, Q indicates an output terminal, and CK indicates a clock input terminal.
FIG. 7 is a block diagram of module B alone.
In the figure, A and B are input terminals from the previous stage, Y is an output terminal, and A / B # is an input terminal from module A.
[0061]
[Expression 29]

[0062]
Next, comparison data with the conventional type by the trellis type noise shaping modulator of the present invention is shown in the figure.
FIG. 9 shows the 0th, 1st, 2nd, 3rd, 4th, 6th, 8th, 12th, FIG. 6 is a graph showing the input DC level and the time required to reach an oscillation state for each trellis order.
However, the sampling rate is 2.8224 MHz, the same as SACD.
From this figure, it can be seen that the higher the trellis order, the more difficult it is to oscillate for a high level DC input.
Since the oscillation phenomenon is chaotic, the graph does not become a continuous function with respect to the horizontal axis, so this graph is considerably uneven.
Actually, at present, the drawing is performed in increments of 0.125 dB. However, reading the trend is sufficient.
[0063]
Next, as the NTF, a -57 dB DC signal (DSD) based on the DSD in each of the 0th, 2nd, and 8th trellis orders when a 5th order Butterworth high pass filter having a signal band gain Gm = 1.5 is used. A graph of the frequency distribution of the output noise when 0 dB on the basis corresponds to -9 dB on the full range basis is shown below.
The frequency distribution is obtained by taking a power average over 10 seconds using a 64 k point DFFT of a Blackman window.
[0064]
FIG. 10 is a graph of the frequency distribution of output noise in the zeroth-order trellis order.
FIG. 11 is a graph of the frequency distribution of output noise in the secondary trellis order,
FIG. 12 is a graph of the frequency distribution of output noise in the 8th trellis order.
Indicates.
[0065]
Comparing the above graphs for the 0th, 2nd and 8th trellis orders,
It can be clearly seen that as the trellis order increases, the tones seen in the vicinity of 1.4 kHz, 2.8 kHz, and 1.4 MHz decrease.
[0066]
【The invention's effect】
According to the present invention, the following excellent effects are exhibited.
According to the invention of claim 1 of the present invention,
Since it is a trellis type noise shaving modulator having a recursive network of output available states before the sampling time T characteristic in the Viterbi algorithm,
Compared to a conventional delta-sigma type 1-bit output noise shaping modulator (equivalent to the 1 × oversampling 0th-order standard trellis type 1-bit output noise shaping modulator of the present invention),
The 1 × oversampling Nth order standard trellis type 1-bit output noise shaping modulator of the present invention is
[0067]
1. When the same NTF is used, the amount of calculation increases exponentially as the order N increases. However, even when a larger input is used, the oscillation is stable and the tone generation itself is suppressed. In addition, the removal effect by dither is enhanced.
2. As a result, stability can be maintained even when NTF having a higher gain outside the signal band is employed, and the S / N ratio can be improved.
Therefore, it is possible to approach the theoretical limit by increasing the order N as necessary. fact,
[0068]
[30]

[0069]
This effect is so remarkable that the stability can be sufficiently secured by increasing the order N.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment of a 1 × oversampling standard second order trellis type 1-bit output noise shaping modulator.
FIG. 2 is a block diagram of an arithmetic circuit.
FIG. 3 is a block diagram of a path metric adjuster.
FIG. 4 is a diagram showing timing of path selection, path metric addition, filter variable addition, and oscillation detection block.
FIG. 5 is an integrated block diagram of a path memory and a path selector.
FIG. 6 is a block diagram of module A alone.
FIG. 7 is a block diagram of a single module B. FIG. 8 is a configuration diagram of a delta-sigma modulator.
FIG. 9 shows 0th order, 1st order, 2nd order, 3rd order, 4th order, 6th order, 8th order, 12th order, when using a 5th order Butterworth high pass filter with a signal band gain Gm = 1.75 as NTF; FIG. 6 is a graph of an input DC level for each trellis order and a time required to reach an oscillation state.
FIG. 10 is a graph showing the frequency distribution of output noise in the zeroth-order trellis order.
FIG. 11 is a graph of the frequency distribution of output noise in the secondary trellis order.
FIG. 12 is a graph showing the frequency distribution of output noise in the eighth-order trellis order.
[Explanation of symbols]
1: Distributor 2 (2a to 2d): Arithmetic circuit 3: Path metric adjuster 4 (4a to 4d): Path memory 5: Path selector 6: Path selection / path metric addition / filter variable addition / oscillation detection 7: Digital filter 8: Buffer 9, 9a to 9d: Changeover switch 10a to 10d: “Path metric extraction” from arithmetic circuit block 11: Module A 11a: Module A # 1
11b: Module A # 2
11c: Module A # 1 _buffer / 2-1
11d: Module A # 1 _buffer / 2
12: Module B
12a: Module B # T _buffer
12b: Module B # T _buffer -1
12c: Module B # T _buffer / 2 + 2
12d: Module A # T _buffer / 2 + 1
13: Adder / subtractor 14: Quantizer 15: Feedback function D: Input terminal Q: Output terminals A, B ,: Input terminal from the previous stage Y: Output terminal A / B #: Input terminal from module A CK : Clock input terminal

Claims

In a noise shaping modulator having an input and an output for each sampling time T,
For each element of the class of outputable states before the sampling time T defined for each sampling time T, a set of several output candidates included in it
Recursively with respect to the sampling time T based on the distance between the input and the output candidate;
A trellis type noise shaping modulator, comprising: a recursive network (trellis) of output ready states having means for sequentially generating a final output from a set of selected output candidates.