JP3494942B2 - Integrated semiconductor circuit - Google Patents
Integrated semiconductor circuitInfo
- Publication number
- JP3494942B2 JP3494942B2 JP2000006831A JP2000006831A JP3494942B2 JP 3494942 B2 JP3494942 B2 JP 3494942B2 JP 2000006831 A JP2000006831 A JP 2000006831A JP 2000006831 A JP2000006831 A JP 2000006831A JP 3494942 B2 JP3494942 B2 JP 3494942B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pad
- terminal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000005259 measurement Methods 0.000 claims description 18
- 230000000737 periodic effect Effects 0.000 claims description 14
- 238000007689 inspection Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000001228 spectrum Methods 0.000 claims description 8
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 5
- 238000011990 functional testing Methods 0.000 claims description 4
- 238000010183 spectrum analysis Methods 0.000 claims description 2
- 230000004672 jump response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000009191 jumping Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008672 reprogramming Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、パッド経路を有す
る集積半導体回路、およびその機能検査方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated semiconductor circuit having a pad path, and a function inspection method thereof.
【０００２】[0002]
【従来の技術】集積半導体回路はパッド経路を有する。
このパッド経路は外部線路のための平坦な接続領域と前
置接続された出力ドライバからなる。外部線路はデータ
又は信号を種々異なる回路間、または構成群間で交換す
るのに用いられ、パッドセルに集積された出力ドライバ
はデジタル信号を外部線路に出力するのに用いられる。
この出力ドライバは、集積回路および集積回路に接続さ
れた構成群の動作に対して、その機能能力、とりわけ信
号の伝送特性について仕様どおりの正確な要求を満たさ
なければならない。BACKGROUND OF THE INVENTION Integrated semiconductor circuits have pad paths.
This pad path consists of a flat connection area for external lines and a pre-connected output driver. External lines are used to exchange data or signals between different circuits or groups of components, and output drivers integrated in the pad cells are used to output digital signals to the external lines.
This output driver must meet the exact specifications required for the operation of the integrated circuit and the components connected to the integrated circuit in terms of its functional capabilities, in particular of the transmission characteristics of the signals.
【０００３】とりわけ集積回路の作製に関連して、回路
および個々のパッドセルの機能能力を検査しなければな
らない。このために通常は、パッドセルの伝送特性を検
出するために測定を行い、パッドセルのダイナミック特
性を種々の形式の信号励起によって推定する。このよう
な信号励起は例えば、低い信号レベルから高い信号レベ
ルへの、またはその反対の跳躍的信号移行である。跳躍
的信号励起の際の被検パッドセルの出力信号特性は信号
伝送のダイナミック遅延により表される。機能検査の際
には、パッドセルの出力側における時間的信号経過が測
定され、引き続きパッドセルのこのダイナミック特性が
所定の公差内にあるか否かが検査される。このために所
定の時点で行うべき測定は高い時間精度を有していなけ
ればならず、その精度は現在の開発環境では数１００ｐ
ｓの領域にある。Particularly in connection with the fabrication of integrated circuits, the functional capabilities of the circuit and individual pad cells must be tested. For this purpose, measurements are usually made to detect the transmission characteristics of the pad cells and the dynamic characteristics of the pad cells are estimated by various types of signal excitation. Such signal excitation is, for example, a jump signal transition from a low signal level to a high signal level or vice versa. The output signal characteristic of the pad cell under test upon jumping signal excitation is represented by the dynamic delay of signal transmission. During the functional test, the time course of the signal at the output of the pad cell is measured and subsequently checked whether this dynamic characteristic of the pad cell is within a predetermined tolerance. For this reason, the measurement to be performed at a given point of time must have a high time accuracy, which is several hundred p in the current development environment.
s region.
【０００４】測定精度へのこの高い要求は高い装置コス
トを必要とし、従って非常に面倒でコストのかかる検査
装置が必要である。これに対して集積回路の他の機能検
査に対しては、前記の検査装置の高い時間精度への要求
は必要ない。This high demand for measurement accuracy requires high equipment costs and therefore a very cumbersome and costly inspection device. On the other hand, in order to test other functions of the integrated circuit, it is not necessary for the above-mentioned inspection apparatus to have high time accuracy.
【０００５】[0005]
【発明が解決しようとする課題】本発明の課題は、パッ
ドセルを有する集積回路において、パッドセルの伝送特
性についての機能検査を比較的低い測定コストで実行す
ることができるように構成し、さらにこの機能検査を実
行するための方法を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide an integrated circuit having a pad cell so that a functional test for the transmission characteristic of the pad cell can be executed at a relatively low measurement cost, and this function is further provided. The purpose is to provide a method for performing the inspection.
【０００６】[0006]
【課題を解決するための手段】この課題は本発明によ
り、記回路は、周期的信号列を形成するための信号発生
器を有し、該信号発生器では、周期的出力信号に対する
端子が検査すべきパッドセルの入力信号に対する端子
と、パッドセルの伝送特性を第１の動作形式で検査する
ために接続されており、複数の検査すべきパッドセルの
入力信号に対する端子は、それぞれ１つのシフトレジス
タセルを介して、信号発生器の出力信号に対する端子と
直列に接続されているように構成して解決される。According to the invention, the circuit comprises a signal generator for forming a periodic signal sequence, in which the terminal for the periodic output signal is tested. A terminal for an input signal of a pad cell to be tested is connected to test the transmission characteristics of the pad cell in the first operation mode. The terminals for the input signal of a plurality of pad cells to be tested each have one shift register cell. Via a terminal for the output signal of the signal generator in series.
【０００７】[0007]
【発明の実施の形態】本発明の集積回路は、周期的な信
号列を形成するための信号発生器を有し、その周期的出
力信号が検査動作で被検パッドセルの入力側に入力信号
として供給される。パッドセルに周期的信号を供給する
ことにより、外部から測定をパッドセルの出力側におい
て周波数領域で実行することができる。BEST MODE FOR CARRYING OUT THE INVENTION The integrated circuit of the present invention has a signal generator for forming a periodic signal train, the periodic output signal of which is used as an input signal to the input side of the pad cell under test in the inspection operation. Supplied. By supplying a periodic signal to the pad cells, external measurements can be performed in the frequency domain at the output of the pad cells.
【０００８】本発明の方法を集積回路と関連して実行す
るために、周波数スペクトルの測定を実行する測定装置
が使用される。この周波数スペクトルによりパッドセル
のダイナミック特性を表すことができる。十分に正確な
分析を行うためには第５高調波までの高調波で十分であ
り、これら高調波間の相互間隔は比較的大きいので、周
波数領域における測定分解能に対する要求を低くするこ
とができ、ひいては測定装置の装置コストを低くするこ
とができる。To carry out the method of the invention in connection with an integrated circuit, a measuring device is used which carries out the measurement of the frequency spectrum. The frequency spectrum can represent the dynamic characteristics of the pad cell. Harmonics up to the fifth harmonic are sufficient to perform a sufficiently accurate analysis, and the mutual spacing between these harmonics is relatively large, so that the requirement for measurement resolution in the frequency domain can be lowered, and The cost of the measuring device can be reduced.
【０００９】回路の有利な改善形態では、信号発生器が
種々の周期的信号列を形成するために再プログラミング
可能である。従って、測定を高速に切り換えられるパッ
ドセルの種々異なる特性に適合することができる。これ
は例えば、出力ドライバが比較的高速に切り換えられる
場合は周期時間の比較的小さな信号列によって、出力ド
ライバが比較的緩慢に切り換えられる場合は周期時間の
比較的に長い信号列によって行う。In an advantageous refinement of the circuit, the signal generator is reprogrammable to form various periodic signal sequences. Therefore, it is possible to adapt to different characteristics of the pad cell whose measurement can be switched at high speed. This is done, for example, by a signal train having a relatively short cycle time when the output driver is switched at a relatively high speed, and by a signal train having a relatively long cycle time when the output driver is switched at a relatively slow speed.
【００１０】検査すべきパッドセルが複数の場合は、検
査すべきパッドセルの入力側を、信号発生器の出力信号
に対する１つまたは複数の端子と並列に接続するか、ま
たは例えばそれぞれ１つのシフトレジスタセルを介して
信号発生器の出力信号に対する端子と直列に接続するこ
とができる。このようにして検査すべきパッドセルのす
べてはそれぞれ１つのクロック期間だけ時間的にずらさ
れて同じ入力信号を受け取る。If more than one pad cell is to be tested, the input side of the pad cell to be tested is connected in parallel with one or more terminals for the output signal of the signal generator, or for example one shift register cell each. Can be connected in series with the terminal for the output signal of the signal generator. In this way, all of the pad cells to be tested receive the same input signal, each staggered by one clock period.
【００１１】通常動作と検査動作とをできるだけ簡単に
切り換えることができるようにするため、各１つのマル
チプレクサ回路をパッドセルの入力側と信号発生器の出
力側との間に接続し、パッドセルを例えば動作形式制御
部によって制御すると有利である。In order to make it possible to switch between the normal operation and the inspection operation as easily as possible, one multiplexer circuit is connected between the input side of the pad cell and the output side of the signal generator, and the pad cell is operated, for example. It is advantageous to control by means of a format control.
【００１２】[0012]
【実施例】図１の上部には、集積回路のパッドセルＰＣ
の機能検査を行うための構成が示されている。この構成
によってパッドセルＰＣの出力ドライバの伝送特性を検
査動作で検出する。このためにパッドセルＰＣの入力側
Ｅ（出力ドライバの入力信号に対する端子）には、逓信
号レベルから高信号レベルへの跳躍関数に等しいデジタ
ル信号ＵEが印加され、パッドセルＰＣの出力側ＤＱ
（端子パッドに接続される線路に対する端子）における
信号ＵDQの信号経過が測定される。この信号経過はパッ
ドセルＰＣのダイナミック特性を表す。このパッドセル
は、モデルパラメータを備えた等価回路に基づきシミュ
レートすることができる。モデルパラメータＲD1、ＲD
2、Ｌ、Ｃを有するパッドセルＰＣの出力ドライバの例
としての回路図が図２に示されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The upper portion of FIG. 1 shows a pad cell PC of an integrated circuit.
A configuration for performing a functional test of is shown. With this configuration, the transmission characteristic of the output driver of the pad cell PC is detected by the inspection operation. Therefore, the digital signal UE equal to the jump function from the multiplying signal level to the high signal level is applied to the input side E (the terminal for the input signal of the output driver) of the pad cell PC, and the output side DQ of the pad cell PC.
The signal course of the signal UDQ at (terminal to the line connected to the terminal pad) is measured. This signal curve represents the dynamic characteristics of the pad cell PC. This pad cell can be simulated based on an equivalent circuit with model parameters. Model parameters RD1, RD
A circuit diagram as an example of an output driver for a pad cell PC having 2, L, C is shown in FIG.
【００１３】図１の下部には、信号ＵDQのいわゆる跳躍
応答が示されている。この跳躍応答は、信号ＵEの跳躍
関数によって惹起されたものである。ここで信号ＵDQの
電圧レベルは投入接続時点ｔ１で、定常状態である値Ｕ
Hに跳躍的には上昇せず、モデルパラメータＲD1、ＲD
2、Ｌ、Ｃの値に従った、時定数τにより表されるダイ
ナミック経過で相応に緩慢に上昇する。この時定数の大
きさは一般に周知のように、モデルパラメータＲD1、Ｒ
D2、Ｌ、Ｃの値に依存する。In the lower part of FIG. 1, the so-called jump response of the signal UDQ is shown. This jump response is caused by the jump function of the signal UE. Here, the voltage level of the signal UDQ is a steady state value U at the time t1 of making and connecting.
Model parameters RD1 and RD
2, corresponding to the values of L, C, rises correspondingly slowly in the dynamic course represented by the time constant τ. As is generally known, the magnitude of this time constant is determined by model parameters RD1, R
Depends on the values of D2, L, and C.
【００１４】図１のパッドセルＰＣの機能能力の基準
は、信号ＵDQの信号レベルが、投入接続時点ｔ１からの
最小時間ｔminと最大時間ｔmaxとの間で、最大値Ｕmin
と最大値Ｕmaxとの間の公差領域にある値を有すること
である。信号ＵDQの経過１は、機能能力のあるパッドセ
ルＰＣの跳躍応答を例として示す。信号ＵDQの経過２は
エラーのあるパッドセルＰＣの跳躍応答を例として示
す。ｔminとｔmaxの間の時間は現在の開発環境では数１
００ｐｓである。すなわち比較的に高い要求が測定装置
の測定精度に課せられる。このことはすでに冒頭に述べ
たように、製造コストの上昇につながる。The standard of the functional capability of the pad cell PC of FIG. 1 is that the signal level of the signal UDQ has a maximum value Umin between the minimum time tmin and the maximum time tmax from the turning-on connection time t1.
To have a value in the tolerance range between the maximum value Umax and the maximum value Umax. The course 1 of the signal UDQ shows as an example the jumping response of a functional pad cell PC. The trace 2 of the signal UDQ shows the jump response of the erroneous pad cell PC as an example. The time between tmin and tmax is several 1 in the current development environment.
It is 00 ps. That is, a relatively high demand is imposed on the measuring accuracy of the measuring device. This leads to increased manufacturing costs, as already mentioned at the beginning.
【００１５】図３は、周期的信号列を形成するための信
号発生器ＳＧを有する回路装置を示す。パッドセルＰＣ
がその入力側Ｅにおいて周期的信号列によりシミュレー
トされれば、その出力側ＤＱには同じように出力信号Ｕ
DQの周期的経過が観察される。この経過は、入力信号の
特性に応じて、直流成分、基本波および高調波から合成
されたものである。この経過は、外部の出力側ＤＱに接
続された測定構成体ＳＡＺによる測定方法で測定され、
記録された周波数スペクトルの分析によって検出するこ
とができる。この測定構造体ＳＡＺはスペクトル分析を
実行するのに適したものであり、例えばいわゆるスペク
トルアナライザである。FIG. 3 shows a circuit arrangement having a signal generator SG for forming a periodic signal train. Pad cell PC
Is simulated on its input E by a periodic signal sequence, its output DQ is likewise output on its output DU.
A cyclic course of DQ is observed. This process is synthesized from the direct current component, the fundamental wave, and the harmonic wave according to the characteristics of the input signal. This process is measured by the measuring method by the measuring structure SAZ connected to the external output side DQ,
It can be detected by analysis of the recorded frequency spectrum. This measuring structure SAZ is suitable for carrying out a spectral analysis, for example a so-called spectrum analyzer.
【００１６】伝送特性の検査に必要な精度に応じて、検
査すべきパッドセルＰＣの等価回路が種々の形式のモデ
ルパラメータのそれぞれの詳細度に応じて作成される。
図２の実施例では、パッドセルＰＣがモデルパラメータ
ＲD1、ＲD2、ＬおよびＣにより表される。ここで抵抗Ｒ
D1、ＲD2はスイッチングトランジスタＴ１とＴ２の導通
抵抗をモデル化し、Ｌは線路インダクタンスを、Ｃは線
路キャパシタンスをモデル化する。測定に続いて行われ
る評価の際に、振幅経過および／または位相経過を含む
周波数スペクトルに基づいて公知のように（例えばフー
リエ変換によって）、先行して作成されたパッドセルＰ
Ｃのモデルパラメータの値が順次検出され、ここからパ
ッドセルＰＣの跳躍応答が算出される。この跳躍応答に
より、機能能力に対する基準が保持されているか否かの
推定を行うことができる。この関連から、跳躍応答を公
知の分析方法により周波数スペクトルに基づいて直接求
めることもでき、その際に前もって等価回路をモデルパ
ラメータにより作成する必要はない。Equivalent circuits of the pad cells PC to be inspected are created in accordance with the respective degrees of detail of various types of model parameters in accordance with the accuracy required for the inspection of the transmission characteristics.
In the embodiment of FIG. 2, the pad cell PC is represented by the model parameters RD1, RD2, L and C. Where resistance R
D1 and RD2 model the conduction resistances of the switching transistors T1 and T2, L models the line inductance, and C models the line capacitance. During the evaluation performed subsequent to the measurement, the pad cell P previously created, as is known (for example by Fourier transform), on the basis of the frequency spectrum containing the amplitude and / or phase profile.
The value of the model parameter of C is sequentially detected, and the jump response of the pad cell PC is calculated from this. From this jump response, it is possible to make an estimation as to whether or not the reference for the functional ability is held. From this relationship, the jump response can be directly obtained based on the frequency spectrum by a known analysis method, and in that case, it is not necessary to create an equivalent circuit in advance with model parameters.
【００１７】周波数スペクトルの検出すべき高調波の数
は、実質的に作成されるモデルパラメータの数による。
検出寸べきモデルパラメータの数が増えれば、検出すべ
き高調波の数も多くなる。この検出は、基本波から始ま
って上昇的順序で行われ、振幅経過および／または位相
経過が記録される。本発明によれば、第５高調波までの
検出で十分な精度が達成される。検出すべき周波数相互
間の周波数間隔は、第５高調波以上の高調波と比較して
大きいから、周波数選択性についての測定装置のコスト
は比較的低く、前記の時間領域の測定の場合よりも格段
に小さい。跳躍応答は、モデルパラメータの値により計
算される時定数τにより算出される。The number of harmonics to be detected in the frequency spectrum depends essentially on the number of model parameters created.
As the number of model parameters to be detected increases, the number of harmonics to be detected also increases. This detection is carried out in ascending order starting from the fundamental and the amplitude and / or phase course is recorded. According to the present invention, sufficient accuracy is achieved by detection up to the fifth harmonic. Since the frequency spacing between the frequencies to be detected is large compared to the fifth and higher harmonics, the cost of the measuring device for frequency selectivity is relatively low and less than for the time domain measurements described above. Remarkably small. The jump response is calculated by the time constant τ calculated from the value of the model parameter.
【００１８】パッドセルＰＣが比較的緩慢に切り換えら
れる場合には、線路インダクタンスＬ並びに負荷キャパ
シタンスＣＬおよび線路キャパシタンスＣを、トランジ
スタＴ１とＴ２の導通抵抗ＲD1，ＲD2に対して無視する
ことができる。このことにより周波数領域における測定
を、出力側ＤＱにおける単純な直流測定に置換すること
ができる。供給電圧ＶＣＣないしＶＳＳと電流Ｉ１およ
びＩ２の値から、抵抗ＲD1ないしＲD2が計算され、これ
により上に述べたように信号ＵDQの跳躍応答が計算され
る。しかしこの測定を実行するためには、シミュレート
する入力信号ＵEの持続期間を拡大し、これにより電流
Ｉ１とＩ２の各測定を擬似定常的状態で出力側ＤＱで行
われるようにする必要がある。信号ＵEの持続期間の切
り換えは例えば信号発生器ＳＧを、動作形式制御部の外
部制御信号ＢＳによって再プログラミングすることによ
り行うことができる。If the pad cell PC is switched relatively slowly, the line inductance L and the load capacitance CL and the line capacitance C can be neglected for the conduction resistances RD1 and RD2 of the transistors T1 and T2. This allows the measurement in the frequency domain to be replaced by a simple DC measurement at the output DQ. From the values of the supply voltages VCC to VSS and the currents I1 and I2, the resistors RD1 to RD2 are calculated, which calculates the jumping response of the signal UDQ as described above. However, in order to perform this measurement, it is necessary to extend the duration of the simulated input signal UE so that each measurement of the currents I1 and I2 is made at the output DQ in a quasi-steady state. . The switching of the duration of the signal UE can be effected, for example, by reprogramming the signal generator SG by means of an external control signal BS of the operating mode controller.
【００１９】図３から本発明の回路の実施例に基づき、
検査すべき複数のパッドセルＰＣの入力側Ｅが並列に、
信号発生器ＳＧの周期的出力信号に対する端子Ａと接続
されていることがわかる。信号発生器ＳＧの出力側Ａが
複数存在する場合には、各個々の出力側をパッドセルＰ
Ｃの入力側Ｅのそれぞれと並列に接続することも考えら
れる。Based on an embodiment of the circuit according to the invention from FIG. 3,
Input side E of a plurality of pad cells PC to be inspected in parallel,
It can be seen that it is connected to terminal A for the periodic output signal of the signal generator SG. When there are a plurality of output sides A of the signal generator SG, each individual output side is connected to the pad cell P.
It is also conceivable to connect each of the input sides E of C in parallel.
【００２０】第１の動作形式としてパッドセルＰＣの機
能検査を行うための検査動作と、第２の動作形式として
の集積回路の通常動作とを切り換えるために、信号発生
器ＳＧと、パッドセルＰＣの入力信号に対する各端子Ｅ
との間にマルチプレクサ回路ＭＵＸが設けられ、この回
路が例えば動作形式制御部の信号ＢＳによっても制御さ
れる。信号発生器ＳＧの出力信号が印加される第１の入
力側とは別のマルチプレクサ回路ＭＵＸの入力側が、集
積回路の別の機能ユニットにそれぞれ通常動作で出力す
べき信号０からｎに対して設けられている。The input of the signal generator SG and the pad cell PC is switched in order to switch the inspection operation for performing the function inspection of the pad cell PC as the first operation type and the normal operation of the integrated circuit as the second operation type. Each terminal E for signal
A multiplexer circuit MUX is provided between and, and this circuit is also controlled by the signal BS of the operation format control unit, for example. An input side of a multiplexer circuit MUX, which is different from the first input side to which the output signal of the signal generator SG is applied, is provided for signals 0 to n to be output to the different functional units of the integrated circuit in normal operation, respectively. Has been.
【００２１】図４は、本発明の回路の別の実施例を示
す。ここでは、複数の検査すべきパッドセルＰＣの入力
信号に対して端子Ｅが、それぞれクロック制御されるシ
フトレジスタセルＦＦ０からＦＦｎを介して、信号発生
器ＳＧの出力信号に対する端子Ａと直列に接続されてい
る。これにより各パッドセルＰＣには、シフトレジスタ
セルＦＦ０からＦＦｎの各１クロック期間だけ時間的に
ずれて、信号発生器ＳＧの周期的出力信号が印加され
る。この実施例は、パッドセルＰＣが別の目的のために
すでにシフトレジスタセルＦＦ０からＦＦｎを介して相
互に接続されている場合に有利である（例えば“バウン
ダリスキャン”により配線基板の場合）。FIG. 4 shows another embodiment of the circuit of the present invention. Here, the terminal E for the input signals of the plurality of pad cells PC to be inspected is connected in series with the terminal A for the output signal of the signal generator SG via the clock-controlled shift register cells FF0 to FFn. ing. As a result, the periodic output signal of the signal generator SG is applied to each pad cell PC with a time shift of one clock period from each of the shift register cells FF0 to FFn. This embodiment is advantageous when the pad cells PC are already connected to one another via the shift register cells FF0 to FFn for another purpose (eg in the case of a wiring board by "boundary scan").
【００２２】シフトレジスタセルＦＦ０からＦＦｎと信
号発生器ＳＧは例えば、クロック制御される双安定性マ
ルチバイブレータにより実現される。信号発生器ＳＧは
例えば、固定配線された入力側を有するＴフリップフロ
ップとすることができ、シフトレジスタセルＦＦ０から
ＦＦｎは例えばＤフリップフロップにより実現される。
信号発生器ＳＧとシフトレジスタセルＦＦ０からＦＦｎ
は有利には同じくロックにより制御される。Ｔフリップ
フロップは上に述べたように有利には、それぞれ周期的
な出力信号が再プログラミングによって変更可能である
ように構成される。The shift register cells FF0 to FFn and the signal generator SG are realized, for example, by clock-controlled bistable multivibrators. The signal generator SG may be, for example, a T flip-flop having a fixed wiring input side, and the shift register cells FF0 to FFn are realized by, for example, a D flip-flop.
Signal generator SG and shift register cells FF0 to FFn
Are likewise preferably controlled by a lock. The T-flip-flops are, as mentioned above, advantageously arranged such that the respective periodic output signal can be modified by reprogramming.
【図１】上部にはパッドセルのダイナミック特性を測定
するための構成を示し、下部にはパッドセルの出力側に
おける例としての跳躍応答経過を示す図である。FIG. 1 is a diagram showing a configuration for measuring a dynamic characteristic of a pad cell in the upper part, and a diagram showing a jumping response process as an example on the output side of the pad cell in the lower part.
【図２】モデルパラメータによるパッドセルの出力ドラ
イバの回路図である。FIG. 2 is a circuit diagram of an output driver of a pad cell according to a model parameter.
【図３】複数の検査すべきパッドセルを有する本発明の
集積回路の実施例を示す図である。FIG. 3 is a diagram showing an embodiment of an integrated circuit of the present invention having a plurality of pad cells to be inspected.
【図４】複数の検査すべきパッドセルを有する本発明の
集積回路の実施例を示す図である。FIG. 4 is a diagram showing an embodiment of an integrated circuit of the present invention having a plurality of pad cells to be inspected.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G01R 31/28-31/3193
Claims (9)
有する集積半導体回路であって、該パッドセルはそれぞ
れ端子パッド、および前置接続された出力ドライバを有
し、かつ回路の第１の動作形式においては機能検査がな
されるように制御される形式の集積半導体回路におい
て、 前記回路は、周期的信号列を形成するための信号発生器
（ＳＧ）を有し、 該信号発生器では、周期的出力信号に対する端子（Ａ）
が検査すべきパッドセル（ＰＣ）の入力信号に対する端
子（Ｅ）と、パッドセル（ＰＣ）の伝送特性を第１の動
作形式で検査するために接続されており、 複数の検査すべきパッドセル（ＰＣ）の入力信号に対す
る端子（Ｅ）は、それぞれ１つのシフトレジスタセル
（ＦＦ０；ＦＦｎ）を介して、信号発生器（ＳＧ）の出
力信号に対する端子（Ａ）と直列に接続されている、 こ
とを特徴とする集積半導体回路。1. An integrated semiconductor circuit having one or more pad cells (PC), each pad cell having a terminal pad and a pre-connected output driver, the first type of operation of the circuit. There is no functional test in
In the integrated semiconductor circuit of the type controlled as described above, the circuit has a signal generator (SG) for forming a periodic signal sequence, in which the terminal for the periodic output signal ( A)
Is connected to the terminal (E) for the input signal of the pad cell (PC) to be inspected and the transmission characteristic of the pad cell (PC) in the first operation mode , and a plurality of pad cells (PC) to be inspected. To the input signal of
Each terminal (E) is a shift register cell
Output from the signal generator (SG) via (FF0; FFn)
An integrated semiconductor circuit , which is connected in series with a terminal (A) for a force signal .
的信号列を形成するために再プログラミング可能であ
る、請求項１記載の集積半導体回路。2. The integrated semiconductor circuit according to claim 1, wherein the signal generator (SG) is reprogrammable to form different periodic signal sequences.
入力信号に対する端子（Ｅ）は、信号発生器（ＳＧ）の
出力信号に対する１つまたは複数の端子（Ａ）と並列に
接続されている、請求項１または２記載の集積半導体回
路。3. A terminal (E) for input signals of a plurality of pad cells (PC) to be tested is connected in parallel with one or more terminals (A) for output signals of a signal generator (SG). The integrated semiconductor circuit according to claim 1 or 2.
号に対する端子（Ｅ）は、それぞれ１つのマルチプレク
サ回路（ＭＵＸ）を介して信号発生器（ＳＧ）の出力信
号に対する端子（Ａ）と接続されており、回路の第１の
動作形式と第２の動作形式との間で切り換えられる、請
求項１から３までのいずれか１項記載の集積半導体回
路。4. The terminal (E) for the input signal of the pad cell (PC) to be tested is connected to the terminal (A) for the output signal of the signal generator (SG) via one multiplexer circuit (MUX), respectively. and which is switched between a first operating mode and a second operating mode of the circuit, the integrated semiconductor circuit according to any one of claims 1 to 3.
が、検査すべきパッドセル（ＰＣ）の入力信号に対する
端子（Ｅ）と接続されており、 マルチプレクサ回路（ＭＵＸ）の入力側が信号発生器
（ＳＧ）の出力信号に対する端子（Ａ）と接続されてお
り、 マルチプレクサ回路（ＭＵＸ）の別の入力側が集積回路
の別の機能ユニットの信号（０；ｎ）に対する端子と接
続されており、 マルチプレクサ回路（ＭＵＸ）の出力側には、回路の第
１の動作形式で信号発生器（ＳＧ）の出力信号が印加さ
れ、第２の動作形式では集積回路の別の機能ユニットの
信号（０；ｎ）が印加される、請求項４記載の集積半導
体回路。5. An output side of the multiplexer circuit (MUX) is connected to a terminal (E) for an input signal of a pad cell (PC) to be inspected, and an input side of the multiplexer circuit (MUX) is a signal generator (SG). The multiplexer circuit (MUX) is connected to the terminal (A) for the output signal, and the other input side of the multiplexer circuit (MUX) is connected to the terminal for the signal (0; n) of another functional unit of the integrated circuit. The output signal of the signal generator (SG) is applied to the output side of the circuit in the first operation mode, and the signal (0; n) of another functional unit of the integrated circuit is applied in the second operation mode. The integrated semiconductor circuit according to claim 4 , wherein
ップ形式の、クロック制御される双安定マルチバイブレ
ータを含んでいる、請求項１から５までのいずれか１項
記載の集積半導体回路。6. A signal generator (SG) is, T of the flip-flop type, contains a bistable multivibrator which is clocked integrated semiconductor circuit according to any one of claims 1 to 5.
伝送特性を検査する方法であって、該パッドセルはそれ
ぞれ端子パッド、および前置接続された出力ドライバを
有し、かつ請求項１から６までのいずれか１項記載の集
積半導体回路に含まれている形式の検査方法において、 検査すべきパッドセル（ＰＣ）の出力側（ＤＱ）を、ス
ペクトル分析に適した測定装置（ＳＡＺ）の測定入力側
と接続し、 パッドセル（ＰＣ）の伝送特性を前記測定装置（ＳＡ
Ｚ）により周波数領域で測定する、ことを特徴とする検
査方法。7. A method for inspecting the transmission characteristics of a pad cell (PC) of an integrated semiconductor circuit, each pad cell having a terminal pad and a pre-connected output driver, and claims 1 to 6. In the inspection method of the type included in the integrated semiconductor circuit according to any one of 1, the output side (DQ) of the pad cell (PC) to be inspected is the measurement input side of a measurement device (SAZ) suitable for spectrum analysis. Connected to the measuring device (SA) to measure the transmission characteristics of the pad cell (PC).
Z) measuring in the frequency domain.
および／または位相経過を測定する、請求項７記載の検
査方法。8. The inspection method according to claim 7 , wherein the amplitude profile and / or the phase profile of the frequency spectrum to be recorded is measured.
ッドセル（ＰＣ）の伝送特性をパッドセル（ＰＣ）の出
力側（ＤＱ）における直流測定により測定する、請求項
７記載の検査方法。9. The transmission characteristic of the pad cell (PC) is measured by a direct current measurement at the output side (DQ) of the pad cell (PC) instead of the measurement in the frequency domain.
Inspection method according to 7 .
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19901460A DE19901460C1 (en) | 1999-01-15 | 1999-01-15 | Integrated semiconductor circuit and method for checking the transmission behavior of pad cells |
| DE19901460.4 | 1999-01-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000206193A JP2000206193A (en) | 2000-07-28 |
| JP3494942B2 true JP3494942B2 (en) | 2004-02-09 |
Family
ID=7894414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000006831A Expired - Fee Related JP3494942B2 (en) | 1999-01-15 | 2000-01-14 | Integrated semiconductor circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6949946B1 (en) |
| EP (1) | EP1020733B1 (en) |
| JP (1) | JP3494942B2 (en) |
| KR (1) | KR100438464B1 (en) |
| DE (2) | DE19901460C1 (en) |
| TW (1) | TW508442B (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4970640B2 (en) * | 2000-05-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | Screening method, screening apparatus and recording medium |
| DE10106556B4 (en) | 2001-02-13 | 2004-07-22 | Infineon Technologies Ag | Semiconductor module with an arrangement for self-testing a plurality of interface circuits and use of the semiconductor module in a test method |
| US7281182B2 (en) * | 2005-02-22 | 2007-10-09 | International Business Machines Corporation | Method and circuit using boundary scan cells for design library analysis |
| US9239575B2 (en) * | 2012-02-17 | 2016-01-19 | Siemens Aktiengesellschaft | Diagnostics for a programmable logic controller |
| KR102185691B1 (en) * | 2019-10-25 | 2020-12-03 | 큐알티 주식회사 | Real-time multi channel spectrum analysis monitoring system |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0074417B1 (en) * | 1981-09-10 | 1986-01-29 | Ibm Deutschland Gmbh | Procedure and circuit arrangement for checking a circuit which is integrated with a three-state driver, which is driven to high impedance by this circuit |
| US4703484A (en) * | 1985-12-19 | 1987-10-27 | Harris Corporation | Programmable integrated circuit fault detection apparatus |
| JPS6337270A (en) * | 1986-07-31 | 1988-02-17 | Fujitsu Ltd | Semiconductor device |
| US4973904A (en) * | 1988-12-12 | 1990-11-27 | Ncr Corporation | Test circuit and method |
| US5471153A (en) * | 1991-04-26 | 1995-11-28 | Vlsi Technologies, Inc. | Methods and circuits for testing open collectors and open drains |
| JPH05312857A (en) | 1992-05-12 | 1993-11-26 | Koden Electron Co Ltd | Electric wave monitoring apparatus |
| US5621740A (en) * | 1993-05-14 | 1997-04-15 | Matsushita Electric Industrial Co., Ltd. | Output pad circuit for detecting short faults in integrated circuits |
| US5559441A (en) * | 1995-04-19 | 1996-09-24 | Hewlett-Packard Company | Transmission line driver with self adjusting output impedance |
| DE69633695T2 (en) * | 1995-05-31 | 2005-04-28 | STMicroelectronics, Inc., Carrollton | Configurable test contacts to facilitate parallel testing of integrated circuits |
| DE19545904C2 (en) * | 1995-12-08 | 1998-01-15 | Siemens Ag | Integrated circuit with programmable pad driver |
| JPH09214315A (en) * | 1996-02-08 | 1997-08-15 | Toshiba Corp | Output buffer, semiconductor integrated circuit and driving capacity adjusting method for output buffer |
| JPH1078474A (en) | 1996-09-04 | 1998-03-24 | Seiko Epson Corp | Semiconductor device and production method thereof |
| DE19702600A1 (en) * | 1997-01-24 | 1998-07-30 | Sgs Thomson Microelectronics | Electrical analysis of integrated circuits |
| US6199182B1 (en) * | 1997-03-27 | 2001-03-06 | Texas Instruments Incorporated | Probeless testing of pad buffers on wafer |
| JPH10325854A (en) | 1997-05-26 | 1998-12-08 | Sony Corp | Semiconductor device |
-
1999
- 1999-01-15 DE DE19901460A patent/DE19901460C1/en not_active Expired - Fee Related
-
2000
- 2000-01-03 DE DE50014790T patent/DE50014790D1/en not_active Expired - Fee Related
- 2000-01-03 EP EP00100014A patent/EP1020733B1/en not_active Expired - Lifetime
- 2000-01-05 TW TW089100090A patent/TW508442B/en not_active IP Right Cessation
- 2000-01-14 KR KR10-2000-0001700A patent/KR100438464B1/en not_active IP Right Cessation
- 2000-01-14 JP JP2000006831A patent/JP3494942B2/en not_active Expired - Fee Related
- 2000-01-18 US US09/484,781 patent/US6949946B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19901460C1 (en) | 2000-08-31 |
| EP1020733A3 (en) | 2001-07-18 |
| JP2000206193A (en) | 2000-07-28 |
| KR100438464B1 (en) | 2004-07-03 |
| EP1020733B1 (en) | 2007-11-21 |
| EP1020733A2 (en) | 2000-07-19 |
| KR20000062475A (en) | 2000-10-25 |
| TW508442B (en) | 2002-11-01 |
| DE50014790D1 (en) | 2008-01-03 |
| US6949946B1 (en) | 2005-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
| KR100499849B1 (en) | Power source current measurement unit for semiconductor test system | |
| US4947106A (en) | Programmatically generated in-circuit test of analog to digital converters | |
| CN107807323A (en) | Circuit board health monitoring method, detection means and detecting system | |
| JP3494942B2 (en) | Integrated semiconductor circuit | |
| CN213210440U (en) | Small current measurement calibration framework for automatic integrated circuit tester | |
| JP4259692B2 (en) | Circuit board inspection equipment | |
| JPH10288647A (en) | Integrated circuit inspection device and method | |
| JP2001264398A (en) | Inspection device and method for electronic component | |
| JP2009156580A (en) | Input capacitance measuring circuit | |
| JP3353288B2 (en) | LSI test equipment | |
| JP3556615B2 (en) | Test apparatus and test method for differential data driver | |
| JP2001147254A (en) | Device and method for testing semiconductor integrated circuit | |
| JP3588221B2 (en) | Measurement unit self-diagnosis device of circuit board inspection device | |
| JP2000147071A (en) | Characteristics inspection device for analogue circuit | |
| KR100355716B1 (en) | Test method of low resistor for in-circuit tester | |
| JPH11202032A (en) | Method and apparatus for inspecting board | |
| KR100916763B1 (en) | semiconductor device test system | |
| CN114879009A (en) | Capacitance measuring device and capacitance measuring method | |
| JPH0465684A (en) | Test device for semiconductor integrated circuit | |
| KR100780685B1 (en) | Method for measuring impedance in semiconductor memory device | |
| JPH05109859A (en) | Method and apparatus for measuring semiconductor device | |
| JP2001343435A (en) | Method and apparatus for inspecting electronic circuit | |
| JP2012185055A (en) | Evaluation test apparatus and evaluation test method | |
| JPH11258312A (en) | Inspection apparatus for semiconductor integrated circuit and its test method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031016 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |